TWI401777B - 具開口之基板之晶粒堆疊封裝結構及其封裝方法 - Google Patents

具開口之基板之晶粒堆疊封裝結構及其封裝方法 Download PDF

Info

Publication number
TWI401777B
TWI401777B TW97128054A TW97128054A TWI401777B TW I401777 B TWI401777 B TW I401777B TW 97128054 A TW97128054 A TW 97128054A TW 97128054 A TW97128054 A TW 97128054A TW I401777 B TWI401777 B TW I401777B
Authority
TW
Taiwan
Prior art keywords
wafer
substrate
back surface
adhesive layer
active
Prior art date
Application number
TW97128054A
Other languages
English (en)
Other versions
TW201005898A (en
Inventor
Hung Tsun Lin
Cheng Ting Wu
Original Assignee
Chipmos Technologies Inc
Chipmos Technologies Bermuda
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc, Chipmos Technologies Bermuda filed Critical Chipmos Technologies Inc
Priority to TW97128054A priority Critical patent/TWI401777B/zh
Publication of TW201005898A publication Critical patent/TW201005898A/zh
Application granted granted Critical
Publication of TWI401777B publication Critical patent/TWI401777B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

具開口之基板之晶粒堆疊封裝結構及其封裝方法
本發明係有關於一種封裝結構及其方法，特別是有關於一種具有開口之基板之晶粒堆疊封裝結構及其封裝方法。
具有開口之基板之半導體封裝結構係為較先進之封裝技術，其特徵在於：在基板上形成至少一個貫孔(opening)，且允許晶片設置且覆蓋住基板之貫孔，並藉由穿過貫孔之打線接合之導線與基板電性連接。此種設置的方式可有效的縮短打線接合之導線之長度，藉此在基板及晶片之間形成電性連接。習知的具有開口之基板之封裝結構如第1圖所示，其中基板100具有一上表面及一下表面且具有一開口102貫穿基板100。接著，一晶片120以主動面(未在圖中表示)朝下的方式且其主動面上的焊墊122係曝露於基板100之開口102。緊接著，複數條導線130以打線接合(bonding wires)的方式經由基板100之開口102連接至曝露於開口102之晶片120之焊墊122，藉此電性連接基板100之下表面與晶片120之主動面。接著，一封裝體140藉由印刷的方式形成在基板100的下表面上用以包覆導線130以及將基板100之開口102密封住。
然而，由於在封裝體140(尤其是藉由樹脂材料(resin material)所形成之封裝體140)及與封裝體140接觸之晶片120之間的熱膨脹係數(CTE,coefficient of thermal expansion)之不匹配，在高溫的條件下，例如封裝體140之固化(curing)步驟或是後續的熱循環步驟，特別是在晶粒120的部份因為來自於封裝體140的熱應力(thermal stress)會產生晶粒崩裂(chip－crack)的問題，而相對於較長且較大尺寸的晶粒來說，其可靠度以及良率都會降低。此外，在封裝體140的形成過程中，其焊線接合之導線會與樹脂材料以模 流的方式形成封裝體時接觸，使得會有短路的問題。
鑒於以上的問題，本發明的主要目的在於提供一種利用具開口之基板進行晶粒之堆疊，藉以減少整個晶粒堆疊結構之封裝厚度。
根據上述之目的，本發明揭露一種晶粒堆疊結構，包含：一基板，具有一正面及一背面且分別配置有一線路佈局及具有一開口貫穿基板；一第一晶片，具有一主動面及一背面，其中第一晶片之主動面朝下，且經由一第一黏著層將第一晶片之部份背面貼附在基板之背面上，並曝露出未被第一黏著層覆蓋之第一晶片之部份背面；第二晶片，具有一主動面及一背面，其中第二晶片之主動面朝上，且經由一第二黏著層將第二晶片之背面固定在第一晶片之背面上；複數條第一導線，用以電性連接第一晶片之主動面及基板之背面；複數條第二導線，用以電性連接第二晶片之主動面及基板之正面；第一封裝體，用以包覆第一晶片、第一黏著層、複數條第一導線及基板之背面；一第二封裝體，用以包覆第二晶片、第二黏著層、複數條第二導線、第一晶片之部份背面及基板之部份正面；及複數個導電元件，係設置在基板之正面上。
本發明還揭露另一晶粒堆疊結構，包含：一基板，具有一正面及一背面且分別配置有一線路佈局及具有一開口貫穿基板；一第一晶片，具有一主動面及一背面，其中第一晶片之主動面朝下，且將第一晶片之背面藉由一黏著層貼附在基板之部份背面上且黏著層覆蓋住開口之一表面；一第二晶片，具有一主動面及一表面，其中第二晶片之主動面朝上，且第二晶片之背面藉由黏著層固定在第一晶片之背面上；複數條第一導線，用以電性連接第一晶片之主動面及基板之背面；複數條第二導線，用以電性連接第二晶片之主動面及基板之正面；第一封裝體，用以包覆第一晶片、黏著層、複數條第一導線及基板之背面；第二封裝體，用以包覆第二晶片、部份黏 著層、複數條第二導線及基板之部份正面；複數個導電元件，係設置在基板之正面上。
根據上述之晶粒堆疊結構，本發明揭露一種形成晶粒堆疊結構之方法，包含：提供一基板具有一正面及一背面，且分別配置有一線路佈局，及具有一開口貫穿基板之正面及背面；貼附第一晶片在基板之部份背面上，係將第一晶片之主動面朝下，第一晶片之背面藉由一第一黏著層貼附在基板之部份背面上且於開口曝露出第一晶片之未被第一黏著層所覆蓋之第一晶片之背面；貼附第二晶片在第一晶片之背面上，係將第二晶片之主動面朝上，且第二晶片之一背面藉由一第二黏著層貼附在未被第一黏著層所覆蓋之第一晶片之背面慎；形成複數條第一導線，以電性連接第一晶片之主動面及基板之背面；形成複數條第二導線，以電性連接第二晶片之主動面及基板之正面；形成一第一封裝體，用以包覆第一晶片、第一黏著層、複數條第一導線及基板之背面；形成一第二封裝體，用以包覆第二晶片、第二黏著層、第一晶片之部份背面、複數條第二導線及基板之部份正面；及形成複數個導電元件，係形成在基板之正面上。
本發明再揭露一種形成晶粒堆疊之方法，包含：提供一基板，其具有一正面及一背面且分別配置有一線路佈局，及具有一開口貫穿基板之正面及背面；貼附一第一晶片在基板之部份背面上，係將第一晶片之主動面朝下，將第一晶片之一背面藉由一黏著層貼附在基板之背面；貼附一第二晶片在第一晶片之背面上，係將第二晶片之一主動面朝上且將第二晶片之一背面揭由黏著層固接在第一晶片之背面上；形成複數條第一導線以電性連接第一晶片之主動面及基板之背面；形成複數條第二導線以電性連接第二晶片之主動面及基板之正面；形成一第一封裝體用以包覆第一晶片、黏著層、複數條第一導線及基板之背面；形成第二封裝體用以包覆第二晶片、黏著層、第一晶片之部份背面、複數條第二導線及基板之部份正面；及形成複數個導電元件，係將複數個導電元件形成在基板之正面上。
有關本發明的特徵與實作，茲配合圖示作最佳實施例詳細說明如下。(為使對本發明的目的、構造、特徵、及其功能有進一步的瞭解，茲配合實施例詳細說明如下。)
本發明在此所探討的方向為一種封裝結構及其封裝方法，係提供具有開口之基板，使得不同尺寸之晶片可以覆晶方式朝向開口貼附在基板上，然後進行晶粒疊之方法。為了能徹底地瞭解本發明，將在下列的描述中提出詳盡的步驟及其組成。顯然地，本發明的施行並未限定晶片封裝的方式之技藝者所熟習的特殊細節。對於本發明的較佳實施例，則會詳細描述如下，然而除了這些詳細描述之外，本發明還可以廣泛地施行在其他的實施例中，且本發明的範圍不受限定，其以之後的專利範圍為準。
第2A圖至第2B圖表示具有開口之基板之晶粒堆疊封裝結構之各步驟形成示意圖。首先，參考第2A圖，係先提供一基板10，其具有一正面及一背面，且在正面及背面分別設置有一線路佈局(layout)(未在圖中表示)，在此，在基板10的正面與背面係可以配置相同或是不相同之線路佈局，而在本實施例中，係用以堆疊不同尺寸及功能之晶粒為其主要之發明技術特徵，因此，係以具有不同線路佈局之基板10做為實施例之說明。然而，要說明的是，基板10之線路佈局之形成及其結構並非本發明之技術特徵，僅以應用具有線路佈局之基板做為本發明之實施例說明，因此不再多加陳述。
接著，係利用半導體製程，在基板10的上方形成一圖案化之光阻層(未在圖中表示)；接著進行顯影及蝕刻，以移除部份基板，而形成一開口12貫穿基板10之正面及背面。在此，基板10之材料可以是單層或是多層之電路板或是金屬薄板(metal foil)。
緊接著，第2B圖係表示將一第一晶片貼附在基板之背面之示意圖。在 第2B圖中，係先提供第一晶片30，其具有一主動面其一背面，且於主動面上具有複數個焊墊32。接著，係將第一晶片30之主動面朝下，並且藉由第一黏著層20將第一晶片30之背面對準基板10之開口12，將第一晶片30之部份背面固著在基板10之背面上，並且於基板10之開口12曝露出第一晶片30之部份背面。在此實施例中，第一黏著層20可以是二階段熱固膠(B－stage)。
接下來，請參考第2C圖，係表示將第二晶片堆疊在第一晶片上之示意圖。在第2C圖中，係提供一第二晶片50，其具有一主動面及一背面，且於主動面上具有複數個焊墊52。接著，將第二晶片50之主動面朝上，其第二晶片50之背面藉由一第二黏著層40貼附在第一晶片30曝露於基板10之開口12之背面上，以形成一晶粒堆疊結構。在此實施例中，第二黏著層可以是晶粒黏著膠膜(die attach film)或是環氧樹脂(epoxy)。此外，在本實施例中，第一晶片30與第二晶片50是為不同功能之晶片，藉此以增加晶粒堆疊封裝結構之應用範圍。
接著，請參考第2D圖，係表示將第一晶片、第二晶片分別與基板電性連接之示意圖。在第2D圖中，係先將貼附在基板10上之第一晶片30與第二晶片50上下翻轉，使得第一晶片30之主動面朝上而第二晶片50之主動面朝下。接著，利用打線接合(bonding wire)的方式，將複數條第一導線60之兩端，分別形成在第一晶片30之主動面之複數個焊墊32及基板10之背面上，且在基板10的背面上配置有一線路佈局，因此，利用複數條第一導線60可以電性連接第一晶片30及基板10。然後，再將第一晶片30與第二晶片50下上翻轉，使得第一晶片30之主動面朝下及第二晶片50之主動面朝上。同樣地，利用打線接合的方式，將複數條第二導線70之兩端分別形成在第二晶片50之主動面之複數個焊墊52及基板10之正面上。由於，在基板10之正面上同樣配置有一線路佈局，使得複數條第二導線70可以電性連接第二晶片50及基板10。另外，要說明的是，在本發明的實施例中， 也可以先在第二晶片50上形成複數條第二導線70然後再將第二晶片50與第一晶片30上下倒轉，再在第一晶片30上形成複數條第一導線60。
緊接著，參考第2E圖，係表示形成封裝體在基板上之示意圖。在第2E圖中，首先將一高分子材料(未在圖中表示)注入第二晶片50之四周及基板10之開口12內。接著，對此高分子材料進行一烘烤程序(bake process)，使得高分子材料固化以形成一封裝體80A以包覆住第二晶片50、第二黏著層40、複數條第一導線60且覆蓋住基板10之開口12及基板10之部份正面上。然後，將第一晶片30與第二晶片50上下翻轉，使得第一晶片30之主動面朝上。同樣地，再將另一高分子材料注入第一晶片30之四周。接下來，對高分子材料進行一烘烤程序，使得高分子材料故化以形成另一封裝體80B以包覆住第一晶片30、複數條第一導線60以及基板10之背面。在此實施例中，高分子材料可以是矽膠、環氧樹脂、丙烯酸(acrylic)、及苯環丁烯(BCB)等材料。
緊接著，參考第2F圖係表示將複數個導電元件形成在基板之正面之示意圖。在第2F圖中，在基板10之正面上係陣列排列方式，形成複數個導電元件90，例如金屬凸塊(metal bump)或是錫球(solder ball)，即可完成晶粒堆疊之封裝結構。
另外，第3A圖至第3F圖係表示本發明之另一晶粒堆疊之封裝結構之實施例。在第3A圖中，係先提供一基板10，其具有一正面及一背面，且在正面及肯面分別設置有一線路佈局(layout)(未在圖中表示)，在此，在基板10的正面與背面係可以配置相同或是不相同之線路佈局，而在本實施例中，係用以堆疊不同尺寸及功能之晶粒為其主要之發明技術特徵，因此，係以具有不同線路佈局之基板10做為實施例之說明。然而，要說明的是，基板10之線路佈局之形成及其結構並非本發明之技術特徵，僅以應用具有線路佈局之基板做為本發明之實施例說明，因此不再多加陳述。
接著，係利用半導體製程，在基板10的上方形成一圖案化之光阻層(未 在圖中表示)；接著進行顯影及蝕刻，以移除部份基板，而形成一開口12貫穿基板10之正面及背面。在此，基板10之材料可以是單層或是多層之電路板或是金屬薄板(metal foil)。
緊接著，第3B圖係表示將一第一晶片貼附在基板之背面之示意圖。在第3B圖中，係先提供第一晶片30，其具有一主動面其一背面，且於主動面上具有複數個焊墊32。接著，係將第一晶片30之主動面朝下，並且藉由黏著層20B將第一晶片30之背面對準基板10之開口12，將第一晶片30之部份背面固著在基板10之部份背面上，並且覆蓋住基板10之開口12而曝露出黏著層20B。在此實施例中，黏著層20B可以是晶粒黏著膠膜(DAF；die attach film)或是環氧樹脂(epoxy)。
接下來，請參考第3C圖，係表示將第二晶片堆疊在第一晶片上之示意圖。在第3C圖中，係提供一第二晶片50，其具有一主動面及一背面，且於主動面上具有複數個焊墊52。接著，將第二晶片50之主動面朝上，其第二晶片50之背面藉由黏著層20B固著在第一晶片30之背面上，以形成一晶粒堆疊結構。在此實施例中，第一晶片30與第二晶片50是為不同功能之晶片，藉此以增加晶粒堆疊封裝結構之應用範圍。
接著，請參考第3D圖，係表示將第一晶片、第二晶片分別與基板電性連接之示意圖。在第3D圖中，係先將貼附在基板10上之第一晶片30與第二晶片50上下翻轉，使得第一晶片30之主動面朝上而第二晶片50之主動面朝下。接著，利用打線接合(bonding wire)的方式，將複數條第一導線60之兩端，分別形成在第一晶片30之主動面之複數個焊墊32及基板10之背面上，且在基板10的背面上配置有一線路佈局，因此，利用複數條第一導線60可以電性連接第一晶片30及基板10。然後，再將第一晶片30與第二晶片50下上翻轉，使得第一晶片30之主動面朝下及第二晶片50之主動面朝上。同樣地，利用打線接合的方式，將複數條第二導線70之兩端分別形成在第二晶片50之主動面之複數個焊墊52及基板10之正面上。由於，在 基板10之正面上同樣配置有一線路佈局，使得複數條第二導線70可以電性連接第二晶片50及基板10。另外，要說明的是，在本發明的實施例中，也可以先在第二晶片50上形成複數條第二導線70然後再將第二晶片50與第一晶片30上下倒轉，再在第一晶片30上形成複數條第一導線60。
緊接著，參考第3E圖，係表示形成封裝體在基板上之示意圖。在第3E圖中，首先將一高分子材料(未在圖中表示)注入第二晶片50之四周及基板10之開口12內。接著，對此高分子材料進行一烘烤程序(bake process)，使得高分子材料固化以形成一封裝體80A以包覆住第二晶片50、曝露於開口12之黏著層20B、複數條第一導線60且覆蓋住基板10之開口12及基板10之部份正面上。然後，將第一晶片30與第二晶片50上下翻轉，使得第一晶片30之主動面朝上。同樣地，再將另一高分子材料注入第一晶片30之四周。接下來，對高分子材料進行一烘烤程序，使得高分子材料故化以形成另一封裝體80B以包覆住第一晶片30、部份黏著層20B、複數條第一導線60以及基板10之背面。在此實施例中，高分子材料可以是矽膠、環氧樹脂、丙烯酸(acrylic)、及苯環丁烯(BCB)等材料。
緊接著，參考第3F圖係表示將複數個導電元件形成在基板之正面之示意圖。在第3F圖中，在基板10之正面上係陣列排列方式，形成複數個導電元件90，例如金屬凸塊(metal bump)或是錫球(solder ball)，即可完成晶粒堆疊之封裝結構。
雖然本發明以前述之較佳實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
10‧‧‧基板
12‧‧‧開口
20‧‧‧第一黏著層
20B‧‧‧黏著層
30、50‧‧‧第一晶片
40‧‧‧第二黏著層
60‧‧‧第一導線
70‧‧‧第二導線
80A、80B‧‧‧封裝體
90‧‧‧導電元件
100‧‧‧基板
102‧‧‧開口
120‧‧‧晶片
122‧‧‧焊墊
130‧‧‧導線
140‧‧‧封裝體
第1圖係根據習知之技術，表示具有開口之基板之封裝結構之示意圖； 第2A圖至第2F圖係根據本發明之技術，表示具有開口之基板之晶粒堆疊封裝結構之各步驟形成示意圖；及第3A圖至第3F圖係根據本發明之另一實施例，表示具有開口之基板之晶粒堆疊封裝結構之各步驟形成示意圖。
10‧‧‧基板
20‧‧‧第一黏著層
30、50‧‧‧第一晶片
40‧‧‧第二黏著層
60‧‧‧第一導線
70‧‧‧第二導線
80A、80B‧‧‧封裝體
90‧‧‧導電元件

Claims (26)

  1. 一種晶粒堆疊結構，包含：一基板，具有一正面及一背面且分別配置有一線路佈局及具有一開口貫穿該基板；一第一晶片，具有一主動面及一背面，其中該第一晶片之該主動面朝下，且經由一第一黏著層將該第一晶片之部份該背面貼附在該基板之該背面上，並曝露出未被該第一黏著層覆蓋之該第一晶片之部份該背面；一第二晶片，具有一主動面及一背面，其中該第二晶片之該主動面朝上，且經由一第二黏著層將該第二晶片之該背面固定在該第一晶片之該背面上；複數條第一導線，用以電性連接該第一晶片之該主動面及該基板之該背面；複數條第二導線，用以電性連接該第二晶片之該主動面及該基板之該正面；一第一封裝體，係用以包覆該第一晶片、該第一黏著層、該些第一導線及該基板之該背面；一第二封裝體，係用以包覆該第二晶片、該第二黏著層、該些第二導線、該第一晶片之部份該背面及該基板之部份該正面；及複數個導電元件，係設置在該基板之該正面上。
  2. 如申請專利範圍第1項所述之晶粒堆疊結構，其中該基板選自於玻璃、石英、陶瓷、電路板及金屬薄板所組成之族群中。
  3. 如申請專利範圍第1項所述之晶粒堆疊結構，其中該第一晶片及該第二晶片之尺寸大小不同。
  4. 如申請專利範圍第1項所述之晶粒堆疊結構，其中該第一黏著層為二階段熱固膠(B－stage)。
  5. 如申請專利範圍第1項所述之晶粒堆疊結構，其中該第二黏著層為epoxy或晶粒黏著膜(die attach film)。
  6. 如申請專利範圍第1項所述之晶粒堆疊結構，其中該些導電元件為錫球(solder ball)。
  7. 如申請專利範圍第1項所述之晶粒堆疊結構，其中該些導電元件為凸塊(bump)。
  8. 一種晶粒堆疊結構，包含：一基板，具有一正面及一背面且分別配置有一線路佈局及具有一開口貫穿該基板；一第一晶片，具有一主動面及一背面，其中該第一晶片之該主動面朝下，且將該第一晶片之該背面藉由一黏著層貼附在該基板之部份該背面上且該黏著層覆蓋住該開口之一表面；一第二晶片，具有一主動面及一背面，其中該第二晶片之該主動面朝上，且該第二晶片之該背面藉由該黏著層固定在該第一晶片之該背面上；複數條第一導線，用以電性連接該第一晶片之該主動面及該基板之該背面；複數條第二導線，用以電性連接該第二晶片之該主動面及該基板之該正面；一第一封裝體，係用以包覆該第一晶片、該黏著層、該些第一導線及該基板之該背面；一第二封裝體，係用以包覆該第二晶片、部份該黏著層、該些第二導線及該基板之部份該正面；及複數個導電元件，係設置在該基板之該正面上。
  9. 如申請專利範圍第8項所述之晶粒堆疊結構，其中該基板選自於單層電路板、多層電路板及金屬薄板所組成之族群中。
  10. 如申請專利範圍第8項所述之晶粒堆疊結構，其中該第一晶片及該第二晶片之尺寸大小不同。
  11. 如申請專利範圍第8項所述之晶粒堆疊結構，其中該黏著層為epoxy或晶粒 黏著層(die attach film)。
  12. 如申請專利範圍第8項所述之晶粒堆疊結構，其中該些導電元件為錫球(solder ball)。
  13. 如申請專利範圍第8項所述之晶粒堆疊結構，其中該些導電元件為凸塊(bump)。
  14. 一種形成晶粒堆疊結構之方法，包含：提供一基板具有一正面及一背面且分別配置有一線路佈局，及具有一開口貫穿該基板之該正面及該背面；貼附一第一晶片在該基板之部份該背面上，係將該第一晶片之一主動面朝下，該第一晶片之一肯面藉由一第一黏著層貼附在該基板之部份該背面上且於該開口曝露出未被該第一黏著層所覆蓋之該第一晶片之該背面；貼附一第二晶片在該第一晶片之該背面上，係將該第二晶片之一主動面朝上，該第二晶片之一背面藉由一第二黏著層貼附在未被該第一黏著層所覆蓋之該第一晶片之該背面上；形成複數條第一導線以電性連接該第一晶片之該主動面及該基板之該背面；形成複數條第二導線以電性連接該第二晶片之該主動面及該基板之該正面；形成一第一封裝體，用以包覆該第一晶片、該第一黏著層、該些第一導線及該基板之該背面；形成一第二封裝體，用以包覆該第二晶片、該第二黏著層、該第一晶片之部份該背面、該些第二導線及該基板之部份該正面；及形成複數個導電元件，係將該些導電元件形成在該基板之該正面上。
  15. 如申請專利範圍第14項所述之方法，其中該基板選自於單層電路板、多層電路板及金屬薄板所組成之族群中。
  16. 如申請專利範圍第14項所述之方法，其中該第一晶片及該第二晶片之尺寸 大小不同。
  17. 如申請專利範圍第14項所述之方法，其中該第一黏著層為二階段熱固膠(B－stage)。
  18. 如申請專利範圍第14項所述之方法，其中第二黏著層為環氧樹脂(epoxy)或晶粒黏著膜(die attach film)。
  19. 如申請專利範圍第14項所述之方法，其中該些導電元件為錫球(solder ball)。
  20. 如申請專利範圍第14項所述之方法，其中該些導電元件為凸塊(bump)。
  21. 一種形成晶粒堆疊結構之方法，包括：提供一基板，其具有一正面及一背面且分別配置有一線路佈局，及具有一開口貫穿該基板之該正面及該背面；貼附一第一晶片在該基板之部份該背面上，係將該第一晶片之一主動面朝下，將該第一晶片之一背面藉由一黏著層貼附在該基板之該背面；貼附一第二晶片在該第一晶片之該背面上，係將該第二晶片之一主動面朝上且將該第二晶片之一背面經由該黏著層固接在該第一晶片之該背面上；形成複數條第一導線以電性連接該第一晶片之該主動面及該基板之該背面；形成複數條第二導線以電性連接該第二晶片之該主動面及該基板之該正面；形成一第一封裝體用以包覆該第一晶片、該黏著層、該些第一導線及該基板之該背面；形成一第二封裝體用以包覆該第二晶片、該黏著層、該第一晶片之部份該背面、該些第二導線及該基板之部份該正面；及形成複數個導電元件，係將該些導電元件形成在該基板之該正面上。
  22. 如申請專利範圍第21項所述之方法，其中該基板選自於單層電路板、多層電路板及金屬薄板所組成之族群中。
  23. 如申請專利範圍第21項所述之方法，其中該第一晶片及該第二晶片之尺寸大小不同。
  24. 如申請專利範圍第21項所述之方法，其中黏著層為環氧樹脂(epoxy)或晶粒黏著膜(die attach film)。
  25. 如申請專利範圍第21項所述之方法，其中該些導電元件為錫球(solder ball)。
  26. 如申請專利範圍第21項所述之方法，其中該些導電元件為凸塊(bump)。
TW97128054A 2008-07-24 2008-07-24 具開口之基板之晶粒堆疊封裝結構及其封裝方法 TWI401777B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97128054A TWI401777B (zh) 2008-07-24 2008-07-24 具開口之基板之晶粒堆疊封裝結構及其封裝方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97128054A TWI401777B (zh) 2008-07-24 2008-07-24 具開口之基板之晶粒堆疊封裝結構及其封裝方法

Publications (2)

Publication Number Publication Date
TW201005898A TW201005898A (en) 2010-02-01
TWI401777B true TWI401777B (zh) 2013-07-11

Family

ID=44826470

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97128054A TWI401777B (zh) 2008-07-24 2008-07-24 具開口之基板之晶粒堆疊封裝結構及其封裝方法

Country Status (1)

Country Link
TW (1) TWI401777B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11532595B2 (en) 2021-03-02 2022-12-20 Micron Technology, Inc. Stacked semiconductor dies for semiconductor device assemblies

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5996759A (ja) * 1982-11-25 1984-06-04 Fuji Electric Corp Res & Dev Ltd 半導体装置
KR20040085348A (ko) * 2003-03-31 2004-10-08 주식회사 하이닉스반도체 칩 스택 패키지
US20060135044A1 (en) * 2004-12-22 2006-06-22 Toyoda Koki Kabushiki Kaisha Grinding machine
JP2006228809A (ja) * 2005-02-15 2006-08-31 Taiyo Yuden Co Ltd 半導体装置およびその製造方法
TW200810077A (en) * 2006-08-11 2008-02-16 Powertech Technology Inc Mold array processing method for multi-chip stack chip cards

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5996759A (ja) * 1982-11-25 1984-06-04 Fuji Electric Corp Res & Dev Ltd 半導体装置
KR20040085348A (ko) * 2003-03-31 2004-10-08 주식회사 하이닉스반도체 칩 스택 패키지
US20060135044A1 (en) * 2004-12-22 2006-06-22 Toyoda Koki Kabushiki Kaisha Grinding machine
JP2006228809A (ja) * 2005-02-15 2006-08-31 Taiyo Yuden Co Ltd 半導体装置およびその製造方法
TW200810077A (en) * 2006-08-11 2008-02-16 Powertech Technology Inc Mold array processing method for multi-chip stack chip cards

Also Published As

Publication number Publication date
TW201005898A (en) 2010-02-01

Similar Documents

Publication Publication Date Title
TWI659477B (zh) 半導體裝置及其製造方法
KR100424058B1 (ko) 반도체장치 및 그의 제조방법
TWI426587B (zh) 晶片尺寸封裝件及其製法
TWI533412B (zh) 半導體元件封裝結構及其形成方法
TWI460844B (zh) 具有內嵌式晶片及矽導通孔晶粒之堆疊封裝結構及其製造方法
TWI313917B (en) Novel chip packaging structure for improving reliability
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
US20080182398A1 (en) Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
KR100510556B1 (ko) 초박형 반도체 패키지 및 그 제조방법
US20080111224A1 (en) Multi stack package and method of fabricating the same
TWI555100B (zh) 晶片尺寸封裝件及其製法
US7446407B2 (en) Chip package structure
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
TWI423355B (zh) 晶片尺寸封裝件及其製法
JP2010263192A (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
US7432601B2 (en) Semiconductor package and fabrication process thereof
JP2010010301A (ja) 半導体装置及びその製造方法
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
TWI550783B (zh) 電子封裝件之製法及電子封裝結構
US20080224276A1 (en) Semiconductor device package
US7952200B2 (en) Semiconductor device including a copolymer layer
US20150351234A1 (en) Support structure for stacked integrated circuit dies
TWI582867B (zh) 晶片封裝製程
TW202025419A (zh) 低翹曲扇出型封裝結構
TWI578452B (zh) 積體電路封裝及其製造方法