JP2008244437A - ダイ収容開口部を備えたイメージセンサパッケージおよびその方法 - Google Patents

ダイ収容開口部を備えたイメージセンサパッケージおよびその方法 Download PDF

Info

Publication number
JP2008244437A
JP2008244437A JP2008022421A JP2008022421A JP2008244437A JP 2008244437 A JP2008244437 A JP 2008244437A JP 2008022421 A JP2008022421 A JP 2008022421A JP 2008022421 A JP2008022421 A JP 2008022421A JP 2008244437 A JP2008244437 A JP 2008244437A
Authority
JP
Japan
Prior art keywords
die
substrate
hole
contact
microlens
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008022421A
Other languages
English (en)
Inventor
Wen-Kun Yang
ウェン−クン，ヤン
Diann-Fang Lin
リン ディアン−ファン
Jui-Hsien Chang
チャン ジュイ−シエン
Tung-Chuan Wang
ワン タン−チュアン
Hsien-Wen Hsu
スー シエン−ウェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Publication of JP2008244437A publication Critical patent/JP2008244437A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】ダイスルーホールを備えた基板を含むパッケージの構造、および基板を通して形成されたコンタクトスルーホール構造を提供する。
【解決手段】端子パッド８はコンタクトスルーホール６構造下で形成され、コンタクトパッド８は基板２の上部表面上で形成される。マイクロレンズ領域４２を有するダイ１６は、粘着によってダイスルーホール内に配列される。ワイヤボンディングはダイおよび基板上で形成され、ワイヤボンディング２４はダイ１６とコンタクトパッド２２とに結合される。保護層２６はワイヤボンディングをカバーするために形成される。透明カバー３６はマイクロレンズ領域を露出するために粘着によってダイスルーホール内のダイに配列される。導電性バンプは端子パッドに結合される。
【選択図】図１

Description

本発明は、パネルレベルパッケージ（ＰＬＰ）の構造に関し、特にＰＬＰのためのイメージセンサダイを受けるダイ収容開口部を備えた基板に関する。
半導体デバイスの分野においては、間断なく、デバイス密度が増加され、デバイス寸法が縮小される。パッケージングまたはそのような高密度デバイスに相互につながる技術の需要も、上述の状況に適合するために増加される。従来、フリップチップアタッチメント方法において、一連の半田バンプがダイの表面上に形成される。半田バンプの形成は、半田バンプの所望されたパターンの生成のために、半田マスクを介して半田複合材料を用いることにより実行されてもよい。チップパッケージの機能は、配電、信号外乱、熱放散、保護およびサポートなどを含んでいる。半導体がより複雑になるにつれて、従来のパッケージ技術（例えば、リードフレームパッケージ、フレックスパッケージおよびリジットパッケージ技術）は、チップ上に高密度エレメントを備えたより小さなチップを生成する要求を満たすことができない。
更に、従来のパッケージ技術は、それぞれのダイにウエハ上のダイスを分割し、ダイをそれぞれパッケージにしなければならないため、したがって、これらの技術は製造工程において消費する時間である。チップパッケージ技術が集積回路の開発によって高度に影響を受けるため、したがって、エレクトロニクスのサイズが要求するように、パッケージ技術を行う。上述の理由で、昨今のパッケージ技術の動向は、ボールグリッドアレイ（ＢＧＡ）、フリップチップ（ＦＣ−ＢＧＡ）、チップスケールパッケージ（ＣＳＰ）、ウェーハレベルパッケージ（ＷＬＰ）に向いている。「ウェーハレベルパッケージ」は、他の処理ステップと同様に、ウエハ上の全パッケージングおよびすべての相互接続がチップ（ダイス）への個片化（ダイシング）の前に実行されることを意味するように理解されるべきである。一般に、すべての組立工程または包装工程の完了の後、個々のセミコンダクターパッケージは複数の半導体ダイスを有するウエハから分離される。ウェーハレベルパッケージは、非常に優れた電気的性質と非常に小さな寸法を組み合わせる。
ＷＬＰ技術は、ダイがウエハ上で製造されテストされ、その後、表面実装ラインで組立品用のダイシングによって個片化されることによる、高度な実装技術である。ウェーハレベルパッケージ技術が１つのオブジェクトとして全体のウエハを利用するので、したがって、スクライビングプロセス、パッケージングおよび試験を実行する前にシングルチップやダイを利用しないことがが成し遂げられる。更に、ＷＬＰは、ワイヤボンディング、ダイマウント、およびアンダーフィルの処理を省略できるような高度な技術である。ＷＬＰ技術の利用によって、コストおよび生産時間を縮小することができ、ＷＬＰの結果として生じる構造は、ダイと等価になりえる。したがって、この技術は、電子装置の小型化の要求を満たすことができる。
ＷＬＰ技術の利点に言及したが、ある問題はなおＷＬＰ技術の受容に影響を及ぼして存在する。例えば、デバイスのサイズが最小限になるにつれて、ＷＬＰ技術の利用はＩＣと相互につながる基板との間のＣＴＥのミスマッチを低減できるが、ＷＬＰの構造の材料間のＣＴＥの差分は、構造の絶対不安定への別の重大な要因になる。更に、このウエハレベルのチップスケールパッケージにおいて、半導体ダイ上で形成された複数のボンドパッドは、エリアアレイ型の複数の金属パッドに、再分配層に関する従来の再分配プロセスを通じて再分配される。半田ボールは、再分配プロセスによるエリアアレイ型内で形成される金属パッド上で直接融合される。主として、積み重ねられた再分配層はすべて、ダイ上の組立層の上に形成される。したがって、パッケージの厚さが増加する。これは、チップのサイズを低減させる要求と矛盾するかもしれない。
したがって、本発明は、前述の問題を克服し、パッケージ厚を低減するために積み重ねられた組立層およびＲＤＬのないＦＯ−ＷＬＰ構造を提供し、かつまた周期的温度変化のよりよいボードレベル信頼度試験を提供する。
本発明は、ダイスルーホールを備えた基板を含むパッケージの構造、および基板に形成されたコンタクトスルーホール構造を提供する。端子パッドはコンタクトスルーホール構造下で形成され、コンタクトパッドは基板の上部表面上で形成される。マイクロレンズ領域を有するダイは、粘着によってダイスルーホール内に配列される。ワイヤボンディングはダイおよび基板上で形成され、ワイヤボンディングは、ダイのボンディングパッドおよび基板のコンタクトパッドに結合される。保護層は、ワイヤボンディングをカバーし、ダイと基板を接着するために（透明カバー領域以外）ダイスルーホールのダイエッジとサイドウォールとの間のギャップへ充填するために形成される。透明カバーとマイクロレンズ領域との間のエアギャップを生成するために、透明カバーは粘着によってダイスルーホール内のダイに配列される。導電性バンプは端子パッドに結合される。
本発明がＣＭＯＳイメージセンサ（ＣＩＳ）やパッケージなどのような半導体デバイスを形成する方法を提供することは、注目されるべきである。第１に、そのプロセスは、ツール上でそこに通して形成されたダイスルーホールおよびコンタクトスルーホール構造を有する基板を提供することを含んでおり、端子パッドは前記コンタクトスルーホール構造下で形成され、コンタクトパッドは前記基板の上部表面上で形成される。次に、接着剤は、イメージセンサチップの後部側面に貼り付けられる（オプションのプロセス）。次に、ピックアンドプレイス・ファインアライメント系が、所望されたピッチを備えたツール上の既知の有効のダイスイメージセンサチップを再分配するために用いられる。ワイヤボンディングは、基板のチップとコンタクトパッドとの間に連結されるために形成される。次に、保護層は、ワイヤボンディングをカバーしかつダイエッジとダイスルーホールのサイドウォールとの間のギャップに充填する保護層およびバキュームキュアリングを形成し、その後ツールを分離するために形成される。最後に、半導体デバイスパッケージは個別ユニットへ個片化される。
イメージセンサチップはマイクロレンズ領域上で保護層（フィルム）をコートされ、保護層（フィルム）は、マイクロレンズ領域上の粒子汚染から遠ざけることができる水質忌避剤および油忌避剤を備え、保護層（フィルム）の厚さは好ましくは約０．１μｍ〜０．３μｍであり、空気反射インデックス１近くの反射インデックスである。そのプロセスは、ＳＯＧ（塗布ガラス）スキルによって実行することができ、それはシリコンウェーハの型で処理することができる。保護層の材料は、ＳｉＯ２、Ａｌ２Ｏ３、フルオロポリマーなどでありえる。
基板の材料は、有機的なエポキシ樹脂型ＦＲ４、ＦＲ５、ＢＴ、ＰＣＢ（プリント回路基板）、合金またはメタルを含む。合金は、Ａｌｌｏｙ４２（４２％のニッケル−５８％の鉄）またはコバール（２９％のニッケル−１７％のコバルト−５４％の鉄）を含む。あるいは、基板は、グラス、セラミックまたはシリコンでありえる。
本発明は、発明の好ましい実施例および添付された図面により、ここで非常に詳しく記述される。しかしながら、発明の好ましい実施例が例証のためにのみあるということは、認識されるべきである。ここで言及される好ましい実施例に加えて、本発明は、明示的に記述されたものに加えて他の実施例を広範囲に実施することができ、本発明の範囲は、添付する特許請求の範囲で指定されるように期待し、明らかに限定されない。
本発明は、所定のダイスルーホールおよび形成されたコンタクト（相互接続）スルーホールと、そこのスルーホールのメタルを介する上部面のコンタクトメタルパッドおよび下部面のターミナルメタルパッド、および基板を介して通過する複数の開口部とを有する基板を利用するパネルレベルパッケージ（ＰＬＰ）の構造を開示する。ワイヤボンディングは、あらかじめ形成された基板のイメージセンサダイおよびコンタクトメタルパッド上で形成されたパッド間で接続される。
図１は、本発明の１つの実施例によるＣＩＳ−ＣＳＰ（ＣＭＯＳイメージセンサのチップサイズパッケージ）の断面図を示している。図１に示されるように、ＰＬＰの構造は、所定のダイスルーホール１０およびそこに形成されたコンタクト（相互接続）スルーホール６を有する基板２を含んでおり、ダイスルーホールはダイ１６を受けることになっている。好ましくは、ダイ１６はイメージセンサダイである。コンタクトスルーホール６の多数は、上部表面から基板２の下部表面まで基板２を介して生成され、コンタクト（相互接続）スルーホール６は基板２に囲まれる（末梢型）。導体材料は、電気通信のためのスルーホール６へ再充填される。コンタクト（端子）パッド８は、基板２の下部表面に配置され、導体材料によりコンタクトスルーホール６に接続する。メタルのようなコンタクト導電性パッド２２は、基板２の上部表面に配置され、導体材料によりコンタクトスルーホール６にまた接続する。ターミナル導電性パッド３０は、外部物体を接合する半田への基板２の下部表面上で構成される。ワイヤボンディング２４は、ダイ１６のパッド２０とあらかじめ形成された基板２のコンタクトメタルパッド２２との間で接続される。保護層２６（例えば液体混合物）は、保護のためにワイヤボンディング２４上に形成され、粘着のためにダイスルーホール１０のダイ１６のエッジとサイドウォールとの間のギャップへ充填される。１つの実施例において、保護層２６の材料は、化合物、液体混合物、シリコーンゴムを含み、保護層２６は、成型または接着法（分配または印刷）によって形成されてもよい。
ダイ１６は、ダイスルーホール１０内に配列され、ダイの後部のために防護材料として接着テープ（ダイ接着−オプションのプロセス）材料１４によって固定する。ダイスルーホール１０の幅（サイズ）の寸法は、各側面約１００μｍのダイ１６の幅（サイズ）より大きくなりえる。知っているように、コンタクトパッド（ボンディングパッド）２０は、めっき方法によってダイ１６上に形成される。１つの実施例において、保護層（液体混合物）２６は、アイソレーションのためのダイ１６領域以外はスルーホール１０（ダイエッジと、スルーホールを受けるダイのサイドウォールの間）のギャップへ再充填される。１つの実施例において、保護層２６は、弾性材、感光材または誘電材料である。その上、バリヤー層３２は、保護層（絶縁材料）を備えたよりよい粘着のための基板２のサイドウォール上に、めっき方法を用いることによって、形成されてもよい。開口部４６、および透明カバー３６とマイクロレンズ領域４２との間のエアギャップを生成する接着性の透明カバー３６を生成するために、別の接着剤３８がダイ１６上に形成される。ワイヤボンディング２４は、ダイ１６上に形成され、ワイヤボンディング２４は、Ｉ／Ｏパッド２０およびコンタクトパッド２２を介してダイ１６と電気的に接続し続け、それによって、端子パッド８と接触するために、相互接続するコンタクトを形成する。前述の構造は、ＬＧＡ型（パッケージの周辺機器内の端子パッド）パッケージを構築する。
ＣＭＯＳイメージセンサ（ＣＩＳ）のためのダイ１６のマイクロレンズ領域４２を露光するために、ダイ１６および保護層４０上に開口部４６が形成されることが、注目されるべきである。保護層４０は、マイクロレンズ領域４２上でマイクロレンズにわたって形成することができる。イメージセンサチップは、マイクロレンズ領域上の保護層（フィルム）４０でコートされ、水質忌避剤および油忌避剤を備えた保護層（フィルム）４０は、マイクロレンズ領域上の粒子汚染を取り除くことができる。保護層（フィルム）４０の厚さは、好ましくは約０．１μｍ〜０．３μｍであり、空気反射インデックス１に近い反射インデックスである。そのプロセスは、ＳＯＧ（塗布ガラス）スキルによって実行することができ、それはシリコンウェーハの型で処理することができる。保護層の材料は、ＳｉＯ２、Ａｌ２Ｏ３、フルオロポリマーなどになりえる。
最後に、コートするＩＲフィルタ（任意に）を備えた透明カバー３６は、保護のためのミクロンレンズ領域４２にわたって形成される。透明カバー３６は、グラス、クオーツなどから構成される。
他の実施例は図２において見ることができ、導電性球３０はコンタクト端子パッド８の下で形成される。この型はＢＧＡ（ボールグリッドアレイ）型と呼ばれる。図２において、コンタクト（相互接続）スルーホール６（例えば半球形状）は、基板２を介して通過するスクライブライン領域で形成され、また相互接続するスルーホール６のための半球状は、スルーホール（図示せず）を受けるダイのサイドウォール領域に形成することができ、他のパーツは図１と同様であるため、同様のパーツの参考番号は省略される。コンタクトスルーホール６は、スクライブライン内にある。したがって、各パッケージには、半田の結合品質を改善し、設置面積を低減するようなスルーホールの半分がある。好ましくは、基板２の材料は、ＦＲ５、ＦＲ４、ＢＴ（ビスマレイミドトリアジン誘導体）、定義された開口部を備えたＰＣＢまたは前エッチング回路を備えたＡｌｌｏｙ４２のような有機的な基板である。高いガラス転移温度（Ｔｇ）を備えた有機的な基板は、よりよいプロセス性能のためのエポキシ樹脂型ＦＲ５またはＢＴ（ビスマレイミドトリアジン誘導体）型基板である。Ａｌｌｏｙ４２は、４２％のニッケルおよび５８％の鉄からなる。コバールもまた用いることができ、それは２９％のニッケル、１７％のコバルト、５４％の鉄から構成される。グラス、セラミック、シリコンは、より低いＣＴＥにより、基板として用いることができる。
基板は、パネル状などのような長方形の型でありえ、その寸法はワイヤボンダマシンに最適でありえる。図１及び２に示されるように、ワイヤボンディング２４は、ダイから扇型に広がり、コンタクトパッド２２およびＩ／Ｏメタルパッド２０と通信し合う。パッケージの厚さの強化は、ダイ上の層をその結果として積み重ねる先行技術とは異なる。しかしながら、それは、ダイパッケージ厚を低減するルールを違反する。これに反して、端子パッド８は、ダイパッド側面と反対の表面に配置される。通信トレースは、コンタクトスルーホール６を介して基板２に入り込み、信号を端子パッド８ヘと導く。したがって、ダイパッケージの厚さは、明らかに縮小される。本発明のパッケージは先行技術より薄くなる。さらに、基板は、パッケージの前にあらかじめ調製されている。ダイスルーホール１０およびコンタクトスルーホール６は、同様に前もって定義されている。したがって、これまでより、処理能力は改善される。本発明は、ワイヤボンディングに対する積み重ねられた組立層のないＰＬＰを開示する。
図３ａ〜３ｄは、パネル／ウエハ状（断面図）のために保護透明カバーでＣＩＳのチップを作るための工程段階を示している。図３ａから見なすことができるように、上述のプロセスは、ギャップを備えたマイクロレンズ領域を露出するスペースを作るために、印刷または分配（望ましくはＵＶ型）を使用することによりガラスパネルなどのような透明パネルまたは層６０にわたってパターンを形成された接着剤６２を備えることを含んでいる。チップ（ダイス）６６を備えたウエハ６４は、図３ｂに示すように、提供される。その後、透明パネル６０は接着剤６２を介してパネルボンディングによってウエハ６４に付けられる。接着剤６２がマイクロレンズ領域を露出するマイクロレンズ領域、およびその結果として汚染からマイクロレンズを保護する透明パネル６０を取り囲むことは、注目されるべきである。次に、フォトレジストパタン６８が図３ｃに示されるマイクロレンズ領域に整列するように、フォトレジストパタン６８は透明パネル６０上で定義される。その後、透明パネル６０は、複数の透明カバー７０を作るために、乾式エッチングまたはウェットエッチングのようなエッチングをされる。その後、フォトレジストパタン６８の残存は除去される。最後に、ウエハ６４は、図３ｄの中で示される保護透明カバー７０により、複数の個別ユニット（ＣＩＳのチップ）になるように、スクライブラインでウエハ基板を例えばのこぎりをひくような動作をすることにより分離される。スクライブラインは、ユニットの各々の分離のためにユニット間で定義されるエッチングされた領域に配置される。
図４ａ〜４ｅは、本発明の別の実施例による、パネル／ウエハ状（断面図）のために保護透明カバーでＣＩＳのチップを作るための工程段階を示している。図４ａから見られるように、上述のプロセスは、青テープまたはＵＶテープなどのような接着テープ７２に付けられた透明パネルまたは層７４を備えることを含んでいる。透明パネル７４は、図４ｂで示される複数の決定されるスクライブライン７６で、刻みつけられ断ち切られる。その後、図４ｃに示されたようにマイクロレンズを露出するスペースを作るために、接着剤７８は、印刷または分配（望ましくはＵＶ型）を使用することにより、透明パネル７４上に形成される。ＣＩＳのウエハ８４上に密着材料７８を印刷または分配していてもよいことは、注目される。その後、透明パネル７４は、接着剤７８を介してパネルボンディングによって、チップ（ダイス）８０を備えたウエハ８４に付けられる。接着剤７８が、図４ｄで示されるマイクロレンズ領域を露出するマイクロレンズ領域、およびその結果として汚染からマイクロレンズを保護する透明パネル７４を取り囲むことは、注目されるべきである。その後、接着テープおよび架台パネル（グラス）を除去するために、スクライブライン７６は、接着剤７８に整列する。最後に、ウエハ８４は、図４ｅで示される保護透明カバー８２により複数の個別ユニット（ＣＩＳのチップ）であるために、隣接したスクライブラインポイントの中心で、例えばウエハ基板にのこぎりをひくような動作をすることにより分離される。スクライブラインは、ユニットの各々の分離のためにユニット間で定義される接着剤７８にわたって配置される。
図５ａ〜５ｆは、パネル状（断面図）のために保護透明カバーでパネルレベルＣＩＳチップスケールパッケージを作るための工程段階を示している。本発明のプロセスは、その上に形成されたアライメントパターンにアライメントツール（チップ再分配ツール）９０を提供することを含んでいる。その後、パターン接着剤は、所望された勾配を備えたツール上の既知の優れたダイスを再度分配するために、ダイボンディング機能を備えたピックアンドプレイスファインアライメント系を用いることにより続けて、ツール９０（ダイスの裏側面を貫くために用いられる）上に印刷される。パターン接着剤は、ツール９０にチップを貼り付ける。あるいは、ダイ接着テープを用いることができる。次に、ダイスルーホール９４およびコンタクトスルーホール９６を備えた基板９２、および上部面のコンタクトパッド２２および下部面の端子パッド８は、図５ａで示されるツール９０上に備えられる。導体材料は、電気通信のためのスルーホール９６へ再充填される。次に、ダイ９８（例えば図１と図２のダイ）は、マイクロレンズ上の保護ガラス（カバー）１００により、図５ｂで示されるダイ後部側面でテープ１０２を貼り付けられたダイによって、基板９２のダイスルーホール９４に挿入され貼り付けられる。その後、ワイヤボンディング１０４は、ダイ９８のパッドと、図５ｃで示されるあらかじめ形成された基板９２のコンタクトメタルパッドとの間を接続するために形成される。次に、保護のためのワイヤボンディング１０４をカバーし、かつ図５ｄで示されるダイおよび基板の粘着のためにダイエッジとダイスルーホールのサイドウォールとの間のギャップに充填するために、保護層１０６（例えば液体混合物）が形成される。パネルは、図５ｅで示されるバキュームキュアリングの後にツールから分離される。
ボール配置またはソルダペーストの印刷の後、熱リフロー手順が基板側面（ＢＧＡタイプのための）上でリフローのために実行される。試験が実行される。パネルレベル最終試験は、垂直のプローブカードを用いることにより実行される。試験の後、図５ｆで示される個別ユニットにパッケージを個片化し分離するために、基板９２はスクライブライン１０８に沿ってのこぎりをひくような動作をされる。その後、パッケージはそれぞればらばらにされ、トレーまたはテープおよびリール上にパッケージ（デバイス）が配置される。
図６を参照して、それは本発明におけるＣＩＳ−ＣＳＰを用いることによる個々のＣＭＯＳイメージセンサモジュールである。ダイは、ＣＭＯＳセンサまたはＣＣＤイメージセンサを含む。ＣＩＳ−ＣＳＰ１１６のターミナル導電性パッド３０は、フレックスプリント回路板１２０（ＦＰＣ）の連結パッドをその上に形成されたコネクタ１２４（マザーボードに接続するための）と接続する（ＳＭＴプロセスによって−半田付け結合）。ＣＩＳ−ＣＳＰ１１６は、例えば図１および図２のユニットパッケージである。その後、レンズ１２８は、光が通り過ぎることを可能にするために、ＣＩＳ−ＣＳＰ１１６の透明カバー（グラス）３６上に配列される。同じように、マイクロレンズは、マイクロレンズ領域上で形成されてもよく、エアギャップは、ダイ１６と透明カバー（グラス）３６との間で生成される。ＣＩＳ−ＣＳＰ１１６上にレンズ１２８を保持するために、レンズホルダー１２６は、プリント回路板１２０に固定される。ＩＲフィルタなどのようなフィルタ１３０は、レンズホルダー１２６に固定される。あるいは、フィルタ１３０は、フィルタのように働くために透明カバー（グラス）３６の上部または下部表面に形成されるフィルタリング層（例えばＩＲフィルタリング層）を含んでもよい。１つの実施例において、ＩＲフィルタリング層は、ＴｉＯ２（光触媒）を含む。透明カバー（グラス）３６は、微塵封じ込めからマイクロレンズを防いでもよい。ユーザは、ミクロンレンズを破損せずに、透明カバー（グラス）３６の上の粒子を除去するために、液体またはエアーフラッシュを用いてもよい。さらに、受動装置１２２は、プリント回路板１２０上で構成することができる。
従って、本発明の利点は次のとおりである：基板は、あらかじめ形成するスルーホールおよび配線回路によりあらかじめ調製されている；（イメージセンサ表面から）２００μｍ未満厚さで、基板の内部のダイインサートにより極上の薄いパッケージを生成することができる；シリコンダイ（ＣＴＥ〜２．３）と基板（ＦＲ５／ＢＴ−ＣＴＥ〜１６）との間のＣＴＥ差分により、熱応力を吸収するためにシリコーンゴムまたは液体混合物の材料を充填することにより、領域をリリースするストレスバッファのように用いることができる。パッケージング処理能力は、単純なプロセス（ダイボンディング、ワイヤボンディング、保護層、のこ引き）を適用することにより、増加され（製作所要時間が低減された）、それはイメージセンサチップのより低いピンカウント構造による。端子パッドは、ダイス能動面（あらかじめ形成された）への対向面上に形成される。ダイスの載置工程が現工程（ダイボンディング）と同様である。一旦組立が完了したならば、ウエハ状にグラスカバーを置く本発明のために生産されるモジュールへのプロセス間の粒子汚染はない。ダイと基板の表面準位は、ダイが基板のダイスルーホールに貼り付けられた後、同じでありえる。パッケージは、マイクロレンズ上のグラスカバーにより浄化可能である。チップスケールパッケージは、およそチップサイズに０．５ｍｍ／側面を加えたサイズを有している。パッケージおよびボードレベルの両方の信頼度は、ボードレベル温度サイクル試験のために、これまでより特によい。それは基板およびＰＣＢマザーボードのＣＴＥが同一であることによる。従って、半田バンプ／ボールで適用される熱の機械的ストレスはない。コストは低く、プロセスは単純である。特にＳＭＴプロセスを用いることによるモジュール・アセンブリにおいて、製造工程は完全に自動化を適用することができる。コンボパッケージ（２重のダイスパッケージ）を形成するのは容易である。ＬＧＡ型パッケージにはＳＭＴプロセスのための周辺の端子パッドがある。粒子がなく、単純なプロセスで、完全自動化により高歩留まりレートを有している。
本発明の好ましい実施例が記述されたが、記述された好ましい実施例に本発明を限定するべきでないことは当業者によって理解されるだろう。もっと正確に言えば、特許請求の範囲によって定義されるように、様々な変更および変形は、本発明の精神および範囲内で行なうことができる。
図１は、本発明の１つの実施例によるＣＩＳ−ＣＳＰ（ＣＭＯＳイメージセンサのチップサイズパッケージ）の断面図を示している。 図２は、本発明の１つの実施例によるＣＩＳ−ＣＳＰ（ＣＭＯＳイメージセンサのチップサイズパッケージ）の断面図を示している。 図３ａは、パネルウエハー状（断面図）のために保護透明カバーでＣＩＳチップを作るための工程段階を示している。 図３bは、パネルウエハー状（断面図）のために保護透明カバーでＣＩＳチップを作るための工程段階を示している。 図３cは、パネルウエハー状（断面図）のために保護透明カバーでＣＩＳチップを作るための工程段階を示している。 図３ｄは、パネルウエハー状（断面図）のために保護透明カバーでＣＩＳチップを作るための工程段階を示している。 図４ａは、本発明の別の実施例によって、パネルウエハー状（断面図）のために保護透明カバーでＣＩＳチップを作るための工程段階を示している。 図４bは、本発明の別の実施例によって、パネルウエハー状（断面図）のために保護透明カバーでＣＩＳチップを作るための工程段階を示している。 図４cは、本発明の別の実施例によって、パネルウエハー状（断面図）のために保護透明カバーでＣＩＳチップを作るための工程段階を示している。 図４dは、本発明の別の実施例によって、パネルウエハー状（断面図）のために保護透明カバーでＣＩＳチップを作るための工程段階を示している。 ４ｅは、本発明の別の実施例によって、パネルウエハー状（断面図）のために保護透明カバーでＣＩＳチップを作るための工程段階を示している。 図５ａは、パネル状（断面図）のために保護透明カバーでパネルレベルＣＩＳチップのスケールパッケージを作るための工程段階を示している。 図５bは、パネル状（断面図）のために保護透明カバーでパネルレベルＣＩＳチップのスケールパッケージを作るための工程段階を示している。 図５cは、パネル状（断面図）のために保護透明カバーでパネルレベルＣＩＳチップのスケールパッケージを作るための工程段階を示している。 図５dは、パネル状（断面図）のために保護透明カバーでパネルレベルＣＩＳチップのスケールパッケージを作るための工程段階を示している。 図５eは、パネル状（断面図）のために保護透明カバーでパネルレベルＣＩＳチップのスケールパッケージを作るための工程段階を示している。 ５ｆは、パネル状（断面図）のために保護透明カバーでパネルレベルＣＩＳチップのスケールパッケージを作るための工程段階を示している。 図６は、本発明の１つの実施例によるＣＩＳのモジュールの断面図を示している。

Claims (5)

  1. イメージセンサパッケージの構造において、
    基板を通して形成されたダイスルーホールおよびコンタクトスルーホール構造を備えた前記基板であって、端子パッドが前記コンタクトスルーホール構造下に形成され、導電性バンプが前記端子パッドに結合され、コンタクトパッドが前記基板の上部表面上に形成される前記基板と、
    前記ダイスルーホール内に配列されたマイクロレンズ領域を有するダイと、
    粒子汚染からマイクロレンズを保護するために前記マイクロレンズ領域上に形成された保護層と、
    前記ダイおよび前記基板上に形成されたワイヤボンディングであって、前記ダイおよび前記コンタクトパッドに結合される前記ワイヤボンディングと、
    透明カバー間のエアギャップを生成するために粘着によって前記ダイスルーホール内の前記ダイに配列された前記透明カバーと、
    前記ワイヤボンディング上をカバーし、前記ダイエッジと前記基板の前記ダイスルーホールのサイドウォールとの間のギャップに充填する保護層と
    を備えることを特徴とする構造。
  2. 前記基板のダイスルーホールの前記スクライブライン領域またはサイドウォール領域内の前記コンタクトスルーホール構造は、半球状のものを含むことを特徴とする請求項１に記載の構造。
  3. 半導体デバイスパッケージを形成する方法において、
    ツール上の基板を通して形成されたダイスルーホールおよびコンタクトスルーホール構造を前記基板に提供し、端子パッドが前記コンタクトスルーホール構造下で形成され、コンタクトパッドが前記基板の上部表面上で形成され、
    イメージセンサチップ後部側に接着剤を貼り付け、
    所望されたピッチで前記ツール上の前記イメージセンサチップに既知の有効なダイスを再分配するために、ピックアンドプレイス・ファインアライメント系を用い、
    前記基板の前記チップとコンタクトパッドとの間で結合するためのワイヤボンディングを形成し、
    前記ワイヤボンディングをカバーしかつ前記ダイエッジと前記基板の前記ダイスルーホールのサイドウォールとの間のギャップに充填する保護層およびバキュームキュアリングを形成し、その後前記ツールを分離すること
    を含むことを特徴とする方法。
  4. 前記イメージセンサチップは、粒子汚染からマイクロレンズを保護するためにマイクロレンズ領域上に形成される保護層と、マイクロレンズ上の透明カバー接着材とを有し、前記接着剤は、前記マイクロレンズ領域を露出するためにマイクロレンズ領域を取り囲むこと
    を特徴とする請求項３に記載の方法。
  5. イメージセンサモジュールの構造において、
    配線回路と連結パッドとコネクタとを有するフレックスプリント回路基板（ＦＰＣ）と、
    前記ＦＰＣの前記連結パッドと基板の端子パッドとを半田付けするための半田ペーストであって、前記基板は前記基板を通して形成されるダイスルーホールおよびコンタクトスルーホール構造を有し、前記端子パッドは前記コンタクトスルーホール構造下で形成され、コンタクトパッドは前記基板の上部表面上で形成される前記半田ペーストと、
    前記ダイスルーホール内に配列されるマイクロレンズ領域を有するダイと、
    前記ダイおよび前記基板上で形成されるワイヤボンディングであって、前記ダイおよび前記コンタクトパッドに結合される前記ワイヤボンディングと、
    前記透明カバーと前記マイクロレンズ領域との間のエアギャップを生成するために、粘着によって前記ダイスルーホール内の前記ダイに配列された透明カバーと、
    前記ワイヤボンディング上をカバーし、前記ダイエッジと前記基板の前記ダイスルーホールのサイドウォールとの間のギャップへ充填する保護層と、
    前記ＦＰＣに固定され、前記マイクロレンズ領域を介して通過する光を通すために前記透明カバー上に配列されたレンズを備えたレンズホルダーと
    を備えることを特徴とする構造。
JP2008022421A 2007-02-08 2008-02-01 ダイ収容開口部を備えたイメージセンサパッケージおよびその方法 Withdrawn JP2008244437A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/703,663 US20080191333A1 (en) 2007-02-08 2007-02-08 Image sensor package with die receiving opening and method of the same

Publications (1)

Publication Number Publication Date
JP2008244437A true JP2008244437A (ja) 2008-10-09

Family

ID=39597778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008022421A Withdrawn JP2008244437A (ja) 2007-02-08 2008-02-01 ダイ収容開口部を備えたイメージセンサパッケージおよびその方法

Country Status (7)

Country Link
US (1) US20080191333A1 (ja)
JP (1) JP2008244437A (ja)
KR (1) KR20080074773A (ja)
CN (1) CN101262002A (ja)
DE (1) DE102008007237A1 (ja)
SG (1) SG144891A1 (ja)
TW (1) TW200834938A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153874A (ja) * 2008-12-24 2010-07-08 Flextronics Ap Llc イメージセンサパッケージのガラス取付けのための技術
JPWO2013081156A1 (ja) * 2011-11-30 2015-04-27 京セラ株式会社 撮像素子収納用パッケージおよび撮像装置
KR20160039645A (ko) * 2013-07-30 2016-04-11 헵타곤 마이크로 옵틱스 피티이. 리미티드 광 누설 또는 미광을 감소시키는 차폐를 갖는 광전자 모듈들, 및 이러한 모듈들의 제조 방법들
WO2017163927A1 (ja) * 2016-03-24 2017-09-28 ソニー株式会社 チップサイズパッケージ、製造方法、電子機器、および内視鏡

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7964945B2 (en) * 2007-09-28 2011-06-21 Samsung Electro-Mechanics Co., Ltd. Glass cap molding package, manufacturing method thereof and camera module
KR100866619B1 (ko) * 2007-09-28 2008-11-03 삼성전기주식회사 웨이퍼 레벨의 이미지센서 모듈 및 그 제조방법, 그리고카메라 모듈
JP5244848B2 (ja) 2009-05-01 2013-07-24 日東電工株式会社 偏光子の製造方法
JP5668276B2 (ja) * 2009-05-15 2015-02-12 ソニー株式会社 固体撮像装置、および電子機器
US8647963B2 (en) * 2009-07-08 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of wafer level chip molded packaging
TWI506352B (zh) * 2011-03-10 2015-11-01 Hon Hai Prec Ind Co Ltd 相機模組
TWI500127B (zh) * 2011-07-26 2015-09-11 Lite On Electronics Guangzhou 薄型化主動感測模組及其製作方法
TWI469332B (zh) * 2011-12-07 2015-01-11 Pixart Imaging Inc 晶圓級影像晶片封裝及光機結構
CN103151362B (zh) 2011-12-07 2016-03-23 原相科技股份有限公司 晶圆级图像芯片封装及包含所述封装的光学结构
CN104094405B (zh) * 2012-02-07 2019-05-17 株式会社尼康 拍摄单元及拍摄装置
MY189207A (en) * 2012-07-12 2022-01-31 Assa Abloy Ab Method of manufacturing a functional inlay
CN103582280B (zh) * 2012-07-20 2017-10-03 鸿富锦精密工业（深圳）有限公司 电路板装置
CN103582284B (zh) * 2012-07-30 2017-12-01 鸿富锦精密工业（深圳）有限公司 相机模组用的电路板装置
US9219091B2 (en) 2013-03-12 2015-12-22 Optiz, Inc. Low profile sensor module and method of making same
KR101630009B1 (ko) 2013-03-29 2016-06-13 삼성전기주식회사 카메라 모듈
JP2015032653A (ja) * 2013-08-01 2015-02-16 株式会社東芝 固体撮像装置
US9371982B2 (en) * 2013-08-15 2016-06-21 Maxim Integrated Products, Inc. Glass based multichip package
US9231124B2 (en) * 2013-09-25 2016-01-05 Delphi Technologies, Inc. Ball grid array packaged camera device soldered to a substrate
JP2015115522A (ja) * 2013-12-13 2015-06-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
CN104078479B (zh) * 2014-07-21 2017-03-15 格科微电子（上海）有限公司 图像传感器的晶圆级封装方法和图像传感器封装结构
CN104377217B (zh) * 2014-11-28 2017-11-03 格科微电子（上海）有限公司 图像传感器的封装件和图像传感器的封装方法
TWI642149B (zh) * 2015-10-21 2018-11-21 精材科技股份有限公司 晶片封裝體及其製造方法
EP3166143A1 (fr) * 2015-11-05 2017-05-10 Gemalto Sa Procede de fabrication d'un dispositif a puce de circuit integre par depot direct de matiere conductrice
US10026765B2 (en) * 2015-11-11 2018-07-17 Pixart Imaging (Penang) Sdn. Bhd. Apparatus and sensor chip component attaching method
CN105611135B (zh) * 2015-11-13 2019-03-19 宁波舜宇光电信息有限公司 系统级摄像模组及其电气支架和制造方法
CN105448946A (zh) * 2016-01-02 2016-03-30 北京工业大学 一种影像传感芯片封装结构与实现工艺
TWI698968B (zh) * 2016-07-04 2020-07-11 大陸商蘇州晶方半導體科技股份有限公司 封裝結構以及封裝方法
CN106098645B (zh) * 2016-08-24 2019-02-19 华天科技（昆山）电子有限公司 半导体器件的封装结构
CN106946215A (zh) * 2017-04-13 2017-07-14 华天科技（昆山）电子有限公司 带盖板的引线键合型芯片封装结构及其制作方法
EP3396329A1 (en) * 2017-04-28 2018-10-31 Sensirion AG Sensor package
EP3534292A4 (en) * 2017-11-09 2020-07-22 Shenzhen Goodix Technology Co., Ltd. OPTICAL MODULE AND PROCESSING METHOD THEREFOR AND TERMINAL DEVICE
CN107845653B (zh) * 2017-11-29 2023-07-14 苏州晶方半导体科技股份有限公司 影像传感芯片的封装结构及封装方法
US10763293B2 (en) * 2017-11-29 2020-09-01 China Wafer Level Csp Co., Ltd. Image sensing chip package and image sensing chip packaging method
WO2020098211A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及半导体封装器件
WO2020098214A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及半导体封装器件
KR102252490B1 (ko) 2019-04-08 2021-05-17 하나 마이크론(주) 이미지 센서 패키지, 모듈, 및 그 제조 방법
CN112310127B (zh) * 2019-07-26 2022-05-10 中芯集成电路（宁波）有限公司 摄像组件的封装方法
CN111415954B (zh) * 2020-04-26 2023-05-23 上海微阱电子科技有限公司 一种背照式图像传感器芯片的封装结构及方法
TWI785663B (zh) * 2020-07-03 2022-12-01 張菊華 感測模組之結構及其製造方法
US11869912B2 (en) 2020-07-15 2024-01-09 Semiconductor Components Industries, Llc Method for defining a gap height within an image sensor package
KR20220018698A (ko) 2020-08-07 2022-02-15 삼성전자주식회사 언더필이 구비된 이미지 센서 패키지 및 이를 포함하는 이미지 센서 모듈
US20220270960A1 (en) * 2021-02-23 2022-08-25 Texas Instruments Incorporated Open-Cavity Package for Chip Sensor
TWI778829B (zh) * 2021-05-05 2022-09-21 勝麗國際股份有限公司 非迴焊式感測鏡頭
CN113725134A (zh) * 2021-08-27 2021-11-30 长江存储科技有限责任公司 晶粒的定位方法和定位装置
US11894473B2 (en) 2021-09-09 2024-02-06 Chu Hua Chang Sensing module and manufacturing method thereof
US20230244043A1 (en) * 2022-01-31 2023-08-03 Taiwan Semiconductor Manufacturing Co., Ltd Package with Integrated Optical Die and Method Forming Same
CN116425111B (zh) * 2023-06-13 2023-09-08 苏州科阳半导体有限公司 一种传感器芯片的封装方法和封装结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130448A (en) * 1998-08-21 2000-10-10 Gentex Corporation Optical sensor package and method of making same
US6396116B1 (en) * 2000-02-25 2002-05-28 Agilent Technologies, Inc. Integrated circuit packaging for optical sensor devices
JP3527166B2 (ja) * 2000-03-15 2004-05-17 シャープ株式会社 固体撮像装置及びその製造方法
US6512861B2 (en) * 2001-06-26 2003-01-28 Intel Corporation Packaging and assembly method for optical coupling

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153874A (ja) * 2008-12-24 2010-07-08 Flextronics Ap Llc イメージセンサパッケージのガラス取付けのための技術
JPWO2013081156A1 (ja) * 2011-11-30 2015-04-27 京セラ株式会社 撮像素子収納用パッケージおよび撮像装置
US9276023B2 (en) 2011-11-30 2016-03-01 Kyocera Corporation Image pickup element housing package, and image pickup device
KR20160039645A (ko) * 2013-07-30 2016-04-11 헵타곤 마이크로 옵틱스 피티이. 리미티드 광 누설 또는 미광을 감소시키는 차폐를 갖는 광전자 모듈들, 및 이러한 모듈들의 제조 방법들
KR102280613B1 (ko) * 2013-07-30 2021-07-22 에이엠에스 센서스 싱가포르 피티이. 리미티드. 광 누설 또는 미광을 감소시키는 차폐를 갖는 광전자 모듈들, 및 이러한 모듈들의 제조 방법들
WO2017163927A1 (ja) * 2016-03-24 2017-09-28 ソニー株式会社 チップサイズパッケージ、製造方法、電子機器、および内視鏡
US10872998B2 (en) 2016-03-24 2020-12-22 Sony Corporation Chip size package, method of manufacturing the same, electronic device, and endoscope

Also Published As

Publication number Publication date
US20080191333A1 (en) 2008-08-14
SG144891A1 (en) 2008-08-28
KR20080074773A (ko) 2008-08-13
DE102008007237A1 (de) 2008-08-14
CN101262002A (zh) 2008-09-10
TW200834938A (en) 2008-08-16

Similar Documents

Publication Publication Date Title
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
US20080191335A1 (en) Cmos image sensor chip scale package with die receiving opening and method of the same
US7459729B2 (en) Semiconductor image device package with die receiving through-hole and method of the same
US7812434B2 (en) Wafer level package with die receiving through-hole and method of the same
US7498556B2 (en) Image sensor module having build-in package cavity and the method of the same
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
US20110209908A1 (en) Conductor package structure and method of the same
JP2009016839A (ja) 除去可能な保護膜を利用する画像センサパッケージ及び該画像センサパッケージの作製方法
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US20080224306A1 (en) Multi-chips package and method of forming the same
US20080136004A1 (en) Multi-chip package structure and method of forming the same
KR20080075450A (ko) 다이 수용 캐비티를 갖는 웨이퍼 레벨 이미지 센서 패키지및 그 방법
US20070158861A1 (en) Method for fabricating semiconductor package with build-up layers formed on chip
KR20080069549A (ko) 이미지 센서 모듈 및 그 방법
US20080169546A1 (en) Stack type semiconductor chip package having different type of chips and fabrication method thereof
JP2008160084A (ja) ダイ収容キャビティを備えたウェーハレベルパッケージおよびその方法
KR20080052491A (ko) 멀티-칩 패키지 구조 및 그 제조 방법
JP2008211207A (ja) マルチチップを有する半導体素子パッケージおよびその方法
US20080211075A1 (en) Image sensor chip scale package having inter-adhesion with gap and method of the same
KR20080077934A (ko) 축소된 구조를 갖는 멀티칩 패키지 및 그 형성 방법
US20110180891A1 (en) Conductor package structure and method of the same
JP2008244451A (ja) ダイ収容スルーホールおよびスルーホール接続構造を有する半導体素子パッケージおよびその方法
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
JP2009010378A (ja) 擬似チップを有する半導体素子パッケージ
US20080197480A1 (en) Semiconductor device package with multi-chips and method of the same

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090223