CN106098645B - 半导体器件的封装结构 - Google Patents

半导体器件的封装结构 Download PDF

Info

Publication number
CN106098645B
CN106098645B CN201610711708.7A CN201610711708A CN106098645B CN 106098645 B CN106098645 B CN 106098645B CN 201610711708 A CN201610711708 A CN 201610711708A CN 106098645 B CN106098645 B CN 106098645B
Authority
CN
China
Prior art keywords
chip
substrate
semiconductor devices
cofferdam
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610711708.7A
Other languages
English (en)
Other versions
CN106098645A (zh
Inventor
王晔晔
于大全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN201610711708.7A priority Critical patent/CN106098645B/zh
Publication of CN106098645A publication Critical patent/CN106098645A/zh
Application granted granted Critical
Publication of CN106098645B publication Critical patent/CN106098645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

本发明公开了一种半导体器件的封装结构，包括含有功能面和与其相对的非功能面的芯片和正面含有围堰的基板，芯片的功能面与基板正面通过粘合剂键合，使围堰覆盖焊垫且围绕功能区，芯片周侧或芯片周侧及非功能面由塑封层包裹，基板背面形成有贯穿基板、围堰及粘合剂，并与所述芯片的焊垫电连接的导电结构。本发明封装结构为芯片功能区提供一空腔工作环境，可采用晶圆级封装，大大降低封装成本，且可避免在芯片上进行操作造成芯片上应力过大影像芯片的特性，提高可靠性；芯片周侧及非功能面包覆的塑封层，增加了芯片的机械强度及可靠性。

Description

半导体器件的封装结构
技术领域
本发明涉及一种半导体封装结构，尤其是一种功能区需要空腔工作环境的半导体器件的封装结构。
背景技术
一些半导体器件，功能元件需要空腔作为工作环境，以声表面滤波设备为例，被广泛用于射频RF和中频IF技术，其应用包括便携式电话机、无线电话机以及各种无线电设置。通过使用声表面滤波，对这些电子设备进行电信号的滤波、延时等处理。因声表面滤波产品性能和设计功能需求，需要保证滤波芯片功能区域不能接触任何物质，即芯片功能区需要提供空腔的工作环境。
声表面波滤波器以钽酸锂作为衬底，对于目前芯片晶圆用特殊材料做衬底，其尺寸较小，仅有4寸或6寸晶圆产出，无法匹配目前成熟的8寸或12寸晶圆级的封装。故一般使用传统的单颗芯片封装方式，使用金属盖或陶瓷盖密封，封装成本高，封装体积大，封装重量沉，而且陶瓷基板与金属盖的平整度要求比较高，容易有封闭不良的情况。
发明内容
为了解决上述技术问题，本发明提出一种半导体器件的封装结构，具有封装成本低、封装体积小、封装重量轻、可靠性高、机械强度好等优点。
本发明的技术方案是这样实现的：
一种半导体器件的封装结构，包括含有功能面和与其相对的非功能面的芯片，所述芯片的功能面含有位于中部的功能区和位于四周的若干焊垫，还包括基板，所述基板正面含有围堰，所述芯片的功能面与所述基板正面通过粘合剂键合，使所述围堰覆盖所述焊垫且围绕所述功能区，所述芯片周侧或所述芯片周侧及非功能面由塑封层包裹，所述基板背面形成有贯穿基板、围堰及粘合剂，并与所述芯片的焊垫电连接的导电结构。
进一步的，所述芯片为声表面波滤波芯片。
进一步的，所述围堰的高度为5μm-15μm。
进一步的，所述基板正面含有正对所述芯片功能区的凹槽。
进一步的，所述围堰的高度1μm至10μm。
进一步的，所述基板为硅基板、玻璃基板、陶瓷基板、塑料基板中的一种或其它硬质基板。
进一步的，所述导电结构为将所述芯片焊垫的电性引出至所述基板背面上的实心金属柱、空心金属柱、金属线路、金属层的一种或组合。
进一步的，所述基板背面制作有金属重布线，所述金属重布线与所述导电结构电连接，且所述金属重布线上形成有用于电性导出的焊点。
进一步的，去除所述基板背面四周靠近所述芯片四周焊垫的部分，形成了暴露所述芯片焊垫的槽形开口，所述导电结构为金属线路，该金属线路铺设于所述槽形开口的内壁上，并电连接所述芯片的焊垫。
本发明的有益效果是：本发明提供一种半导体器件的封装结构，该封装结构将芯片含有焊垫及功能区的功能面与带围堰的基板进行键合，使芯片功能区落入围堰构成的空腔工作环境内，并在基板背面做开口暴露出焊垫，在开口内做导电结构将芯片焊垫的电性引到基板的背面，这样，可通过将分立芯片键合到大尺寸基板上，进行晶圆级封装，从而能确保每颗芯片为良品，提高产品良率，同时降低封装成本；焊垫电性通过导电结构引出至基板背面，避免了在芯片上进行操作造成芯片上应力过大影响芯片的特性，提高了可靠性；为了解决基板上的TSV制程中封装体的支撑力问题，在芯片四周形成了塑封层，可以增加芯片侧的机械强度，同时塑封层包覆芯片外侧提高了封装可靠性；为了降低芯片封装后面积尺寸，应尽量减小基板尺寸，并避免基板边缘突出于芯片，容易断裂或者增加封装应力，为此，对导电结构进行了优化设计，以克服容易断裂或者增加封装应力的问题。此外，基板较佳的采用硅基板，硅是热的良导体，可以明显改善导热性能，从而延长了器件的寿命；芯片非功能面与硅基板均可进行减薄，可以使封装后产品封装体积大大减小。
附图说明
图1为本发明封装结构(塑封层未示出)的俯视图；
图2为本发明导电结构为金属层时图1中A-A’向剖面图；
图3为本发明导电结构为金属层且在基板上设有凹槽时图1中A-A’向剖面图；
图4为本发明导电结构为金属层且塑封层厚度超出基板边缘时图1中A-A’向剖面图；
图5a为本发明导电结构为金属层时与焊垫连接的一实施例结构示意图(焊垫连接处放大)；
图5b为本发明导电结构为金属层时与焊垫连接的另一实施例结构示意图(焊垫连接处放大)；
图5c为本发明导电结构为金属层时与焊垫连接的又一实施例结构示意图(焊垫连接处放大)；
图6为本发明导电结构为金属柱时图1中B-B’向剖面示意图；
图7为本发明导电结构为金属柱且在基板背面设有金属重布线时图1中B-B’向剖面示意图；
图8a为本发明导电结构为实心金属柱时与焊垫连接的放大结构示意图；
图8b为本发明导电结构为空心金属柱时与焊垫连接的放大结构示意图；
图8c为本发明导电结构为直孔金属层时与焊垫连接的放大结构示意图；
图9为本发明导电结构为金属线路时图1中A-A’向剖面图；
图10a为导电结构为金属线路时与焊垫连接的一实施例结构示意图(焊垫连接处放大)；
图10b为导电结构为金属线路时与焊垫连接的另一实施例结构示意图(焊垫连接处放大)。
结合附图，作以下说明：
100-芯片，101-焊垫，102-功能区，200-基板，201-围堰，201a-围堰外沿，201b-围堰内沿，202-绝缘层，203-导电结构，204-保护层，205-焊点，206-粘结剂，207-空腔，208-凹槽，209-金属重布线，3-塑封层，4-槽形开口。
具体实施方式
为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明，其目的仅在于更好理解本发明的内容而非限制本发明的保护范围。
如图1和图2所示，一种半导体器件的封装结构，包括含有功能面和与其相对的非功能面的芯片100，所述芯片的功能面含有位于中部的功能区102和位于四周的若干焊垫101，还包括基板200，所述基板正面含有围堰201，所述芯片的功能面与所述基板正面通过粘合剂206键合，使所述围堰覆盖所述焊垫且围绕所述功能区，参见图1中围堰外沿201a及围堰内沿201b，所述芯片周侧或所述芯片周侧及非功能面由塑封层3包裹，所述基板背面形成有贯穿基板、围堰及粘合剂，并与所述芯片的焊垫电连接的导电结构203；基板背面制作有金属重布线209，金属重布线分别连接各导电结构，金属重布线上设置焊点205。金属重布线包括为铜、镍、金、铝、镍磷、钯和钛中的一种的单层金属结构或几种的多层金属结构。导电结构或金属重布线上覆盖有保护层204，以避免金属线路暴露于空气环境，被氧化或腐蚀。
上述封装结构中，将芯片含有焊垫及功能区的功能面与带围堰的基板进行键合，使芯片功能区落入围堰构成的空腔207工作环境内，即为芯片功能区提供了空腔的工作环境。且该封装结构制作时，可通过将若干分立芯片键合到大尺寸基板上，进行晶圆级封装，从而能确保每颗芯片为良品，提高产品良率，同时降低封装成本；焊垫电性通过导电结构及金属重布线引出至基板背面，避免了在芯片上进行操作造成芯片上应力过大影响芯片的特性，提高了可靠性；为了解决基板上的TSV制程中封装体的支撑力问题，在芯片四周形成了塑封层，且可以增加芯片侧的机械强度，方便制程，同时塑封层包覆芯片外侧提高了封装可靠性。
作为一种优选实施例，该封装结构中的芯片为声表面波滤波芯片，然其应用不限于此，其他实施例中，该封装结构可应用于各种芯片功能区需要提供空腔工作环境的半导体器件，例如是有关于光电元件(opto-electronic devices)、微机电系统(Micro ElectroMechanical System；MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)等。
优选的，围堰的厚度为5μm至15μm，以满足芯片功能区所需空腔工作环境的需要。
可选的，所述基板为硅基板、玻璃基板、陶瓷基板、塑料基板中的一种或其它硬质基板。较佳的，采用硅基板，硅基板包括但不限于单晶硅、多晶硅、高阻硅。硅是热的良导体，可以明显改善导热性能，从而延长了器件的寿命；
优选的，参见图3，基板正面含有正对芯片100功能区102的凹槽208。凹槽包括直槽、斜槽或阶梯槽。凹槽208的制作，可以增大围堰构成空腔207的容积，从而可以降低对围堰高度的要求，使围堰高度可以低至1μm～10μm的范围内。
优选的，围堰的材质为可光刻的高分子聚合物，包含环氧树脂、聚酰亚胺树脂或其他适合的光刻材料。
参见图2，芯片四周侧面由塑封层包覆，一些实施例中，芯片的非功能面也可由塑封层包覆，如图4所示。塑封层厚度不做限定，可选的，芯片四周塑封层可与基板侧壁平齐(参见图2)，也可小于或超出基板侧壁边缘(如图4所示)。塑封层的作用是在制作过程及封装体成型，增加芯片的机械强度。
参见图2、图3、图4、图6和图7，所述导电结构为将所述芯片的焊垫电性引出至所述基板背面上的实心金属柱、空心金属柱、金属层的一种或组合。其中，参见图2、图3和图4示出了导电结构为金属层时图1中A-A’向剖面图，图3中封装结构与图2中封装结构不同的是，图3中封装结构为在基板上设有凹槽，图4中封装结构与图2中封装结构不同的是，图4中封装结构为塑封层厚度超出基板侧壁边缘；图5a、5b、5c和8c为导电结构为金属层时，几个不同的实施例的导电结构与焊垫连接部分结构放大示意图；如图5a所示，金属层与焊垫表面接触连接；如图5b所示，金属层与焊垫内壁接触连接，且金属填充满焊垫孔；如图5c所示，金属层与焊垫内壁接触连接，且金属层仅覆盖焊垫孔的内壁；图5a、图5b和图5c中导电结构的形成，通常采用激光打孔的方式，先在基板背面上形成孔状开口，然后在孔状开口内形成导电结构；孔状开口可以是上小下大的斜孔，也可以是上下大小相同的直孔，如图8c所示。优选的，导电结构与基板之间有绝缘层202，进一步防止基板漏电，绝缘层202包含一层或多层二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二钽(Ta2O5)、氧化铝(Al2O3)、二氧化铪(HfO2)、苯并环丁烯(BCB)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、聚合物、或者其它具有类似结构和绝缘性质的介电材料；导电结构上覆盖有保护层204，以避免金属线路暴露于空气环境，被氧化或腐蚀。图5b和图5c中焊垫孔可以用激光烧蚀形成，焊垫孔暴露出焊垫内壁。
其中，图6和图7示出了导电结构为金属柱时图1中B-B’向剖面示意图；图7中封装结构与图6中封装结构不同的是，图6中封装结构的芯片焊垫的电性直接通过金属柱引出至基板背面，焊点直接形成于导电结构的金属柱上，而图7中封装结构为基板背面还制作有金属重布线209，金属重布线电连接导电结构，焊点形成于金属重布线上，芯片焊垫的电性通过金属柱及金属重布线引出至基板背面上焊点。金属柱可以为实心金属柱，参见图8a，也可以为空心金属柱，参见图8b。
无论导电结构是金属柱还是金属层，其都有一个共同的特点，即基板的尺寸大于芯片的尺寸，基板边缘突出于芯片，容易断裂或者增加封装应力，为此，需要对导电结构进一步优化设计，以克服容易断裂或者增加封装应力的问题。为解决这一技术问题，本发明设计导电结构为金属线路的技术方案，参见图9，去除基板背面四周靠近芯片四周焊垫的部分，形成了暴露芯片焊垫的槽形开口4，这样，导电结构为金属线路时，将金属线路铺设于槽形开口的内壁上，并电连接芯片的焊垫；优选的，基板背面制作有金属重布线，金属重布线上设置有焊点，金属线路及金属重布线上覆盖有保护层204，金属线路与金属重布线电连接，从而将焊垫的电性经金属线路、金属重布线引出至基板背面的焊点上。金属线路包括铜、镍、金、铝、镍磷、钯和钛中的一种的单层金属结构或几种的多层金属结构。同样，金属线路可与焊垫表面接触连接，参见图10a，也可金属线路与焊垫内壁接触连接，且金属线路仅覆盖焊垫孔的内壁。
综上，本发明提出一种半导体器件的封装结构，该封装结构将芯片含有焊垫及功能区的功能面与带围堰的基板进行键合，使芯片功能区落入围堰构成的空腔工作环境内，并在基板背面做开口暴露出焊垫，在开口内做导电结构将芯片焊垫的电性引到基板的背面，这样，可通过将分立芯片键合到大尺寸基板上，进行晶圆级封装，从而能确保每颗芯片为良品，提高产品良率，同时降低封装成本；焊垫电性通过导电结构引出至基板背面，避免了在芯片上进行操作造成芯片上应力过大影响芯片的特性，提高了可靠性；为了解决基板上的TSV制程中封装体的支撑力问题，在芯片四周形成了塑封层，且可以增加芯片侧的机械强度，方便制程，同时塑封层包覆芯片外侧提高了封装可靠性；为了降低芯片封装后面积尺寸，应尽量减小基板尺寸，并避免基板边缘突出于芯片，容易断裂或者增加封装应力，为此，对导电结构进行了优化设计，以克服容易断裂或者增加封装应力的问题。此外，基板较佳的采用硅基板，硅是热的良导体，可以明显改善导热性能，从而延长了器件的寿命；芯片非功能面与硅基板均可进行减薄，可以使封装后产品封装体积大大减小。
以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。

Claims (9)

1.一种半导体器件的封装结构，包括含有功能面和与其相对的非功能面的芯片(100)，所述芯片的功能面含有位于中部的功能区(102)和位于四周的若干焊垫(101)，其特征在于：还包括基板(200)，所述基板正面含有围堰(201)，所述芯片的功能面与所述基板正面通过粘合剂(206)键合，使所述围堰覆盖所述焊垫且围绕所述功能区，所述芯片周侧或所述芯片周侧及非功能面由塑封层(3)包裹，所述基板背面形成有贯穿基板、围堰及粘合剂，并与所述芯片的焊垫电连接的导电结构(203)。
2.根据权利要求1所述的半导体器件的封装结构，其特征在于：所述芯片为声表面波滤波芯片。
3.根据权利要求1所述的半导体器件的封装结构，其特征在于：所述围堰的高度为5μm-15μm。
4.根据权利要求1所述的半导体器件的封装结构，其特征在于：所述基板正面含有正对所述芯片功能区的凹槽(208)。
5.根据权利要求4所述的半导体器件的封装结构，其特征在于：所述围堰的高度1μm至10μm。
6.根据权利要求1所述的半导体器件的封装结构，其特征在于：所述基板为硅基板、玻璃基板、陶瓷基板、塑料基板中的一种或其它硬质基板。
7.根据权利要求1所述的半导体器件的封装结构，其特征在于：所述导电结构为将所述芯片焊垫的电性引出至所述基板背面上的实心金属柱、空心金属柱、金属线路、金属层的一种或组合。
8.根据权利要求1所述的半导体器件的封装结构，其特征在于：所述基板背面制作有金属重布线(209)，所述金属重布线与所述导电结构电连接，且所述金属重布线上形成有用于电性导出的焊点(205)。
9.根据权利要求1所述的半导体器件的封装结构，其特征在于：去除所述基板背面四周靠近所述芯片四周焊垫的部分，形成了暴露所述芯片焊垫的槽形开口(4)，所述导电结构为金属线路，该金属线路铺设于所述槽形开口的内壁上，并电连接所述芯片的焊垫。
CN201610711708.7A 2016-08-24 2016-08-24 半导体器件的封装结构 Active CN106098645B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610711708.7A CN106098645B (zh) 2016-08-24 2016-08-24 半导体器件的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610711708.7A CN106098645B (zh) 2016-08-24 2016-08-24 半导体器件的封装结构

Publications (2)

Publication Number Publication Date
CN106098645A CN106098645A (zh) 2016-11-09
CN106098645B true CN106098645B (zh) 2019-02-19

Family

ID=57224744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610711708.7A Active CN106098645B (zh) 2016-08-24 2016-08-24 半导体器件的封装结构

Country Status (1)

Country Link
CN (1) CN106098645B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154390A (zh) * 2017-05-11 2017-09-12 北京工业大学 一种薄型影像芯片封装结构及其制作方法
CN107342747B (zh) * 2017-06-27 2020-11-24 华进半导体封装先导技术研发中心有限公司 声表面波器件晶圆级薄型封装结构及其制造方法
CN108389957A (zh) * 2018-05-08 2018-08-10 苏州科阳光电科技有限公司 一种滤波器芯片封装结构和封装方法
CN109004084A (zh) * 2018-08-01 2018-12-14 苏州伟锋智芯微电子有限公司 一种声表面波器件及声表面波器件的制造方法
CN109004081A (zh) * 2018-08-10 2018-12-14 付伟 带有延伸双围堰、金属柱及焊锡的封装结构及其制作方法
CN109286385A (zh) * 2018-09-13 2019-01-29 中国电子科技集团公司第二十六研究所 一种声表面波器件晶圆级封装结构及其封装方法
CN110729255A (zh) * 2019-08-08 2020-01-24 厦门云天半导体科技有限公司 一种键合墙体扇出器件的三维封装结构和方法
CN110660765B (zh) * 2019-09-23 2021-06-25 上海朕芯微电子科技有限公司 一种三极管分离器件csp封装结构及封装方法
CN112670192A (zh) * 2020-12-25 2021-04-16 苏州科阳半导体有限公司 一种晶圆级封装工艺及晶圆级封装结构
CN113451237B (zh) * 2021-07-01 2024-04-26 广东省科学院半导体研究所 扇出封装结构、扇出封装结构的制作方法及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262002A (zh) * 2007-02-08 2008-09-10 育霈科技股份有限公司 具有晶粒容纳通孔的影像传感器封装与其方法
CN102214665A (zh) * 2010-04-06 2011-10-12 胜开科技股份有限公司 晶圆级影像感测器构装结构及其制造方法
CN103474365A (zh) * 2013-09-04 2013-12-25 惠州硕贝德无线科技股份有限公司 一种半导体封装方法
CN105244360A (zh) * 2015-10-29 2016-01-13 苏州晶方半导体科技股份有限公司 感光芯片封装结构及其封装方法
CN205959973U (zh) * 2016-08-24 2017-02-15 华天科技（昆山）电子有限公司 半导体器件的封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262002A (zh) * 2007-02-08 2008-09-10 育霈科技股份有限公司 具有晶粒容纳通孔的影像传感器封装与其方法
CN102214665A (zh) * 2010-04-06 2011-10-12 胜开科技股份有限公司 晶圆级影像感测器构装结构及其制造方法
CN103474365A (zh) * 2013-09-04 2013-12-25 惠州硕贝德无线科技股份有限公司 一种半导体封装方法
CN105244360A (zh) * 2015-10-29 2016-01-13 苏州晶方半导体科技股份有限公司 感光芯片封装结构及其封装方法
CN205959973U (zh) * 2016-08-24 2017-02-15 华天科技（昆山）电子有限公司 半导体器件的封装结构

Also Published As

Publication number Publication date
CN106098645A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
CN106098645B (zh) 半导体器件的封装结构
KR100701531B1 (ko) 반도체 패키지 및 그 제조방법
CN104733422B (zh) 晶片封装体及其制造方法
US9406747B2 (en) Component in the form of a wafer level package and method for manufacturing same
JP2006270098A (ja) 集積回路用ウエハレベルパッケージ
US9972554B2 (en) Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof
CN101728348B (zh) 半导体装置及其制造方法
US20100096712A1 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (mems) produced therewith
CN105236346A (zh) Mems芯片封装结构及其制作方法
TWI701777B (zh) 影像感測器封裝件及其製造方法
US10014240B1 (en) Embedded component package and fabrication method
CN105621345A (zh) Mems芯片集成的封装结构及封装方法
TWI407537B (zh) 具微機電元件之封裝結構及其製法
CN106252308B (zh) 晶片封装体与其制备方法
CN105374778A (zh) 晶片封装体及其制造方法
US7833815B2 (en) Microelectromechanical system package and the method for manufacturing the same
CN110127597A (zh) 背孔引线式压力传感器及其制备方法
US20190088503A1 (en) Thermosonically bonded connection for flip chip packages
US20040166662A1 (en) MEMS wafer level chip scale package
JP2008182014A (ja) パッケージ基板及びその製造方法
CN205959973U (zh) 半导体器件的封装结构
CN103779245B (zh) 芯片封装方法及封装结构
CN205187843U (zh) Mems芯片封装结构
CN104733403A (zh) 晶圆级封装结构及制作方法
TWI712117B (zh) 微機電系統麥克風的封裝結構與封裝方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant