CN106252308B - 晶片封装体与其制备方法 - Google Patents

晶片封装体与其制备方法 Download PDF

Info

Publication number
CN106252308B
CN106252308B CN201610319417.3A CN201610319417A CN106252308B CN 106252308 B CN106252308 B CN 106252308B CN 201610319417 A CN201610319417 A CN 201610319417A CN 106252308 B CN106252308 B CN 106252308B
Authority
CN
China
Prior art keywords
layer
heat dissipating
encapsulation body
wafer encapsulation
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610319417.3A
Other languages
English (en)
Other versions
CN106252308A (zh
Inventor
刘沧宇
孙唯伦
李柏汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN106252308A publication Critical patent/CN106252308A/zh
Application granted granted Critical
Publication of CN106252308B publication Critical patent/CN106252308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0081—Thermal properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种晶片封装体与其制备方法。晶片封装体包含：晶片，其具有上表面及下表面；感应元件，设置于上表面；散热层，设置于下表面；以及多个外部散热连结，设置于散热层下，并接触散热层。本发明能够有效地将晶片封装体运作时产生的热量传导至外部，且制程简单。

Description

晶片封装体与其制备方法
技术领域
本发明是有关一种晶片封装体及其制造方法。
背景技术
在各项电子产品要求多功能且外型尚须轻薄短小的需求之下，各项电子产品所对应的晶片，不仅其尺寸微缩化，当中的布线密度亦随之提升，因此后续在制造晶片封装体的挑战亦渐趋严峻。其中，晶圆级晶片封装是晶片封装方式的一种，是指晶圆上所有晶片生产完成后，直接对整片晶圆上所有晶片进行封装制程及测试，完成之后才切割制成单颗晶片封装体的晶片封装方式。
然而，在晶片尺寸微缩化、布线密度提高的情形之下，晶片运作期间产生的大量热能，将对效能造成不利的影响。更甚者，会严重降低晶片的特性及使用寿命，而大幅增加了成本。据此，一种具有散热功能的晶片及其制造方法，是当今晶片封装工艺重要的研发方向之一。
发明内容
因此，本发明提供一种晶片封装体及其制备方法，能有效传导晶片封装体运作时产生的热能，从而使晶片封装体具有更高的可靠度。
本发明的一态样提供一种晶片封装体。晶片封装体包含：晶片，其具有上表面及下表面；感应元件，设置于上表面；散热层，设置于下表面；以及多个外部散热连结，设置于该散热层下，并接触该散热层。
根据本发明部分实施方式，散热层设置在对应于感应元件的下表面处。
根据本发明部分实施方式，还包含：绝缘层，设置于下表面上并覆盖散热层；以及保护层，设置于下表面并覆盖绝缘层。保护层的下表面具有多个开口，多个开口通过保护层与绝缘层，并暴露出散热层。其中，此些外部散热连结设置于此些开口中，并接触散热层。
根据本发明部分实施方式，散热层的材质为金属材料。
根据本发明部分实施方式，散热层使用的金属材料为铝。
根据本发明部分实施方式，散热层的厚度为1微米至1.5微米。
根据本发明部分实施方式，外部散热连结为焊球。
本发明的一态样提供一种晶片封装体的制备方法。此方法先提供晶圆，晶圆具有上表面与下表面，还具有多个晶片，其中每一个晶片包含设置于上表面处的感应元件。接着于下表面处形成散热层，并形成覆盖散热层的绝缘层。移除部分的绝缘层以暴露出散热层后，再形成覆盖绝缘层与散热层的保护层。然后移除部分的保护层以暴露出散热层，并于散热层下形成多个导热连结，多个导热连结接触散热层。
根据本发明部分实施方式，晶片还包含导电垫，导电垫设置于上表面下，并电性连接至感应元件。
根据本发明部分实施方式，还包含于晶圆中形成多个孔洞，其中此些孔洞自晶圆的下表面朝上表面延伸，并暴露出导电垫。
根据本发明部分实施方式，绝缘层覆盖此些孔洞的侧壁以及导电垫。
根据本发明部分实施方式，移除部分的绝缘层以暴露出该散热层的同时，还移除部分的绝缘层以暴露出导电垫。
根据本发明部分实施方式，还包含于绝缘层下方形成导电层，其中保护层覆盖导电层。
根据本发明部分实施方式，移除部分的保护层以暴露出散热层的同时，还移除部分的保护层以暴露出导电层。
根据本发明部分实施方式，还包含于该导电层下形成多个导电连结，多个导电连结接触该导电层，外部散热连结与导电连结为焊球，并于相同制程步骤中同时形成。
根据本发明部分实施方式，还包含沿切割道分割相邻二晶片，以形成晶片封装体。
本发明能够有效地将晶片封装体运作时产生的热量传导至外部，且制程简单。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的详细说明如下。
图1绘示根据本发明部分实施方式的一种晶片封装体的剖面图；
图2绘示根据本发明其他部分实施方式的一种晶片封装体的剖面图；
图3A-3H绘示图1的晶片封装体，在制程各个阶段的剖面图；以及
图4A-4H绘示图2的晶片封装体，在制程各个阶段的剖面图。
其中，附图中符号的简单说明如下：
100：晶片封装体 250：绝缘层
110：晶片 252：第一孔洞
112：上表面 254：第二孔洞
114：下表面 260a：外部散热连结
120：感应元件 260b：外部导电连结
130：导电垫 270：导电层
140：散热层 280：保护层
150：绝缘层 282：下表面
152：第一孔洞 284：开口
154：第二孔洞 290：光学盖板
160a：外部散热连结 292：透明基板
160b：外部导电连结 294：堰体结构
170：导电层 296：粘着层
180：保护层 310：晶圆
190：光学盖板 312：上表面
192：透明基板 314：下表面
194：堰体结构 320：切割道
196：粘着层 410：晶圆
200：晶片封装体 412：上表面
210：晶片 414：下表面
212：上表面 420：第一开口
214：下表面 430：切割道
220：感应元件 230：导电垫
240：散热层。
具体实施方式
以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些已知惯用的结构与元件在图式中将以简单示意的方式绘示。
请先参阅图1，图1绘示本发明部分实施方式的一种晶片封装体的剖面图。如图1所示，一晶片封装体100包含一晶片110，此晶片110具有相对的上表面112与下表面114。一感应元件120设置于晶片110的上表面112上，而一导电垫130位于晶片110的上表面112下并电性连接至感应元件120。在本发明的部分实施例中，晶片110包含半导体元件、内层介电层(ILD)、内金属介电层(IMD)、钝化层(passivation layer)与内连金属结构，其中导电垫130为内连金属结构的其中一层金属层。导电垫130可以作为部分实施方式中各感应元件120在后续完成封装后，各自形成焊球或打接焊线(wire-bonding)处。导电垫130的材质例如可以采用铝(aluminum)、铜(copper)、镍(nickel)或其他合适的金属材料。
在本发明的部分实施例中，感应元件120可为有源元件(active element)或无源元件(passive elements)、数字电路或模拟电路等集成电路的电子元件(electroniccomponents)、光电元件(opto electronic devices)、微机电系统(Micro ElectroMechanical Systems,MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(physical sensor)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件、压力感测器(pressure sensors)等，但不以此为限。
请继续参阅图1，一散热层140设置于晶片110的下表面114。且散热层140还直接接触晶片110的下表面114，以能提供散热路径来传导感应元件120运作时产生的热量，并防止感应元件120在过热的情况下降低效率或崩溃。在本发明的部分实施例中，散热层140设置在对应于感应元件120的下表面114处，以提供更佳的散热效率。在本发明的其他部分实施例中，散热层140的材质为铝，但不以此为限，其他合适的金属材料亦可用于制备散热层140。在本发明的其他部分实施例中，散热层140的厚度为1微米至1.5微米，较佳为1.2微米。
请继续参阅图1，晶片封装体100还包含一第一孔洞152自晶片110的下表面114朝上表面112延伸，并暴露出导电垫130。一绝缘层150设置于晶片110的下表面114，并覆盖第一孔洞152的侧壁，但未覆盖散热层140与第一孔洞152中的导电垫130。晶片110的下表面114还具有多个外部散热连结160a，并直接接触散热层140。此些外部散热连结160a能进一步将散热层140中的热量传导至外部，举例来说，在后续制程中晶片封装体100会封装至一印刷电路板上，外部散热连结160a即能将感应元件120运作时产生的热量传导至印刷电路板上，不仅有效减少晶片封装体100的温度，还提升了感应元件120效率。在本发明的部分实施例中，绝缘层150所使用的材料为氧化硅、氮化硅、氮氧化硅或其它合适的绝缘材料。在本发明的其他部分实施例中，外部散热连结160a为焊球、凸块等业界熟知的结构，且形状可以为圆形、椭圆形、方形、长方形，并不用以限制本发明。
请继续参阅图1，晶片封装体100还包含一导电层170位于绝缘层150下，且部分的导电层170位于第一孔洞152之中并接触导电垫130，以电性连接至导电垫130。在本发明的部分实施例中，导电层170的材质例如可以采用铝(aluminum)、铜(copper)或镍(nickel)或其他合适的金属材料。此外，多个外部导电连结160b设置于导电层170下，使外部导电连结160b可通过导电层170而与导电垫130电性连接。在本发明的其他部分实施例中，外部导电连结160b为焊球、凸块等业界熟知的结构，且形状可以为圆形、椭圆形、方形、长方形，并不用以限制本发明。在本发明的其他部分实施例中，外部散热连结160a与外部导电连结160b同为焊球。
在本发明的部分实施例中，一保护层180位于晶片110的下表面114，并覆盖绝缘层150、导电层170、以及部份的外部导电连结160b。值得注意的是，保护层180并未覆盖散热层140与外部散热连结160a。在本发明的部分实施例中，保护层180的材质为环氧树脂，例如：绿漆(solder mask)。
在本发明的其他部分实施例中，晶片封装体100还包含一光学盖板190位于晶片110的上表面112。光学盖板190包括一透明基板192以及一堰体结构(dam structure)194。其中，透明基板192可使光线通过，而堰体结构194使透明基板192与感应元件120维持一间距，并与透明基板共同构成一空间以保护感应元件120。此外，光学盖板还包含一粘着层196令使堰体结构194与晶片110的上表面112可达到稳定结合。在本发明的部分实施例中，透明基板110可为玻璃或石英，环状堰体结构120则包含环氧树脂、聚亚酰胺、光阻或硅基材料。
在本发明的其他部分实施例中，晶片封装体100还包含一第二孔洞154自晶圆110的下表面114朝上表面112延伸，并暴露出粘着层196。且绝缘层150完全覆盖此第二孔洞154的侧壁与底部。第二孔洞154作为一切割道以将整片晶圆分割为独立的晶片封装体100，其将在后续说明。
应了解到，已叙述过的元件材料将不再重复赘述。在以下叙述中，将叙述其他实施方式的晶片封装体。
请参阅图2，图2绘示本发明其他部分实施方式的一种晶片封装体的剖面图。如图2所示，一晶片封装体200包含一晶片210，此晶片210具有相对的上表面212与下表面214。一感应元件220设置于晶片210的上表面212上，而一导电垫230位于晶片210的上表面212下并电性连接至感应元件220。一散热层240设置于晶片210的下表面214。由于散热层240直接接触晶片210的下表面214，其能提供散热路径来传导感应元件220运作时产生的热量，并防止感应元件220在过热的情况下降低效率或崩溃。在本发明的部分实施例中，散热层240设置在对应于感应元件220的下表面214处，以提供更佳的散热效率。
请继续参阅图2，晶片封装体200还包含一第一孔洞252自晶片210的下表面214朝上表面212延伸，并暴露出导电垫230。一绝缘层250设置于晶片210的下表面214，并覆盖散热层240以及第一孔洞252的侧壁。晶片封装体200还包含一导电层270位于绝缘层250下，且导电层270的一部分位于第一孔洞252之中并接触导电垫230，以电性连接至导电垫230。此外，多个外部导电连结260b设置于导电层270下，使得外部导电连结260b可通过导电层270而与导电垫230导通。在本发明的其他部分实施例中，外部导电连结260b为焊球、凸块等业界熟知的结构，且形状可以为圆形、椭圆形、方形、长方形，并不用以限制本发明。
请继续参阅图2，一保护层280位于晶片210的下表面214，并覆盖绝缘层250与导电层270。在本发明的部分实施例中，保护层280的材质包含环氧树脂，例如：绿漆(soldermask)。图2的晶片封装体200与图1的晶片封装体的差别在于，保护层280与绝缘层250均覆盖散热层240，且保护层280的一下表面282具有多个开口284暴露出散热层240。更清楚的说，此些开口284自保护层280的下表面282延伸通过保护层280与绝缘层250，并暴露出散热层240。多个外部散热连结260a则设置于此些开口284中，并直接接触散热层240。此些外部散热连结260a能进一步将散热层240中的热量传导至外部，举例来说，在后续制程中晶片封装体200会封装至一印刷电路板上，外部散热连结260a即能将感应元件220运作时产生的热量传导至印刷电路板上，不仅有效减少晶片封装体200的温度，还提升了感应元件220效率。在本发明的其他部分实施例中，外部散热连结260a为焊球、凸块等业界熟知的结构，且形状可以为圆形、椭圆形、方形、长方形，并不用以限制本发明。在本发明的其他部分实施例中，外部散热连结260a与外部导电连结260b同为焊球。
在本发明的其他部分实施例中，晶片封装体200还包含一光学盖板290位于晶片210的上表面212。光学盖板290包括一透明基板292以及一堰体结构(dam structure)294。其中，透明基板292可使光线通过，而堰体结构294使透明基板292与感应元件220维持一间距，并与透明基板共同构成一空间以保护感应元件220。此外，光学盖板还包含一粘着层296令使堰体结构294与晶片210的上表面212可达到稳定结合。
在本发明的其他部分实施例中，晶片封装体200还包含一第二孔洞254自晶片210的下表面214朝上表面212延伸，以暴露出粘着层296，且绝缘层250完全覆盖此第二孔洞254的侧壁与底部。第二孔洞254作为一切割道来将整片晶圆分割为独立的晶片封装体200，其将在后续说明。
请继续参阅图3A-3H以进一步理解本发明的精神。图3A-3H绘示图1的晶片封装体，在制程各个阶段的剖面图。请先参阅图3A，先提供一晶圆310，具有多个晶片，并具有相对的一上表面312与一下表面314。晶圆310包含半导体元件、内层介电层(ILD)、内金属介电层(IMD)、钝化层(passivation layer)与内连金属结构，其中导电垫130为内连金属结构的其中一层金属层。为方便说明，图3A所绘制晶圆310的局部的晶片。每一个晶片包含至少一感应元件120以及至少一导电垫130，其中，感应元件120位于晶圆310的上表面312上，而导电垫130位于晶圆310的上表面312下并电性连接至感应元件120。导电垫130的材质例如可以采用铝(aluminum)、铜(copper)、镍(nickel)或其他合适的金属材料。此外，感应元件120的上方还具有一光学盖板190。光学盖板190中的透明基板192与堰体结构194共同形成一空间，以保护感应元件120。而光学盖板190中的粘着层196令使堰体结构194与晶圆310的上表面312达到稳定结合。
请继续参阅图3B，形成第一孔洞152自晶圆310的下表面314朝上表面312延伸，以暴露出导电垫130。形成孔洞152的方式例如可以是以微影蚀刻，但不以此为限。因导电垫130在后续完成封装后，会形成焊球或打接焊线(wire-bonding)处，因此在晶圆310上蚀刻并形成第一孔洞152的终点，即可设定于曝露出导电垫130为止。接着，如图3所示，形成散热层140于晶圆310的下表面314，可利用例如是溅镀(sputtering)、蒸镀(evaporating)、电镀(electroplating)或无电镀(electroless plating)的方式制作，使用的材料例如是铝(aluminum)。在本发明的其他实施例中，其他合适的导电材料亦可用于制备散热层140，例如铜(copper)或镍(nickel)。
在本发明的部分实施例中，在形成第一孔洞152的同时也会形成一第二孔洞154自晶圆310的下表面314朝上表面312延伸，并暴露出粘着层196。
接着请参阅图3C。如图3C所示，形成绝缘层150自晶圆310的下表面314朝上表面312延伸。更清楚的说，沉积绝缘层150以覆盖晶圆310的下表面314、第一孔洞152的侧壁、导电垫130以及散热层140。绝缘层150所使用的材料可以是氧化硅、氮化硅、氮氧化硅或其它合适的绝缘材料，以化学气相沉积法(chemical vapor deposition)顺应地沿着晶圆310的下表面314、第一孔洞152的侧壁与底部、以及散热层140形成绝缘层150。在本发明的部分实施例中，绝缘层150以适当的绝缘材料搭配沉积制程参数的调整而得。
在本发明的部分实施例中，绝缘层150同样会覆盖第二孔洞154的侧壁，并覆盖暴露于第二孔洞154中的粘着层196。第二孔洞154可作为后续制程的切割道以分割相邻的两晶片，此部分于后续叙述中会更详细描述。
请继续参阅图3D，移除部分的绝缘层150以暴露出散热层140。在暴露散热层140的同时，覆盖导电垫130的绝缘层150也被移除，以暴露出导电垫130。以微影蚀刻的方式移除部分的绝缘层150，以将覆盖散热层140的绝缘层150移除，且蚀刻的终点设定于暴露出散热层140为止。值得注意的是，散热层140与导电垫130于同一个微影蚀刻制程下暴露出来，因此不须使用额外的光罩。
接着请参阅图3E，形成导电层170于绝缘层150下方。可利用例如是溅镀、蒸镀、电镀或无电镀的方式制作，使用的材料例如是铝、铜或镍或其他合适的导电材料。先沉积导电材料覆盖绝缘层150以及导电垫130，再以微影蚀刻的方式图案化上述导电材料以形成导电层170于绝缘层150下方，且导电层170的一部分位于第一孔洞152之中并接触导电垫130，以电性连接至导电垫130。通过上述图案化导电材料层的步骤，可重新布局(redistributedprocess)后续形成的晶片封装体的信号传导路线。
请继续参阅图3F，形成保护层180于绝缘层150以及导电层170下，以包覆保护形成的导电层170。保护层180例如可以是以绿漆(solder mask)刷涂于绝缘层150以及导电160的表面所形成，但不以此方式为限。值得注意的是，部分的保护层180会填入第一孔洞152与第二孔洞154之中，但未将第一孔洞152与第二孔洞154填满。在形成保护层180的过程中，绿漆会再覆盖住散热层140。因此，接着将保护层180图案化，以移除部分的保护层180并暴露出散热层140。且覆盖导电层170的保护层180也同时被移除，以暴露出导电层170。在本发明的部分实施例中，以微影蚀刻的方式将保护层180图案化，以暴露出散热层140与导电层170。值得注意的是，散热层140与导电层170于同一个微影蚀刻制程下暴露出来，因此不须使用额外的光罩。
请继续参阅图3G，形成外部散热连结160a于散热层140下，以及形成外部导电连结160b于导电层170下。在本发明的部分实施例中，外部散热连结160a与外部导电连结160b为焊球、凸块等业界熟知的结构，且形状可以为圆形、椭圆形、方形、长方形，并不用以限制本发明。在本发明的其他部分实施例中，外部散热连结160a与外部导电连结160b同为焊球。值得注意的是，外部散热连结160a与外部导电连结160b于同一个制程步骤形成。外部导电连结160b在后续制程中可连接至印刷电路板，使感应元件120通过导电垫130、导电层170以及外部导电连结160b电性连接至印刷电路板，进行信号输入或输出。相同的，外部散热连结160a在后续制程亦连接至印刷电路板。因此，感应元件120运作时产生的热量可通过散热层140以及外部散热连结160a而传导至印刷电路板，借此降低感应元件120的温度，并有效提升感应元件120的效率。
最后请参阅图3H，沿着一切割道320分割相邻二晶片，以形成一晶片封装体。更详细的说，切割道320位于第二孔洞154中，依序沿着切割道320切割保护层180、绝缘层150、粘着层196、堰体结构194以及透明基板192后，能将相邻二晶片分离，形成如图1所示的晶片封装体100。
请继续参阅图4A-4H以进一步理解本发明的精神。图4A-4H绘示图2的晶片封装体，在制程各个阶段的剖面图。请先参阅图4A，先提供一晶圆410，具有多个晶片，并具有相对的一上表面412与一下表面414晶圆410包含半导体元件、内层介电层(ILD)、内金属介电层(IMD)、钝化层(passivation layer)与内连金属结构，其中导电垫230为内连金属结构的其中一层金属层。为方便说明，图4A所绘制晶圆410的局部的晶片。每一个晶片包含至少一感应元件220以及至少一导电垫230，其中，感应元件220位于晶圆410的上表面412上，而导电垫230位于晶圆410的上表面412下并电性连接至感应元件220。导电垫230的材质例如可以采用铝(aluminum)、铜(copper)、镍(nickel)或其他合适的金属材料。此外，感应元件220的上方还具有一光学盖板290。光学盖板290中的透明基板292与堰体结构294共同形成一空间，以保护感应元件220。而光学盖板290中的粘着层290令使堰体结构294与晶圆210的上表面212达到稳定结合。
请继续参阅图4B，形成第一孔洞252自晶圆410的下表面414朝上表面412延伸，以暴露出导电垫230。形成第一孔洞252的方式例如可以是以微影蚀刻，但不以此为限。因导电垫230在后续完成封装后，会形成焊球或打接焊线(wire-bonding)处，因此在晶圆410上蚀刻并形成第一孔洞252的终点，即可设定于曝露出导电垫230为止。接着，如图3所示，形成一散热层240于晶圆410的下表面414，可利用例如是溅镀(sputtering)、蒸镀(evaporating)、电镀(electroplating)或无电镀(electroless plating)的方式制作，使用的材料例如是铝(aluminum)。在本发明的其他实施例中，其他合适的导电材料亦可用于制备散热层240，例如铜(copper)或镍(nickel)。
在本发明的部分实施例中，在形成第一孔洞252的同时也会形成一第二孔洞254自晶圆410的下表面414朝上表面412延伸，并暴露出粘着层296。
接着请参阅图4C。如图4C所示，形成绝缘层250自晶圆410的下表面414朝上表面412延伸。更清楚的说，沉积绝缘层250以覆盖晶圆410的第二表面414、第一孔洞252的侧壁、导电垫230以及散热层240。绝缘层250所使用的材料可以是氧化硅、氮化硅、氮氧化硅或其它合适的绝缘材料，以化学气相沉积法(chemical vapor deposition)顺应地沿着晶圆410的第二表面414、第一孔洞252的侧壁与底部、以及散热层240形成绝缘层250。在本发明的部分实施例中，绝缘层250以适当的绝缘材料搭配沉积制程参数的调整而得。
在本发明的部分实施例中，绝缘层250同样会覆盖第二孔洞254的侧壁，并覆盖暴露于第二孔洞254中的粘着层296。第二孔洞254可作为后续制程的切割道以分割相邻的两晶片，此部分于后续叙述中会更详细描述。
请继续参阅图4D，在绝缘层250上形成多个第一开口420以暴露出散热层240，并同时暴露出导电垫230。以微影蚀刻的方式移除部分的绝缘层250，以在覆盖散热层240的绝缘层250处形成多个第一开口420，且蚀刻的终点设定于暴露出散热层240为止。在形成第一开口420时的同时，覆盖导电垫230的绝缘层250也同时被移除以暴露出导电垫230。值得注意的是，可于同一个微影蚀刻制程下暴露出导电垫230与散热层240，因此不须使用额外的光罩。
接着请参阅图4E，形成导电层270于绝缘层250下方。可利用例如是溅镀、蒸镀、电镀或无电镀的方式制作，使用的材料例如是铝、铜或镍或其他合适的导电材料。先沉积一导电材料覆盖绝缘层250以及导电垫230，再以微影蚀刻的方式图案化上述导电材料以形成导电层270于绝缘层250下方，且导电层250的一部分位于第一孔洞252之中并接触导电垫230，以电性连接至导电垫230。通过上述图案化导电材料层的步骤，可重新布局(redistributedprocess)后续形成的晶片封装体的信号传导路线。
请继续参阅图4F，形成保护层280于绝缘层250以及导电层270下，以保护导电层270。保护层280例如可以是以绿漆(solder mask)刷涂于绝缘层250以及导电270的表面所形成，但不以此方式为限。值得注意的是，部分的保护层280会填入第一孔洞252与第二孔洞254之中，但未将第一孔洞252与第二孔洞254填满。在形成保护层280的过程中，绿漆会再覆盖住散热层240。因此，接着将保护层280图案化以形成多个开口284以暴露出散热层240。更详细的说，将位于第一开口420中的保护层280移除，以形成开口284自保护层280的下表面282延伸通过保护层280与绝缘层250，并暴露出散热层240。且覆盖导电层270的保护层280也同时被移除，以暴露出导电层270。在本发明的部分实施例中，以微影蚀刻的方式将保护层280图案化，以暴露出散热层240与导电层270。值得注意的是，散热层240与导电层270于同一个微影蚀刻制程下暴露出来，因此不须使用额外的光罩。
请继续参阅图4G，形成外部散热连结260a于散热层24下，以及形成外部导电连结260b于导电层270下。在本发明的部分实施例中，外部散热连结260a与外部导电连结260b为焊球、凸块等业界熟知的结构，且形状可以为圆形、椭圆形、方形、长方形，并不用以限制本发明。在本发明的其他部分实施例中，外部散热连结260a与外部导电连结260b同为焊球。值得注意的是，外部散热连结260a与外部导电连结260b于同一个制程步骤中形成。外部导电连结260b在后续制程中可连接至印刷电路板，使感应元件220通过导电垫230、导电层270以及外部导电连结260b电性连接至印刷电路板，进行信号输入或输出。相同的，外部散热连结260a在后续制程亦连接至印刷电路板。因此，感应元件220运作时产生的热量可通过散热层240以及外部散热连结260a而传导至印刷电路板，借此降低感应元件220的温度，并有效提升感应元件220的效率。
最后请参阅图4H，沿着一切割道430分割相邻二晶片，以形成一晶片封装体。更详细的说，切割道430位于第二孔洞254中，依序沿着切割道430切割保护层280、绝缘层250、粘着层296、堰体结构294以及透明基板292后，能将相邻二晶片分离，形成如图2所示的晶片封装体200。
由上述本发明实施例可知，本发明具有下列优点。本发明的晶片封装体具有散热层，以及与散热层接触的外部散热连结，因而能有效的将晶片封装体运作时产生的热量传导至外部，例如印刷电路板，进而提升晶片的效率及使用寿命。再者，晶片封装体的制备过程中不需使用额外的微影蚀刻制程，可于在绝缘层上形成开口以暴露出导电垫的同时，形成开口以暴露出散热层。相同的，制程在保护层上形成开口以暴露出导电层的同时也形成开口以暴露出散热层。据此，本发明可使用新颖且简单的制程以使晶片封装体具有散热功能。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (15)

1.一种晶片封装体，其特征在于，包含：
晶片，具有上表面及下表面；
感应元件，设置于该上表面；
散热层，设置于该下表面；
绝缘层，设置于该下表面并环绕该散热层，其中该绝缘层的一侧壁与该散热层间隔一距离；
保护层，设置于该下表面并覆盖该绝缘层，该保护层环绕该散热层，该保护层的一侧壁对齐该绝缘层的该侧壁；以及
多个外部散热连结，设置于该散热层下，并接触该散热层。
2.根据权利要求1所述的晶片封装体，其特征在于，该散热层设置在对应于该感应元件的该下表面处。
3.根据权利要求1所述的晶片封装体，其特征在于，该散热层的材质为金属材料。
4.根据权利要求3所述的晶片封装体，其特征在于，该金属材料为铝。
5.根据权利要求1所述的晶片封装体，其特征在于，该散热层的厚度为1微米至1.5微米。
6.根据权利要求1所述的晶片封装体，其特征在于，该外部散热连结为焊球。
7.一种晶片封装体的制备方法，其特征在于，包含：
提供晶圆，该晶圆具有上表面与下表面，该晶圆具有多个晶片，其中每一个晶片包含设置于该上表面处的感应元件；
于该下表面处形成散热层；
形成覆盖该散热层的绝缘层；
移除部分的该绝缘层以暴露出该散热层，其中该绝缘层的一侧壁与该散热层间隔一距离；
形成覆盖该绝缘层与该散热层的保护层；
移除部分的该保护层以暴露出该散热层，其中该保护层的一侧壁对齐该绝缘层的该侧壁；以及
于该散热层下形成多个外部散热连结，该多个外部散热连结接触该散热层。
8.根据权利要求7所述的晶片封装体的制备方法，其特征在于，该晶片还包含导电垫，该导电垫设置于该上表面下，并电性连接至该感应元件。
9.根据权利要求8所述的晶片封装体的制备方法，其特征在于，还包含于该晶圆中形成多个孔洞，其中该多个孔洞自该晶圆的该下表面朝该上表面延伸，并暴露出该导电垫。
10.根据权利要求9所述的晶片封装体的制备方法，其特征在于，该绝缘层覆盖该多个孔洞的侧壁以及该导电垫。
11.根据权利要求10所述的晶片封装体的制备方法，其特征在于，移除部分的该绝缘层以暴露出该散热层的步骤还包含：
移除部分的该绝缘层以暴露出该导电垫。
12.根据权利要求7所述的晶片封装体的制备方法，其特征在于，还包含于该绝缘层下方形成导电层，其中该保护层覆盖该导电层。
13.根据权利要求12所述的晶片封装体的制备方法，其特征在于，移除部分的该保护层以暴露出该散热层的步骤还包含：
移除部分的该保护层以暴露出该导电层。
14.根据权利要求13所述的晶片封装体的制备方法，其特征在于，还包含于该导电层下形成多个导电连结，该多个导电连结接触该导电层，其中该多个外部散热连结与该多个导电连结为焊球，并在相同制程步骤中同时形成。
15.根据权利要求7所述的晶片封装体的制备方法，其特征在于，还包含沿切割道分割相邻二晶片，以形成晶片封装体。
CN201610319417.3A 2015-06-08 2016-05-13 晶片封装体与其制备方法 Active CN106252308B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562172607P 2015-06-08 2015-06-08
US62/172,607 2015-06-08

Publications (2)

Publication Number Publication Date
CN106252308A CN106252308A (zh) 2016-12-21
CN106252308B true CN106252308B (zh) 2019-03-26

Family

ID=57452462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610319417.3A Active CN106252308B (zh) 2015-06-08 2016-05-13 晶片封装体与其制备方法

Country Status (3)

Country Link
US (1) US20160355393A1 (zh)
CN (1) CN106252308B (zh)
TW (1) TW201644016A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI649856B (zh) * 2016-05-13 2019-02-01 精材科技股份有限公司 晶片封裝體與其製造方法
US11322538B2 (en) * 2017-02-22 2022-05-03 Sony Semiconductor Solutions Corporation Imaging device, electronic apparatus, and method of manufacturing imaging device
CN110197619B (zh) * 2018-02-27 2021-04-23 欣兴电子股份有限公司 像素结构及制造像素结构的方法
US10950738B2 (en) * 2018-08-02 2021-03-16 Xintec Inc. Chip package and method for forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598580B1 (en) * 2008-05-15 2009-10-06 Kingpak Technology Inc. Image sensor module package structure with supporting element
CN103681537A (zh) * 2012-09-25 2014-03-26 精材科技股份有限公司 晶片封装体及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123685B2 (en) * 2013-07-15 2015-09-01 Freescale Semiconductor Inc. Microelectronic packages having frontside thermal contacts and methods for the fabrication thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598580B1 (en) * 2008-05-15 2009-10-06 Kingpak Technology Inc. Image sensor module package structure with supporting element
CN101582432A (zh) * 2008-05-15 2009-11-18 胜开科技股份有限公司 具有支撑件的影像感测模组封装结构
CN103681537A (zh) * 2012-09-25 2014-03-26 精材科技股份有限公司 晶片封装体及其形成方法

Also Published As

Publication number Publication date
TW201644016A (zh) 2016-12-16
CN106252308A (zh) 2016-12-21
US20160355393A1 (en) 2016-12-08

Similar Documents

Publication Publication Date Title
CN106252308B (zh) 晶片封装体与其制备方法
US9831282B2 (en) Electronic device package and fabricating method thereof
KR100660604B1 (ko) 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
TWI512930B (zh) 晶片封裝體及其形成方法
US8362607B2 (en) Integrated circuit package including a thermally and electrically conductive package lid
CN105374839B (zh) 引线接合传感器封装及方法
CN104733422B (zh) 晶片封装体及其制造方法
CN105247678B (zh) 具有暴露的传感器阵列的传感器封装以及制造其的方法
US8716844B2 (en) Chip package and method for forming the same
TWI569402B (zh) 晶片封裝體
TWI529821B (zh) 晶片封裝體及其形成方法
TW201234557A (en) Chip package and fabrication method thereof
KR101219619B1 (ko) 웨이퍼 레벨에서의 반도체 패키징 방법
CN105374778B (zh) 晶片封装体及其制造方法
TW201306188A (zh) 晶片封裝體及其製造方法
US9502344B2 (en) Wafer level packaging of electronic device
JP2020077855A (ja) チップパッケージおよびその製造方法
CN107369695B (zh) 晶片封装体与其制造方法
KR100826393B1 (ko) 전도성 패턴을 갖는 실링 라인으로 구비된 웨이퍼 레벨디바이스 패키지 및 그 패키징 방법
CN106206460B (zh) 晶片封装体及其制造方法
TW201642362A (zh) 晶片封裝體及其製造方法
CN104979302B (zh) 晶片封装体及其制造方法
CN104037135B (zh) 晶片封装体及其形成方法
CN105097790A (zh) 晶片封装体及其制造方法
TWI548048B (zh) 晶片封裝體及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant