CN104979302B - 晶片封装体及其制造方法 - Google Patents

晶片封装体及其制造方法 Download PDF

Info

Publication number
CN104979302B
CN104979302B CN201510163278.5A CN201510163278A CN104979302B CN 104979302 B CN104979302 B CN 104979302B CN 201510163278 A CN201510163278 A CN 201510163278A CN 104979302 B CN104979302 B CN 104979302B
Authority
CN
China
Prior art keywords
interval body
wafer
semiconductor wafer
semiconductor
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510163278.5A
Other languages
English (en)
Other versions
CN104979302A (zh
Inventor
刘沧宇
张恕铭
李柏汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN104979302A publication Critical patent/CN104979302A/zh
Application granted granted Critical
Publication of CN104979302B publication Critical patent/CN104979302B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种晶片封装体及其制造方法，该晶片封装体包含半导体晶片、内围间隔体、穿孔、导电部以及焊球。半导体晶片具有至少一电子元件以及至少一导电垫配置于半导体晶片的上表面，导电垫位于电子元件的至少一侧且电性连接于电子元件。内围间隔体配置于上表面上且圈绕电子元件。穿孔自半导体晶片的下表面朝上表面延伸且暴露出配置于上表面的导电垫。导电部自下表面朝上表面填满穿孔且与导电垫电性连接。焊球配置于下表面下方，且焊球与导电部电性连接。其中，内围间隔体的外侧与半导体晶片的边缘之间具有距离。本发明能够强化对于各半导体晶片的电子元件的保护。

Description

晶片封装体及其制造方法
技术领域
本发明关于一种封装体及其制造方法，且特别是有关于一种晶片封装体及其制造方法。
背景技术
晶圆级晶片尺寸封装(Wafer Level Chip Scale Packaging)是一种先进的半导体晶片封装方式，是指晶圆上所有晶片生产完成后，直接对整片晶圆上所有晶片进行封装制程及测试，完成之后才切割制成单颗晶片封装体的晶片封装方式。在半导体晶片尺寸微缩化、布线密度提高的情形之下，晶片封装体在结构设计以及其制造方法上亦渐趋复杂。特别是在现今位于晶片封装体内部的电子元件，对于其精密度或是高感测性能要求上亦日益严格，因此在制造过程中避免电子元件遭受污染的洁净度要求程度亦逐渐提高，否则高精密度或高感测度的电子元件可能在封装制程中遭受污染或损伤而失效。然而制造过程中洁净度要求的提高将直接导致厂房设备在装设以及维持上的巨额成本，使得晶片封装体的制造成本增加，且量产上仍具有电子元件遭受污染或损伤使良率降低的风险。据此，一种更可靠、更适于量产的晶片封装体及其制造方法，是当今半导体晶片封装工艺重要的研发方向之一。
发明内容
本发明提供一种晶圆级晶片封装体及其制造方法，可有效保护封装体内部的电子元件且具有较低的生产成本而更适于量产。包含形成彼此分离的外围间隔体与内围间隔体。外围间隔体所形成的位置位于各个半导体晶片之间，以分隔半导体晶圆上各个半导体晶片，并对应后续分割各个半导体晶片的切割道经过位置，而每一半导体晶片上各有内围间隔体圈绕各半导体晶片的电子元件。在制作过程中，保护盖覆盖于外围间隔体以及各内围间隔体上方，使各半导体晶片的电子元件被保护盖以及各内围间隔体所形成的空腔隔绝起来，据此各半导体晶片的电子元件即可避免制程中被污染或是被损伤。此外，外围间隔体与各内围间隔体均可在分割各个半导体晶片制程中，发挥提供足够支撑机械强度，使保护盖不致因切割的外力产生太大的变形而损伤各半导体晶片的电子元件。
本发明提出一种晶片封装体的制造方法，包含提供半导体晶圆具有多个半导体晶片，各半导体晶片以阵列排列，每一半导体晶片具有至少一电子元件以及至少一导电垫配置于半导体晶片的上表面，导电垫位于电子元件的至少一侧且电性连接于电子元件。晶片封装体的制造方法还包含形成外围间隔体以及多个内围间隔体于半导体晶圆上，其中外围间隔体隔开各半导体晶片，各内围间隔体分别圈绕各半导体晶片的电子元件。晶片封装体的制造方法还包含形成保护盖覆盖于外围间隔体以及各内围间隔体上方。晶片封装体的制造方法还包含形成多个穿孔自各半导体晶片的下表面朝该表面延伸且暴露出配置于上表面的导电垫。晶片封装体的制造方法还包含形成多个导电部自下表面朝上表面填满各穿孔且与各导电垫电性连接。晶片封装体的制造方法还包含形成多个焊球配置于下表面下方，且各焊球分别与各导电部电性连接。晶片封装体的制造方法还包含沿各半导体晶片间的多条切割道切割，使各半导体晶片分离。其中，外围间隔体与各内围间隔体彼此分离，且各切割道经过外围间隔体而不经过各内围间隔体。
在本发明的一些实施方式中，在形成该外围间隔体以及各该内围间隔体于该半导体晶圆上的步骤，外围间隔体与各内围间隔体各自形成于导电垫的两侧。
在本发明的一些实施方式中，其中各切割道的预定切割宽度大于外围间隔体的宽度。
在本发明的一些实施方式中，在沿各半导体晶片间的多条切割道切割的步骤之后，进一步包含去除各半导体晶片上的保护盖。
在本发明的一些实施方式中，其中在形成外围间隔体以及各内围间隔体于半导体晶圆上的步骤，外围间隔体以及各内围间隔体同时形成，且外围间隔体以及各内围间隔体包含热固化(thermal curing)材料、紫外光固化(UV curing)材料或两者的组合。
在本发明的一些实施方式中，其中热固化材料包含环氧树脂(epoxy)。
在本发明的一些实施方式中，其中电子元件是感光元件。
本发明还提出一种晶片封装体，包含半导体晶片、内围间隔体、穿孔、导电部以及焊球。半导体晶片具有至少一电子元件以及至少一导电垫配置于半导体晶片的上表面，导电垫位于电子元件的至少一侧且电性连接于电子元件。内围间隔体配置于上表面上且圈绕电子元件。穿孔自半导体晶片的下表面朝上表面延伸且暴露出配置于上表面的导电垫。导电部自下表面朝上表面填满穿孔且与导电垫电性连接。焊球配置于下表面下方，且焊球与导电部电性连接。其中，内围间隔体的外侧与半导体晶片的边缘之间具有距离。
在本发明的一些实施方式中，其中内围间隔体配于电子元件与导电垫之间。
在本发明的一些实施方式中，其中内围间隔体包含热固化材料、紫外光固化材料或两者的组合。
在本发明的一些实施方式中，其中热固化材料包含环氧树脂。
在本发明的一些实施方式中，其中电子元件是感光元件。
本发明还提出一种晶圆级晶片封装体，包含半导体晶圆、外围间隔体、多个内围间隔体、保护盖、多个穿孔、多个导电部以及多个焊球。半导体晶圆具有多个半导体晶片，各半导体晶片以阵列排列，每一半导体晶片具有至少一电子元件以及至少一导电垫配置于半导体晶片的上表面，导电垫位于电子元件的至少一侧且电性连接于电子元件。外围间隔体配置于半导体晶圆上，外围间隔体隔开各半导体晶片。多个内围间隔体分别配置于各半导体晶片的上表面上且圈绕各电子元件。保护盖配置于外围间隔体以及各内围间隔体上方。多个穿孔自各半导体晶片的下表面朝上表面延伸且暴露出配置于上表面的导电垫。多个导电部自下表面朝上表面填满各穿孔且与各导电垫电性连接。多个焊球配置于下表面下方，且各焊球分别与各导电部电性连接，其中，外围间隔体与各内围间隔体彼此分离。
在本发明的一些实施方式中，晶圆级晶片封装体进一步包含粘着层夹设于保护盖与外围间隔体以及各内围间隔体之间。
在本发明的一些实施方式中，其中粘着层包含紫外光胶。
本发明还提出一种晶片封装体的制造方法，包含提供半导体晶圆具有多个半导体晶片，各半导体晶片以阵列排列，每一半导体晶片具有至少一电子元件以及至少一导电垫配置于半导体晶片的上表面，导电垫位于电子元件的至少一侧且电性连接于电子元件。晶片封装体的制造方法还包含形成外围间隔体以及多个内围间隔体于半导体晶圆上，其中外围间隔体隔开各半导体晶片，各内围间隔体分别圈绕各半导体晶片的电子元件。晶片封装体的制造方法还包含形成保护盖覆盖于外围间隔体以及各内围间隔体上方。晶片封装体的制造方法还包含形成多个穿孔自各半导体晶片的下表面朝该表面延伸且暴露出配置于上表面的导电垫。晶片封装体的制造方法还包含形成多个导电部自下表面朝上表面填满各穿孔且与各导电垫电性连接。晶片封装体的制造方法还包含形成多个导电结构配置于下表面下方，且各导电结构分别与各导电部电性连接。晶片封装体的制造方法还包含沿各半导体晶片间的多条切割道切割，使各半导体晶片分离。其中，外围间隔体与各内围间隔体彼此分离，且各切割道经过外围间隔体而不经过各内围间隔体。
在本发明的一些实施方式中，其中该导电结构指焊球。
附图说明
本发明的上述和其他态样、特征及其他优点参照说明书内容并配合附加图式得到更清楚的了解。
图1是根据本发明一实施方式晶圆级晶片封装体的俯视示意图。
图2是根据图1中剖面线2的剖面示意图。
图3是根据本发明一实施方式于制造过程中一阶段的俯视示意图。
图4到图6是根据本发明一实施方式于制造过程中不同阶段的剖面示意图。
其中，附图中符号的简单说明如下：
10：半导体晶圆 150：导电部
100：晶圆级晶片封装体 160：焊球
110：半导体晶片 170：保护盖
112：电子元件 180：粘着层
114：导电垫 200：晶片封装体
116：上表面 SL：切割道
118：下表面 W1：预定切割宽度
120：外围间隔体 W2：外围间隔体宽度
130：内围间隔体 D：距离
140：穿孔。
具体实施方式
为了使本揭示内容的叙述更加详尽与完备，下文针对了本发明的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明的实施例。
图1是根据本发明一实施方式晶圆级晶片封装体的俯视示意图。图2是根据图1中剖面线2的剖面示意图。请参照图1搭配图2，本发明晶片封装体的制造方法，包含提供半导体晶圆10具有多个半导体晶片110，各半导体晶片110以阵列排列，每一半导体晶片110具有至少一电子元件112以及至少一导电垫114配置于半导体晶片110的上表面116，导电垫114位于电子元件112的至少一侧且电性连接于电子元件112。半导体晶圆10例如可以是包含硅(silicon)、锗(germanium)或III-V族元素的半导体晶圆，但本发明并不以此为限。如图1所示，半导体晶圆10制作有阵列排列的多个半导体晶片110，每个半导体晶片110具有电子元件112，以及与电子元件112电性连接的导电垫114。在本发明的一些实施方式中，电子元件是感光元件。然而本发明并不以此为限，电子元件112例如可以是有源元件(activeelement)或无源元件(passive elements)、数字电路或模拟电路等集成电路的电子元件(electronic components)、微机电系统(Micro Electro Mechanical Systems,MEMS)、微流体系统(micro fluidic systems)、或利用热及压力等物理量变化来测量的物理感测器(physical sensor)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件、压力感测器(pressuresensors)，但本发明亦不以此为限。如图1所示，导电垫114例如可以是配置于电子元件112的左右两侧且电性连接于电子元件112。电性连接的方式例如可以是通过半导体晶片110内部的内连线结构(图未绘示)，使位于每一半导体晶片110周边区(periphery area)的导电垫114与各自对应的半导体晶片110有源区(active area)的电子元件112具有电性连接。如此一来，导电垫114即可作为电子元件112信号控制的输入(input)/输出(output)端，进而对每一半导体晶片110中的电子元件112进行信号控制。导电垫114的材质例如可以是铝(aluminum)、铜(copper)或镍(nickel)或其他合适的导电材料。
请继续参照图1搭配图2，值得注意的是，本发明晶片封装体的制造方法还包含形成外围间隔体120(outer spacer)以及多个内围间隔体130(inner spacer)于半导体晶圆10上，其中外围间隔体120隔开各半导体晶片110，各内围间隔体130分别圈绕各半导体晶片110的电子元件112。在本发明的一些实施方式中，在形成外围间隔体120以及各内围间隔体130于半导体晶圆10上的步骤中，外围间隔体120以及各内围间隔体130同时形成，且外围间隔体120以及各内围间隔体130包含热固化(thermal curing)材料、紫外光固化(UVcuring)材料或两者的组合。在本发明的一些实施方式中，热固化材料包含环氧树脂(epoxy)。详言之，形成外围间隔体120以及各内围间隔体130于半导体晶圆10上的方式例如可以是先将环氧树脂或其他合适的热固化材料、紫外光固化材料以网印方式印刷于整片半导体晶圆10上以形成如图1所示的图案。或是将环氧树脂或其他合适的热固化材料、紫外光固化材料先全面涂布或沉积在整片半导体晶圆10上，接着以加热烘烤或是紫外光照射的方式，使前述全面涂布或沉积在整片半导体晶圆10上的环氧树脂或其他合适的热固化材料、紫外光固化材料层固化或半固化，接着再以微影蚀刻或其他适当的制程方法形成如图1所示的图案。如图1所示，外围间隔体120所形成的位置位于各个半导体晶片110之间，以分隔半导体晶圆10上各个半导体晶片110，并对应后续分割各个半导体晶片110的切割道SL经过位置。而每一半导体晶片110上各有内围间隔体130圈绕各半导体晶片110的电子元件112。值得注意的是，如图1以及图2所示，外围间隔体120与各内围间隔体130彼此分离。换言之，外围间隔体120与各内围间隔体130是彼此不连接的独立结构。此外，如图1以及图2所示，在本发明的一些实施方式中，在形成外围间隔体120以及各内围间隔体130于半导体晶圆10上的步骤中，外围间隔体120与各内围间隔体130各自形成于导电垫114的两侧。据此，不仅外围间隔体120可在后续制程中提供机械支撑力，各内围间隔体130亦可提供后续制程中所需的机械支撑力，如此一来便能更加强化对于各半导体晶片110的电子元件112的保护。
请参照图2，本发明晶片封装体的制造方法还包含形成保护盖170覆盖于外围间隔体120以及各内围间隔体130上方。保护盖170例如可以是玻璃基板、高分子基板或空白硅晶圆，但本发明并不以此为限。如图2所示，保护盖170覆盖于外围间隔体120以及各内围间隔体130上方，使各半导体晶片110的电子元件112被保护盖170以及各内围间隔体130所形成的空腔隔绝起来，因此，各半导体晶片110的电子元件112可避免后续制程中被污染或是被损伤。此外承上所述，本发明中外围间隔体120与各内围间隔体130均可在后续分割各个半导体晶片110制程中，发挥提供足够支撑机械强度，使保护盖170不致因后续切割的外力产生太大的变形而损伤各半导体晶片110的电子元件112的特殊功效，特别是更靠近有源区电子元件112所在位置的内围间隔体130所提供的支撑作用，更能确保电子元件112上方的保护盖170变形而压迫损及电子元件112。此外，如图2所示，在形成保护盖170覆盖于外围间隔体120以及各内围间隔体130上方的步骤之前，可进一步形成粘着层180使保护盖170可以确实粘接于外围间隔体120以及各内围间隔体130之间。粘着层180例如可以是紫外光胶或是其他具有合适粘着性的材料，在后续制程完结后以照射或加热等方式降低其粘着性，以利后续制程完结后将保护盖170轻易拔除。
请继续参照图2，在形成保护盖170覆盖于外围间隔体120以及各内围间隔体130上方的步骤之后，本发明晶片封装体的制造方法还包含形成多个穿孔140自各半导体晶片110的下表面118朝上表面116延伸且暴露出配置于上表面116的导电垫114。穿孔140制作的方式例如可以是由半导体晶片110的下表面118，对应半导体晶片110的上表面116的导电垫114位置，以微影蚀刻或雷射钻孔的方式所形成。换言之，穿孔140将电子元件112信号控制的输入/输出端的导电垫114暴露出来，以供后续制作导电垫114的电性连接路径。此外，尚可再形成绝缘层(图未绘示)同样自下表面118朝上表面116延伸，而部分绝缘层位于穿孔140之中，其中绝缘层具有开口以暴露出导电垫114。绝缘层所使用的材料可以是氧化硅、氮化硅、氮氧化硅或其它合适的绝缘材料，以化学气相沉积法(chemical vapor deposition)顺应地(conformally)沿着半导体晶片110的下表面118、穿孔140的侧壁以及底部形成绝缘薄膜，再以微影蚀刻的方式对应导电垫114的位置形成开口以暴露出导电垫114。接着，形成多个导电部150自下表面118朝上表面116填满各穿孔140且与各导电垫114电性连接。导电部150所使用的材料可以是铝、铜或其它合适的导电材料，以溅镀(sputtering)或蒸镀(evaporation)顺应地沿着半导体晶片110的下表面118、穿孔140的侧壁以及底部所暴露出的导电垫114沉积导电薄膜，再将导电薄膜以微影蚀刻的方式形成具有预定重布局线路图案的导电部150，但本发明并不以此方式为限。此外，尚可再形成封装层(图未绘示)覆盖导电部150以保护导电部150不致被外界水气或其他污染物影响变质。封装层所使用的材料可以是绿漆(solder mask)或其它合适的封装材料，以涂布方式顺应地沿着导电部150，在半导体晶片110的下表面118形成。接着，形成多个导电结构160配置于下表面118下方，且各导电结构160分别与各导电部150电性连接。于本发明部分实施例中，该导电结构160指焊球。焊球160的材料例如可以是锡或其他适合于焊接的金属或合金，焊球160作为晶片封装体100外接于印刷电路板或其他中介片(interposer)的连接桥梁，据此由印刷电路板或其他中介片的输入/输出的电流信号即可通过焊球160、导电部150以及与电子元件112电性连接的导电垫114，对电子元件112进行信号输入/输出控制。至此即完成如图2所绘示的晶圆级晶片封装体100。
参照图2所示，本发明的晶圆级晶片封装体100包含半导体晶圆10、外围间隔体120、多个内围间隔体130、保护盖170、多个穿孔140、多个导电部150以及多个焊球160。半导体晶圆10具有多个半导体晶片110。如图2搭配图1所示，各半导体晶片110以阵列排列，每一半导体晶片110具有电子元件112以及导电垫114配置于半导体晶片110的上表面116，导电垫114位于电子元件112的至少一侧且电性连接于电子元件112。外围间隔体120配置于半导体晶圆10上，外围间隔体120隔开各半导体晶片110。各内围间隔体130分别配置于各半导体晶片110的上表面116上且圈绕各电子元件112。保护盖170配置于外围间隔体120以及各内围间隔体130上方。各穿孔140自各半导体晶片118的下表面118朝上表面116延伸且暴露出配置于上表面116的导电垫114。各导电部150自下表面118朝上表面116填满各穿孔140且与各导电垫114电性连接。各焊球160配置于下表面118下方，且各焊球160分别与各导电部150电性连接。有关半导体晶圆10、外围间隔体120、多个内围间隔体130、保护盖170、多个穿孔140、多个导电部150以及多个焊球160所使用的材料及其制作方法如同前述，在此即不赘述。其中值得注意的是，外围间隔体120与各内围间隔体130彼此分离。换言之，外围间隔体120与各内围间隔体130是彼此不连接的独立结构。据此，不仅外围间隔体120可在后续制程中提供机械支撑力，各内围间隔体130亦可提供后续制程中所需的机械支撑力，如此一来便能更加强化对于各半导体晶片110的电子元件112的保护。此外，如图1以及图2所示，在本发明的一些实施方式中，晶圆级晶片封装体100进一步包含粘着层180夹设于保护盖170与外围间隔体120以及各内围间隔体130之间。粘着层180例如可以是紫外光胶或是其他具有合适粘着性的材料，在后续制程完结后以照射或加热等方式降低其粘着性，以利后续制程完结后将保护盖170轻易拔除。在本发明的一些实施方式中，粘着层180包含紫外光胶。
图3是根据本发明一实施方式于制造过程中一阶段的俯视示意图。图4到图6是根据本发明一实施方式于制造过程中不同阶段的剖面示意图。请先参照图3搭配图4，在形成各焊球160配置于下表面118下方的步骤之后，本发明晶片封装体的制造方法还包含沿各半导体晶片110间的多条切割道SL切割，使各半导体晶片110分离。
如图4所示，其中值得注意的是，外围间隔体120与各内围间隔体130彼此分离，且各切割道SL经过外围间隔体120而不经过各内围间隔体130。因此，在沿各半导体晶片110间的多条切割道SL切割过程中，各半导体晶片110中的电子元件112仍位于保护盖170以及内围间隔体130所形成的空腔内而被保护起来，不会接触到切割过程中产生的粉尘或其他污染物。此外，外围间隔体120与各内围间隔体130是彼此不连接的独立结构。据此，不仅外围间隔体120可在切割制程中提供机械支撑力，各内围间隔体130亦可提供切割制程中所需的机械支撑力，如此一来便能更加强化对于各半导体晶片110的电子元件112的保护。此外如图4所示，在本发明的一些实施方式中，各切割道SL的预定切割宽度W1大于外围间隔体120的宽度W2。换言之，在形成外围间隔体120时，外围间隔体120的宽度W2可参考切割道SL的预定切割宽度W1作对应的搭配设计，使外围间隔体120的宽度W2小于切割道SL的预定切割宽度W1。因此在切割制程后，作为半导体晶圆10上各半导体晶片110分界的外围间隔体120可在切割制程中直接切除或仅残余少量，使切割制程更为简化且容易进行，有效降低沾粘或发生切割缺角的疑虑。切割完成后，即完成如图5的剖面示意图。
请参照图6，在沿各半导体晶片110间的多条切割道SL切割使各半导体晶片110分离的步骤之后，本发明晶片封装体的制造方法尚可包含去除各半导体晶片110上的保护盖170。承前所述，在沿各半导体晶片110间的多条切割道SL切割过程中，各半导体晶片110中的电子元件112位于保护盖170以及内围间隔体130所形成的空腔内而被保护起来，不会接触到切割过程中产生的粉尘或其他污染物，因此在切割过程完成后，可视实际需要将各半导体晶片110上的保护盖170移除，如此即完成如图6所绘示的两个独立的晶片封装体200。
参照图6所示，本发明的又一态样是一种晶片封装体200，包含半导体晶片110、内围间隔体130、穿孔140、导电部150以及焊球160。半导体晶片110具有电子元件112以及导电垫114配置于半导体晶片110的上表面116，导电垫114位于电子元件112的至少一侧且电性连接于电子元件112。内围间隔体130配置于上表面116上且圈绕电子元件112。穿孔140自半导体晶片110的下表面118朝上表面116延伸且暴露出配置于上表面116的导电垫114。导电部150自下表面118朝上表面116填满穿孔140且与导电垫114电性连接。焊球160配置于下表面118下方，且焊球160与导电部150电性连接。有关半导体晶片110、电子元件112、导电垫114、内围间隔体130、穿孔140、导电部150以及焊球160所使用的材料及其制作方法如同前述，在此即不重复赘述。值得注意的是，内围间隔体130的外侧与半导体晶片110的边缘之间具有距离D。换言之，内围间隔体130的外侧远离半导体晶片110的边缘，而不与半导体晶片110的边缘切齐。因此，内围间隔体130可以更接近电子元件112，以提供更佳的保护作用。在本发明的一些实施方式中，电子元件112是感光元件。此外如前所述的制造方法中，由于内围间隔体130的外侧与半导体晶片110的边缘之间具有距离D，使得去除半导体晶片110上的保护盖170更易进行。在本发明的一些实施方式中，内围间隔体130包含热固化材料、紫外光固化材料或两者的组合。在本发明的一些实施方式中，热固化材料包含环氧树脂。而内围间隔体130可以在不影响电子元件112的运作前提下，使用透明材料或是以适当的图案大小配置于电子元件112的上方，或是配置于电子元件112上方以外的其它空白区，如图6所示，在本发明的一些实施方式中，内围间隔体130配于电子元件112与导电垫114之间。如此一来更可确保内围间隔体130不会影响电子元件112的运作，同时更接近电子元件112的内围间隔体130，可发挥其对于电子元件112更佳的保护作用。
最后要强调的是，本发明所提供的晶片封装体制造方法包含形成彼此分离的外围间隔体与内围间隔体。换言之，外围间隔体与各内围间隔体是彼此不连接的独立结构。外围间隔体所形成的位置位于各个半导体晶片之间，以分隔半导体晶圆上各个半导体晶片，并对应后续分割各个半导体晶片的切割道经过位置。而每一半导体晶片上各有内围间隔体圈绕各半导体晶片的电子元件。据此，不仅外围间隔体可在后续制程中提供机械支撑力，各内围间隔体亦可提供后续制程中所需的机械支撑力，如此一来便能更加强化对于各半导体晶片的电子元件的保护。此外在本发明的一些实施方式中，在形成外围间隔体时，外围间隔体的宽度可参考切割道的预定切割宽度作对应的搭配设计，使外围间隔体的宽度小于切割道的预定切割宽度。因此在切割制程后，作为半导体晶圆上各半导体晶片分界的外围间隔体，可被直接切除或仅残余少量，使切割制程更为简化且容易进行，有效降低沾粘或发生切割缺角的疑虑。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (7)

1.一种晶片封装体的制造方法，其特征在于，包含：
提供具有多个半导体晶片的一半导体晶圆，所述多个半导体晶片以阵列排列，每一半导体晶片具有至少一电子元件以及至少一导电垫配置于该半导体晶片的一上表面，该导电垫位于该电子元件的至少一侧且电性连接于该电子元件；
于该半导体晶圆上形成一外围间隔体以及多个内围间隔体，其中该外围间隔体隔开各该半导体晶片，所述多个内围间隔体分别圈绕各该半导体晶片的该电子元件；
形成一保护盖，该保护盖覆盖于该外围间隔体以及所述多个内围间隔体上方；
形成多个穿孔，所述多个穿孔自各该半导体晶片的一下表面朝该上表面延伸且暴露出配置于该上表面的该导电垫；
形成多个导电部，所述多个导电部自该下表面朝该上表面填满各该穿孔且与各该导电垫电性连接；
形成多个焊球，所述多个焊球配置于该下表面下方，且分别与各该导电部电性连接；以及
以一预定切割宽度沿各该半导体晶片间的多条切割道切除该外围间隔体、位于该外围间隔体上的一部分该保护盖及位于该外围间隔体下的一部分该半导体晶圆，使各该半导体晶片分离，
其中，该外围间隔体与所述多个内围间隔体彼此分离，该外围间隔体与所述多个内围间隔体之间具有一空腔，该预定切割宽度大于该外围间隔体的一宽度，且各该切割道经过该保护盖、该外围间隔体及该半导体晶圆而不经过所述多个内围间隔体。
2.根据权利要求1的晶片封装体的制造方法，其特征在于，在于该半导体晶圆上形成该外围间隔体以及各该内围间隔体的步骤中，该外围间隔体与各该内围间隔体各自形成于该导电垫的两侧。
3.根据权利要求1的晶片封装体的制造方法，其特征在于，在以一预定切割宽度沿各该半导体晶片间的多条切割道切除该外围间隔体、位于该外围间隔体上的一部分该保护盖及位于该外围间隔体下的一部分该半导体晶圆的步骤之后，进一步包含：
去除各该半导体晶片上的该保护盖。
4.根据权利要求1的晶片封装体的制造方法，其特征在于，在于该半导体晶圆上形成该外围间隔体以及所述多个内围间隔体的步骤中，该外围间隔体以及所述多个内围间隔体同时形成，且该外围间隔体以及所述多个内围间隔体包含一热固化材料、一紫外光固化材料或两者的组合。
5.根据权利要求4的晶片封装体的制造方法，其特征在于，该热固化材料包含环氧树脂。
6.根据权利要求1的晶片封装体的制造方法，其特征在于，该电子元件是一感光元件。
7.一种晶片封装体的制造方法，其特征在于，包含：
提供具有多个半导体晶片的一半导体晶圆，所述多个半导体晶片以阵列排列，每一半导体晶片具有至少一电子元件以及至少一导电垫配置于该半导体晶片的一上表面，该导电垫位于该电子元件的至少一侧且电性连接于该电子元件；
于该半导体晶圆上形成一外围间隔体以及多个内围间隔体，其中该外围间隔体隔开各该半导体晶片，所述多个内围间隔体分别圈绕各该半导体晶片的该电子元件；
形成一保护盖，该保护盖覆盖于该外围间隔体以及所述多个内围间隔体上方；
形成多个穿孔，所述多个穿孔自各该半导体晶片的一下表面朝该上表面延伸且暴露出配置于该上表面的该导电垫；
形成多个导电部，所述多个导电部自该下表面朝该上表面填满各该穿孔且与各该导电垫电性连接；
形成多个导电结构，所述多个导电结构配置于该下表面下方，且分别与各该导电部电性连接；以及
以一预定切割宽度沿各该半导体晶片间的多条切割道切除该外围间隔体、位于该外围间隔体上的一部分该保护盖及位于该外围间隔体下的一部分该半导体晶圆，使各该半导体晶片分离，
其中，该外围间隔体与所述多个内围间隔体彼此分离，该外围间隔体与所述多个内围间隔体之间具有一空腔，该预定切割宽度大于该外围间隔体的一宽度，且各该切割道经过该保护盖、该外围间隔体及该半导体晶圆而不经过所述多个内围间隔体。
CN201510163278.5A 2014-04-09 2015-04-08 晶片封装体及其制造方法 Active CN104979302B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103113044 2014-04-09
TW103113044A TWI564975B (zh) 2014-04-09 2014-04-09 晶片封裝體及其製造方法

Publications (2)

Publication Number Publication Date
CN104979302A CN104979302A (zh) 2015-10-14
CN104979302B true CN104979302B (zh) 2018-09-07

Family

ID=54265763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510163278.5A Active CN104979302B (zh) 2014-04-09 2015-04-08 晶片封装体及其制造方法

Country Status (3)

Country Link
US (2) US9269837B2 (zh)
CN (1) CN104979302B (zh)
TW (1) TWI564975B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10374574B2 (en) 2015-12-08 2019-08-06 Skyworks Solutions, Inc. Method of providing protective cavity and integrated passive components in wafer level chip scale package using a carrier wafer
DE102018118581A1 (de) * 2018-07-31 2020-02-06 Lohmann Gmbh & Co. Kg Kartuschenabdeckvorrichtung zum Versiegeln einer mikrofluidischen Kartusche
CN111180438B (zh) * 2019-12-31 2022-06-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及晶圆级封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1985379A (zh) * 2004-05-13 2007-06-20 微米技术有限公司 微电子成像器的覆盖物及微电子成像器的晶片级封装方法
CN101356645A (zh) * 2005-10-11 2009-01-28 朴太锡 利用硅通孔接点的cmos图像传感器晶片层级封装及其制造方法
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296739A (ja) * 2003-03-26 2004-10-21 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
KR100752713B1 (ko) * 2005-10-10 2007-08-29 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
US8432032B2 (en) * 2010-01-13 2013-04-30 Chia-Sheng Lin Chip package and fabrication method thereof
US8564123B2 (en) * 2010-01-21 2013-10-22 Ching-Yu Ni Chip package and fabrication method thereof
US8508028B2 (en) * 2010-07-16 2013-08-13 Yu-Lung Huang Chip package and method for forming the same
US8900913B2 (en) * 2011-08-19 2014-12-02 Chuan-Jin Shiu Chip package and method for forming the same
US9058455B2 (en) * 2012-01-20 2015-06-16 International Business Machines Corporation Backside integration of RF filters for RF front end modules and design structure
JP5878054B2 (ja) * 2012-03-27 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
US9153528B2 (en) * 2012-05-21 2015-10-06 Xintec Inc. Chip package and method for forming the same
KR102136844B1 (ko) * 2013-09-30 2020-07-22 삼성전자 주식회사 웨이퍼 가공 방법 및 그 가공 방법을 이용한 반도체 소자 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1985379A (zh) * 2004-05-13 2007-06-20 微米技术有限公司 微电子成像器的覆盖物及微电子成像器的晶片级封装方法
CN101356645A (zh) * 2005-10-11 2009-01-28 朴太锡 利用硅通孔接点的cmos图像传感器晶片层级封装及其制造方法
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging

Also Published As

Publication number Publication date
US20150295097A1 (en) 2015-10-15
CN104979302A (zh) 2015-10-14
US9269837B2 (en) 2016-02-23
US20160111555A1 (en) 2016-04-21
TW201539593A (zh) 2015-10-16
US9406818B2 (en) 2016-08-02
TWI564975B (zh) 2017-01-01

Similar Documents

Publication Publication Date Title
TWI512930B (zh) 晶片封裝體及其形成方法
TWI525758B (zh) 晶片封裝體及其製造方法
KR101419600B1 (ko) 지문인식센서 패키지 및 그 제조 방법
TWI619218B (zh) 晶片封裝體及其形成方法
TWI529821B (zh) 晶片封裝體及其形成方法
CN104347576B (zh) 晶片封装体及其制造方法
TWI529887B (zh) 晶片封裝體及其形成方法
TW201351608A (zh) 晶片封裝體及其形成方法
TWI509753B (zh) 晶片封裝體及其形成方法
TWI493634B (zh) 晶片封裝體及其形成方法
CN104051359B (zh) 晶片封装体及其形成方法
TW201521171A (zh) 晶片封裝體及其製造方法
TWI455265B (zh) 具微機電元件之封裝結構及其製法
CN105374778B (zh) 晶片封装体及其制造方法
CN104979426A (zh) 晶片封装体的制造方法
CN106252308B (zh) 晶片封装体与其制备方法
TW201306188A (zh) 晶片封裝體及其製造方法
CN104979302B (zh) 晶片封装体及其制造方法
CN102593085B (zh) 芯片封装结构以及芯片封装制程
CN106206632A (zh) 晶片封装体及其制造方法
TW201639094A (zh) 晶片模組及其製造方法
TWI485818B (zh) 晶片封裝體及其形成方法
TWI446500B (zh) 晶片封裝體及其形成方法
TW201349414A (zh) 具微機電元件之封裝結構及其製法
CN106206460B (zh) 晶片封装体及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant