TW201639094A - 晶片模組及其製造方法 - Google Patents

晶片模組及其製造方法 Download PDF

Info

Publication number
TW201639094A
TW201639094A TW105101178A TW105101178A TW201639094A TW 201639094 A TW201639094 A TW 201639094A TW 105101178 A TW105101178 A TW 105101178A TW 105101178 A TW105101178 A TW 105101178A TW 201639094 A TW201639094 A TW 201639094A
Authority
TW
Taiwan
Prior art keywords
wafer
recess
layer
circuit board
wafer module
Prior art date
Application number
TW105101178A
Other languages
English (en)
Other versions
TWI611528B (zh
Inventor
姚皓然
溫英男
劉建宏
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201639094A publication Critical patent/TW201639094A/zh
Application granted granted Critical
Publication of TWI611528B publication Critical patent/TWI611528B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明揭露一種晶片模組，包括一晶片，其具有一上表面、一下表面及一側壁。晶片包括一信號接墊區鄰近於上表面。一凹口沿著晶片的側壁自上表面朝下表面延伸。一重佈線層電性連接信號接墊區且延伸至凹口內。一電路板位於晶片的上表面與下表面之間，且延伸至凹口內。一導電結構位於凹口內，且將電路板電性連接至重佈線層。本發明亦揭露一種晶片模組的製造方法。

Description

晶片模組及其製造方法
本發明係有關於一種晶片封裝技術，特別為有關於一種晶片模組及其製造方法。
晶片封裝製程是形成電子產品過程中之重要步驟。晶片封裝體除了將晶片保護於其中，使其免受外界環境污染外，還提供晶片內部電子元件與外界之電性連接通路。
傳統具有感測功能之晶片模組/封裝體，係將晶片設置於印刷電路板上，並透過多條接線自晶片上表面的接墊區焊接至印刷電路板上，之後再以封膠層覆蓋晶片及接線。
然而，接線突出於晶片上表面的高度使得封膠層的厚度無法降低，因此為了避免因封膠層太厚而影響晶片的感測區之敏感度，封裝後的晶片模組之周圍側邊高度係設計成高於中央的感測區，因而造成無法形成平坦表面。再者，由於接線鄰近於晶片的邊緣，因此容易於焊接過程中因碰觸晶片邊緣而造成短路或斷線，致使良率下降。
因此，有必要尋求一種新穎的晶片模組及其製造方法，其能夠解決或改善上述的問題，進而提供一種具有扁平化接觸表面的晶片模組以及提升晶片模組的感測靈敏度，並提供更為簡化與快速的晶片模組封裝技術。
本發明實施例係提供一種晶片模組，包括一晶片，其具有一上表面、一下表面及一側壁。晶片包括一信號接墊區鄰近於上表面。一凹口沿著晶片的側壁自上表面朝下表面延伸。一重佈線層電性連接信號接墊區且延伸至凹口內。一電路板位於晶片的上表面與下表面之間，且延伸至凹口內。一導電結構位於凹口內，且將電路板電性連接至重佈線層。
本發明實施例係提供一種晶片模組的製造方法，包括提供一晶片，其具有一上表面、一下表面及一側壁。晶片包括一信號接墊區鄰近於上表面。一凹口沿著晶片的側壁自上表面朝下表面延伸，一重佈線層電性連接信號接墊區且延伸至凹口內。在晶片的上表面與下表面之間設置一電路板，電路板延伸至凹口內。在凹口內設置一導電結構，以將電路板電性連接至重佈線層。
100‧‧‧晶片
100a‧‧‧上表面
100b‧‧‧下表面
100c‧‧‧側壁
120‧‧‧晶片區
140‧‧‧絕緣層
150‧‧‧基底
160‧‧‧信號接墊區
200‧‧‧感測區或元件區
220‧‧‧第一凹口
220a‧‧‧側壁
220b‧‧‧底部
230‧‧‧第二凹口
230a‧‧‧側壁
230b‧‧‧底部
240‧‧‧凹口
260‧‧‧絕緣層
280‧‧‧重佈線層
290‧‧‧金屬層
300‧‧‧保護層
340‧‧‧開口
360‧‧‧電路板
370‧‧‧開口
380‧‧‧導電結構
380a‧‧‧金屬柱
380b‧‧‧焊料層
400‧‧‧保護基材
420‧‧‧封膠層
D1、D2‧‧‧深度
SC‧‧‧切割道
第1A至1H圖係繪示出根據本發明一實施例之晶片模組的製造方法的剖面示意圖。
第2及3圖係繪示出根據本發明一實施例之晶片模組的製造方法的平面示意圖。
第4及5圖係繪示出根據本發明各種實施例之晶片模組的剖面示意圖。
第6A至6C圖係繪示出根據本發明另一實施例之晶片模組的製造方法的剖面示意圖。
第7圖係繪示出根據本發明另一實施例之晶片模組的平面 示意圖。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝微機電系統晶片。然其應用不限於此，例如在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System，MEMS)、生物辨識元件(biometric device)、微流體系統(micro fluidic systems)、或利用熱、光線、電容及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package，WSP)製程對影像感測元件、發光二極體(light-emitting diodes，LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、指紋辨 識器(fingerprint recognition device)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。
請參照第1H及3圖，其分別繪示出根據本發明一實施例之晶片模組的剖面示意圖及平面示意圖。在一些實施例中，晶片模組包括一晶片100、一凹口240、一重佈線層280、一電路板360及一導電結構380。為了簡化圖式，此處僅繪示出晶片100的一部份。
晶片100具有一上表面100a及一下表面100b。在一些實施例中，晶片100包括鄰近於上表面100a的一絕緣層140以及鄰近於下表面100b的一下層基底150，一般而言，絕緣層140可由層間介電層(interlayer dielectric，ILD)、金屬間介電層(inter-metal dielectric，IMD)及覆蓋之鈍化層(passivation)組成。在一些實施例中，絕緣層140可包括無機材料，例如氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合或其他適合的絕緣材料。在一些實施例中，基底150可包括矽或其他半導 體材料。
在一些實施例中，晶片100可包括一信號接墊區160以及一感測區或元件區200，其可鄰近於上表面100a。在一些實施例中，信號接墊區160包括多個導電墊，其可為單層導電層或具有多層之導電層結構。為簡化圖式，此處僅以單層導電層作為範例說明，且僅繪示出絕緣層140內的一個導電墊作為範例說明。在一些實施例中，絕緣層140內可包括一個或一個以上的開口，露出對應的導電墊。
在一些實施例中，感測區或元件區200的晶片100內包括一感測元件或一電子元件以及所需的積體電路(例如，互補型金屬氧化物半導體電晶體(complementary metal oxide semiconductor，CMOS)、電阻、其他的主動元件或被動元件)。晶片100內的感測元件可透過絕緣層140內的內連線結構(未繪示，其可包括接觸窗、金屬導線及介層窗)與信號接墊區160電性連接。
在一些實施例中，晶片100內的感測元件可用以感測生物特徵，亦即晶片100是一生物感測晶片，例如晶片100內包括指紋辨識元件，因此晶片100是一指紋辨識晶片。在另一實施例中，晶片100包括可用以感測環境特徵的感測元件(例如，一溫度感測元件、一溼度感測元件、一壓力感測元件、一電容感測元件或其他適合的感測元件)。在一些其他實施例中，晶片100可包括一影像感測元件(例如，光電二極體(photodiode)、光電晶體(phototransistor)或其他光感測器)。
一第一凹口220位於感測區或元件區200及信號接 墊區160外側的晶片100內，並沿著晶片100的側壁100c自上表面100a朝下表面100b延伸，以露出下層基底150。在一些實施例中，第一凹口220可橫向地延伸於晶片100的單一側邊的全部長度/寬度，使得晶片100的側邊上部朝上表面100a的內側退縮。在一些其他實施例中，第一凹口220可連續地延伸橫跨晶片100的兩個、三個或四個側邊的全部長度/寬度。
第一凹口220具有一側壁220a及一底部220b。在一些實施例中，第一凹口220的側壁220a為絕緣層140的一邊緣。再者，底部220b可位於或低於絕緣層140與基底150之間的界面。也就是說，底部220b可選擇性位於絕緣層140與基底150之間的界面或位於上述界面與下表面100b之間，進而露出基底150的上表面或內部。在一些實施例中，側壁220a可大致上垂直於上表面100a。在一些其他實施例中，側壁220a可大致上傾斜於上表面100a。另外，底部220b可平行或傾斜於上表面100a。可以理解的是，第一凹口220可具有其他形狀的輪廓，而並不限定於此。
一個或一個以上的第二凹口230位於感測區或元件區200及信號接墊區160外側的晶片100內，且沿著晶片100的側壁100c自第一凹口220的底部220b朝下表面100b延伸，因此第一凹口220及第二凹口230構成凹口240。在一些實施例中，凹口240為兩階或兩階以上的多階凹口。在一些實施例中，第二凹口230可延伸橫跨晶片100的單一側邊的全部長度/寬度。在一些其他實施例中，第二凹口230可連續地延伸橫跨晶片100的兩個、三個或四個側邊的全部長度/寬度。
第二凹口230具有一側壁230a及一底部230b。在一些實施例中，側壁230a可大致上垂直於上表面100a。在一些其他實施例中，側壁230a可大致上傾斜於上表面100a。另外，底部230b可平行或傾斜於上表面100a。可以理解的是，第二凹口230可具有其他形狀的輪廓，而並不限定於此。在一些實施例中，第一凹口220的深度D1小於第二凹口230的深度D2，且底部220b的寬度小於底部230b的寬度。
一絕緣層260設置於晶片100的上表面100a，且經由第一凹口220而延伸至第二凹口230的側壁230a及底部230b。再者，絕緣層260具有開口，以露出一部分的信號接墊區160。在一些實施例中，絕緣層260可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂(polyimide)、苯環丁烯(butylcyclobutene，BCB)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates))、高介電常數材料或其他適合的絕緣材料。
圖案化的重佈線層(redistribution layer，RDL)280設置於絕緣層260上，且延伸至凹口240內的側壁230a及底部230b上，並電性接觸露出的信號接墊區160。在一些實施例中，重佈線層280未延伸至底部230b的邊緣，亦即，重佈線層280自晶片100的側壁100c退縮。在一些實施例中，重佈線層280可包括銅、鋁、金、鉑、鎳、錫、前述之組合、導電高分子材料、導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導電材料。
一金屬層290設置於重佈線層280上，且沿著重佈線層280而經由第一凹口220而延伸至側壁230a及底部230b。在一些實施例中，金屬層290及重佈線層280完全上下重疊而具有相同的上視輪廓。在一些實施例中，金屬層290可包括金、鎳、前述之組合或其他適合的可焊性(solderable)材料。
電路板360(例如，軟性電路板(flexible printed circuit board，FPCB))，具有一開口370。在一些實施例中，電路板360可包括聚醯亞胺(polyimide，PI)基材，其厚度可等於或大於50μm(例如，62μm)。在一些其他實施例中，電路板360可包括FR4基材，其厚度可等於或大於100μm。
複數導電結構380設置於電路板360上，且沿著開口370的邊緣排列。在一些實施例中，導電結構380可為焊球。在一些其他實施例中，導電結構380可為導電柱(例如，由金屬柱及焊料層所構成的導電柱)或其他適合的導電結構。在一些實施例中，導電結構380可包括錫、鉛、銅、金、鎳、前述之組合或其他適合的可焊性材料。
在一些實施例中，晶片100經由開口370嵌進電路板360且透過導電結構380將電路板360與晶片100互相接合，使得開口370環繞晶片100的一部份(例如，開口370至少環繞絕緣層140)，而電路板360位於晶片100的上表面100a與下表面100b之間且延伸至凹口240內，鄰近於開口370的邊緣的導電結構380則夾設於電路板360與晶片100之間且位於凹口240內。在一些實施例中，導電結構380與凹口240內的金屬層290直接電性接觸，進而經由金屬層290、重佈線層280將信號接墊區160電 性連接至電路板360。在一些實施例中，只要晶片100能夠經由開口370嵌進電路板360且電路板360延伸至凹口240內，晶片100與開口370的尺寸及外型並沒有特別限定。
在一些實施例中，電路板360位於第一凹口220的底部220b與晶片100的下表面100b之間，亦即位於第一凹口220的底部220b與第二凹口230的底部230b之間。在一些其他實施例中，只要電路板360位於上表面100a與下表面100b之間，電路板360可具有其他配置方式而不限定於此。舉例來說，電路板360也可位於第一凹口220的底部220b與晶片100的上表面100a之間。
如第3圖所示，在一些實施例中，從上視方向來看，電路板360與晶片100的兩相對側邊部分上下重疊，使得電路板360的開口370僅露出局部而非全部的晶片100，例如開口370露出完整的感測區或元件區200、局部的凹口240及局部的金屬層290。在一些其他實施例中，只要電路板360與晶片100具有凹口的至少一側邊部分上下重疊，電路板360可具有其他配置方式而不限定於此。舉例來說，電路板360可與晶片100的兩相鄰側邊部分上下重疊，或者也可與晶片100的任意三個側邊部分或全部的四個側邊部分上下重疊。電路板360與晶片100之間的實際配置方式係取決於設計需求而不限定於此。
一保護基材400設置於晶片100的上表面100a上方，以覆蓋凹口240及電路板360的一部份。在一些實施例中，在晶片100上方形成保護基材400能夠提供耐磨、防刮及高可靠度的表面，進而避免在使用晶片模組之感測功能的過程中晶片 模組內的感測元件受到汙染或破壞。在一些其他實施例中，可依設計需求選擇性形成保護基材400。在一些實施例中，保護基材400可包括玻璃、藍寶石(sapphire)、介電基材或其他適合的保護材料。在一些實施例中，保護基材400的尺寸相同於晶片100的尺寸。在一些其他實施例中，保護基材400的尺寸也可大於晶片100的尺寸，例如保護基材400延伸超出晶片100的側壁100c而覆蓋晶片100外側的電路板360。
一封膠層(encapsulating layer)420填入凹口240，且包覆導電結構380及凹口240內的金屬層290、重佈線層280。在一些實施例中，封膠層420至少填滿凹口240，例如封膠層420完全填滿保護基材400與晶片100之間的空間。在一些實施例中，封膠層420未延伸至感測區或元件區200。
請參照第4、5及6C圖，其繪示出本發明各種實施例之晶片模組的剖面示意圖，其中相同於第1H及3圖中的部件係使用相同的標號並省略其說明。第4圖中的晶片模組之結構類似於第1H圖中的晶片模組之結構，差異處在於第1H圖中的封膠層420對齊且未突出於晶片100的側壁100c，而第4圖中的封膠層420突出於保護基材400及晶片100的側壁100c，且自凹口240延伸至晶片100的側壁100c及下表面100b。再者，封膠層420可選擇性完全包覆晶片100的下表面100b。
第5圖中的晶片模組之結構類似於第1H圖中的晶片模組之結構，差異處在於第5圖中的封膠層420突出於保護基材400及晶片100的側壁100c，且自凹口240延伸至晶片100的側壁100c上，而未延伸至晶片100的下表面100b。在一些其他實 施例中，封膠層420也可自凹口240延伸至保護基材400的側壁。可以理解的是，第4及5圖所繪示出的封膠層420的外型輪廓僅作為範例說明，其實際的外型輪廓係取決於設計需求而不限定於此。
再者，第5圖與第1H圖中的晶片模組之結構差異處還包括第1H圖中的導電結構380為焊球，而第5圖中的導電結構380為導電柱(例如，由下層金屬柱380a及上層焊料層380b所構成的導電柱)。下層金屬柱380a(例如，銅柱)鄰接於電路板360，而上層焊料層380b鄰接於金屬層290。
第6C圖中的晶片模組之結構類似於第1H圖中的晶片模組之結構，差異處在於第6C圖中晶片模組具有一保護層300，設置於絕緣層260上且覆蓋重佈線層280，並延伸至凹口240內，因此一部分的保護層300位於絕緣層260及重佈線層280與保護基材400之間，且另一部分的保護層300位於重佈線層280與封膠層420之間。保護層300具有位於凹口240內的一開口340，其露出重佈線層280的一部分。再者，金屬層290夾設於導電結構380與重佈線層280之間，且僅設置於保護層300的開口340內，而並未如第1H圖所示沿著重佈線層280延伸。
根據本發明的上述實施例，晶片100嵌進電路板360的開口370，且電路板360位於晶片100的上表面100a與下表面100b之間而延伸至凹口240內，導電結構380則夾設於電路板360與晶片100之間。由於導電結構380僅位於凹口240內而未突出於晶片100的上表面100a，使得封膠層420也僅需形成於凹口240內，因此能夠大幅降低感測區或元件區200上方的膜層厚 度，進而提升晶片模組的感測敏感度以及縮小晶片模組的高度，並提供平坦的接觸表面。
以下配合第1A至1H圖以及第2及3圖說明本發明一實施例之晶片模組的製造方法，其中第1A至1H圖係繪示出根據本發明一實施例之晶片模組的製造方法的剖面示意圖，且第2及3圖係繪示出根據本發明一實施例之晶片模組的製造方法的平面示意圖。
請參照第1A圖，提供具有複數晶片區120之晶圓。晶片區120定義出複數晶片100，且切割道SC定義於晶片區120之間。為了簡化圖式，此處僅繪示出單一晶片區120的一部份。晶片100具有一上表面100a及一下表面100b。在一些實施例中，晶片100包括鄰近於上表面100a的一絕緣層140以及鄰近於下表面100b的一下層基底150，一般而言，絕緣層140可由層間介電層、金屬間介電層及覆蓋之鈍化層組成。在一些實施例中，絕緣層140可包括無機材料，例如氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合或其他適合的絕緣材料。在一些實施例中，基底150可包括矽或其他半導體材料。
在一些實施例中，每一晶片區120內的晶片100可包括一信號接墊區160以及一感測區或元件區200，其可鄰近於上表面100a。在一些實施例中，信號接墊區160包括多個導電墊，其可為單層導電層或具有多層之導電層結構。為簡化圖式，此處僅以單層導電層作為範例說明，且僅繪示出絕緣層140內的一個導電墊作為範例說明。在一些實施例中，絕緣層140內可包括一個或一個以上的開口，露出對應的導電墊。
在一些實施例中，感測區或元件區200的晶片100內包括一感測元件或一電子元件以及所需的積體電路(例如，互補型金屬氧化物半導體電晶體、電阻、其他的主動元件或被動元件)。晶片100內的感測元件可透過絕緣層140內的內連線結構(未繪示，其可包括接觸窗、金屬導線及介層窗)與信號接墊區160電性連接。在一些實施例中，晶片100內的感測元件可用以感測生物特徵，例如晶片100內可包括指紋辨識元件。在另一實施例中，晶片100包括可用以感測環境特徵的感測元件(例如，一溫度感測元件、一溼度感測元件、一壓力感測元件、一電容感測元件或其他適合的感測元件)。在一些其他實施例中，晶片100可包括一影像感測元件(例如，光電二極體、光電晶體或其他光感測器)。
在一些實施例中，可進行半導體裝置的前段(front end)製程來製作具有積體電路的上述基底150。接著，可進行半導體裝置的後段(back end)製程，在基底150上形成絕緣層140及其中的內連線結構。本發明各種實施例之晶片模組的製造方法係用於對完成後段製程的晶圓/晶片100進行後續的封裝製程。
請參照第1B圖，可透過微影製程及蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)或切割製程，在每一晶片區120內的晶片100內形成一第一凹口220。每一晶片區120內的第一凹口220形成於感測區或元件區200及信號接墊區160外側，並沿著晶片區120之間的切割道SC自上表面100a朝下表面100b延伸， 以露出下層基底150。
第一凹口220具有一側壁220a及一底部220b。在一些實施例中，第一凹口220的側壁220a為絕緣層140的一邊緣。再者，底部220b可位於或低於絕緣層140與基底150之間的界面。也就是說，底部220b可選擇性位於絕緣層140與基底150之間的界面或位於上述界面與下表面100b之間，進而露出基底150的上表面或內部。
請參照第1C圖，可透過微影製程及蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)或切割製程，在每一晶片區120內的晶片100內形成一個或一個以上的第二凹口230。每一晶片區120內的第二凹口230沿著晶片區120之間的切割道SC自第一凹口220的底部220b朝下表面100b延伸，因此第一凹口220及第二凹口230構成一凹口240。第二凹口230具有一側壁230a及一底部230b。在一些實施例中，第一凹口220的深度D1小於第二凹口230的深度D2，且底部220b的寬度小於底部230b的寬度。
在一些實施例中，透過在晶片100內連續地形成第一凹口220及第二凹口230，而並非僅形成單一凹口且將其直接向下延伸而去除過多基底材料，因此能夠使晶片100具有足夠之結構強度，並避免絕緣層140與基底150之間的界面出現底切現象。
請參照第1D圖，可透過沉積製程(例如，塗佈製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，在晶片100的上表面100a上順應性形成一絕緣層260，其 經由第一凹口220而延伸至側壁230a及底部230b。在一些實施例中，絕緣層260可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)、高介電常數材料或其他適合的絕緣材料。
接著，可透過微影製程及蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)，去除信號接墊區160上方的絕緣層260，以露出一部分的信號接墊區160。接著，可透過沉積製程(例如，塗佈製程、物理氣相沉積製程、化學氣相沉積製程、電鍍製程、無電鍍製程或其他適合的製程)、微影製程及蝕刻製程，在絕緣層260上形成一圖案化的重佈線層280。重佈線層280自晶片100的上表面100a延伸至側壁230a及底部230b上，並電性連接至露出的信號接墊區160。在一些實施例中，重佈線層280自晶片100的側壁100c退縮，因此在後續的切割製程中可避免切割到重佈線層280，以防止凹口240內的重佈線層280產生翹曲，進而提升晶片模組的可靠度。在一些實施例中，當基底150包括半導體材料時，重佈線層280透過絕緣層260與半導體材料電性絕緣。在一些實施例中，重佈線層280可包括銅、鋁、金、鉑、鎳、錫、前述之組合、導電高分子材料、導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導電材料。
請參照第1E圖，可透過沉積製程(例如，電鍍製程、無電鍍製程或其他適合的製程)，在重佈線層280上順應性 形成一金屬層290，其沿著重佈線層280而經由第一凹口220而延伸至側壁230a及底部230b。在一些實施例中，金屬層290可包括金、鎳、前述之組合或其他適合的可焊性材料。
接著，沿著晶片區120之間的切割道SC，對晶圓進行切割製程，以形成複數獨立的晶片100。在進行切割製程之後，每一晶片的凹口240係沿著晶片100的側壁100c自上表面100a朝下表面100b延伸。
請參照第2圖，提供一電路板360(例如，軟性電路板)，其具有一開口370。在一些實施例中，電路板360可包括聚醯亞胺(polyimide，PI)基材，其厚度可等於或大於50μm(例如，62μm)。在一些其他實施例中，電路板360可包括FR4基材，其厚度可等於或大於100μm。
接著，在電路板360上形成複數導電結構380，導電結構380沿著開口370的邊緣排列。此處僅繪示出開口370相對兩側的邊緣分別排列有三個導電結構380作為範例說明，可以理解的是，導電結構380的數量及排列位置係取決於設計需求而不限定於此。
在一些實施例中，導電結構380可為焊球，且可透過網版印刷(screen printing)製程或其他適合的製程在電路板360上同時形成多個導電結構380。在一些其他實施例中，導電結構380可為導電柱(例如，由金屬柱及焊料層所構成的導電柱)或其他適合的導電結構。在一些實施例中，導電結構380可包括錫、鉛、銅、金、鎳、前述之組合或其他適合的可焊性材料。
請同時參照第1F及3圖，為了清楚顯示相對位置關 係，第3圖中並未繪示出第1F圖中的絕緣層260。在形成獨立的晶片100之後，將晶片100經由開口370嵌進電路板360，且進行回焊(reflow)製程以透過導電結構380將電路板360與晶片100互相接合。此時，開口370環繞晶片100的一部份(例如，開口370至少環繞絕緣層140)，而電路板360位於晶片100的上表面100a與下表面100b之間且延伸至凹口240內，鄰近於開口370的邊緣的導電結構380則夾設於電路板360與晶片100之間且位於凹口240內。在一些實施例中，凹口240內的金屬層290的一部分夾設於導電結構380與重佈線層280之間，因此導電結構380與金屬層290直接電性接觸，進而經由金屬層290、重佈線層280將信號接墊區160電性連接至電路板360。
請參照第1G圖，在晶片100的上表面100a上方形成一保護基材400，以覆蓋凹口240及電路板360的一部份。保護基材400鄰接於金屬層290。在一些實施例中，在晶片100上方形成保護基材400能夠提供耐磨、防刮及高可靠度的表面，進而避免在使用晶片模組之感測功能的過程中晶片模組內的感測元件受到汙染或破壞。在一些其他實施例中，可依設計需求選擇是否形成保護基材400。在一些實施例中，保護基材400可包括玻璃、藍寶石、介電基材或其他適合的保護材料。在一些實施例中，保護基材400的尺寸相同於晶片100的尺寸。在一些其他實施例中，保護基材400的尺寸也可大於晶片100的尺寸。
請參照第1H圖，可透過模塑成型(molding)製程、點膠(dispensing)製程或其他適合的製程，將封膠材料注入凹口240內而形成一封膠層420。封膠層420填入凹口240，且包覆導 電結構380及凹口240內的金屬層290、重佈線層280，以固定電路板360與晶片100之間的接點，進而完成晶片模組的製作。
在一些實施例中，封膠層420至少填滿凹口240，例如封膠層420完全填滿保護基材400與晶片100之間的空間。在另一實施例中，封膠層420可延伸至晶片100的側壁100c(如第5圖所示)及/或保護基材400的側壁。又另一實施例中，封膠層420可經由晶片100的側壁100c延伸至晶片100的下表面100b。在一些其他實施例中，封膠層420可完全包覆晶片100的下表面100b(如第4圖所示)，以增加晶片模組的機械強度或硬度，進而避免因物理性損壞而導致晶片模組的品質下降。可以理解的是，第1H圖所繪示出的封膠層420的外型輪廓僅作為範例說明，其實際的外型輪廓係取決於設計需求而不限定於此。
在一些實施例中，電路板360可為連板(Panelized PCB)或經裁切(de-panel)的單板。當電路板360為連板時，可選擇性在將電路板360與晶片100互相接合之後、在形成保護基材400之後或是在形成封膠層420之後，將電路板360裁切成單板，進而同時製作出多個晶片模組。在一些實施例中，所形成的晶片模組可直接裝設至電子產品內。在一些其他實施例中，在將晶片模組裝設至電子產品內之前，也可選擇性將一印刷電路板(未繪示)接合至上述晶片模組，以提升晶片模組的機械強度及硬度，其中上述印刷電路板的厚度大於電路板360的厚度。
另外，如第1G及1H圖所示，在形成封膠層420之後，保護基材400與晶片100的上表面100a、絕緣層260之間仍具有空隙。然而，在一些其他實施例中，可選擇性在保護基材 400與絕緣層260之間填充其他絕緣材料(例如，高介電常數的材料)。
以下配合第6A至6C圖以及第7圖說明本發明另一實施例之晶片模組的製造方法。第6A至6C圖係繪示出根據本發明另一實施例之晶片模組的製造方法的剖面示意圖，且第7圖係繪示出根據本發明另一實施例之晶片模組的平面示意圖，其中相同於第1A至1H圖以及第2及3圖中的部件係使用相同的標號並省略其說明。
請參照第6A圖，可透過與第1A至1C圖相同或相似之步驟，在每一晶片區120內的晶片100內形成由第一凹口220及第二凹口230所構成的凹口240。接著，可透過與第1D圖相同或相似之步驟，形成絕緣層260及重佈線層280。
接著，可透過沉積製程(例如，塗佈製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，在晶片100的上表面100a上順應性形成一保護層300，其覆蓋重佈線層280及絕緣層260，並延伸至第一凹口220及第二凹口230內。在一些實施例中，保護層300可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)、高介電常數材料或其他適合的絕緣材料。
接著，可透過微影製程及蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)，在保護層300內形成一個或一個以上的開口 340，以露出凹口240內的重佈線層280的一部分。可以理解的是，保護層300內的開口340的數量及位置係取決於設計需求而不限定於此。
請參照第6B圖，可透過沉積製程(例如，電鍍製程、無電鍍製程或其他適合的製程)，在保護層300的開口340內形成一金屬層290。接著，沿著晶片區120之間的切割道SC，對晶圓進行切割製程，以形成複數獨立的晶片100。之後，在具有開口370的電路板360(例如，軟性電路板)上形成複數導電結構380，導電結構380沿著開口370的邊緣排列，如第2圖所示。
請同時參照第6C及第7圖，為了清楚顯示相對位置關係，第7圖中並未繪示出第6C圖中的保護基材400及封膠層420。在形成獨立的晶片100之後，可透過與第1F圖相同或相似之步驟，將晶片100接合至電路板360上，且電路板360延伸至凹口240內，而導電結構380夾設於電路板360與金屬層290之間，進而經由金屬層290、重佈線層280將信號接墊區160電性連接至電路板360。
接著，可透過與第1G及1H圖相同或相似之步驟，在晶片100的上表面100a形成保護基材400，保護基材400鄰接於保護層300。之後將封膠層420填入凹口240，以保護導電結構380及凹口240內的金屬層290及重佈線層280。如第7圖所示，電路板360的開口370僅露出局部的晶片100，例如開口370僅露出局部的保護層300，且電路板360與凹口240內的金屬層290完全上下重疊。
根據本發明的上述實施例，藉由在晶片100的至少 一側邊形成多階凹口240，使得晶片100經由開口370嵌進電路板360且電路板360延伸至凹口240內，因此能夠直接透過導電結構380將電路板360與晶片100互相接合並電性連接至凹口240內的金屬層290及重佈線層280，而無需形成接線。如此一來，不僅能夠防止形成接線易造成的短路或斷線的問題，還能夠避免因接線突出的高度而使得晶片模組具有不平坦的接觸表面以及感測靈敏度降低的問題。
相較於將晶片與電路板互相接合並進行打線接合(wire bonding)製程而透過接線將晶片與電路板電性連接，在本發明的各種實施例中，能夠在電路板360上同時形成多個導電結構380，且晶片100直接透過導電結構380與電路板360互相接合及電性連接，因此能夠簡化製程且降低製程時間及生產成本，進而提供更為簡單且快速的晶片模組封裝技術。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可更動與組合上述各種實施例。
100‧‧‧晶片
100a‧‧‧上表面
100b‧‧‧下表面
100c‧‧‧側壁
140‧‧‧絕緣層
150‧‧‧基底
160‧‧‧信號接墊區
200‧‧‧感測區或元件區
220‧‧‧第一凹口
220a‧‧‧側壁
220b‧‧‧底部
230‧‧‧第二凹口
230a‧‧‧側壁
230b‧‧‧底部
240‧‧‧凹口
260‧‧‧絕緣層
280‧‧‧重佈線層
290‧‧‧金屬層
360‧‧‧電路板
380‧‧‧導電結構
400‧‧‧保護基材
420‧‧‧封膠層

Claims (24)

  1. 一種晶片模組，包括：一晶片，具有一上表面、一下表面及一側壁，其中該晶片包括一信號接墊區鄰近於該上表面；一凹口，沿著該側壁自該上表面朝該下表面延伸；一重佈線層，電性連接該信號接墊區且延伸至該凹口內；一電路板，位於該上表面與該下表面之間，且延伸至該凹口內；以及一導電結構，位於該凹口內，且將該電路板電性連接至該重佈線層。
  2. 如申請專利範圍第1項所述之晶片模組，更包括一封膠層，其填入該凹口，且包覆該導電結構及該凹口內的該重佈線層。
  3. 如申請專利範圍第2項所述之晶片模組，其中該封膠層至少填滿該凹口。
  4. 如申請專利範圍第2項所述之晶片模組，其中該封膠層延伸至該晶片的該側壁或經由該晶片的該側壁延伸至該下表面。
  5. 如申請專利範圍第1項所述之晶片模組，更包括一保護基材，其設置於該晶片的該上表面上方，並覆蓋該凹口及該電路板。
  6. 如申請專利範圍第1項所述之晶片模組，其中該導電結構為焊球或導電柱。
  7. 如申請專利範圍第1項所述之晶片模組，更包括一金屬層， 其沿著該重佈線層延伸至該凹口內，且該金屬層的一部分夾設於該導電結構與該重佈線層之間。
  8. 如申請專利範圍第1項所述之晶片模組，更包括：一保護層，其設置於該晶片的該上表面，且覆蓋該重佈線層，其中該保護層具有位於該凹口內的一開口；以及一金屬層，設置於該開口內，且夾設於該導電結構與該重佈線層之間。
  9. 如申請專利範圍第1項所述之晶片模組，其中該凹口由一第一凹口及一第二凹口所構成，該第一凹口自該上表面朝該下表面延伸，且該第二凹口自該第一凹口的一底部朝該下表面延伸。
  10. 如申請專利範圍第9項所述之晶片模組，其中該晶片包括一絕緣層鄰近於該上表面及一基底鄰近於該下表面，且該第一凹口的該底部位於該絕緣層與該基底之間的一界面或位於該界面與該下表面之間。
  11. 如申請專利範圍第9項所述之晶片模組，其中該電路板位於該第一凹口的該底部與該第二凹口的一底部之間。
  12. 如申請專利範圍第1項所述之晶片模組，其中該電路板具有一開口，使得該晶片經由該開口嵌進該電路板，且該開口環繞該晶片。
  13. 一種晶片模組的製造方法，包括：提供一晶片，其具有一上表面、一下表面及一側壁，其中該晶片包括一信號接墊區鄰近於該上表面，且其中一凹口沿著該側壁自該上表面朝該下表面延伸，一重佈線層電性 連接該信號接墊區且延伸至該凹口內；在該上表面與該下表面之間設置一電路板，該電路板延伸至該凹口內；以及在該凹口內設置一導電結構，以將該電路板電性連接至該重佈線層。
  14. 如申請專利範圍第13項所述之晶片模組的製造方法，更包括將一封膠層填入該凹口，該封膠層包覆該導電結構及該凹口內的該重佈線層。
  15. 如申請專利範圍第14項所述之晶片模組的製造方法，其中該封膠層至少填滿該凹口。
  16. 如申請專利範圍第14項所述之晶片模組的製造方法，其中該封膠層延伸至該晶片的該側壁或經由該晶片的該側壁延伸至該下表面。
  17. 如申請專利範圍第13項所述之晶片模組的製造方法，更包括在該晶片的該上表面上方形成一保護基材，以覆蓋該凹口及該電路板。
  18. 如申請專利範圍第13項所述之晶片模組的製造方法，其中該導電結構為焊球或導電柱。
  19. 如申請專利範圍第13項所述之晶片模組的製造方法，更包括形成一金屬層，其沿著該重佈線層延伸至該凹口內，且該金屬層的一部分夾設於該導電結構與該重佈線層之間。
  20. 如申請專利範圍第13項所述之晶片模組的製造方法，更包括：在該晶片的該上表面形成一保護層，以覆蓋該重佈線層， 其中該保護層具有位於該凹口內的一開口；以及在該開口內形成一金屬層，該金屬層夾設於該導電結構與該重佈線層之間。
  21. 如申請專利範圍第13項所述之晶片模組的製造方法，其中該凹口由一第一凹口及一第二凹口所構成，該第一凹口自該上表面朝該下表面延伸，且該第二凹口自該第一凹口的一底部朝該下表面延伸。
  22. 如申請專利範圍第21項所述之晶片模組的製造方法，其中該晶片包括一絕緣層鄰近於該上表面及一基底鄰近於該下表面，且該第一凹口的該底部位於該絕緣層與該基底之間的一界面或位於該界面與該下表面之間。
  23. 如申請專利範圍第21項所述之晶片模組的製造方法，其中該電路板位於該第一凹口的該底部與該第二凹口的一底部之間。
  24. 如申請專利範圍第13項所述之晶片模組的製造方法，其中該電路板具有一開口，使得該晶片經由該開口嵌進該電路板，且該開口環繞該晶片。
TW105101178A 2015-01-21 2016-01-15 晶片模組及其製造方法 TWI611528B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562106047P 2015-01-21 2015-01-21
US62/106,047 2015-01-21

Publications (2)

Publication Number Publication Date
TW201639094A true TW201639094A (zh) 2016-11-01
TWI611528B TWI611528B (zh) 2018-01-11

Family

ID=56408401

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105101178A TWI611528B (zh) 2015-01-21 2016-01-15 晶片模組及其製造方法

Country Status (3)

Country Link
US (1) US9812413B2 (zh)
CN (1) CN105810600B (zh)
TW (1) TWI611528B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637469B (zh) * 2017-06-12 2018-10-01 晶相光電股份有限公司 生物感測器封裝結構及其製造方法
TWI777989B (zh) * 2016-11-03 2022-09-21 大陸商深圳華大智造科技有限公司 用於生物或化學分析的生物感測器以及製造其的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9582704B2 (en) * 2013-08-23 2017-02-28 Fingerprint Cards Ab Connection pads for a fingerprint sensing device
CN107968083A (zh) * 2016-10-19 2018-04-27 兆邦电子股份有限公司 芯片的封装结构
JP6955864B2 (ja) * 2016-12-26 2021-10-27 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
EP3593279A4 (en) * 2017-03-10 2020-12-30 Fingerprint Cards AB FINGERPRINT SENSOR MODULE WITH A FINGERPRINT SENSOR DEVICE AND A SUBSTRATE CONNECTED TO THE SENSOR DEVICE
US11662328B2 (en) 2020-07-08 2023-05-30 Oht Inc. Capacitive sensor and manufacturing method of capacitive sensor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437478B2 (en) * 2010-05-11 2016-09-06 Xintec Inc. Chip package and method for forming the same
US9209124B2 (en) * 2010-05-11 2015-12-08 Xintec Inc. Chip package
US8952501B2 (en) * 2010-05-11 2015-02-10 Xintec, Inc. Chip package and method for forming the same
US8736080B2 (en) * 2012-04-30 2014-05-27 Apple Inc. Sensor array package
CN103985683B (zh) 2013-02-08 2017-04-12 精材科技股份有限公司 晶片封装体
TWI517433B (zh) * 2013-03-22 2016-01-11 財團法人工業技術研究院 自動對準之晶片載具與其封裝結構
CN104347538B (zh) 2013-07-24 2018-02-16 精材科技股份有限公司 晶片堆叠封装体及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI777989B (zh) * 2016-11-03 2022-09-21 大陸商深圳華大智造科技有限公司 用於生物或化學分析的生物感測器以及製造其的方法
TWI637469B (zh) * 2017-06-12 2018-10-01 晶相光電股份有限公司 生物感測器封裝結構及其製造方法

Also Published As

Publication number Publication date
CN105810600B (zh) 2018-09-21
US20160211233A1 (en) 2016-07-21
TWI611528B (zh) 2018-01-11
US9812413B2 (en) 2017-11-07
CN105810600A (zh) 2016-07-27

Similar Documents

Publication Publication Date Title
TWI597813B (zh) 晶片封裝體及其製造方法
TWI629759B (zh) 晶片封裝體及其製造方法
TWI559495B (zh) 晶片封裝體及其製造方法
TWI611528B (zh) 晶片模組及其製造方法
US10157811B2 (en) Chip package and method for forming the same
US9997473B2 (en) Chip package and method for forming the same
US10157875B2 (en) Chip package and method for forming the same
US9691708B1 (en) Semiconductor package and manufacturing method thereof
TW201947679A (zh) 晶片封裝體及其製造方法
US9437478B2 (en) Chip package and method for forming the same
TWI619211B (zh) 晶片封裝體及其製造方法
TWI614852B (zh) 晶片封裝體及其製造方法
US9761510B2 (en) Chip package and method for forming the same
US9425134B2 (en) Chip package
US9611143B2 (en) Method for forming chip package
TWI642149B (zh) 晶片封裝體及其製造方法
TWI595618B (zh) 感測模組及其製造方法
TWI632665B (zh) 晶片封裝體之製造方法
TWI593069B (zh) 晶片封裝體及其製造方法
US20150325551A1 (en) Chip package and method for forming the same