JP6955864B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6955864B2
JP6955864B2 JP2016251532A JP2016251532A JP6955864B2 JP 6955864 B2 JP6955864 B2 JP 6955864B2 JP 2016251532 A JP2016251532 A JP 2016251532A JP 2016251532 A JP2016251532 A JP 2016251532A JP 6955864 B2 JP6955864 B2 JP 6955864B2
Authority
JP
Japan
Prior art keywords
opening
insulating film
conductor
recess
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016251532A
Other languages
English (en)
Other versions
JP2018107262A (ja
Inventor
正典 進藤
正典 進藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2016251532A priority Critical patent/JP6955864B2/ja
Priority to CN202311527560.8A priority patent/CN117577613A/zh
Priority to US15/852,935 priority patent/US10141279B2/en
Priority to CN201711404290.6A priority patent/CN108242437B/zh
Publication of JP2018107262A publication Critical patent/JP2018107262A/ja
Application granted granted Critical
Publication of JP6955864B2 publication Critical patent/JP6955864B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H01L2224/02206—Multilayer protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
半導体基板の表面にはんだバンプ等の外部接続端子が形成された半導体装置が知られている。この種の半導体装置では、半導体基板の表面に形成された配線等を構成する導体を、ポリイミド等の有機系の絶縁部材で被覆し、絶縁部材に導体を露出させる開口部を形成し、導体の露出部分に外部接続端子を接続する。
例えば、特許文献１には、最上層メタルと、半田バンプと、最上層メタルと半田バンプとを接続する金属と、上記金属が配置される開口部が形成された第１のポリイミド層と第２のポリイミド層とからなるポリイミド積層と、を備えた半導体装置が記載されている。
特開２００９−２１２３３２号公報
近年、半導体装置の小型化が促進され、外部接続端子として、直径が８〜１５μｍ程度のマイクロバンプを備えた半導体装置の開発が進められている。外部接続端子としてマイクロバンプを備えた半導体装置においては、外部接続端子の周囲に設けられる、ポリイミドまたはＰＢＯ（ポリベンゾオキサゾール）等の感光性有機系絶縁部材で構成される絶縁体層は、イオンマイグレーション耐性を確保するために、マイクロバンプよりも大きい通常サイズのバンプを備えた半導体装置における絶縁体層と同じ厚さで形成される。イオンマイグレーションは、絶縁体層と導電体との界面に導電体成分が拡散する現象であり、導電体を覆う絶縁体層の厚さが薄くなる程、生じやすくする。従って、はんだバンプのサイズ縮小に伴って、導電体を覆う絶縁体層の厚さを薄くすると、イオンマイグレーションが生じやすくなる。これにより、電極間ショート等の不具合が生じるおそれがある。
外部接続端子としてマイクロバンプを備えた半導体装置において、外部接続端子の周囲に設けられる絶縁体層の厚さを、通常サイズのバンプを備えた半導体装置における絶縁体層の厚さと同等の厚さで形成した場合には、以下の問題が生じるおそれがある。
１つ目の問題は、外部接続端子を形成するためのめっき処理において、外部接続端子が形成される絶縁体層の開口部に気泡が侵入した場合、この気泡の除去が困難となることである。開口部内に気泡が残留したままめっき処理が行われた場合には、気泡によってめっき処理が阻害されるおそれがある。
図１Ａ〜図１Ｃは、この問題の詳細を説明するためのものであり、外部接続端子を形成するプロセスの一例を示す断面図である。
図１Ａに示すように、半導体基板（図示せず）の表面には再配線２００が形成され、再配線２００の表面は、ポリイミドまたはＰＢＯ等の感光性有機系絶縁部材で構成される絶縁体層３００で覆われている。絶縁体層３００には、再配線２００の表面を露出させるための開口部３１０が形成されている。絶縁体層３００の表面、開口部３１０の側面及び再配線２０の露出部分は、めっきシード層５１０で覆われている。絶縁体層３００上には、開口部３１０の形成位置に開口部を有するレジストマスク６００が設けられている。
めっき処理には、製造コストの低減の観点から、多数のウェハを同時に処理可能なカップ型のめっき装置が用いられる。カップ型のめっき装置では、半導体基板の被めっき面を下にした状態で、被めっき面をめっき液に浸漬する。開口部３１０に気泡１００が侵入すると、この気泡によってめっき処理が阻害される。そこで、カップ型のめっき装置では、めっき液の噴流により被めっき面に形成された凹部内に侵入した気泡を除去する気泡除去シークエンスが実施される。
しかしながら、外部接続端子としてマイクロバンプを備えた半導体装置においては、絶縁体層３００の開口部３１０の開口幅は狭く、開口部３１０は高アスペクト比となるため、開口部３１０内に侵入した気泡１００は、気泡除去シークエンスによっても除去できない場合がある。
開口部３１０内に気泡１００が残留する状態でめっき処理を行うと、めっき処理による金属の析出が阻害される。すなわち、図１Ｂに示すように、ＵＢＭ（Under Bump Metallurgy）として機能する下地層５２０の形成が正常になされず、下地層５２０内にボイド５２１が形成される結果となる。その後、次のめっき工程において、下地層５２０の表面にマイクロバンプ５３０が形成される。続いて、リフロー処理を実施することで、図１Ｃに示すように、マイクロバンプ５３０は、溶融してボール状となる。
このように、外部接続端子としてマイクロバンプを備えた半導体装置においては、絶縁体層３００に形成される開口部３１０が、高アスペクト比になることに起因して、開口部３１０内に侵入した気泡１００の除去性が悪化し、下地層５２０の形成に異常をきたすおそがある。下地層５２０が正常に形成されない場合、マイクロバンプ５３０と再配線２００との電気的及び機械的な接合性が低下し、半導体装置の長期信頼性が低下する。
２つ目の問題は、外部接続端子としてマイクロバンプを備えた半導体装置においては、通常サイズのバンプを備える場合と比較して、絶縁体層３００の開口部３１０のサイズが小さく、開口部３１０を形成するためのフォトリソグラフィ工程における露光マージンが少ない。これにより、開口部３１０の出来映えにばらつきが生じやすくなり、開口不良が発生するおそれがある。開口不良が発生すると、開口部３１０において再配線２００の露出が不十分となり、外部接続端子と再配線との間のコンタクト抵抗が上昇する。
３つ目の問題は、外部接続端子の形成後に実施される、絶縁体層３００上の不要なめっきシード層を除去するためのエッチング工程において、絶縁体層３００の開口部３１０の側面及び底面を覆うめっきシード層５１０までもがエッチングにより除去され、めっきシード層が消失するおそれがあることである。図２Ａ及び図２Ｂは、この問題の詳細を説明するためのものであり、外部接続端子５００の周辺の構造を示す断面図である。
外部接続端子５００としてマイクロバンプ５３０を備えた半導体装置においては、絶縁体層３００の開口部３１０の、半導体基板の主面と平行な平面方向における端部Ｅ０と、外部接続端子５００の平面方向における端部ＥＢとが近接するため、めっきシード層５１０の、開口部３１０の側面を覆う部分が露出しやすい。特に、外部接続端子５００としてマイクロバンプ５３０を備えた半導体装置においては、外部接続端子５００を形成するためのめっき処理に用いられるマスクの合わせズレによって、めっきシード層５１０の、開口部３１０の側面を覆う部分は、容易に露出する。また、開口部３１０の側面を覆うめっきシード層５１０は、通常スパッタで形成されるため膜質が悪く、エッチング液に対するエッチングレートが高い。従って、めっきシード層５１０の、開口部３１０の側面を覆う部分が露出してエッチング液に曝された場合には、図２Ａにおいて破線で囲む部分において示されるように、めっきシード層５１０の、開口部３１０の側面を覆う部分が除去されるおそれがある。
めっきシード層５１０の、開口部３１０の側面を覆う部分が除去されると、絶縁体層３００と下地層５２０との間に極めて幅の狭いスリット１０１が形成され、スリット１０１内にエッチング液が残留する場合がある。スリット１０１内に残留するエッチング液は、除去することが極めて困難である。スリット１０１内に残留するエッチング液は、徐々にめっきシード層５１０を侵食し、めっきシード層５１０の、再配線２００と下地層５２０との間に介在する部分までもが除去されるおそれがある。めっきシード層５１０の侵食が進行すると、下地層５２０と絶縁体層３００との密着性、及び下地層５２０と再配線２００との密着性が低下して、図２Ｂに示すように、外部接続端子５００が離脱するおそれがある。
４つ目の問題は、外部の温度変化に伴う絶縁体層３００の収縮及び膨張によって、外部接続端子５００が剥がれるおそれがあることである。図３Ａ及び図３Ｂは、この問題の詳細を説明するためのものであり、外部接続端子５００の周辺の構造を示す断面図である。
絶縁体層３００は、周囲温度の変化に応じて膨張及び収縮を繰り返す。この膨張及び収縮の繰り返しにより、めっきシード層５１０及び下地層５２０の積層体は、変形を繰返し、絶縁体層３００とめっきシード層５１０との密着性、及び再配線２００とめっきシード層５１０との密着性が低下する。特に、絶縁体層３００の厚さが厚い場合には、開口部３１０の側面の面積が大きくなるため、絶縁体層３００の膨張及び収縮によるめっきシード層５１０への影響は大きくなり、めっきシード層５１０が、絶縁体層３００及び再配線２００から剥がれるおそれがある。これにより、図３Ｂに示すように、外部接続端子５００が剥離するおそれがある。
以上のように、外部接続端子としてマイクロバンプを備えた半導体装置において、イオンマイグレーション耐性を確保するべく、外部接続端子の周囲に設けられる絶縁体層の厚さを、通常サイズのバンプを備えた半導体装置における絶縁体層の厚さと同等とした場合には、半導体装置の長期信頼性の低下を招く結果となる。
本発明は、上記の点に鑑みてなされたものであり、外部接続端子を備えた半導体装置において、イオンマイグレーション耐性を確保しつつ長期信頼性の向上を図ることを目的とする。
本発明に係る半導体装置は、半導体基板と、前記半導体基板の主面上に設けられた導電体と、前記導電体の表面を覆い且つ前記導電体を部分的に露出させる開口部を有する第１の絶縁膜及び第２の絶縁膜を含む絶縁体層と、前記導電体の、前記開口部において露出した部分に接続された外部接続端子と、を含み、前記絶縁体層は、表面に前記導電体の側に向けて凹んだ凹部を有し、前記開口部が、前記凹部の底部に設けられ、前記外部接続端子の、前記半導体基板の主面と平行な平面方向における端部が、前記凹部の壁面上に配置されており、前記第１の絶縁膜は、前記導電体の表面を覆い且つ前記導電体を部分的に露出させる第１の開口部を前記開口部として有し、前記第２の絶縁膜は、前記第１の絶縁膜の表面を覆い且つ前記第１の絶縁膜の前記第１の開口部を含む領域を露出させる第２の開口部を前記凹部として有し、２つの前記外部接続端子が形成される間の領域において、前記第１の絶縁膜と前記第２の絶縁膜とが互いに前記半導体基板の主面と平行な平面方向に対して平坦な面で接しており、前記外部接続端子の前記平面方向における端部が、前記第１の開口部の前記平面方向における端部の外側であり且つ前記第２の開口部の前記平面方向における端部の内側に配置され、且つ前記第１の絶縁膜の前記第２の開口部において露出した部分に配置されている。
本発明に係る他の半導体装置は、半導体基板と、前記半導体基板の主面上に設けられた導電体と、前記導電体の表面を覆い且つ前記導電体を部分的に露出させる開口部を有する第１の絶縁膜及び第２の絶縁膜を含む絶縁体層と、前記導電体の、前記開口部において露出した部分に接続された外部接続端子と、を含み、前記絶縁体層は、表面に前記導電体の側に向けて凹んだ凹部を有し、前記開口部が、前記凹部の底部に設けられ、前記外部接続端子の、前記半導体基板の主面と平行な平面方向における端部が、前記凹部の壁面上に配置されており、前記第１の絶縁膜は、前記導電体の表面を覆い、前記導電体を部分的に露出させる第１の開口部を有し、前記第２の絶縁膜は、前記第１の絶縁膜の表面及び前記導電体の露出部分を覆い、前記第１の開口部に対応する部分に前記凹部を有すると共に前記凹部の底部に前記導電体を部分的に露出させる第２の開口部を前記開口部として有し、前記外部接続端子の前記平面方向における端部が、前記第１の開口部の前記平面方向における端部の内側であり且つ前記第２の開口部の前記平面方向における端部の外側に配置されている。
本発明に係る半導体装置の製造方法は、半導体基板の主面上に設けられた導電体の表面を覆う絶縁体層を形成する工程と、前記絶縁体層に、前記導電体を部分的に露出させる開口部を形成する工程と、前記導電体の、前記開口部において露出した部分に接続された外部接続端子を形成する工程と、を含む半導体装置の製造方法であって、前記絶縁体層の表面に前記導電体の側に向けて凹んだ凹部を形成し、前記開口部を前記凹部の底部に配置し、前記外部接続端子の、前記半導体基板の主面と平行な平面方向における端部を、前記凹部の壁面上に配置し、前記絶縁体層を形成する工程は、前記導電体の表面を覆う第１の絶縁膜を形成する工程と、前記導電体を部分的に露出させる第１の開口部を、前記開口部として前記第１の絶縁膜に形成する工程と、前記第１の絶縁膜の表面を覆う第２の絶縁膜を形成する工程と、前記第１の絶縁膜の前記第１の開口部を含む領域を露出させる第２の開口部を、前記凹部として前記第２の絶縁膜に形成する工程と、を含み、２つの前記外部接続端子が形成される間の領域において、前記第１の絶縁膜と前記第２の絶縁膜とが互いに前記半導体基板の主面と平行な平面方向に対して平坦な面で接しており、前記外部接続端子の前記平面方向における端部が、前記第１の開口部の前記平面方向における端部の外側であり且つ前記第２の開口部の前記平面方向における端部の内側に配置され、且つ前記第１の絶縁膜の前記第２の開口部において露出した部分に配置されている。
本発明に係る半導体装置の他の製造方法は、半導体基板の主面上に設けられた導電体の表面を覆う絶縁体層を形成する工程と、前記絶縁体層に、前記導電体を部分的に露出させる開口部を形成する工程と、前記導電体の、前記開口部において露出した部分に接続された外部接続端子を形成する工程と、を含む半導体装置の製造方法であって、前記絶縁体層の表面に前記導電体の側に向けて凹んだ凹部を形成し、前記開口部を前記凹部の底部に配置し、前記外部接続端子の、前記半導体基板の主面と平行な平面方向における端部を、前記凹部の壁面上に配置し、前記絶縁体層を形成する工程は、前記導電体の表面を覆う第１の絶縁膜を形成する工程と、前記導電体を部分的に露出させる第１の開口部を前記第１の絶縁膜に形成する工程と、前記第１の絶縁膜の表面及び前記導電体の露出部分を覆う第２の絶縁膜を形成し、前記第２の絶縁膜の前記第１の開口部に対応する部分に、前記凹部を形成する工程と、前記導電体を部分的に露出させる第２の開口部を、前記開口部として前記凹部の底部に形成する工程と、を含み、前記外部接続端子の前記平面方向における端部が、前記第１の開口部の前記平面方向における端部の内側であり且つ前記第２の開口部の前記平面方向における端部の外側に配置されている。
本発明によれば、外部接続端子を備えた半導体装置において、イオンマイグレーション耐性を確保しつつ長期信頼性の向上を図ることができる。
外部接続端子を形成するプロセスの一例を示す断面図である。 外部接続端子を形成するプロセスの一例を示す断面図である。 外部接続端子を形成するプロセスの一例を示す断面図である。 外部接続端子の周辺の構造を示す断面図である。 外部接続端子の周辺の構造を示す断面図である。 外部接続端子の周辺の構造を示す断面図である。 外部接続端子の周辺の構造を示す断面図である。 本発明の実施形態に係る半導体装置の構成を示す断面図である。 本発明の実施形態に係る半導体装置における外部接続端子の周辺領域の構成を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の他の実施形態に係る半導体装置における外部接続端子の周辺領域の構成を示す断面図である。 本発明の他の実施形態に係る半導体装置の構成を示す断面図である。 本発明の他の実施形態に係る半導体装置における外部接続端子の周辺領域の構成を示す断面図である。 本発明の他の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の他の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の他の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の他の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の他の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の他の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の他の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の他の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の他の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の他の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の他の実施形態に係る半導体装置における外部接続端子の周辺領域の構成を示す断面図である。
以下、本発明の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与し、重複する説明は省略する。
[第１の実施形態]
図４は、本発明の第１の実施形態に係る半導体装置１の構成を示す断面図である。図５は、半導体装置１の外部接続端子の周辺領域の構成を示す断面図である。
半導体装置１は、半導体基板１０と、半導体基板１０上に設けられた再配線２０と、再配線２０の表面を覆い且つ再配線２０を部分的に露出させる開口部４１を有する絶縁体層３０と、開口部４１において再配線２０に接続された外部接続端子５０と、を含んで構成されている。
半導体基板１０の表面には、トランジスタ、抵抗素子及びキャパシタ等の回路素子（図示せず）が形成されている。半導体基板１０の表面はＳｉＯ２等の絶縁体からなる絶縁膜１１で覆われている。絶縁膜１１の表面には、半導体基板１０に形成された回路素子に接続された電極パッド１２および電極パッド１２の表面を部分的に露出させる開口部を有するパッシベーション膜１３が設けられている。
パッシベーション膜１３の表面は、ポリイミドまたはＰＢＯ（ポリベンゾオキサゾール）等の感光性有機系絶縁部材で構成される表面保護層１４で覆われている。表面保護層１４には、電極パッド１２の表面を部分的に露出させる開口部が設けられている。
表面保護層１４の表面には、めっきシード層１５を介して再配線２０が設けられている。めっきシード層１５は、例えば、Ｔｉ膜及びＣｕ膜を含む積層膜によって構成されており、再配線２０は、例えばＣｕ等の導電体によって構成されている。再配線２０は、表面保護層１４の開口部において電極パッド１２に接続されている。再配線２０の厚さＴ１は、例えば、５μｍ程度である。
本実施形態において、再配線２０の表面を覆う絶縁体層３０は、第１の絶縁膜３１及び第２の絶縁膜３２を含んで構成されている。第１の絶縁膜３１及び第２の絶縁膜３２は、それぞれ、ポリイミドまたはＰＢＯ等の感光性有機系材絶縁部材によって構成されている。
第１の絶縁膜３１は、再配線２０の表面を覆っている。また、第１の絶縁膜３１は、再配線２０を部分的に露出させる第１の開口部４１を有している。第１の絶縁膜３１の再配線２０の表面を覆う部分の厚さＴ２は、例えば２μｍ程度であり、第１の開口部４１の開口幅Ｗは、例えば７μｍ程度である。第１の開口部４１の側面は、傾斜面を形成しており、第１の開口部４１の断面形状は、順テーパ形状となっている。すなわち、第１の開口部４１の開口径は、第１の絶縁膜３１の表面側から再配線２０側に向けて徐々に小さくなっている。
第２の絶縁膜３２は、第１の絶縁膜３１の表面を覆っている。また、第２の絶縁膜３２は、第１の絶縁膜３１の、第１の開口部４１を含む領域を露出させる第２の開口部４２を有している。すなわち、第１の開口部４１は、第２の開口部４２の内側に設けられている。第２の絶縁膜３２の、第１の絶縁膜３１の表面を覆う部分の厚さＴ３は、例えば３μｍ程度である。第２の開口部４２の側面は、傾斜面を形成しており、第２の開口部４２の断面形状は、順テーパ形状となっている。すなわち、第２の開口部４２の開口径は、第２の絶縁膜３２の表面側から再配線２０側に向けて徐々に小さくなっている。
外部接続端子５０は、めっきシード層５１、下地層５２及びバンプ５３を含んで構成されている。外部接続端子５０は、再配線２０の、第１の開口部４１において露出した部分に接続されており、第２の開口部４２の内側に配置されている。
めっきシード層５１は、下地層５２を電解めっき法によって形成するための導電体層であり、例えば、Ｔｉ膜及びＣｕ膜を含む積層膜によって構成されている。下地層５２は、ＵＢＭ（Under Bump Metallurgy）として機能する金属層であり、例えば、Ｎｉ等の金属によって構成され、めっきシード層５１の表面に形成されている。めっきシード層５１及び下地層５２からなる積層体の厚さＴ４は、例えば２μｍ程度である。バンプ５３は、直径１０μｍ程度のマイクロバンプであり、ボール状の形状を有する。バンプ５３は、例えばＳｎ−Ａｇ等のはんだ材によって構成され、下地層５２の表面に形成されている。
外部接続端子５０の、半導体基板１０の主面と平行な平面方向における端部ＥＢが、第１の絶縁膜３１に形成された第１の開口部４１の平面方向における端部Ｅ１の外側であり且つ第２の絶縁膜３２に形成された第２の開口部４２の平面方向における端部Ｅ２の内側に配置されている。また、第１の絶縁膜３１と外部接続端子５０との平面方向におけるオーバラップ長Ｌは、１．５μｍ程度である。
半導体装置１において、第１の絶縁膜３１及び第２の絶縁膜３２を含んで構成される絶縁体層３０は、再配線２０を部分的に露出させる開口部として、第１の絶縁膜３１に形成された第１の開口部４１を有する。また、絶縁体層３０は、絶縁体層３０の表面側から再配線２０の側に向けて凹む凹部が、第２の絶縁膜３２に形成された第２の開口部４２によって形成されている。絶縁体層３０において、再配線２０を部分的に露出させる開口部（第１の開口部４１）は、凹部（第２の開口部４２）の底部に配置されている。また、半導体装置１において、外部接続端子５０の、平面方向における端部ＥＢが、第２の開口部４２によって形成される凹部の壁面Ｓ上に配置されている。本実施形態において、第２の開口部４２において露出した第１の絶縁膜３１の表面が、凹部の壁面Ｓとして機能する。
また、半導体装置１において、第１の絶縁膜３１及び第２の絶縁膜３２を含んで構成される絶縁体層３０の再配線２０の表面を覆う厚さは、第１の開口部４１の端部Ｅ１から第１の開口部４１の外側に向けて段階的に厚くなっている。すなわち、絶縁体層３０は、第１の絶縁膜３１のみによって再配線２０を覆う、厚さの薄い部分と、第１の絶縁膜３１及び第２の絶縁膜３２の双方によって再配線２０を覆う、厚さの厚い部分とを有し、絶縁体層３０の膜さの薄い部分に外部接続端子５０が配置されている。
以下に、半導体装置１の製造方法について説明する。図６Ａ〜図６Ｍは、半導体装置１の製造方法の一例を示す断面図である。
はじめに、公知のプロセスを用いて、半導体基板１０上に、トランジスタ、抵抗素子及びキャパシタ等の回路素子を形成する。続いて、半導体基板１０の表面に、絶縁膜１１と金属膜とを交互に積層して多層配線構造を形成する。絶縁膜１１は、例えば、公知のＣＶＤ（Chemical Vapor Deposition）法を用いて、半導体基板１０の表面に、ＳｉＯ２等の絶縁体を堆積させることで形成される。絶縁膜１１の表面には、半導体基板１０に形成された回路素子に接続された電極パッド１２が形成される。その後、電極パッド１２の表面を部分的に露出させるパッシベーション膜１３を形成する（図６Ａ）。
次に、スピンコート法を用いて、上記の各処理を経ることによって形成された構造体の表面に、ポリイミドまたはＰＢＯ等の感光性有機系絶縁部材を塗布することで、パッシベーション膜１３及び電極パッド１２の表面を覆う表面保護層１４を形成する。続いて、公知のフォトリソグラフィ技術を用いて、電極パッド１２の表面を部分的に露出させる開口部１４Ａを表面保護層１４に形成する。その後、熱処理によって表面保護層１４を硬化させる（図６Ｂ）。
次に、表面保護層１４の表面、開口部１４Ａの側面及び底面を覆うめっきシード層１５を形成する。めっきシード層１５は、例えば、スパッタ法を用いて、Ｔｉ膜及びＣｕ膜を順次成膜することで形成される。その後、公知のフォトリソグラフィ技術を用いて、めっきシード層１５の表面に、再配線のパターンに対応したレジストマスク６０を形成する（図６Ｃ）。
次に、電界めっき法を用いて、めっきシード層１５の表面に再配線２０を形成する。具体的には、めっき液に半導体基板１０の表面を浸漬し、めっきシード層１５に電圧を印加する。これにより、めっきシード層１５の露出部分に金属が析出し、再配線２０が形成される。再配線２０の材料として、例えばＣｕを用いることができる。その後、レジストマスク６０を除去し、再配線２０をマスクとして不要なめっきシード層１５を除去する（図６Ｄ）。
次に、スピンコート法を用いて、上記の各処理を経ることによって形成された構造体の表面に、ポリイミドまたはＰＢＯ等の感光性有機系絶縁部材を塗布することで、再配線２０及び表面保護層１４の表面を覆う第１の絶縁膜３１を形成する。その後、公知のフォトリソグラフフィ技術を用いて、再配線２０を部分的に露出させる第１の開口部４１を、第１の絶縁膜３１に形成する。なお、第１の絶縁膜３１は、スピンコート法を用いて成膜されるため、再配線２０上に平坦な面が形成される（図６Ｅ）。
次に、第１の絶縁膜３１に熱処理を施すことにより、第１の絶縁膜３１を硬化させる。熱処理により、第１の絶縁膜３１は熱収縮を生じ、硬化前において略垂直であった第１の開口部４１の側面は、斜め方向に傾いた傾斜面となる。すなわち、第１の開口部４１の断面形状は、硬化後において順テーパ形状となる（図６Ｆ）。
次に、スピンコート法を用いて、上記の各処理を経ることによって形成された構造体の表面に、ポリイミドまたはＰＢＯ等の感光性有機系絶縁部材を塗布することで、第１の絶縁膜３１及び再配線２０の露出部分を覆う第２の絶縁膜３２を形成する。その後、公知のフォトリソグラフフィ技術を用いて、第１の絶縁膜の前記第１の開口部を含む領域を露出させる第２の開口部４２を第２の絶縁膜３２に形成する。第２の開口部４２において、第１の絶縁膜３１の表面、第１の開口部４１の側面、及び再配線２０の第１の開口部４１において露出した部分が露出する（図６Ｇ）。
次に、第２の絶縁膜３２に熱処理を施すことにより、第２の絶縁膜３２を硬化させる。熱処理により、第２の絶縁膜３２は熱収縮を生じ、硬化前において略垂直であった第２の開口部４２の側面は、斜め方向に傾いた傾斜面となる。すなわち、第２の開口部４２の断面形状は、硬化後において順テーパ形状となる（図６Ｈ）。
次に、スパッタ法を用いて、上記の各処理を経ることによって形成された構造体の表面に、Ｔｉ膜及びＣｕ膜を順次成膜することで、第２の絶縁膜３２の表面、第２の開口部４２の側面、第２の開口部４２において露出する第１の絶縁膜３１の表面、第１の開口部４１の側面及び再配線２０の露出部分を覆うめっきシード層５１を形成する。その後、公知のフォトリソグラフィ技術を用いて、再配線２０の露出部分を露出させる開口部６１Ａを有するレジストマスク６１形成する。レジストマスク６１の開口部６１Ａの端部６１Ｅは、第２の開口部４２において露出した第１の絶縁膜の表面に配置される（図６Ｉ）。
次に、電界めっき法を用いて、めっきシード層５１の露出部分に下地層５２を形成する。このめっき処理においては、多数のウェハを同時に処理可能なカップ型のめっき装置が用いられる。カップ型のめっき装置では、半導体基板１０の被めっき面を下にした状態で、被めっき面をめっき液に浸漬する。被めっき面に凹部がある場合には、凹部内に気泡が侵入し、めっき処理を阻害する。そこで、カップ型のめっき装置は、めっき液の噴流により凹部内に侵入した気泡を除去する気泡除去シークエンスが実施される。本実施形態に係る半導体装置１およびその製造方法によれば、再配線２０を露出させる第１の開口部４１が、再配線２０が第１の絶縁膜３１のみによって覆われる部分に形成される。これにより、第１の開口部４１のアスペクト比を従来よりも小さくすることが可能となる。従って、第１の開口部４１内に侵入した気泡を、気泡除去シークエンスによって除去することが容易となる。これにより、第１の開口部４１内に侵入した気泡が残留した状態でめっき処理が行われるリスクが低減される。気泡除去シークエンスが完了した後、めっきシード層５１に電圧が印加される。これにより、めっきシード層５１の露出部分に金属が析出し、下地層５２が形成される。下地層５２の部材として、例えばＮｉを好適に用いることができる（図６Ｊ）。
次に、電界めっき法を用いて、下地層５２上にバンプ５３を形成する。具体的には、下地層５２の形成に使用したレジストマスク６１を残したまま、半導体基板１０の表面をめっき液に浸漬し、めっきシード層５１に電圧を印加する。これにより、下地層５２の表面に金属が析出し、バンプ５３が形成される。バンプ５３の部材として、例えばＳｎ−Ａｇを好適に用いることができる（図６Ｋ）。
次に、下地層５２及びバンプ５３を形成するためのめっき処理において使用したレジストマスク６１を除去する（図６Ｌ）。
次に、第１の絶縁膜３１の表面及び第２の絶縁膜の表面に残存する不要なめっきシード層が下地層５２をマスクとしてエッチングにより除去される。その後、リフロー処理を行い、バンプ５３を一旦溶融させる。これにより、バンプ５３の形状はボール状となる。
本発明の実施形態に係る半導体装置１及びその製造方法によれば、絶縁体層３０が再配線２０の表面を覆う厚さは、外部接続端子５０が形成される部分において薄く、それ以外の部分において厚くなっている。これにより、絶縁体層３０の全体を薄くする場合と比較して、イオンマイグレーション耐性を高めることができる。
本実施形態に係る半導体装置１およびその製造方法によれば、再配線２０を露出させる第１の開口部４１が、再配線２０が第１の絶縁膜３１のみによって覆われる部分に形成される。換言すれば、第１の開口部４１が、第２の開口部４２によって絶縁体層３０の表面に形成される凹部の底部に形成される。これにより、第１の開口部４１のアスペクト比を従来よりも小さくすることが可能となる。従って、第１の開口部４１内に侵入した気泡を、気泡除去シークエンスによって除去することが容易となり、第１の開口部４１内に侵入した気泡が残留した状態でめっき処理が行われるリスクが低減される。気泡が確実に除去されることで、めっき処理によって下地層５２を正常に形成することができる。
また、本実施形態に係る半導体装置１およびその製造方法によれば、再配線２０を露出させる第１の開口部４１の形成部位における絶縁体層３０の膜厚を従来よりも薄くすることができる。これにより、第１の開口部４１の形成時における露光マージンが増加し、開口不良の発生を抑制することができる。従って、外部接続端子５０と再配線２０との間のコンタクト抵抗を安定させることができる。
また、本実施形態に係る半導体装置１およびその製造方法によれば、絶縁体層３０は、第２の開口部４２によって形成される凹部の底部に再配線２０を露出させる第１の開口部４１を有する。このように、絶縁体層３０の表面から再配線２０に達する開口を、第２の開口部４２によって形成される凹部と、第１の開口部４１とによる２段構造とすることで、外部接続端子５０の平面方向における端部ＥＢを、第２の開口部４２によって形成される凹部の壁面Ｓ上に配置することができる。これにより、再配線２０を露出させる第１の開口部４１の平面方向における端部Ｅ１と、外部接続端子５０の平面方向における端部ＥＢとの距離を従来よりも長くすることができる。これにより、めっきシード層５１の、第１の開口部４１の側面を覆う部分が、めっきシード層５１を除去するためのエッチング液に曝されることがなくなるので、めっきシード層５１の消失を抑制することができる。
また、本実施形態に係る半導体装置１およびその製造方法によれば、絶縁体層３０と、外部接続端子５０との接触面積が従来よりも小さくなるため、周囲温度変化に伴う絶縁体層３０の膨張及び収縮による外部接続端子５０への影響が緩和される。これにより、外部接続端子５０の剥離を抑制することが可能となる。これにより、半導体装置１の長期信頼性の向上を図ることが可能となる。
図７は、変形例に係る半導体装置１Ａの外部接続端子の周辺領域の構成を示す断面図である。変形例に係る半導体装置１Ａは、外部接続端子５０が電極パッド１２に接続されている点が、半導体装置１（図５参照）と異なる。このように、外部接続端子５０が、電極パッド１２に接続される構成を有する半導体装置１Ａにおいても、上記した半導体装置１と同様の効果を得ることができる。
[第２の実施形態]
図８は、本発明の第２の実施形態に係る半導体装置２の構成を示す断面図である。図９は、半導体装置２の外部接続端子の周辺領域の構成を示す断面図である。第２の実施形態に係る半導体装置２は、再配線２０の表面を覆う絶縁体層３０の構成が、上記した第１の実施形態と異なる。
再配線２０の表面を覆う絶縁体層３０は、第１の実施形態に係る半導体装置１と同様、第１の絶縁膜３１及び第２の絶縁膜３２を含んで構成されている。第１の絶縁膜３１及び第２の絶縁膜３２は、それぞれ、ポリイミドまたはＰＢＯ等の感光性有機系材絶縁部材によって構成されている。
第１の絶縁膜３１は、再配線２０の表面を覆っている。また、第１の絶縁膜３１は、再配線２０を部分的に露出させる第１の開口部４１を有している。第１の絶縁膜３１の再配線２０の表面を覆う部分の厚さＴ２は、例えば３μｍ程度である。第１の開口部４１の側面は、傾斜面を形成しており、第１の開口部４１の断面形状は、順テーパ形状となっている。すなわち、第１の開口部４１の開口径は、第１の絶縁膜３１の表面側から再配線２０側に向けて徐々に小さくなっている。
第２の絶縁膜３２は、第１の絶縁膜３１の表面を覆っている。第２の絶縁膜３２の第１の絶縁膜３１の表面を覆う部分の厚さＴ３は、例えば２μｍ程度である。第２の絶縁膜３２は、第１の絶縁膜３１に形成された第１の開口部４１に対応する部分に、再配線２０の側に向けて凹んだ凹部４３を有する。凹部４３の壁面は、湾曲した緩やかな傾斜面となっており、第１の傾斜面Ｓ１と第１の傾斜面Ｓ１より緩やかな傾斜角を持つ第２の傾斜面Ｓ２を有して。また、第２の絶縁膜３２は、凹部４３の底部に、再配線２０の表面を部分的に露出させる第２の開口部４２を有している。すなわち、第２の開口部４２は、第１の開口部４１によって内包されている。第２の開口部４２の開口幅Ｗは、例えば７μｍ程度である。第２の開口部４２の側面は、第１の傾斜面Ｓ１より急峻な傾斜角を持つ傾斜面Ｓ３を形成しており、第２の開口部４２の断面形状は、順テーパ形状となっている。すなわち、第２の開口部４２の開口径は、第２の絶縁膜３２の表面側から再配線２０側に向けて徐々に小さくなっている。
外部接続端子５０は、めっきシード層５１、下地層５２及びバンプ５３を含んで構成されている。外部接続端子５０は、再配線２０の、第２の開口部４２において露出した部分に接続されており、凹部４３の内側に配置されている。めっきシード層５１及び下地層５２からなる積層体の厚さＴ４は、例えば２μｍ程度である。バンプ５３は、直径１０μｍ程度のマイクロバンプであり、ボール状の形状を有する。
外部接続端子５０の、半導体基板１０の主面と平行な平面方向における端部ＥＢが、第２の絶縁膜３２に形成された第２の開口部４２の平面方向における端部Ｅ３の外側であり且つ第２の絶縁膜３２に形成された凹部４３の平面方向における端部Ｅ４の内側に配置されている。また、第２の絶縁膜３２と外部接続端子５０との平面方向におけるオーバラップ長Ｌは、１．５μｍ程度である。
半導体装置２において、第１の絶縁膜３１及び第２の絶縁膜３２を含んで構成される絶縁体層３０は、再配線２０を部分的に露出させる開口部として、第２の絶縁膜３２に形成された第２の開口部４２を有する。また、絶縁体層３０は、絶縁体層３０の表面側から再配線２０の側に向けて凹む凹部が、第２の絶縁膜３２に形成された凹部４３によって形成されている。絶縁体層３０において、再配線２０を部分的に露出させる開口部（第２の開口部４２）は、凹部（凹部４３）の底部に配置されている。また、半導体装置２において、外部接続端子５０の、平面方向における端部ＥＢが、凹部４３の壁面の第２の傾斜面Ｓ２上に配置されている。
また、半導体装置２において、第１の絶縁膜３１及び第２の絶縁膜３２を含んで構成される絶縁体層３０の再配線２０の表面を覆う厚さは、第２の開口部４２の端部Ｅ３から第２の開口部４２の外側に向けて徐々に厚くなっている。すなわち、絶縁体層３０は、第２の絶縁膜３２に形成された凹部４３の傾斜面に沿って、絶縁体層３０の再配線２０の表面を覆う厚さが第１の傾斜面Ｓ１から第２の傾斜面Ｓ２へと連続的に変化しており、厚さが最も薄い凹部４３の底部に外部接続端子５０が配置されている。
以下に、半導体装置２の製造方法について説明する。図１０Ａ〜図１０Ｊは、半導体装置２の製造方法の一例を示す断面図である。なお、再配線２０を形成するまでの工程は、第１の実施形態に係る半導体装置１の製造工程と同様であるので説明は省略する。図１０Ａは、再配線２０の形成が完了した段階の断面図である。
再配線２０の形成が完了した後、スピンコート法を用いて、再配線２０の形成までの各処理を経ることによって形成された構造体の表面に、ポリイミドまたはＰＢＯ等の感光性有機系絶縁部材を塗布することで、再配線２０及び表面保護層１４の表面を覆う第１の絶縁膜３１を形成する。その後、公知のフォトリソグラフフィ技術を用いて、再配線２０を部分的に露出させる第１の開口部４１を、第１の絶縁膜３１に形成する。なお、第１の絶縁膜３１は、スピンコート法を用いて成膜されるため、再配線２０上に平坦な面が形成される（図１０Ｂ）。
次に、第１の絶縁膜３１に熱処理を施すことにより、第１の絶縁膜３１を硬化させる。熱処理により、第１の絶縁膜３１は熱収縮を生じ、硬化前において略垂直であった第１の開口部４１の側面は、斜め方向に傾いた傾斜面となる。すなわち、第１の開口部４１の断面形状は、硬化後において順テーパ形状となる（図１０Ｃ）。
次に、スピンコート法を用いて、上記の各処理を経ることによって形成された構造体の表面に、ポリイミドまたはＰＢＯ等の感光性有機系絶縁部材を塗布することで、第１の絶縁膜３１及び再配線２０の露出部分を覆う第２の絶縁膜３２を形成する。第２の絶縁膜の表面には、第１の開口部４１に対応する部分に、再配線２０の側に向けて凹んだ凹部４３が形成される。凹部４３は、第２の絶縁膜３２が第１の開口部４１によって形成される段差を覆うカバレージによって形成されるため、凹部４３の壁面は、第１の絶縁膜３１の第１の開口部４１の頂部から側面に応じて形成される第１の傾斜面Ｓ１と、第１の絶縁膜３１の側面と再配線２０の表面とに応じて形成される第２の傾斜面Ｓ２とを有する湾曲した傾斜面となる（図１０Ｄ）。
次に、公知のフォトリソグラフフィ技術を用いて、第２の絶縁膜３２の凹部４３の底部に再配線２０の表面を露出させる第２の開口部４２を形成する。第２の開口部４２は、第１の開口部４１に内包される領域に形成される（図１０Ｅ）。
次に、第２の絶縁膜３２に熱処理を施すことにより、第２の絶縁膜３２を硬化させる。熱処理により、第２の絶縁膜３２は熱収縮を生じ、硬化前において略垂直であった第２の開口部４２の側面は、斜め方向に傾いた傾斜面となる。すなわち、第２の開口部４２の断面形状は、硬化後において順テーパ形状となる。また、第２の絶縁膜３２には凹部４３の壁面である第１の傾斜面Ｓ１と第２の傾斜面Ｓ２と第２の開口部４２の側面とによって、傾きの異なる３つの傾斜面が形成される（図１０Ｆ）。
次に、スパッタ法を用いて、上記の各処理を経ることによって形成された構造体の表面に、Ｔｉ膜及びＣｕ膜を順次成膜することで、第２の絶縁膜３２の表面、凹部４３の壁面、第２の開口部４２の側面、第２の開口部４２において露出する再配線２０の表面を覆うめっきシード層５１を形成する。その後、公知のフォトリソグラフィ技術を用いて、再配線２０の露出部分を露出させる開口部６１Ａを有するレジストマスク６１形成する。レジストマスク６１の開口部６１Ａの端部６１Ｅは、凹部４３の壁面上の、傾斜が比較的緩やかとなる第２の傾斜面Ｓ２に配置される（図１０Ｇ）。
次に、電界めっき法を用いて、めっきシード層５１の露出部分に下地層５２を形成する。このめっき処理においては、多数のウェハを同時に処理可能なカップ型のめっき装置が用いられる。カップ型のめっき装置では、半導体基板１０の被めっき面を下にした状態で、被めっき面をめっき液に浸漬する。被めっき面に凹部がある場合には、凹部内に気泡が侵入し、めっき処理を阻害する。そこで、カップ型のめっき装置は、めっき液の噴流により凹部内に侵入した気泡を除去する気泡除去シークエンスが実施される。本実施形態に係る半導体装置２およびその製造方法によれば、再配線２０を露出させる第２の開口部４２が、凹部４３の底部に形成される。これにより、第２の開口部４２のアスペクト比を従来よりも小さくすることが可能となる。従って、第２の開口部４２内に侵入した気泡を、気泡除去シークエンスによって除去することが容易となる。これにより、第２の開口部４２内に侵入した気泡が残留した状態でめっき処理が行われるリスクが低減される。気泡除去シークエンスが完了した後、めっきシード層５１に電圧が印加される。これにより、めっきシード層５１の露出部分に金属が析出し、下地層５２が形成される。下地層５２の部材として、例えばＮｉを好適に用いることができる（図１０Ｈ）。
次に、電界めっき法を用いて、下地層５２上にバンプ５３を形成する。具体的には、下地層５２の形成に使用したレジストマスク６１を残したまま、半導体基板１０の表面をめっき液に浸漬し、めっきシード層５１に電圧を印加する。これにより、下地層５２の表面に金属が析出し、バンプ５３が形成される。バンプ５３の部材として、例えばＳｎ−Ａｇを好適に用いることができる（図１０Ｈ）。
次に、下地層５２及びバンプ５３を形成するためのめっき処理において使用したレジストマスク６１を除去する（図１０Ｉ）。
次に、第２の絶縁膜３２の表面に残存する不要なめっきシード層が下地層５２をマスクとしてエッチングにより除去される。その後、リフロー処理を行い、バンプ５３を一旦溶融させる。これにより、バンプ５３の形状はボール状となる。
本実施形態に係る半導体装置２及びその製造方法によれば、絶縁体層３０が再配線２０の表面を覆う厚さは、外部接続端子５０が形成される部分において薄く、それ以外の部分において厚くなっている。これにより、絶縁体層３０の全体を薄くする場合と比較して、イオンマイグレーション耐性を高めることができる。
また、本実施形態に係る半導体装置２およびその製造方法によれば、再配線２０を露出させる第２の開口部４２が、第２の絶縁膜３２に形成された凹部４３の底部に形成される。これにより、第２の開口部４２のアスペクト比を従来よりも小さくすることが可能となる。従って、第２の開口部４２内に侵入した気泡を、気泡除去シークエンスによって除去することが容易となり、第２の開口部４２内に侵入した気泡が残留した状態でめっき処理が行われるリスクが低減される。また、気泡が確実に除去されることで、めっき処理によって下地層５２を正常に形成することができる。
また、本実施形態に係る半導体装置２およびその製造方法によれば、再配線２０を露出させる第２の開口部４２の形成部位における絶縁体層３０の膜厚を従来よりも薄くすることができる。これにより、第２の開口部４２の形成時における露光マージンが増加し、開口不良の発生を抑制することができる。従って、外部接続端子５０と再配線２０との間のコンタクト抵抗を安定させることができる。
また、本実施形態に係る半導体装置２およびその製造方法によれば、絶縁体層３０は、第２の絶縁膜３２に形成された凹部４３の底部に再配線２０を露出させる第２の開口部４２を有する。このように、絶縁体層３０の表面から再配線２０に達する開口を、第２の絶縁膜３２に形成される凹部４３と、第２の開口部４２とによる２段構造とすることで、外部接続端子５０の平面方向における端部ＥＢを、凹部４３の壁面の第２の傾斜面Ｓ２上に配置することができる。これにより、再配線２０を露出させる第２の開口部４２の平面方向における端部Ｅ３と、外部接続端子５０の平面方向における端部ＥＢとの距離を従来よりも長くすることができる。これにより、めっきシード層５１の、第２の開口部４２の側面を覆う部分が、めっきシード層５１を除去するためのエッチング液に曝されることがなくなるので、めっきシード層５１の消失を抑制することができる。
また、本実施形態に係る半導体装置１およびその製造方法によれば、絶縁体層３０と、外部接続端子５０との接触面積が従来よりも小さくなるため、周囲温度変化に伴う絶縁体層３０の膨張及び収縮による外部接続端子５０への影響が緩和される。これにより、外部接続端子５０の剥離を抑制することが可能となる。これにより、半導体装置１の長期信頼性の向上を図ることが可能となる。
なお、第２の実施形態に半導体装置２によれば、外部接続端子５０の形成部位における絶縁体層３０の厚さを、第１の実施形態に係る半導体装置１よりも薄くすることができるので、上記の各効果（気泡除去性の改善、開口不良発生の抑制、めっきシード層の消失の抑制及び外部接続端子の剥離の抑制）について、第１の実施形態に係る半導体装置１よりも高い効果を得ることができる。
図１１は、変形例に係る半導体装置２Ａの外部接続端子の周辺領域の構成を示す断面図である。変形例に係る半導体装置２Ａは、外部接続端子５０が電極パッド１２に接続されている点が、半導体装置２（図９参照）と異なる。このように、外部接続端子５０が、電極パッド１２に接続される構成を有する半導体装置２Ａにおいても、上記した半導体装置２と同様の効果を得ることができる。
なお、上記の第１の実施形態および第２の実施形態においては、外部接続端子として直径が８μｍ以上１５μｍ以下のマクロバンプを有する半導体装置を例示したが、本発明は、直径が１５μｍよりも大きい通常サイズのバンプを有する半導体装置に適用することも可能である。
１、１Ａ、２、２Ａ 半導体装置
１０ 半導体基板
１２ 電極パッド
２０ 再配線
３０ 絶縁体層
３１ 第１の絶縁膜
３２ 第２の絶縁膜
４１ 第１の開口部
４２ 第２の開口部
４３ 凹部
５０ 外部接続端子
５１ めっきシード層
５２ 下地層
５３ バンプ

Claims (11)

  1. 半導体基板と、
    前記半導体基板の主面上に設けられた導電体と、
    前記導電体の表面を覆い且つ前記導電体を部分的に露出させる開口部を有する第１の絶縁膜及び第２の絶縁膜を含む絶縁体層と、
    前記導電体の、前記開口部において露出した部分に接続された外部接続端子と、
    を含み、
    前記絶縁体層は、表面に前記導電体の側に向けて凹んだ凹部を有し、前記開口部が、前記凹部の底部に設けられ、
    前記外部接続端子の、前記半導体基板の主面と平行な平面方向における端部が、前記凹部の壁面上に配置されており、
    前記第１の絶縁膜は、前記導電体の表面を覆い且つ前記導電体を部分的に露出させる第１の開口部を前記開口部として有し、
    前記第２の絶縁膜は、前記第１の絶縁膜の表面を覆い且つ前記第１の絶縁膜の前記第１の開口部を含む領域を露出させる第２の開口部を前記凹部として有し、
    ２つの前記外部接続端子が形成される間の領域において、前記第１の絶縁膜と前記第２の絶縁膜との接触面が前記半導体基板の主面と平行な平面方向に対して平坦であり、
    前記外部接続端子の前記平面方向における端部が、前記第１の開口部の前記平面方向における端部の外側であり且つ前記第２の開口部の前記平面方向における端部の内側に配置され、且つ前記第１の絶縁膜の前記第２の開口部において露出した部分に配置されている
    半導体装置。
  2. 前記絶縁体層の前記導電体の表面を覆う厚さが、前記開口部の前記平面方向における端部から前記開口部の外側に向けて連続的または段階的に厚くなっている
    請求項１に記載の半導体装置。
  3. 半導体基板と、
    前記半導体基板の主面上に設けられた導電体と、
    前記導電体の表面を覆い且つ前記導電体を部分的に露出させる開口部を有する第１の絶縁膜及び第２の絶縁膜を含む絶縁体層と、
    前記導電体の、前記開口部において露出した部分に接続された外部接続端子と、
    を含み、
    前記絶縁体層は、表面に前記導電体の側に向けて凹んだ凹部を有し、前記開口部が、前記凹部の底部に設けられ、
    前記外部接続端子の、前記半導体基板の主面と平行な平面方向における端部が、前記凹部の壁面上に配置されており、
    前記第１の絶縁膜は、前記導電体の表面を覆い、前記導電体を部分的に露出させる第１の開口部を有し、
    前記第２の絶縁膜は、前記第１の絶縁膜の表面及び前記導電体の露出部分を覆い、前記第１の開口部に対応する部分に前記凹部を有すると共に前記凹部の底部に前記導電体を部分的に露出させる第２の開口部を前記開口部として有し、
    前記外部接続端子の前記平面方向における端部が、前記第１の開口部の前記平面方向における端部の内側であり且つ前記第２の開口部の前記平面方向における端部の外側に配置されている
    半導体装置。
  4. 前記絶縁体層の前記導電体の表面を覆う厚さが、前記開口部の前記平面方向における端部から前記開口部の外側に向けて連続的または段階的に厚くなっている
    請求項３に記載の半導体装置。
  5. 前記凹部の壁面が、湾曲した傾斜面である
    請求項３または請求項４に記載の半導体装置。
  6. 前記凹部の壁面は、第１の傾斜面と前記第１の傾斜面より緩やかな傾斜角を有する第２の傾斜面とを備え、
    前記外部接続端子の前記平面方向における端部は、前記第２の傾斜面上に配置されている
    請求項３から請求項５のいずれか１項に記載の半導体装置。
  7. 前記外部接続端子は、直径が８μｍ以上１５μｍ以下のバンプを有する
    請求項１から請求項６のいずれか１項に記載の半導体装置。
  8. 半導体基板の主面上に設けられた導電体の表面を覆う絶縁体層を形成する工程と、
    前記絶縁体層に、前記導電体を部分的に露出させる開口部を形成する工程と、
    前記導電体の、前記開口部において露出した部分に接続された外部接続端子を形成する工程と、
    を含む半導体装置の製造方法であって、
    前記絶縁体層の表面に前記導電体の側に向けて凹んだ凹部を形成し、前記開口部を前記凹部の底部に配置し、
    前記外部接続端子の、前記半導体基板の主面と平行な平面方向における端部を、前記凹部の壁面上に配置し、
    前記絶縁体層を形成する工程は、
    前記導電体の表面を覆う第１の絶縁膜を形成する工程と、
    前記導電体を部分的に露出させる第１の開口部を、前記開口部として前記第１の絶縁膜に形成する工程と、
    前記第１の絶縁膜の表面を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜の前記第１の開口部を含む領域を露出させる第２の開口部を、前記凹部として前記第２の絶縁膜に形成する工程と、
    を含み、
    ２つの前記外部接続端子が形成される間の領域において、前記第１の絶縁膜と前記第２の絶縁膜とが互いに前記半導体基板の主面と平行な平面方向に対して平坦な面で接しており、
    前記外部接続端子の前記平面方向における端部が、前記第１の開口部の前記平面方向における端部の外側であり且つ前記第２の開口部の前記平面方向における端部の内側に配置され、且つ前記第１の絶縁膜の前記第２の開口部において露出した部分に配置されている
    半導体装置の製造方法。
  9. 半導体基板の主面上に設けられた導電体の表面を覆う絶縁体層を形成する工程と、
    前記絶縁体層に、前記導電体を部分的に露出させる開口部を形成する工程と、
    前記導電体の、前記開口部において露出した部分に接続された外部接続端子を形成する工程と、
    を含む半導体装置の製造方法であって、
    前記絶縁体層の表面に前記導電体の側に向けて凹んだ凹部を形成し、前記開口部を前記凹部の底部に配置し、
    前記外部接続端子の、前記半導体基板の主面と平行な平面方向における端部を、前記凹部の壁面上に配置し、
    前記絶縁体層を形成する工程は、
    前記導電体の表面を覆う第１の絶縁膜を形成する工程と、
    前記導電体を部分的に露出させる第１の開口部を前記第１の絶縁膜に形成する工程と、
    前記第１の絶縁膜の表面及び前記導電体の露出部分を覆う第２の絶縁膜を形成し、前記第２の絶縁膜の前記第１の開口部に対応する部分に、前記凹部を形成する工程と、
    前記導電体を部分的に露出させる第２の開口部を、前記開口部として前記凹部の底部に形成する工程と、
    を含み、
    前記外部接続端子の前記平面方向における端部が、前記第１の開口部の前記平面方向における端部の内側であり且つ前記第２の開口部の前記平面方向における端部の外側に配置されている
    半導体装置の製造方法。
  10. 前記凹部は、前記第２の絶縁膜が、前記第１の開口部によって形成される段差を覆うカバレージによって形成される
    請求項９に記載の製造方法。
  11. 前記外部接続端子は、直径が８μｍ以上１５μｍ以下のバンプを有する
    請求項８から請求項１０のいずれか１項に記載の製造方法。
JP2016251532A 2016-12-26 2016-12-26 半導体装置及び半導体装置の製造方法 Active JP6955864B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016251532A JP6955864B2 (ja) 2016-12-26 2016-12-26 半導体装置及び半導体装置の製造方法
CN202311527560.8A CN117577613A (zh) 2016-12-26 2017-12-22 半导体装置以及半导体装置的制造方法
US15/852,935 US10141279B2 (en) 2016-12-26 2017-12-22 Semiconductor device and manufacturing method for semiconductor device
CN201711404290.6A CN108242437B (zh) 2016-12-26 2017-12-22 半导体装置以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016251532A JP6955864B2 (ja) 2016-12-26 2016-12-26 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018107262A JP2018107262A (ja) 2018-07-05
JP6955864B2 true JP6955864B2 (ja) 2021-10-27

Family

ID=62630122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016251532A Active JP6955864B2 (ja) 2016-12-26 2016-12-26 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10141279B2 (ja)
JP (1) JP6955864B2 (ja)
CN (2) CN108242437B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535591B2 (en) * 2017-08-10 2020-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
KR20190052817A (ko) * 2017-11-09 2019-05-17 삼성전자주식회사 반도체 장치
KR102540961B1 (ko) * 2018-07-05 2023-06-07 삼성전자주식회사 반도체 칩, 및 이를 가지는 반도체 패키지
JP2020047652A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 半導体記憶装置及び電子機器
JP7335036B2 (ja) * 2019-03-29 2023-08-29 ラピスセミコンダクタ株式会社 半導体パッケージの製造方法
JP2021150541A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体パッケージ
CN116487358A (zh) * 2022-01-13 2023-07-25 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
JP2003037129A (ja) * 2001-07-25 2003-02-07 Rohm Co Ltd 半導体装置およびその製造方法
JP4115832B2 (ja) * 2002-12-27 2008-07-09 東芝松下ディスプレイテクノロジー株式会社 半導体素子及び液晶表示パネル
JP2009064812A (ja) * 2007-09-04 2009-03-26 Panasonic Corp 半導体装置の電極構造およびその関連技術
JP4337950B2 (ja) * 2007-09-06 2009-09-30 株式会社村田製作所 回路基板の製造方法
JP4953132B2 (ja) * 2007-09-13 2012-06-13 日本電気株式会社 半導体装置
JP2009212332A (ja) 2008-03-05 2009-09-17 Nec Electronics Corp 半導体装置及びその製造方法
JP2009302391A (ja) * 2008-06-16 2009-12-24 Sony Corp 半導体装置及びその製造方法
US8115292B2 (en) * 2008-10-23 2012-02-14 United Test And Assembly Center Ltd. Interposer for semiconductor package
JP2011054805A (ja) * 2009-09-02 2011-03-17 Toshiba Corp 半導体装置、及び半導体装置の製造方法
US8791549B2 (en) * 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
JP2011129662A (ja) * 2009-12-17 2011-06-30 Sanyo Electric Co Ltd 半導体装置
US8492896B2 (en) * 2010-05-21 2013-07-23 Panasonic Corporation Semiconductor apparatus and semiconductor apparatus unit
US8536671B2 (en) * 2010-06-07 2013-09-17 Tsang-Yu Liu Chip package
US20120248599A1 (en) * 2011-03-28 2012-10-04 Ring Matthew A Reliable solder bump coupling within a chip scale package
US20150255499A1 (en) * 2014-03-07 2015-09-10 Xintec Inc. Chip package and method of fabricating the same
US9812413B2 (en) * 2015-01-21 2017-11-07 Xintec Inc. Chip module and method for forming the same

Also Published As

Publication number Publication date
US20180182725A1 (en) 2018-06-28
CN108242437B (zh) 2023-12-05
CN117577613A (zh) 2024-02-20
CN108242437A (zh) 2018-07-03
JP2018107262A (ja) 2018-07-05
US10141279B2 (en) 2018-11-27

Similar Documents

Publication Publication Date Title
JP6955864B2 (ja) 半導体装置及び半導体装置の製造方法
JP4611943B2 (ja) 半導体装置
JP4922891B2 (ja) 半導体装置およびその製造方法
US20030102551A1 (en) Semiconductor device and method for manufacturing
JP2006222232A (ja) 半導体装置およびその製造方法
JP2003045877A (ja) 半導体装置およびその製造方法
JP6635328B2 (ja) 半導体装置およびその製造方法
KR20010070028A (ko) 반도체장치 및 그 제조방법
JP2010192478A (ja) 半導体装置の製造方法
JP7074463B2 (ja) 半導体装置及び半導体装置の製造方法
JP2007221036A (ja) 半導体パッケージ及びその製造方法
CN109727942B (zh) 半导体装置以及半导体装置的制造方法
US20180204812A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2012074406A (ja) 半導体装置および半導体装置の製造方法
JP4506767B2 (ja) 半導体装置の製造方法
US20120126397A1 (en) Semiconductor substrate and method thereof
JP2007208077A (ja) 半導体装置
TW202030846A (zh) 半導體裝置及製造方法
US9596767B2 (en) Electronic component, method of manufacturing electronic component, and electronic device
JP4188752B2 (ja) 半導体パッケージ及びその製造方法
JP2013207067A (ja) 半導体装置、及びその製造方法
TWI512917B (zh) 在載板上導接件之側面形成抗氧化金屬層之製程
TWI392070B (zh) 半導體元件暨嵌埋有半導體元件之封裝基板及其製法
JP5068830B2 (ja) 半導体装置
JP2007258354A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211004

R150 Certificate of patent or registration of utility model

Ref document number: 6955864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150