JP2009212332A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009212332A
JP2009212332A JP2008054528A JP2008054528A JP2009212332A JP 2009212332 A JP2009212332 A JP 2009212332A JP 2008054528 A JP2008054528 A JP 2008054528A JP 2008054528 A JP2008054528 A JP 2008054528A JP 2009212332 A JP2009212332 A JP 2009212332A
Authority
JP
Japan
Prior art keywords
polyimide layer
layer
polyimide
semiconductor device
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008054528A
Other languages
English (en)
Inventor
Takeshi Eda
剛 江田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008054528A priority Critical patent/JP2009212332A/ja
Priority to US12/379,364 priority patent/US7936075B2/en
Publication of JP2009212332A publication Critical patent/JP2009212332A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】実装時の熱ストレスが軽減され、且つ、吸湿性に関する信頼性の低下が防がれる半導体装置を提供する。
【解決手段】半導体装置は、最上層メタル１２と、半田バンプ１７と、最上層メタル１２と半田バンプ１７を接続する金属１５、１６と、金属１５、１６が配置される開口部１４ｘが形成されたポリイミド積層１４を具備する。ポリイミド積層１４は、第１ポリイミド層１４Ａと、第１ポリイミド層１４Ａ上に形成された第２ポリイミド層１４Ｂとを備える。第２ポリイミド層１４Ｂは、第１ポリイミド層１４Ａよりも軟らかい。第２ポリイミド層１４Ｂにより、実装時の熱ストレスが軽減される。第１ポリイミド層１４Ａは、第２ポリイミド層１４Ｂよりも強度が高いため、第２ポリイミド層１４Ｂにクラックが発生した場合でも、クラックが第１ポリイミド層１４Ａ内を進展することが防がれる。
【選択図】図３

Description

本発明は、半導体装置に関し、特に、半導体装置のバンプ構造に関する。
フリップチップボンディングにより配線基板に実装される半導体装置においては、半導体装置の表面の電極上にバンプと呼ばれる突起電極が形成される。
特許文献１は、実装時におけるヒートサイクルによりバンプに発生する熱ストレスを軽減する技術を開示している。ウエハ上の端子電極と、端子電極を被覆するバリアメタル層との間に、ポリイミド層のような樹脂層が形成される。樹脂層の変形により熱ストレスが軽減される。
特許文献２は、半導体装置のバンプ構造に関し、半導体装置の表面を被覆する絶縁層を２層のポリイミド層で構成する技術を開示している。絶縁層を２層のポリイミド層で構成することにより絶縁層を厚くでき、絶縁層の開口部に形成される柱状端子を長くできる。
特許文献３も半導体装置のバンプ構造を開示している。
特開平６−１７７１３４号公報 特開２０００−１８３０８９号公報 特開２００２−１１０７９９号公報
本発明者の検討によれば、実装時の熱ストレスを軽減するために半導体装置が備えるポリイミド層を軟らかくすると、ポリイミド層の強度が低下する。ポリイミド層の強度が低いと、ポリイミド層がアンダーフィル樹脂と接した場合にポリイミド層の厚さ方向の全体にわたってクラックが形成される恐れがある。ここで、アンダーフィル樹脂は、フリップチップボンディングにより半導体装置を配線基板に実装する際に、半導体装置と配線基板の間に充填される。厚さ方向の全体にわたってクラックが形成されたポリイミド層は、吸湿性に関して信頼性が低下する。実装時の熱ストレスが軽減され、且つ、吸湿性に関する信頼性の低下が防がれる半導体装置が望まれる。
以下に、（発明を実施するための最良の形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための最良の形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明による半導体装置は、最上層メタル（１２）と、半田バンプ（１７）と、最上層メタル（１２）と半田バンプ（１７）を接続する金属（１５、１６）と、金属（１５、１６）が配置される開口部（１４ｘ）が形成されたポリイミド積層（１４）を具備する。ポリイミド積層（１４）は、第１ポリイミド層（１４Ａ）と、第１ポリイミド層（１４Ａ）上に形成された第２ポリイミド層（１４Ｂ）とを備える。第２ポリイミド層（１４Ｂ）は、第１ポリイミド層（１４Ａ）よりも軟らかい。
軟らかい第２ポリイミド層（１４Ｂ）により、実装時の熱ストレスが軽減される。第１ポリイミド層（１４Ａ）は、第２ポリイミド層（１４Ｂ）よりも強度が高いため、第２ポリイミド層（１４Ｂ）にクラックが発生した場合でも、クラックが第１ポリイミド層（１４Ａ）内を進展することが防がれる。
本発明による半導体装置の製造方法は、最上層メタル（１２）と半田バンプ（１７）を接続する金属（１５、１６）が配置される開口部（１４ｘ）が形成されたポリイミド積層（１４）を形成するステップを具備する。ポリイミド積層（１４）を形成するステップは、ポリイミド前駆体を含む塗布剤の第１塗布層（４１）を形成するステップと、第１塗布層（４１）をベークして第１ポリイミド層（１４Ａ）を形成するステップと、第１ポリイミド層（１４Ａ）上に上記塗布剤を塗布して第２塗布層（４２）を形成するステップと、第２塗布層（４２）をベークして第２ポリイミド層（１４Ｂ）を形成するステップを備える。
第１塗布層（４１）は、第１ポリイミド層（１４Ａ）を形成するステップにおいてベークされ、第２ポリイミド層（１４Ｂ）を形成するステップにおいて更にベークされる。第２塗布層（４２）は、第２ポリイミド層（１４Ｂ）を形成するステップにおいてベークされる。第１塗布層（４１）及び第２塗布層（４２）の各々は、同一の塗布剤により形成されるから、本発明による半導体装置の製造方法により製造される半導体装置においては、第２ポリイミド層（１４Ｂ）は第１ポリイミド層（１４Ａ）より軟らかく、第１ポリイミド層（１４Ａ）は第２ポリイミド層（１４Ｂ）より強度が高い。したがって、第２ポリイミド層（１４Ｂ）により実装時の熱ストレスが軽減され、第２ポリイミド層（１４Ｂ）に発生したクラックが第１ポリイミド層（１４Ａ）内を進展することが防がれる。
本発明によれば、実装時の熱ストレスが軽減され、且つ、吸湿性に関する信頼性の低下が防がれる半導体装置が提供される。
本発明による半導体装置及びその製造方法を実施するための最良の形態を説明する前に、本発明の理解を助けるため、本発明に関連する半導体装置を説明する。
図１は、本発明に関連する半導体装置１０１を示す。半導体装置１０１は、チップと呼ばれる場合がある。半導体装置１０１は、カバー膜１１と、最上層メタル１２と、カバー膜１３と、ポリイミド層１１４と、バリアメタル１５と、アンダーバンプメタル１６と、半田バンプ１７を備える。最上層メタル１２は、絶縁膜としてのカバー膜１１上に形成され、カバー膜１１より下層の配線に接続される。最上層メタル１２は、端子電極であってもよい。絶縁膜としてのカバー膜１３は、開口部１３ｘを有し、最上層メタル１２上に形成されている。カバー膜１３は、例えば、ＰＳＧ（Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）膜やシリコン窒化膜のようなパッシベーション膜である。絶縁層としてのポリイミド層１１４は、開口部１１４ｘを有し、カバー膜１３上に形成されている。バリアメタル１５は、その一部が開口部１３ｘ及び１１４ｘに配置されるように、ポリイミド層１１４上に形成されている。アンダーバンプメタル１６は、その一部が開口部１１４ｘに配置されるように、バリアメタル１５上に形成されている。アンダーバンプメタル１６は、バリアメタル１５より膜厚が大きい。半田バンプ１７は、アンダーバンプメタル１６上に形成されている。半田バンプ１７は、最上層メタル１２と同電位となるように、バリアメタル１５及びアンダーバンプメタル１６を介して最上層メタル１２に電気的に接続されている。
半田バンプ１７は、半導体装置１０１の外周部に配置されている。半導体装置１０１をフリップチップボンディングにより配線基板に実装する際、半導体装置１０１と配線基板の熱膨張率の違いから、矢印９０に示されるように、アンダーバンプメタル１６が斜め上方に引き上げられるようなストレスが半田バンプ１７に作用する。このストレスにより、アンダーバンプメタル１６にてこの原理で力が作用し、その力がポリイミド層１１４を介して開口部１１４ｘ近傍の破壊発生領域２０に伝わる。その結果、破壊発生領域２０においてカバー膜１３が破壊される。
ここで、矢印９０で示される実装時の熱ストレスをポリイミド層１１４の伸びで軽減し、破壊を防止することが考えられる。図２は、ポリイミド層１１４を形成する際のベーク温度と破壊発生率の関係を示す。図２に示されるように、ベーク温度が３５０℃の場合の破壊発生率は、ベーク温度が３８０℃のときの破壊発生率より低く、ベーク温度が３２０℃の場合の破壊発生率は、ベーク温度が３５０℃の場合の破壊発生率より低い。ベーク温度が低いほど、破壊発生率が低下した。これは、ベーク温度が低いほど、軟らかいポリイミド層１１４が形成されるためである。
しかし、ポリイミド層１１４を軟らかくすると、その強度が低下する。ポリイミド層１１４の強度が低いと、実装時に半導体装置１０１と配線基板の間に充填されるアンダーフィル樹脂とポリイミド層１１４とが接したときに、ポリイミド層１１４の厚さ方向の全体にわたってクラックが形成される恐れがある。厚さ方向の全体にわたってクラックが形成されたポリイミド層１１４は、吸湿性に関して信頼性が低下する。
添付図面を参照して、本発明による半導体装置及びその製造方法を実施するための最良の形態を以下に説明する。
（第１の実施形態）
図３は、本発明の第１の実施形態に係る半導体装置１を示す。半導体装置１は、ポリイミド層１１４がポリイミド積層１４で置き換えられている点を除き、半導体装置１０１と同様に形成されている。絶縁層としてのポリイミド積層１４は、開口部１４ｘを有し、カバー膜１３上に形成されている。バリアメタル１５は、その一部が開口部１３ｘ及び１４ｘに配置されるように、ポリイミド積層１４上に形成されている。アンダーバンプメタル１６は、その一部が開口部１４ｘに配置されるようにバリアメタル１５上に形成されている。半田バンプ１７は、最上層メタル１２と同電位となるように、バリアメタル１５及びアンダーバンプメタル１６を介して最上層メタル１２に電気的に接続されている。開口部１４ｘに配置された金属（１５、１６）を介して、半田バンプ１７が最上層メタル１２に接続される。
ポリイミド積層１４は、カバー膜１３上に形成された第１ポリイミド層１４Ａと、第１ポリイミド層１４Ａ上に形成された第２ポリイミド層１４Ｂを備える。第２ポリイミド層１４Ｂは、第１ポリイミド層１４Ａの半田バンプ１７側に配置されている。第２ポリイミド層１４Ｂは第１ポリイミド層１４Ａより軟らかい。例えば、第２ポリイミド層１４Ｂは第１ポリイミド層１４Ａよりも弾性率が小さい。弾性率が小さいと、応力が小さい場合でもひずみが大きくなる。
したがって、第２ポリイミド層１４Ｂの伸びで実装時の熱ストレスが軽減され、カバー膜１３の破壊が防止される。更に、アンダーフィル樹脂と接した第２ポリイミド層１４Ｂにクラックが発生した場合であっても、第１ポリイミド層１４Ａは第２ポリイミド層１４Ｂより強度が高いため、クラックが第１ポリイミド層１４Ａ内を進展することが防がれる。ポリイミド積層１４の厚さ方向の全体にわたってクラックが形成されないため、ポリイミド積層１４の吸湿性に関する信頼性が低下することが防がれる。
半導体装置１の製造方法を以下に説明する。
図４Ａを参照して、最上層メタル１２の加工を行った後、カバー膜１３を成長する。その後、フォトレジストのパターニングにより、アンダーバンプメタルビアのための開口部１３ｘをカバー膜１３に形成する。
図４Ｂを参照して、ポリイミド前駆体を含む塗布剤をカバー膜１３上に塗布し、第１塗布層４１を形成する。
図４Ｃを参照して、パターニングを行って開口部４１ｘを第１塗布層４１に形成する。開口部４１ｘは、開口部１３ｘと連通するように形成される。その後、第１塗布層４１をベーク温度Ｘ１、ベーク時間Ｔ１の条件でベークして第１ポリイミド層１４Ａを形成する。
図４Ｄを参照して、第１塗布層４１のために用いた塗布剤と同じ組成の塗布剤を第１ポリイミド層１４Ａ上に塗布し、第２塗布層４２を形成する。
図４Ｅを参照して、パターニングを行って開口部４２ｘを第２塗布層４２に形成する。開口部４２ｘは、開口部４１ｘと連通するように形成される。その後、第２塗布層４２をベーク温度Ｘ２、ベーク時間Ｔ２の条件でベークして第２ポリイミド層１４Ｂを形成する。開口部１４ｘは、開口部４１ｘ及び４２ｘを含む。
その後、バリアメタル１５の一部が開口部１３ｘ及び１４ｘに配置されるように、バリアメタル１５を第２ポリイミド層１４Ｂ上に形成する。アンダーバンプメタル１６の一部が開口部１４ｘに配置されるように、バリアメタル１５上にアンダーバンプメタル１６を形成する。アンダーバンプメタル１６上に半田バンプ１７を形成する。
ベーク温度が高いほど、形成されるポリイミド層が硬く、強度が高くなる。ベーク時間が長いほど、形成されるポリイミド層が硬く、強度が高くなる。
ここで、第１塗布層４１は、ベーク温度Ｘ１、ベーク時間Ｔ１の条件でベークされ、更に、ベーク温度Ｘ２、ベーク時間Ｔ２の条件でベークされる。一方、第２塗布層４２は、ベーク温度Ｘ２、ベーク時間Ｔ２の条件でベークされる。したがって、第２ポリイミド層１４Ｂは第１ポリイミド層１４Ａより軟らかく、第１ポリイミド層１４Ａは第２ポリイミド層１４Ｂより強度が高い。
ベーク温度Ｘ１をベーク温度Ｘ２より高くすることで、第２ポリイミド層１４Ｂは第１ポリイミド層１４Ａに対してより軟らかくなる。例えば、ベーク温度Ｘ１を３８０℃、ベーク温度Ｘ２を３２０℃又は３５０℃に設定することが考えられる。
ベーク時間Ｔ１をベーク時間Ｔ２より長くすることで、第２ポリイミド層１４Ｂは第１ポリイミド層１４Ａに対してより軟らかくなる。
（第２の実施形態）
図５は、本発明の第２の実施形態に係る半導体装置２を示す。半導体装置２は、ポリイミド積層１４が第１ポリイミド層１４Ａ及び第２ポリイミド層１４Ｂに加えて第３ポリイミド層１４Ｃを備える点を除いて、半導体装置１と同様に形成されている。第３ポリイミド層１４Ｃは、第２ポリイミド層１４Ｂ上に形成され、第２ポリイミド層１４Ｂの半田バンプ１７側に配置されている。第３ポリイミド層１４Ｃは、第２ポリイミド層１４Ｂより軟らかい。例えば、第３ポリイミド層１４Ｃは第２ポリイミド層１４Ｂよりも弾性率が小さい。
したがって、第３ポリイミド層１４Ｃの伸び、又は、第３ポリイミド層１４Ｃ及び第２ポリイミド層１４Ｂの伸びで実装時の熱ストレスが軽減され、カバー膜１３の破壊が防止される。更に、アンダーフィル樹脂と接した第３ポリイミド層１４Ｃにクラックが発生した場合であっても、第２ポリイミド層１４Ｂは第３ポリイミド層１４Ｃより強度が高く、第１ポリイミド層１４Ａは第２ポリイミド層１４Ｂより強度が高いため、クラックが第１ポリイミド層１４Ａ内を進展することが防がれる。ポリイミド積層１４の厚さ方向の全体にわたってクラックが形成されないため、ポリイミド積層１４の吸湿性に関する信頼性が低下することが防がれる。
半導体装置２の製造方法を以下に説明する。
第２塗布層４２をベークして第２ポリイミド層１４Ｂを形成するまでは、半導体装置２は半導体装置１と同様に製造される。
図６Ａを参照して、第１塗布層４１の為に用いた塗布剤と同じ組成の塗布剤を第２ポリイミド層１４Ｂ上に塗布し、第３塗布層４３を形成する。
図６Ｂを参照して、パターニングを行って開口部４３ｘを第３塗布層４３に形成する。開口部４３ｘは、開口部４２ｘと連通するように形成される。その後、第３塗布層４３をベーク温度Ｘ３、ベーク時間Ｔ３の条件でベークして第３ポリイミド層１４Ｃを形成する。開口部１４ｘは、開口部４１ｘ乃至４３ｘを含む。
その後、バリアメタル１５の一部が開口部１３ｘ及び１４ｘに配置されるように、バリアメタル１５を第３ポリイミド層１４Ｃ上に形成する。アンダーバンプメタル１６の一部が開口部１４ｘに配置されるように、バリアメタル１５上にアンダーバンプメタル１６を形成する。アンダーバンプメタル１６上に半田バンプ１７を形成する。
ここで、第１塗布層４１は、ベーク温度Ｘ１、ベーク時間Ｔ１の条件でベークされ、ベーク温度Ｘ２、ベーク時間Ｔ２の条件でベークされ、ベーク温度Ｘ３、ベーク時間Ｔ３の条件でベークされる。第２塗布層４２は、ベーク温度Ｘ２、ベーク時間Ｔ２の条件でベークされ、ベーク温度Ｘ３、ベーク時間Ｔ３の条件でベークされる。第３塗布層４３は、ベーク温度Ｘ３、ベーク時間Ｔ３の条件でベークされる。したがって、第２ポリイミド層１４Ｂは第１ポリイミド層１４Ａより軟らかく、第１ポリイミド層１４Ａは第２ポリイミド層１４Ｂより強度が高い。第３ポリイミド層１４Ｃは第２ポリイミド層１４Ｂより軟らかく、第２ポリイミド層１４Ｂは第３ポリイミド層１４Ｃより強度が高い。
ベーク温度Ｘ２をベーク温度Ｘ３より高くし、ベーク温度Ｘ１をベーク温度Ｘ２より高くすることで、第３ポリイミド層１４Ｃは第２ポリイミド層１４Ｂに対してより軟らかくなり、第２ポリイミド層１４Ｂは第１ポリイミド層１４Ａに対してより軟らかくなる。例えば、ベーク温度Ｘ１を３８０℃、ベーク温度Ｘ２を３５０℃、ベーク温度Ｘ３を３２０℃に設定することが考えられる。
ベーク時間Ｔ２をベーク時間Ｔ３より長くし、ベーク時間Ｔ１をベーク時間Ｔ２より長くすることで、第２ポリイミド層１４Ｂは第１ポリイミド層１４Ａに対してより軟らかくなり、第３ポリイミド層１４Ｃは第２ポリイミド層１４Ｂに対してより軟らかくなる。
ポリイミド積層１４は、第１ポリイミド層１４Ａ乃至第３ポリイミド層１４Ｃに加えて、他のポリイミド層を備えることも可能である。
図１は、本発明に関連する半導体装置の断面図である。 図２は、ポリイミド層を形成するときのベーク温度と破壊発生率の関係を示すグラフである。 図３は、本発明の第１の実施形態に係る半導体装置の断面図である。 図４Ａは、第１の実施形態に係る半導体装置の製造方法において、第１塗布層を形成する前の半導体ウエハの断面図を示す。 図４Ｂは、第１塗布層が形成された半導体ウエハの断面図を示す。 図４Ｃは、第１塗布層に開口部が形成された半導体ウエハの断面図を示す。 図４Ｄは、第２塗布層が形成された半導体ウエハの断面図を示す。 図４Ｅは、第２塗布層に開口部が形成された半導体ウエハの断面図を示す。 図５は、本発明の第２の実施形態に係る半導体装置の断面図である。 図６Ａは、第２の実施形態に係る半導体装置の製造方法において、第３塗布層が形成された半導体ウエハの断面図を示す。 図６Ｂは、第３塗布層に開口部が形成された半導体ウエハの断面図を示す。
符号の説明
１、２…半導体装置
１１…カバー膜
１２…最上層メタル
１３…カバー膜
１３ｘ…開口部
１４…ポリイミド積層
１４ｘ…開口部
１４Ａ…第１ポリイミド層
１４Ｂ…第２ポリイミド層
１４Ｃ…第３ポリイミド層
４１…第１塗布層
４１ｘ…開口部
４２…第２塗布層
４２ｘ…開口部
４３…第３塗布層
４３ｘ…開口部
１５…バリアメタル
１６…アンダーバンプメタル
１７…半田バンプ
２０…破壊発生領域
９０…矢印
１０１…半導体装置
１１４…ポリイミド層
１１４ｘ…開口部

Claims (6)

  1. 最上層メタルと、
    半田バンプと、
    前記最上層メタルと前記半田バンプを接続する金属と、
    前記金属が配置される開口部が形成されたポリイミド積層と
    を具備し、
    前記ポリイミド積層は、
    第１ポリイミド層と、
    前記第１ポリイミド層上に形成された第２ポリイミド層と
    を備え、
    前記第２ポリイミド層は、前記第１ポリイミド層よりも軟らかい
    半導体装置。
  2. 前記ポリイミド積層は、前記第２ポリイミド層上に形成された第３ポリイミド層を備え、
    前記第３ポリイミド層は、前記第２ポリイミド層よりも軟らかい
    請求項１の半導体装置。
  3. 最上層メタルと半田バンプを接続する金属が配置される開口部が形成されたポリイミド積層を形成するステップを具備し、
    前記ポリイミド積層を形成するステップは、
    ポリイミド前駆体を含む塗布剤の第１塗布層を形成するステップと、
    前記第１塗布層をベークして第１ポリイミド層を形成するステップと、
    前記第１ポリイミド層上に前記塗布剤を塗布して第２塗布層を形成するステップと、
    前記第２塗布層をベークして第２ポリイミド層を形成するステップと、
    を備える
    半導体装置の製造方法。
  4. 前記第１ポリイミド層を形成するステップにおけるベーク温度は、第２ポリイミド層を形成するステップにおけるベーク温度より高い
    請求項３の半導体装置の製造方法。
  5. 前記第１ポリイミド層を形成するステップにおけるベーク時間は、第２ポリイミド層を形成するステップにおけるベーク時間より長い
    請求項３又は４の半導体装置の製造方法。
  6. 前記ポリイミド積層を形成するステップは、
    前記第２ポリイミド層上に前記塗布剤を塗布して第３塗布層を形成するステップと、
    前記第３塗布層をベークして第３ポリイミド層を形成するステップと
    を備える
    請求項３乃至５のいずれかに記載の半導体装置の製造方法。
JP2008054528A 2008-03-05 2008-03-05 半導体装置及びその製造方法 Pending JP2009212332A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008054528A JP2009212332A (ja) 2008-03-05 2008-03-05 半導体装置及びその製造方法
US12/379,364 US7936075B2 (en) 2008-03-05 2009-02-19 Semiconductor device and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008054528A JP2009212332A (ja) 2008-03-05 2008-03-05 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009212332A true JP2009212332A (ja) 2009-09-17

Family

ID=41052747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008054528A Pending JP2009212332A (ja) 2008-03-05 2008-03-05 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7936075B2 (ja)
JP (1) JP2009212332A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014123671A (ja) * 2012-12-21 2014-07-03 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US10141279B2 (en) 2016-12-26 2018-11-27 Lapis Semiconductor Co., Ltd. Semiconductor device and manufacturing method for semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736050B2 (en) * 2009-09-03 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Front side copper post joint structure for temporary bond in TSV application
US8759949B2 (en) 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
US8293636B2 (en) * 2010-08-24 2012-10-23 GlobalFoundries, Inc. Conductive connection structure with stress reduction arrangement for a semiconductor device, and related fabrication method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03268393A (ja) * 1990-03-16 1991-11-29 Fujitsu Ltd 多層配線基板
JPH06177134A (ja) * 1992-12-04 1994-06-24 Sony Corp 電子部品のバンプ構造
JP2000183089A (ja) * 1998-12-10 2000-06-30 Sanyo Electric Co Ltd チップサイズパッケージ及びその製造方法
JP2005093931A (ja) * 2003-09-19 2005-04-07 Hitachi Maxell Ltd 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110799A (ja) 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
TW449813B (en) * 2000-10-13 2001-08-11 Advanced Semiconductor Eng Semiconductor device with bump electrode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03268393A (ja) * 1990-03-16 1991-11-29 Fujitsu Ltd 多層配線基板
JPH06177134A (ja) * 1992-12-04 1994-06-24 Sony Corp 電子部品のバンプ構造
JP2000183089A (ja) * 1998-12-10 2000-06-30 Sanyo Electric Co Ltd チップサイズパッケージ及びその製造方法
JP2005093931A (ja) * 2003-09-19 2005-04-07 Hitachi Maxell Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014123671A (ja) * 2012-12-21 2014-07-03 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US9818815B2 (en) 2012-12-21 2017-11-14 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US10157974B2 (en) 2012-12-21 2018-12-18 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US10141279B2 (en) 2016-12-26 2018-11-27 Lapis Semiconductor Co., Ltd. Semiconductor device and manufacturing method for semiconductor device

Also Published As

Publication number Publication date
US7936075B2 (en) 2011-05-03
US20090224375A1 (en) 2009-09-10

Similar Documents

Publication Publication Date Title
CN100593853C (zh) 半导体装置及其制造方法
JP4899406B2 (ja) フリップチップ型半導体装置
JP2009129953A (ja) 半導体装置
JP2003051568A (ja) 半導体装置
JP2009302500A (ja) ウエハレベルパッケージ及びその製造方法
TWI720233B (zh) 半導體裝置及其製造方法
JP2010171386A (ja) 半導体装置及びその製造方法
US8697566B2 (en) Bump structure and manufacturing method thereof
JP2009212332A (ja) 半導体装置及びその製造方法
JP6301763B2 (ja) 半導体装置、および半導体装置の製造方法
JP2002319588A (ja) 半導体素子のボンドパッド及びその形成方法
JP5361264B2 (ja) 半導体装置
JP2013021085A (ja) インターポーザ及びその製造方法、並びに半導体装置及びその製造方法
JP2003318177A (ja) 半導体集積回路装置
JP2006295109A (ja) 半導体装置とその製造方法
WO2009118995A1 (ja) 半導体装置及びその製造方法
JP2009176833A (ja) 半導体装置とその製造方法
JP2010062178A (ja) 半導体装置
JP2007250712A (ja) 半導体装置及びその製造方法
JP5280650B2 (ja) 半導体装置
US8080859B2 (en) Reducing stress between a substrate and a projecting electrode on the substrate
JP5243734B2 (ja) 半導体装置
KR20110076605A (ko) 반도체 패키지 및 그 제조 방법
JP3741699B2 (ja) 半導体装置及びその製造方法
JP2006013276A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120420