JP2000183089A - チップサイズパッケージ及びその製造方法 - Google Patents
チップサイズパッケージ及びその製造方法Info
- Publication number
- JP2000183089A JP2000183089A JP10351781A JP35178198A JP2000183089A JP 2000183089 A JP2000183089 A JP 2000183089A JP 10351781 A JP10351781 A JP 10351781A JP 35178198 A JP35178198 A JP 35178198A JP 2000183089 A JP2000183089 A JP 2000183089A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- polyimide
- layer
- wiring layer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Abstract
(57)【要約】
【課題】チップサイズパッケージの信頼性を向上させ
る。 【解決手段】チップ表面に形成される絶縁層を少なくと
も２層のポリイミド層７，９で形成する。これにより、
絶縁層を厚く形成でき、この絶縁層の開口部８，１０に
形成されるメタル・ポスト１３を長くできる。また、２
層のポリイミド層７，９は、ネガ系ポリイミドを用いて
形成することが好ましい。これにより、ポジ系ポリイミ
ドに比して厚い膜厚を露光・現像することができる。
る。 【解決手段】チップ表面に形成される絶縁層を少なくと
も２層のポリイミド層７，９で形成する。これにより、
絶縁層を厚く形成でき、この絶縁層の開口部８，１０に
形成されるメタル・ポスト１３を長くできる。また、２
層のポリイミド層７，９は、ネガ系ポリイミドを用いて
形成することが好ましい。これにより、ポジ系ポリイミ
ドに比して厚い膜厚を露光・現像することができる。
Description
【０００１】
【発明の属する技術分野】 本発明は、チップサイズパ
ッケージとその製造方法に関する。チップサイズパッケ
ージ（Chip Size Package）は、ＣＳＰとも呼ばれ、チ
ップサイズと同等か、わずかに大きいパッケージの総称
であり、高密度実装を目的としたパッケージである。本
発明は、チップサイズパッケージの信頼性を向上させる
技術に関する。
ッケージとその製造方法に関する。チップサイズパッケ
ージ（Chip Size Package）は、ＣＳＰとも呼ばれ、チ
ップサイズと同等か、わずかに大きいパッケージの総称
であり、高密度実装を目的としたパッケージである。本
発明は、チップサイズパッケージの信頼性を向上させる
技術に関する。
【０００２】
【従来の技術】従来、この分野では、一般にＢＧＡ（Ba
ll Grid Array）と呼ばれ、面状に配列された複数のハ
ンダボールを持つ構造、ファインピッチＢＧＡと呼ば
れ、ＢＧＡのボールピッチをさらに狭ピッチにしてＰＫ
Ｇ外形がチップサイズに近くなった構造等が知られてい
る。
ll Grid Array）と呼ばれ、面状に配列された複数のハ
ンダボールを持つ構造、ファインピッチＢＧＡと呼ば
れ、ＢＧＡのボールピッチをさらに狭ピッチにしてＰＫ
Ｇ外形がチップサイズに近くなった構造等が知られてい
る。
【０００３】また、最近では、「日経マイクロデバイ
ス」１９９８年８月号 ４４頁〜７１頁に記載されたウ
エハーＣＳＰがある。このウエハーＣＳＰは、基本的に
は、チップのダイシング前に配線やアレイ状のパッドを
ウエハープロセス（前工程）で作り込むＣＳＰである。
この技術によって、ウエハープロセスとパッケージ・プ
ロセス（後工程）が一体化され、パッケージ・コストが
大幅に低減できるようになることが期待されている。ウ
エーハＣＳＰの種類には、封止樹脂型と再配線型があ
る。封止樹脂型は、従来のパッケージと同様に表面を封
止樹脂で覆った構造であり、チップ表面の配線層上に柱
状の端子（メタル・ポスト）を形成し、その周囲を封止
樹脂で固める構造である。パッケージをプリント基板に
搭載すると、プリント基板との熱膨張差によって発生し
た応力がメタル・ポストに集中する。一般に、このメタ
ルポストを長くするほど応力が分散されることが知られ
ている。
ス」１９９８年８月号 ４４頁〜７１頁に記載されたウ
エハーＣＳＰがある。このウエハーＣＳＰは、基本的に
は、チップのダイシング前に配線やアレイ状のパッドを
ウエハープロセス（前工程）で作り込むＣＳＰである。
この技術によって、ウエハープロセスとパッケージ・プ
ロセス（後工程）が一体化され、パッケージ・コストが
大幅に低減できるようになることが期待されている。ウ
エーハＣＳＰの種類には、封止樹脂型と再配線型があ
る。封止樹脂型は、従来のパッケージと同様に表面を封
止樹脂で覆った構造であり、チップ表面の配線層上に柱
状の端子（メタル・ポスト）を形成し、その周囲を封止
樹脂で固める構造である。パッケージをプリント基板に
搭載すると、プリント基板との熱膨張差によって発生し
た応力がメタル・ポストに集中する。一般に、このメタ
ルポストを長くするほど応力が分散されることが知られ
ている。
【０００４】一方、再配線型は、図９に示すように、封
止樹脂を使わず、再配線を形成した構造である。チップ
５１の表面にＡｌ電極５２、配線層５３、絶縁層５４が
積層され、配線層５３上にはメタル・ポスト５５が形成
され、その上に半田バンプ５６が形成されている。配線
層５３は、半田バンプ５６をチップ上に所定のアレイ状
に配置するための再配線として用いられる。
止樹脂を使わず、再配線を形成した構造である。チップ
５１の表面にＡｌ電極５２、配線層５３、絶縁層５４が
積層され、配線層５３上にはメタル・ポスト５５が形成
され、その上に半田バンプ５６が形成されている。配線
層５３は、半田バンプ５６をチップ上に所定のアレイ状
に配置するための再配線として用いられる。
【０００５】封止樹脂型は、メタル・ポストを１００μ
ｍ程度と長くし、これを封止樹脂で補強することによ
り、高い信頼性が得られる。しかしながら、封止樹脂を
形成するプロセスは、後工程において金型を用いて実施
する必要があり、プロセスが複雑になる。一方、再配線
型では、プロセスは比較的単純であり、しかも殆どの工
程をウエーハプロセスで実施できる利点がある。しか
し、なんらかの方法で応力を緩和し信頼性を高めること
が必要とされている。
ｍ程度と長くし、これを封止樹脂で補強することによ
り、高い信頼性が得られる。しかしながら、封止樹脂を
形成するプロセスは、後工程において金型を用いて実施
する必要があり、プロセスが複雑になる。一方、再配線
型では、プロセスは比較的単純であり、しかも殆どの工
程をウエーハプロセスで実施できる利点がある。しか
し、なんらかの方法で応力を緩和し信頼性を高めること
が必要とされている。
【０００６】
【発明が解決しようとする課題】再配線型ＣＳＰの信頼
性を確保するためには、封止樹脂型ＣＳＰのように、メ
タル・ポスト５５を長くすることが有効であると考えら
れる。そのためには、絶縁層５４をできるだけ厚く形成
することが必要である。
性を確保するためには、封止樹脂型ＣＳＰのように、メ
タル・ポスト５５を長くすることが有効であると考えら
れる。そのためには、絶縁層５４をできるだけ厚く形成
することが必要である。
【０００７】そこで、絶縁層５４としてポリイミド層を
用いることが考えられる。ポリイミドは、よく知られて
いるように有機溶剤を含む液状物質であって、ホトレジ
スト材料と同様に、ポジ系とネガ系とがあり、露光・現
像によりパターニングされる。絶縁膜５４としてポリイ
ミド層を形成し、メタル・ポストを形成する部分を選択
的に露光・現像し、開口部を設ける。
用いることが考えられる。ポリイミドは、よく知られて
いるように有機溶剤を含む液状物質であって、ホトレジ
スト材料と同様に、ポジ系とネガ系とがあり、露光・現
像によりパターニングされる。絶縁膜５４としてポリイ
ミド層を形成し、メタル・ポストを形成する部分を選択
的に露光・現像し、開口部を設ける。
【０００８】しかしながら、ポジ系のポリイミドの厚さ
は５μｍ〜７μｍが限度であり、１０μｍでは露光・現
像の感度が悪く実用的ではない。ネガ系のポリイミド
は、これに比して感度は良いが、専用の現像液（ＭＮＰ
系）を用いても２０μｍ〜２５μｍが限界である。した
がって、絶縁層５４の開口部に形成されるメタル・ポス
ト５５の長さも２０μｍ〜２５μｍが限界であり、信頼
性を確保することが困難であった。
は５μｍ〜７μｍが限度であり、１０μｍでは露光・現
像の感度が悪く実用的ではない。ネガ系のポリイミド
は、これに比して感度は良いが、専用の現像液（ＭＮＰ
系）を用いても２０μｍ〜２５μｍが限界である。した
がって、絶縁層５４の開口部に形成されるメタル・ポス
ト５５の長さも２０μｍ〜２５μｍが限界であり、信頼
性を確保することが困難であった。
【０００９】
【課題を解決するための手段】本発明のチップサイズパ
ッケージ及びその製造方法は上記の課題に鑑みてなさ
れ、絶縁層を少なくとも２層のポリイミド層で形成して
いる。これにより、絶縁層を厚く形成でき、この絶縁層
の開口部に形成される柱状端子を長くできる。
ッケージ及びその製造方法は上記の課題に鑑みてなさ
れ、絶縁層を少なくとも２層のポリイミド層で形成して
いる。これにより、絶縁層を厚く形成でき、この絶縁層
の開口部に形成される柱状端子を長くできる。
【００１０】また、２層のポリイミド層は、ネガ系ポリ
イミドを用いて形成することが好ましい。これにより、
ポジ系ポリイミドに比して厚い膜厚を露光・現像するこ
とができる。
イミドを用いて形成することが好ましい。これにより、
ポジ系ポリイミドに比して厚い膜厚を露光・現像するこ
とができる。
【００１１】特に、２層目のポリイミド層（第２のポリ
イミド層）は、第１層目のポリイミド層の開口部にも充
填され、この部分の膜厚は段差のために厚くなる。ネガ
系ポリイミドを用いれば、この部分を除いて露光すれば
よいので、露光・現像上、有利となる。
イミド層）は、第１層目のポリイミド層の開口部にも充
填され、この部分の膜厚は段差のために厚くなる。ネガ
系ポリイミドを用いれば、この部分を除いて露光すれば
よいので、露光・現像上、有利となる。
【００１２】さらにまた、ポリイミド層における第２の
開口部の端は、前記第１の開口部の端よりも外側に離れ
て位置させることが好ましい。これにより、第２のポリ
イミド層に確実に硬化層が形成でき、解像不良を防止で
きる。
開口部の端は、前記第１の開口部の端よりも外側に離れ
て位置させることが好ましい。これにより、第２のポリ
イミド層に確実に硬化層が形成でき、解像不良を防止で
きる。
【００１３】
【発明の実施の形態】次に、本発明の実施形態につい
て、図１乃至図８を参照しながら説明する。
て、図１乃至図８を参照しながら説明する。
【００１４】まず、図１に示すように、Ａｌ電極パッド
２を有するＬＳＩが形成された半導体基板１（ウエー
ハ）を準備し、半導体基板１の表面をＳｉＮ膜などのパ
ッシベーション膜３で被覆する。
２を有するＬＳＩが形成された半導体基板１（ウエー
ハ）を準備し、半導体基板１の表面をＳｉＮ膜などのパ
ッシベーション膜３で被覆する。
【００１５】Ａｌ電極パッド２はＬＳＩの外部接続用の
パッドである。その表面のパッシベーション膜３をエッ
チングによって取り除き、全面にバリアメタル４を形成
する。バリアメタル４は、後に形成する配線層とＡｌ電
極パッド２との間に介在してＡｌ電極パッド２を保護す
るバリアであり、クロム（Ｃｒ）、チタン（Ｔｉ）など
をスパッタして形成する。
パッドである。その表面のパッシベーション膜３をエッ
チングによって取り除き、全面にバリアメタル４を形成
する。バリアメタル４は、後に形成する配線層とＡｌ電
極パッド２との間に介在してＡｌ電極パッド２を保護す
るバリアであり、クロム（Ｃｒ）、チタン（Ｔｉ）など
をスパッタして形成する。
【００１６】次に、Ａｌ電極パッド２に接続する配線層
６を形成する。この配線層６は機械的強度を確保するた
めに５μｍ程度に厚く形成する必要があり、メッキ法を
用いて形成するのが適当である。図２に示すように、バ
リアメタル４上であって配線層６を形成する領域を除く
領域にホトレジスト層５を形成する。
６を形成する。この配線層６は機械的強度を確保するた
めに５μｍ程度に厚く形成する必要があり、メッキ法を
用いて形成するのが適当である。図２に示すように、バ
リアメタル４上であって配線層６を形成する領域を除く
領域にホトレジスト層５を形成する。
【００１７】そして、バリアメタル４をメッキの電極と
して利用し、ホトレジスト層５で覆われていないバリア
メタル４上にＣｕのメッキ層からなる配線層６を形成す
る。この後、ホトレジスト層５を除去し、さらに、配線
層６をマスクとして用いてエッチングを行い、バリアメ
タル４の不要部分を除去する。
して利用し、ホトレジスト層５で覆われていないバリア
メタル４上にＣｕのメッキ層からなる配線層６を形成す
る。この後、ホトレジスト層５を除去し、さらに、配線
層６をマスクとして用いてエッチングを行い、バリアメ
タル４の不要部分を除去する。
【００１８】次に、図３に示すように、第１のポリイミ
ド層７を全面に塗布し、露光・現像により、配線層６上
の第１のポリイミド層７に第１の開口部８を形成する。
第１のポリイミド層７としては、感度の良いネガ系ポリ
イミドを用いるのが好ましい。その膜厚は、最大で２０
μｍ〜２５μｍである。第１の開口部８の開口径は、５
０μｍ程度がよい。
ド層７を全面に塗布し、露光・現像により、配線層６上
の第１のポリイミド層７に第１の開口部８を形成する。
第１のポリイミド層７としては、感度の良いネガ系ポリ
イミドを用いるのが好ましい。その膜厚は、最大で２０
μｍ〜２５μｍである。第１の開口部８の開口径は、５
０μｍ程度がよい。
【００１９】また、現像後は２００℃程度の温度下で第
１のポリイミド層をベーキングするとよい。これは、次
工程で形成する第２のポリイミド層とのミキシングを防
止するためである。
１のポリイミド層をベーキングするとよい。これは、次
工程で形成する第２のポリイミド層とのミキシングを防
止するためである。
【００２０】次いで、図４に示すように、第２のポリイ
ミド層９を全面に塗布する。この第２のポリイミド層９
もネガ系ポリイミドを用いるのが好ましい。その膜厚
は、第１のポリイミド層７と同様、最大で２０μｍ〜２
５μｍである。第１の開口部８は、第２のポリイミド層
９によって満たされる。
ミド層９を全面に塗布する。この第２のポリイミド層９
もネガ系ポリイミドを用いるのが好ましい。その膜厚
は、第１のポリイミド層７と同様、最大で２０μｍ〜２
５μｍである。第１の開口部８は、第２のポリイミド層
９によって満たされる。
【００２１】次に、図５に示すように、第２のポリイミ
ド層９を露光・現像することにより、第１の開口部８上
に第２開口部１０を形成する。第２開口部１０は平面的
に第１の開口部８と重なる位置に形成され、第１の開口
部８に満たされたポリイミドも除去され、配線層６の表
面は露出される。
ド層９を露光・現像することにより、第１の開口部８上
に第２開口部１０を形成する。第２開口部１０は平面的
に第１の開口部８と重なる位置に形成され、第１の開口
部８に満たされたポリイミドも除去され、配線層６の表
面は露出される。
【００２２】ここで、第２のポリイミド層としてネガ系
ポリイミドを用いると、その露光領域は、第２の開口部
１０を除く領域となる。そして現像後、露光された領域
には、露光により硬化した第２のポリイミド層９が残
り、第２の開口部１０となる領域のポリイミドは現像液
の作用を受けて除去されるのである。このように、ネガ
系ポリイミドを用いることにより、第１の開口部８（凹
部）に満たされた厚いポリイミド層をその下層まで感光
させることが不要となり、平坦部上に塗布された本来の
膜厚を有するポリイミド層を感光させればよい。これに
より、２０μｍ〜２５μｍの厚い第２のポリイミド層９
を塗布しても、第２開口部１０を形成することができ
る。
ポリイミドを用いると、その露光領域は、第２の開口部
１０を除く領域となる。そして現像後、露光された領域
には、露光により硬化した第２のポリイミド層９が残
り、第２の開口部１０となる領域のポリイミドは現像液
の作用を受けて除去されるのである。このように、ネガ
系ポリイミドを用いることにより、第１の開口部８（凹
部）に満たされた厚いポリイミド層をその下層まで感光
させることが不要となり、平坦部上に塗布された本来の
膜厚を有するポリイミド層を感光させればよい。これに
より、２０μｍ〜２５μｍの厚い第２のポリイミド層９
を塗布しても、第２開口部１０を形成することができ
る。
【００２３】また、第２の開口１０の端は、第１の開口
部８の端よりも外側に離れて位置させることが好まし
い。すなわち、図５におけるΔ（Δ＞０）が生じるよう
にホトマスクを設計する。これにより、露光により硬化
層をポリイミド全体にわたって確実に形成でき、ポリイ
ミドの解像不良を防止できる。
部８の端よりも外側に離れて位置させることが好まし
い。すなわち、図５におけるΔ（Δ＞０）が生じるよう
にホトマスクを設計する。これにより、露光により硬化
層をポリイミド全体にわたって確実に形成でき、ポリイ
ミドの解像不良を防止できる。
【００２４】次に、図６に示すように、メッキのための
シード層１１（メッキ用電極層）を全面に形成する。こ
のシード層はメッキの際の電極となるものであり、Ｃｕ
をスパッタして形成することができる。そして、シード
層１１上にホトレジスト層１２を形成する。ホトレジス
ト層１２は、第１、第２の開口部８，１０上に開口を有
するように、ホトリソグラフィ法により加工する。
シード層１１（メッキ用電極層）を全面に形成する。こ
のシード層はメッキの際の電極となるものであり、Ｃｕ
をスパッタして形成することができる。そして、シード
層１１上にホトレジスト層１２を形成する。ホトレジス
ト層１２は、第１、第２の開口部８，１０上に開口を有
するように、ホトリソグラフィ法により加工する。
【００２５】次に、図７に示すように、電解メッキによ
りＣｕから成る、柱状端子としてのメタル・ポスト１
３、バリア層１４、半田バンプ１５を順次形成する。
バリア層１４としては、Ｐｂ、Ｓｎを含む半田バンプに
対するバリア性を考慮して、Ｐｔ系の金属、例えばＡ
ｕ、Ｎｉこれらの積層膜を用いるのが良い。なお、半田
バンプ１５は、電解メッキによって形成する代わりに、
ＳＭＴ技術を用い、バリア層１４上にボール搭載しても
よい。
りＣｕから成る、柱状端子としてのメタル・ポスト１
３、バリア層１４、半田バンプ１５を順次形成する。
バリア層１４としては、Ｐｂ、Ｓｎを含む半田バンプに
対するバリア性を考慮して、Ｐｔ系の金属、例えばＡ
ｕ、Ｎｉこれらの積層膜を用いるのが良い。なお、半田
バンプ１５は、電解メッキによって形成する代わりに、
ＳＭＴ技術を用い、バリア層１４上にボール搭載しても
よい。
【００２６】最後に、図８に示すように、ホトレジスト
層１２を除去し、半田バンプ１５をマスクとして、シー
ド層１１の不要部分をエッチングにより除去する。ここ
で、半田バンプ１５をマスクとする代わりに、ホトレジ
ストから成るマスクを用いることもできる。
層１２を除去し、半田バンプ１５をマスクとして、シー
ド層１１の不要部分をエッチングにより除去する。ここ
で、半田バンプ１５をマスクとする代わりに、ホトレジ
ストから成るマスクを用いることもできる。
【００２７】そして、半導体基板１をダイシング工程に
より、スクライブラインに沿ってチップに分割し、チッ
プサイズ・パッケージとして完成する。
より、スクライブラインに沿ってチップに分割し、チッ
プサイズ・パッケージとして完成する。
【００２８】なお、上記の実施形態は、ウエーハＣＳＰ
への適用例として説明したが、本発明は、絶縁層として
のポリイミド層の塗布、露光、現像工程を２回以上繰り
返して行うことに特徴があり、その他のＣＳＰにも適用
することができる。
への適用例として説明したが、本発明は、絶縁層として
のポリイミド層の塗布、露光、現像工程を２回以上繰り
返して行うことに特徴があり、その他のＣＳＰにも適用
することができる。
【００２９】
【発明の効果】本発明によれば、チップサイズパッケー
ジの絶縁層をポリイミド層で形成する際に、これを２度
塗りすることにより、ポリイミド層を厚く形成できる。
ジの絶縁層をポリイミド層で形成する際に、これを２度
塗りすることにより、ポリイミド層を厚く形成できる。
【００３０】特に、ネガ系ポリイミドを用いることによ
り、４０μｍ〜５０μｍという厚塗りのポリイミド層を
形成できる。この結果、メタル・ポストも４０μｍ〜５
０μｍと長く形成することができ、封止樹脂を用いない
チップサイズ・パッケージにおいても、メタル・ポスト
にかかる応力が緩和され、信頼性を向上することができ
る。
り、４０μｍ〜５０μｍという厚塗りのポリイミド層を
形成できる。この結果、メタル・ポストも４０μｍ〜５
０μｍと長く形成することができ、封止樹脂を用いない
チップサイズ・パッケージにおいても、メタル・ポスト
にかかる応力が緩和され、信頼性を向上することができ
る。
【図１】本発明の実施形態に係るチップサイズパッケー
ジ及びその製造方法を示す第１の断面図である。
ジ及びその製造方法を示す第１の断面図である。
【図２】本発明の実施形態に係るチップサイズパッケー
ジ及びその製造方法を示す第２の断面図である。
ジ及びその製造方法を示す第２の断面図である。
【図３】本発明の実施形態に係るチップサイズパッケー
ジ及びその製造方法を示す第３の断面図である。
ジ及びその製造方法を示す第３の断面図である。
【図４】本発明の実施形態に係るチップサイズパッケー
ジ及びその製造方法を示す第４の断面図である。
ジ及びその製造方法を示す第４の断面図である。
【図５】本発明の実施形態に係るチップサイズパッケー
ジ及びその製造方法を示す第５の断面図である。
ジ及びその製造方法を示す第５の断面図である。
【図６】本発明の実施形態に係るチップサイズパッケー
ジ及びその製造方法を示す第６の断面図である。
ジ及びその製造方法を示す第６の断面図である。
【図７】本発明の実施形態に係るチップサイズパッケー
ジ及びその製造方法を示す第７の断面図である。
ジ及びその製造方法を示す第７の断面図である。
【図８】本発明の実施形態に係るチップサイズパッケー
ジ及びその製造方法を示す第８の断面図である。
ジ及びその製造方法を示す第８の断面図である。
【図９】従来例に係るチップサイズパッケージを示す断
面図である。
面図である。
Claims (5)
- 【請求項１】金属電極パッドに接続され、チップ表面に
延在する配線層と、この配線層を含むチップ表面を被覆
するポリイミドから成る絶縁層と、前記配線層上の絶縁
層に形成された開口部と、この開口部に形成された柱状
端子とを具備するチップサイズパッケージにおいて、前
記絶縁層は少なくとも２層のポリイミド層から成ること
を特徴とするチップサイズパッケージ。 - 【請求項２】金属電極パッドに接続され、チップ表面に
延在する配線層と、この配線層を含むチップ表面を被覆
するポリイミドから成る絶縁層と、前記配線層上の絶縁
層に形成された開口部と、この開口部に形成された柱状
端子とを具備するチップサイズパッケージの製造方法に
おいて、前記配線層を形成した後に、全面に第１のポリ
イミド層を形成する工程と、前記第１のポリイミド層を
露光・現像して前記配線層上の第１のポリイミド層に第
１の開口部を設ける工程と、前記第１の開口部を含む全
面に第２のポリイミド層を形成する工程と、前記第２の
ポリイミド層を露光・現像して前記第１の開口部上に第
２の開口部を形成する工程と、前記第１、第２の開口部
を満たすように柱状端子を形成する工程とを有するチッ
プサイズパッケージの製造方法。 - 【請求項３】前記第１、第２のポリイミド層はネガ系ポ
リイミドから成ることを特徴とする請求項２に記載のチ
ップサイズパッケージの製造方法。 - 【請求項４】前記第２の開口部の端は、前記第１の開口
部の端よりも外側に離れて位置させたことを特徴とする
請求項２に記載のチップサイズパッケージの製造方法。 - 【請求項５】金属電極パッドに接続され、チップ表面に
延在する配線層と、この配線層を含むチップ表面を被覆
するポリイミドから成る絶縁層と、前記配線層上の絶縁
層に形成された開口部と、この開口部に形成された柱状
端子とを具備するチップサイズパッケージの製造方法に
おいて、半導体基板上に前記金属電極パッドおよび前記
配線層を形成した後に、全面に第１のポリイミド層を形
成する工程と、前記第１のポリイミド層を露光・現像し
て前記配線層上の第１のポリイミド層に第１の開口部を
設ける工程と、前記第１の開口部を含む全面に第２のポ
リイミド層を形成する工程と、前記第２のポリイミド層
を露光・現像して前記第１の開口部上に第２の開口部を
形成する工程と、前記第１、第２の開口部を満たすよう
に柱状端子を形成する工程と、前記柱状端子上に半田バ
ンプを形成する工程と、前記半導体基板をチップに分割
する工程とを有するチップサイズパッケージの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35178198A JP3408172B2 (ja) | 1998-12-10 | 1998-12-10 | チップサイズパッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35178198A JP3408172B2 (ja) | 1998-12-10 | 1998-12-10 | チップサイズパッケージ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000183089A true JP2000183089A (ja) | 2000-06-30 |
| JP3408172B2 JP3408172B2 (ja) | 2003-05-19 |
Family
ID=18419570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35178198A Expired - Fee Related JP3408172B2 (ja) | 1998-12-10 | 1998-12-10 | チップサイズパッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3408172B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118199A (ja) * | 2000-10-10 | 2002-04-19 | Mitsubishi Electric Corp | 半導体装置 |
| US7285867B2 (en) | 2002-11-08 | 2007-10-23 | Casio Computer Co., Ltd. | Wiring structure on semiconductor substrate and method of fabricating the same |
| JP2008021936A (ja) * | 2006-07-14 | 2008-01-31 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7456089B2 (en) | 2004-05-12 | 2008-11-25 | Fujitsu Limited | Semiconductor device and method of manufacturing the semiconductor device |
| JP2009140979A (ja) * | 2007-12-04 | 2009-06-25 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2009212332A (ja) * | 2008-03-05 | 2009-09-17 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US7781338B2 (en) | 2007-03-05 | 2010-08-24 | Oki Semiconductor Co., Ltd. | Semiconductor device manufacturing method and semiconductor device |
| JP2010192747A (ja) * | 2009-02-19 | 2010-09-02 | Seiko Instruments Inc | 半導体装置 |
| CN103887287A (zh) * | 2012-12-21 | 2014-06-25 | 瑞萨电子株式会社 | 半导体装置和半导体装置的制造方法 |
| EP1938382B1 (en) * | 2005-08-22 | 2016-06-29 | Texas Instruments Incorporated | High current semiconductor device system having low resistance and inductance |
| JP2016195263A (ja) * | 2005-06-24 | 2016-11-17 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 線路デバイスの製造方法 |
| USRE48420E1 (en) | 2005-09-01 | 2021-02-02 | Texas Instruments Incorporated | Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices |
| KR20210053217A (ko) * | 2019-10-31 | 2021-05-11 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 범프 구조체 및 범프 구조체 제조 방법 |
-
1998
- 1998-12-10 JP JP35178198A patent/JP3408172B2/ja not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118199A (ja) * | 2000-10-10 | 2002-04-19 | Mitsubishi Electric Corp | 半導体装置 |
| US7285867B2 (en) | 2002-11-08 | 2007-10-23 | Casio Computer Co., Ltd. | Wiring structure on semiconductor substrate and method of fabricating the same |
| US7456089B2 (en) | 2004-05-12 | 2008-11-25 | Fujitsu Limited | Semiconductor device and method of manufacturing the semiconductor device |
| JP2016195263A (ja) * | 2005-06-24 | 2016-11-17 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 線路デバイスの製造方法 |
| EP1938382B1 (en) * | 2005-08-22 | 2016-06-29 | Texas Instruments Incorporated | High current semiconductor device system having low resistance and inductance |
| USRE48420E1 (en) | 2005-09-01 | 2021-02-02 | Texas Instruments Incorporated | Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices |
| JP2008021936A (ja) * | 2006-07-14 | 2008-01-31 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7781338B2 (en) | 2007-03-05 | 2010-08-24 | Oki Semiconductor Co., Ltd. | Semiconductor device manufacturing method and semiconductor device |
| JP2009140979A (ja) * | 2007-12-04 | 2009-06-25 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| US7936075B2 (en) | 2008-03-05 | 2011-05-03 | Renesas Electronics Corporation | Semiconductor device and semiconductor device manufacturing method |
| JP2009212332A (ja) * | 2008-03-05 | 2009-09-17 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP2010192747A (ja) * | 2009-02-19 | 2010-09-02 | Seiko Instruments Inc | 半導体装置 |
| TWI501364B (zh) * | 2009-02-19 | 2015-09-21 | Seiko Instr Inc | 半導體裝置 |
| JP2014123671A (ja) * | 2012-12-21 | 2014-07-03 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
| US9818815B2 (en) | 2012-12-21 | 2017-11-14 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US10157974B2 (en) | 2012-12-21 | 2018-12-18 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| CN103887287A (zh) * | 2012-12-21 | 2014-06-25 | 瑞萨电子株式会社 | 半导体装置和半导体装置的制造方法 |
| KR20210053217A (ko) * | 2019-10-31 | 2021-05-11 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 범프 구조체 및 범프 구조체 제조 방법 |
| US11456266B2 (en) | 2019-10-31 | 2022-09-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bump structure and method of manufacturing bump structure |
| KR102504444B1 (ko) * | 2019-10-31 | 2023-02-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 범프 구조체 및 범프 구조체 제조 방법 |
| US11923326B2 (en) | 2019-10-31 | 2024-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structure and method of manufacturing bump structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3408172B2 (ja) | 2003-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3416545B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| JP4131595B2 (ja) | 半導体装置の製造方法 | |
| US7312143B2 (en) | Wafer level chip scale package having a gap and method for manufacturing the same | |
| US6075290A (en) | Surface mount die: wafer level chip-scale package and process for making the same | |
| JP4698125B2 (ja) | バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ | |
| US20020164840A1 (en) | Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed | |
| KR100842976B1 (ko) | 반도체장치 | |
| JP2006060219A (ja) | 半導体素子の電極構造及びその製造方法 | |
| JP2001035965A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2002190550A (ja) | 半導体装置の製造方法 | |
| JP3408172B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| US20130256871A1 (en) | Semiconductor chip device with fragmented solder structure pads | |
| JP3389517B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| JP2000228423A (ja) | 半導体装置及びその製造方法 | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| US20100295175A1 (en) | Wafer level chip scale package | |
| JP4127943B2 (ja) | 半導体装置およびその製造方法 | |
| KR20010105769A (ko) | 웨이퍼 레벨 칩 스케일 패키지와 그 제조 방법 | |
| JP2001077231A (ja) | 半導体装置、半導体ウエハ及び半導体装置の製造方法 | |
| JP4462664B2 (ja) | チップサイズパッケージ型の半導体装置 | |
| JP2000164617A (ja) | チップサイズパッケージおよびその製造方法 | |
| KR101009158B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
| JP2001168126A (ja) | 半導体装置とその製造方法 | |
| US7498676B2 (en) | Semiconductor device | |
| JP2001144228A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |