JP2001144228A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP2001144228A JP2001144228A JP32286099A JP32286099A JP2001144228A JP 2001144228 A JP2001144228 A JP 2001144228A JP 32286099 A JP32286099 A JP 32286099A JP 32286099 A JP32286099 A JP 32286099A JP 2001144228 A JP2001144228 A JP 2001144228A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- metal post
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 チップサイズパッケージの信頼性を向上させ
る。 【解決手段】 Ａｌ電極１と接続され、チップ表面に延
在するＣｕから成る配線層７と、当該配線層７上に位置
するように感光性のブロック共重合ポリイミド層Ｐを介
して形成されたメタルポスト８と、当該メタルポスト８
上にＰｄ９，Ｎｉ１０，Ａｕ１１を介して形成された半
田ボール１２とを具備する。
る。 【解決手段】 Ａｌ電極１と接続され、チップ表面に延
在するＣｕから成る配線層７と、当該配線層７上に位置
するように感光性のブロック共重合ポリイミド層Ｐを介
して形成されたメタルポスト８と、当該メタルポスト８
上にＰｄ９，Ｎｉ１０，Ａｕ１１を介して形成された半
田ボール１２とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関し、特にチップサイズパッケージ（Chip S
ize Package、以下ＣＳＰと称す。）と呼ばれる、チッ
プサイズと同等か、わずかに大きいパッケージの総称で
あり、高密度実装を目的としたパッケージ技術に関する
ものである。
製造方法に関し、特にチップサイズパッケージ（Chip S
ize Package、以下ＣＳＰと称す。）と呼ばれる、チッ
プサイズと同等か、わずかに大きいパッケージの総称で
あり、高密度実装を目的としたパッケージ技術に関する
ものである。
【０００２】
【従来の技術】従来、この分野では、一般にＢＧＡ（Ba
ll Grid Array）と呼ばれ、面状に配列された複数のハ
ンダボールを持つ構造、ファインピッチＢＧＡと呼ば
れ、ＢＧＡのボールピッチをさらに狭ピッチにして外形
がチップサイズに近くなった構造等が知られている。
ll Grid Array）と呼ばれ、面状に配列された複数のハ
ンダボールを持つ構造、ファインピッチＢＧＡと呼ば
れ、ＢＧＡのボールピッチをさらに狭ピッチにして外形
がチップサイズに近くなった構造等が知られている。
【０００３】また、最近では、「日経マイクロデバイ
ス」１９９８年８月号 ４４頁〜７１頁に記載されたウ
エハＣＳＰがある。このウエハＣＳＰは、基本的には、
チップのダイシング前に配線やアレイ状のパッドをウエ
ハプロセス（前工程）で作り込むＣＳＰである。この技
術によって、ウエハプロセスとパッケージ・プロセス
（後工程）が一体化され、パッケージ・コストが大幅に
低減できるようになることが期待されている。
ス」１９９８年８月号 ４４頁〜７１頁に記載されたウ
エハＣＳＰがある。このウエハＣＳＰは、基本的には、
チップのダイシング前に配線やアレイ状のパッドをウエ
ハプロセス（前工程）で作り込むＣＳＰである。この技
術によって、ウエハプロセスとパッケージ・プロセス
（後工程）が一体化され、パッケージ・コストが大幅に
低減できるようになることが期待されている。
【０００４】ウエハＣＳＰの種類には、樹脂封止型と再
配線型がある。樹脂封止型は、従来のパッケージと同様
に表面を封止樹脂で覆った構造であり、チップ表面の配
線層上にメタルポストを形成し、その周囲を封止樹脂で
固める構造である。
配線型がある。樹脂封止型は、従来のパッケージと同様
に表面を封止樹脂で覆った構造であり、チップ表面の配
線層上にメタルポストを形成し、その周囲を封止樹脂で
固める構造である。
【０００５】一般にパッケージをプリント基板に搭載す
ると、プリント基板との熱膨張差によって発生した応力
がメタルポストに集中すると言われているが、樹脂封止
型では、メタルポストが長くなるため、応力が分散され
ると考えられている。
ると、プリント基板との熱膨張差によって発生した応力
がメタルポストに集中すると言われているが、樹脂封止
型では、メタルポストが長くなるため、応力が分散され
ると考えられている。
【０００６】一方、再配線型は、図１２に示すように、
封止樹脂を使わず、再配線を形成した構造である。つま
りチップ５１の表面にＡｌ電極５２、配線層５３、絶縁
層５４が積層され、配線層５３上にはメタルポスト５５
が形成され、その上に半田ボール５６が形成されてい
る。配線層５３は、半田ボール５６をチップ上に所定の
アレイ状に配置するための再配線として用いられる。
封止樹脂を使わず、再配線を形成した構造である。つま
りチップ５１の表面にＡｌ電極５２、配線層５３、絶縁
層５４が積層され、配線層５３上にはメタルポスト５５
が形成され、その上に半田ボール５６が形成されてい
る。配線層５３は、半田ボール５６をチップ上に所定の
アレイ状に配置するための再配線として用いられる。
【０００７】樹脂封止型は、メタルポストを１００μｍ
程度と長くし、これを封止樹脂で補強することにより、
高い信頼性が得られる。しかしながら、封止樹脂を形成
するプロセスは、後工程において金型を用いて実施する
必要があり、プロセスが複雑になる。
程度と長くし、これを封止樹脂で補強することにより、
高い信頼性が得られる。しかしながら、封止樹脂を形成
するプロセスは、後工程において金型を用いて実施する
必要があり、プロセスが複雑になる。
【０００８】一方、再配線型では、プロセスは比較的単
純であり、しかも殆どの工程をウエハプロセスで実施で
きる利点がある。しかし、なんらかの方法で応力を緩和
し信頼性を高めることが必要とされている。
純であり、しかも殆どの工程をウエハプロセスで実施で
きる利点がある。しかし、なんらかの方法で応力を緩和
し信頼性を高めることが必要とされている。
【０００９】また図１３は、図１２の配線層５３を省略
したものであり、Ａｌ電極５２が露出した開口部を形成
し、この開口部には、メタルポスト５５とアルミ電極５
２との間にバリアメタル５８を少なくとも一層形成し、
このメタルポスト５５の上に半田ボール５６が形成され
ている。
したものであり、Ａｌ電極５２が露出した開口部を形成
し、この開口部には、メタルポスト５５とアルミ電極５
２との間にバリアメタル５８を少なくとも一層形成し、
このメタルポスト５５の上に半田ボール５６が形成され
ている。
【００１０】
【発明が解決しようとする課題】ここで、上記したよう
にメタルポスト５５を形成した後に、その周囲を例え
ば、エポキシ樹脂等で封止する構造のものでは、樹脂ス
トレスの影響によりウエハに反りが発生することがあっ
た。
にメタルポスト５５を形成した後に、その周囲を例え
ば、エポキシ樹脂等で封止する構造のものでは、樹脂ス
トレスの影響によりウエハに反りが発生することがあっ
た。
【００１１】そして、このような反りが出たウエハを製
造ライン内で搬送させる場合には、搬送エラーが発生す
ることがあった。このことは、ウエハの大口径化が進み
ことで、より顕著になる。
造ライン内で搬送させる場合には、搬送エラーが発生す
ることがあった。このことは、ウエハの大口径化が進み
ことで、より顕著になる。
【００１２】また、信頼性向上を図るためにメタルポス
トをより高くしたくても、この反りの問題が支障となっ
ていた。
トをより高くしたくても、この反りの問題が支障となっ
ていた。
【００１３】
【課題を解決するための手段】そこで、上記課題に鑑み
本発明の半導体装置は、図８に示すようにＡｌ電極１と
接続され、チップ表面に延在するＣｕから成る配線層７
と、当該配線層７上に位置するように感光性のブロック
共重合ポリイミド層Ｐを介して形成されたメタルポスト
８と、当該メタルポスト８上にＰｄ９，Ｎｉ１０，Ａｕ
１１を介して形成された半田ボール１２とを具備するこ
とを特徴とする。
本発明の半導体装置は、図８に示すようにＡｌ電極１と
接続され、チップ表面に延在するＣｕから成る配線層７
と、当該配線層７上に位置するように感光性のブロック
共重合ポリイミド層Ｐを介して形成されたメタルポスト
８と、当該メタルポスト８上にＰｄ９，Ｎｉ１０，Ａｕ
１１を介して形成された半田ボール１２とを具備するこ
とを特徴とする。
【００１４】また、その製造方法は、図４に示すように
Ａｌ電極１と接続され、チップ表面に延在するＣｕから
成る配線層７を形成し、図５に示すようにホトレジスト
層ＰＲ２を介して前記配線層７上にＣｕから成るメタル
ポスト８を形成する。次に、図７に示すように前記メタ
ルポスト８を被覆するように感光性のブロック共重合ポ
リイミド層Ｐを形成し、図８に示すように前記ポリイミ
ド層Ｐから露出させたメタルポスト８上にＰｄ９，Ｎｉ
１０，Ａｕ１１を介して半田ボール１２を形成する工程
とを具備することを特徴とする。
Ａｌ電極１と接続され、チップ表面に延在するＣｕから
成る配線層７を形成し、図５に示すようにホトレジスト
層ＰＲ２を介して前記配線層７上にＣｕから成るメタル
ポスト８を形成する。次に、図７に示すように前記メタ
ルポスト８を被覆するように感光性のブロック共重合ポ
リイミド層Ｐを形成し、図８に示すように前記ポリイミ
ド層Ｐから露出させたメタルポスト８上にＰｄ９，Ｎｉ
１０，Ａｕ１１を介して半田ボール１２を形成する工程
とを具備することを特徴とする。
【００１５】また、他の製造方法は、図４に示すように
Ａｌ電極１と接続され、チップ表面に延在するＣｕから
成る配線層７を形成し、図９に示すように前記配線層７
を被覆するように感光性のブロック共重合ポリイミド層
Ｐを形成した後に、当該配線層７上に位置するようにブ
ロック共重合ポリイミド層Ｐに開口部ｋを形成する。続
いて、図１０に示すように前記開口部ｋを介して前記配
線層７上にメタルポスト８を形成し、図１１に示すよう
にメタルポスト８上にＰｄ９，Ｎｉ１０，Ａｕ１１を形
成した後に、その上に半田ボール１２を形成する工程と
を具備することを特徴とする。
Ａｌ電極１と接続され、チップ表面に延在するＣｕから
成る配線層７を形成し、図９に示すように前記配線層７
を被覆するように感光性のブロック共重合ポリイミド層
Ｐを形成した後に、当該配線層７上に位置するようにブ
ロック共重合ポリイミド層Ｐに開口部ｋを形成する。続
いて、図１０に示すように前記開口部ｋを介して前記配
線層７上にメタルポスト８を形成し、図１１に示すよう
にメタルポスト８上にＰｄ９，Ｎｉ１０，Ａｕ１１を形
成した後に、その上に半田ボール１２を形成する工程と
を具備することを特徴とする。
【００１６】
【発明の実施の形態】以下、本発明の一実施形態に係る
半導体装置とその製造方法について説明する。
半導体装置とその製造方法について説明する。
【００１７】図８に於いて、図番１は、通常のワイヤボ
ンディングタイプのＩＣチップに於いて、最上層のメタ
ル（ボンディングパッドとしても機能する部分）の部分
であり、このＡｌ電極１のコンタクトホールＣが形成さ
れる層間絶縁膜を図番２で示す。
ンディングタイプのＩＣチップに於いて、最上層のメタ
ル（ボンディングパッドとしても機能する部分）の部分
であり、このＡｌ電極１のコンタクトホールＣが形成さ
れる層間絶縁膜を図番２で示す。
【００１８】また、このコンタクトホールＣの下層に
は、メタルが複数層で形成され、例えばトランジスタ
（ＭＯＳ型のトランジスタまたはＢＩＰ型のトランジス
タ）、拡散領域、ポリＳｉゲートまたはポリＳｉ等とコ
ンタクトしている。
は、メタルが複数層で形成され、例えばトランジスタ
（ＭＯＳ型のトランジスタまたはＢＩＰ型のトランジス
タ）、拡散領域、ポリＳｉゲートまたはポリＳｉ等とコ
ンタクトしている。
【００１９】ここで、本実施形態は、ＭＯＳ型で説明し
ているが、ＢＩＰでも実施できることは言うまでもな
い。
ているが、ＢＩＰでも実施できることは言うまでもな
い。
【００２０】また本構造は、一般には一層メタル、２層
メタル…と呼ばれるＩＣである。
メタル…と呼ばれるＩＣである。
【００２１】更には、パッシベーション膜を図番３で示
す。ここでパッシベーション膜３は、Ｓｉ窒化膜、エポ
キシ樹脂またはポリイミド層等でなり、更にこの上に
は、絶縁樹脂層ｒが被覆されている。この絶縁樹脂層ｒ
は、後述するようにフラット性を実現し、半田ボールの
高さを一定にしている。
す。ここでパッシベーション膜３は、Ｓｉ窒化膜、エポ
キシ樹脂またはポリイミド層等でなり、更にこの上に
は、絶縁樹脂層ｒが被覆されている。この絶縁樹脂層ｒ
は、後述するようにフラット性を実現し、半田ボールの
高さを一定にしている。
【００２２】また、Ａｌ電極１上には、キャップメタル
として窒化Ｔｉ膜（ＴｉＮ）５が形成されている。
として窒化Ｔｉ膜（ＴｉＮ）５が形成されている。
【００２３】パッシベーション膜３と絶縁樹脂層ｒは、
窒化Ｔｉ膜（ＴｉＮ）５を露出する開口部Ｋが形成さ
れ、ここには、配線層のメッキ電極（シード層）として
Ｃｕの薄膜層６が形成される。そしてこの上には、Ｃｕ
メッキにより形成される配線層７が形成される。
窒化Ｔｉ膜（ＴｉＮ）５を露出する開口部Ｋが形成さ
れ、ここには、配線層のメッキ電極（シード層）として
Ｃｕの薄膜層６が形成される。そしてこの上には、Ｃｕ
メッキにより形成される配線層７が形成される。
【００２４】そして、配線層７を含むチップ全面には、
感光性のポリイミド層Ｐが形成されている。
感光性のポリイミド層Ｐが形成されている。
【００２５】本実施形態では、感光性のポリイミド層Ｐ
として塗布される以前に既にイミド化された、いわゆる
ブロック共重合ポリイミド層（株式会社ピーアイ技術研
究所製：商品名キューピロン）を採用している（特開平
４−３０６２３２号等参照）。
として塗布される以前に既にイミド化された、いわゆる
ブロック共重合ポリイミド層（株式会社ピーアイ技術研
究所製：商品名キューピロン）を採用している（特開平
４−３０６２３２号等参照）。
【００２６】このブロック共重合ポリイミド層は、上記
配線層７上にスピンコートする際、既にイミド化された
ポリイミド溶液であるため、Ｃｕとの反応が起き難い材
質であり、従ってその界面を悪化させるおそれが抑止で
きる。即ち、従来用いられていたポリアミック酸溶液の
ようにおよそ２５０以上の加熱イミド化処理を行う必要
がなくなり、この処理時に起きていたＣｕとの反応を回
避できる。
配線層７上にスピンコートする際、既にイミド化された
ポリイミド溶液であるため、Ｃｕとの反応が起き難い材
質であり、従ってその界面を悪化させるおそれが抑止で
きる。即ち、従来用いられていたポリアミック酸溶液の
ようにおよそ２５０以上の加熱イミド化処理を行う必要
がなくなり、この処理時に起きていたＣｕとの反応を回
避できる。
【００２７】そして、このポリイミド層Ｐの表面に露出
したメタルポスト８の頭部には、Ｐｄ９、Ｎｉ１０及び
Ａｕ１１がメッキ形成されている。
したメタルポスト８の頭部には、Ｐｄ９、Ｎｉ１０及び
Ａｕ１１がメッキ形成されている。
【００２８】Ｃｕから成るメタルポスト８の上に直接半
田ボールが形成されると、酸化されたＣｕが原因で半田
ボールとの接続強度が劣化する。また酸化防止のために
Ａｕを直接形成すると、Ａｕが拡散されるため、間にＮ
ｉが挿入されている。ＰｄはＮｉを選択成長させるため
に用いられ、ＮｉはＣｕの酸化防止をし、またＡｕはＮ
ｉの酸化防止をしている。
田ボールが形成されると、酸化されたＣｕが原因で半田
ボールとの接続強度が劣化する。また酸化防止のために
Ａｕを直接形成すると、Ａｕが拡散されるため、間にＮ
ｉが挿入されている。ＰｄはＮｉを選択成長させるため
に用いられ、ＮｉはＣｕの酸化防止をし、またＡｕはＮ
ｉの酸化防止をしている。
【００２９】従って半田ボールの劣化および強度の劣化
は抑制される。
は抑制される。
【００３０】ここでＰｄ９、Ｎｉ１０、Ａｕ１１は、電
解メッキで形成されるが無電解メッキでも良い。
解メッキで形成されるが無電解メッキでも良い。
【００３１】最後に、メタルポスト８の頭部に、前記Ｐ
ｄ９、Ｎｉ１０、Ａｕ１１を介して半田ボール１２が形
成される。
ｄ９、Ｎｉ１０、Ａｕ１１を介して半田ボール１２が形
成される。
【００３２】続いて、図８に示す構造の製造方法につい
て説明する。
て説明する。
【００３３】先ず、Ａｌ電極１を有するＬＳＩが形成さ
れた半導体基板（ウエハ）を準備する。ここでは、前述
したように１層メタル、２層メタル・・のＩＣで、例え
ばトランジスタのソース電極、ドレイン電極が１層目の
メタルとして形成され、ドレイン電極とコンタクトした
Ａｌ電極１が２層目のメタルとして形成されている。
れた半導体基板（ウエハ）を準備する。ここでは、前述
したように１層メタル、２層メタル・・のＩＣで、例え
ばトランジスタのソース電極、ドレイン電極が１層目の
メタルとして形成され、ドレイン電極とコンタクトした
Ａｌ電極１が２層目のメタルとして形成されている。
【００３４】ここでは、ドレイン電極が露出する層間絶
縁膜２のコンタクト孔Ｃを形成した後、ウエハ全面にＡ
ｌを主材料とする電極材料、窒化Ｔｉ膜５を形成し、ホ
トレジスト層をマスクとして、Ａｌ電極１と窒化Ｔｉ膜
５を所定の形状にドライエッチングしている。
縁膜２のコンタクト孔Ｃを形成した後、ウエハ全面にＡ
ｌを主材料とする電極材料、窒化Ｔｉ膜５を形成し、ホ
トレジスト層をマスクとして、Ａｌ電極１と窒化Ｔｉ膜
５を所定の形状にドライエッチングしている。
【００３５】ここでは、パッシベーション膜３を形成
し、この後開口したコンタクト孔Ｃにバリアメタルを形
成するのと違い、バリアメタルとしての窒化Ｔｉ膜も含
めてホトレジスト層で一度に形成でき、工程数の簡略が
可能となる。
し、この後開口したコンタクト孔Ｃにバリアメタルを形
成するのと違い、バリアメタルとしての窒化Ｔｉ膜も含
めてホトレジスト層で一度に形成でき、工程数の簡略が
可能となる。
【００３６】また窒化Ｔｉ膜５は、後に形成するＣｕの
薄膜層６のバリアメタルとして機能している。しかも窒
化Ｔｉ膜は、反射防止膜として有効であることにも着目
している。つまりパターニングの際に使用されるレジス
トのハレーション防止としても有効である。ハレーショ
ン防止として最低１２００Å〜１３００Å程度必要であ
り、またこれにバリアメタルの機能を兼ね備えるために
は、２０００Å〜３０００Å程度が好ましい。これ以上
厚く形成されると、今度は窒化Ｔｉ膜が原因で、ストレ
スが発生する。
薄膜層６のバリアメタルとして機能している。しかも窒
化Ｔｉ膜は、反射防止膜として有効であることにも着目
している。つまりパターニングの際に使用されるレジス
トのハレーション防止としても有効である。ハレーショ
ン防止として最低１２００Å〜１３００Å程度必要であ
り、またこれにバリアメタルの機能を兼ね備えるために
は、２０００Å〜３０００Å程度が好ましい。これ以上
厚く形成されると、今度は窒化Ｔｉ膜が原因で、ストレ
スが発生する。
【００３７】また、Ａｌ電極１と窒化Ｔｉ膜５がパター
ニングされた後、全面にパッシベーション膜３が被覆さ
れる。パッシベーション膜として、ここではＳｉ3Ｎ4膜
が採用されているが、ポリイミド層等も可能である（以
上図１参照）。
ニングされた後、全面にパッシベーション膜３が被覆さ
れる。パッシベーション膜として、ここではＳｉ3Ｎ4膜
が採用されているが、ポリイミド層等も可能である（以
上図１参照）。
【００３８】続いて、パッシベーション膜３の表面に絶
縁樹脂層ｒが被覆される。この絶縁樹脂層は、ここで
は、ポジ型の感光性ポリイミド膜が採用され、約３〜５
μｍ程度が被覆されている。そして開口部Ｋが形成され
る。
縁樹脂層ｒが被覆される。この絶縁樹脂層は、ここで
は、ポジ型の感光性ポリイミド膜が採用され、約３〜５
μｍ程度が被覆されている。そして開口部Ｋが形成され
る。
【００３９】この感光性ポリイミド膜を採用すること
で、図２の開口部Ｋのパターニングにおいて、別途ホト
レジスト層を形成して開口部Ｋを形成する必要が無くな
り、メタルマスクの採用により工程の簡略化が実現でき
る。もちろんホトレジスト層でも可能である。しかもこ
のポリイミド膜は、平坦化の目的でも採用されている。
つまり半田ボール１２の高さが全ての領域において均一
であるためには、メタルポスト８の高さが全てにおいて
均一である必要があり、配線層７もフラットに精度良く
形成される必要がある。そのためにポリイミド層を塗布
し、ある粘度を有した流動性を有する樹脂である故、そ
の表面をフラットにできる。
で、図２の開口部Ｋのパターニングにおいて、別途ホト
レジスト層を形成して開口部Ｋを形成する必要が無くな
り、メタルマスクの採用により工程の簡略化が実現でき
る。もちろんホトレジスト層でも可能である。しかもこ
のポリイミド膜は、平坦化の目的でも採用されている。
つまり半田ボール１２の高さが全ての領域において均一
であるためには、メタルポスト８の高さが全てにおいて
均一である必要があり、配線層７もフラットに精度良く
形成される必要がある。そのためにポリイミド層を塗布
し、ある粘度を有した流動性を有する樹脂である故、そ
の表面をフラットにできる。
【００４０】ここでＡｌ電極１はＬＳＩの外部接続用の
パッドも兼ね、半田ボール（半田バンプ）から成るチッ
プサイズパッケージとして形成しない時は、ワイヤボン
ディングパッドとして機能する部分である（以上図２参
照）。
パッドも兼ね、半田ボール（半田バンプ）から成るチッ
プサイズパッケージとして形成しない時は、ワイヤボン
ディングパッドとして機能する部分である（以上図２参
照）。
【００４１】続いて全面にＣｕの薄膜層６を形成する。
このＣｕの薄膜層６は、後に配線層７のメッキ電極とな
り、例えばスパッタリングにより約１０００〜２０００
Å程度の膜厚で形成される。
このＣｕの薄膜層６は、後に配線層７のメッキ電極とな
り、例えばスパッタリングにより約１０００〜２０００
Å程度の膜厚で形成される。
【００４２】続いて、全面に例えばホトレジスト層ＰＲ
１を塗布し、配線層７に対応するホトレジスト層ＰＲ１
を取り除く（以上図３参照）。
１を塗布し、配線層７に対応するホトレジスト層ＰＲ１
を取り除く（以上図３参照）。
【００４３】続いて、このホトレジスト層ＰＲ１の開口
部に露出するＣｕの薄膜層６をメッキ電極とし、配線層
７を形成する。この配線層７は機械的強度を確保するた
めに２〜５μｍ程度に厚く形成する必要がある。ここで
は、メッキ法を用いて形成したが、蒸着やスパッタリン
グ等で形成しても良い。
部に露出するＣｕの薄膜層６をメッキ電極とし、配線層
７を形成する。この配線層７は機械的強度を確保するた
めに２〜５μｍ程度に厚く形成する必要がある。ここで
は、メッキ法を用いて形成したが、蒸着やスパッタリン
グ等で形成しても良い。
【００４４】この後、ホトレジスト層ＰＲ１を除去する
（以上図４参照）。
（以上図４参照）。
【００４５】続いて、配線層７上のメタルポスト８が形
成される領域を露出したホトレジスト層ＰＲ２が形成さ
れ、この露出部に電解メッキでＣｕのメタルポスト８が
形成される。これもＣｕの薄膜層６がメッキ電極として
活用される（以上図５参照）。
成される領域を露出したホトレジスト層ＰＲ２が形成さ
れ、この露出部に電解メッキでＣｕのメタルポスト８が
形成される。これもＣｕの薄膜層６がメッキ電極として
活用される（以上図５参照）。
【００４６】続いて、前記ホトレジスト層ＰＲ２を除去
する（以上図６参照）。
する（以上図６参照）。
【００４７】そして、感光性のポリイミド層Ｐを全面に
塗布する。本発明の特徴は、当該ポリイミド層Ｐの形成
にあり、ポリイミド層Ｐとしてスピンコートした際に、
既にイミド化された、いわゆるブロック共重合ポリイミ
ド層を形成している。先ず、ウエハ全面にポジ型感光性
ポリイミドをスピンコートして、厚さ５０〜１００μｍ
程度に形成する。その後、このポリイミド層Ｐは、熱硬
化反応により重合されて共重合ポリイミド層となる。キ
ュア温度は、２００℃以下で良い。
塗布する。本発明の特徴は、当該ポリイミド層Ｐの形成
にあり、ポリイミド層Ｐとしてスピンコートした際に、
既にイミド化された、いわゆるブロック共重合ポリイミ
ド層を形成している。先ず、ウエハ全面にポジ型感光性
ポリイミドをスピンコートして、厚さ５０〜１００μｍ
程度に形成する。その後、このポリイミド層Ｐは、熱硬
化反応により重合されて共重合ポリイミド層となる。キ
ュア温度は、２００℃以下で良い。
【００４８】このブロック共重合ポリイミド層は、従来
のポリイミド層のようにスピンコートした後の高温（２
５０℃以上）熱処理（脱水）によるイミド化が不要であ
るため、配線層７上にスピンコートした状態で、低温
（２００℃以下）での熱処理を加えるだけで、硬化す
る。そのため、Ｃｕとの反応が起き難くく、その界面を
悪化させるおそれが小さい。
のポリイミド層のようにスピンコートした後の高温（２
５０℃以上）熱処理（脱水）によるイミド化が不要であ
るため、配線層７上にスピンコートした状態で、低温
（２００℃以下）での熱処理を加えるだけで、硬化す
る。そのため、Ｃｕとの反応が起き難くく、その界面を
悪化させるおそれが小さい。
【００４９】また、ブロック共重合ポリイミド層は、従
来のポリイミド層に比して１回のスピンコートによる成
膜量を厚くすることができるため、作業工程数の削減化
が図れる。
来のポリイミド層に比して１回のスピンコートによる成
膜量を厚くすることができるため、作業工程数の削減化
が図れる。
【００５０】更に言えば、従来のポリイミド層を用いた
場合には、Ｃｕとの反応を防止するために配線層の表面
に例えばＳｉ3Ｎ4膜等のバリア膜を被覆しておく必要が
あったが、上記ブロック共重合ポリイミド層ではそのよ
うなバリア膜は必要なくなり、作業工程数の削減化が図
れる。
場合には、Ｃｕとの反応を防止するために配線層の表面
に例えばＳｉ3Ｎ4膜等のバリア膜を被覆しておく必要が
あったが、上記ブロック共重合ポリイミド層ではそのよ
うなバリア膜は必要なくなり、作業工程数の削減化が図
れる。
【００５１】更に、前記ブロック共重合ポリイミド層Ｐ
は、感光基を入れることにより感光性ポリイミドとなる
ため、露光で簡単にメタルポスト８の頭部を露出させる
ことができ、その後、メタルポスト８上にＰｄ９を約１
０００Å、Ｎｉ１０を約１０００Å、Ａｕ１１を約５０
００Å程度それぞれ電解メッキにより形成する。
は、感光基を入れることにより感光性ポリイミドとなる
ため、露光で簡単にメタルポスト８の頭部を露出させる
ことができ、その後、メタルポスト８上にＰｄ９を約１
０００Å、Ｎｉ１０を約１０００Å、Ａｕ１１を約５０
００Å程度それぞれ電解メッキにより形成する。
【００５２】Ｃｕ８、Ｐｄ９、Ｎｉ１０、Ａｕ１１が連
続されて形成されるため、長時間放置されないため、Ｃ
ｕの酸化防止、Ｎｉの酸化防止が実現できる。ここでＡ
ｕの代わりにＰｔ，Ｐｄが用いられても良い（以上図７
参照）。
続されて形成されるため、長時間放置されないため、Ｃ
ｕの酸化防止、Ｎｉの酸化防止が実現できる。ここでＡ
ｕの代わりにＰｔ，Ｐｄが用いられても良い（以上図７
参照）。
【００５３】最後に、用意した半田ボール１２を位置合
わせして搭載し、リフローする（以上図８参照）。そし
て、半導体基板をダイシング工程により、スクライブラ
インに沿ってチップに分割し、チップサイズ・パッケー
ジとして完成する。
わせして搭載し、リフローする（以上図８参照）。そし
て、半導体基板をダイシング工程により、スクライブラ
インに沿ってチップに分割し、チップサイズ・パッケー
ジとして完成する。
【００５４】また、他の製造方法について説明すると、
先ず、図４に示すようにＡｌ電極１と接続され、チップ
表面に延在するＣｕから成る配線層７を形成した後に、
図９に示すように前記配線層７を被覆するように感光性
のブロック共重合ポリイミド層Ｐを形成した後に、当該
ポリイミド層Ｐを露光・現像することで配線層７上に位
置するようにポリイミド層Ｐに開口部ｋを形成する。
先ず、図４に示すようにＡｌ電極１と接続され、チップ
表面に延在するＣｕから成る配線層７を形成した後に、
図９に示すように前記配線層７を被覆するように感光性
のブロック共重合ポリイミド層Ｐを形成した後に、当該
ポリイミド層Ｐを露光・現像することで配線層７上に位
置するようにポリイミド層Ｐに開口部ｋを形成する。
【００５５】続いて、図１０に示すように前記開口部ｋ
を介して前記配線層７上にメタルポスト８を形成し、図
１１に示すように前記メタルポスト８上にＰｄ９，Ｎｉ
１０，Ａｕ１１を形成した後に、その上に図８に示すよ
うに半田ボール１２を形成するものである。このように
ブロック共重合ポリイミド層を採用することで、一実施
形態で用いたメタルポスト形成用のホトレジスト膜ＰＲ
２に代えて、直にポリイミド層Ｐを用いてメタルポスト
８を形成することができるため、製造工程数の削減化が
図れる。
を介して前記配線層７上にメタルポスト８を形成し、図
１１に示すように前記メタルポスト８上にＰｄ９，Ｎｉ
１０，Ａｕ１１を形成した後に、その上に図８に示すよ
うに半田ボール１２を形成するものである。このように
ブロック共重合ポリイミド層を採用することで、一実施
形態で用いたメタルポスト形成用のホトレジスト膜ＰＲ
２に代えて、直にポリイミド層Ｐを用いてメタルポスト
８を形成することができるため、製造工程数の削減化が
図れる。
【００５６】
【発明の効果】本発明によれば、ブロック共重合ポリイ
ミド層は、従来のポリイミド層のようにスピンコートし
た後の高温熱処理（脱水）によるイミド化が不要である
ため、Ｃｕとの反応が起き難くく、その界面を悪化させ
るおそれが小さく、従来のポリイミド層では扱えなかっ
たプロセスへの適用が可能となり、作業性が向上する。
ミド層は、従来のポリイミド層のようにスピンコートし
た後の高温熱処理（脱水）によるイミド化が不要である
ため、Ｃｕとの反応が起き難くく、その界面を悪化させ
るおそれが小さく、従来のポリイミド層では扱えなかっ
たプロセスへの適用が可能となり、作業性が向上する。
【００５７】また、従来用いられていたエポキシ樹脂層
にみられる樹脂ストレス等による影響が小さく、ウエハ
の反りが発生し難いという効果もある。
にみられる樹脂ストレス等による影響が小さく、ウエハ
の反りが発生し難いという効果もある。
【図１】本発明の一実施形態に係る半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図２】本発明の一実施形態に係る半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図３】本発明の一実施形態に係る半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図４】本発明の一実施形態に係る半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図５】本発明の一実施形態に係る半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図６】本発明の一実施形態に係る半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図７】本発明の一実施形態に係る半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図８】本発明の一実施形態に係る半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図９】本発明の他の実施形態に係る半導体装置の製造
方法を示す断面図である。
方法を示す断面図である。
【図１０】本発明の他の実施形態に係る半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図１１】本発明の他の実施形態に係る半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図１２】従来のチップサイズパッケージを示す断面図
である。
である。
【図１３】従来のチップサイズパッケージを示す断面図
である。
である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高井 信行 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 4M109 AA02 CA05 DB17 EC20 ED03 ED05 5F033 HH07 HH11 HH13 JJ11 KK08 KK33 MM05 MM13 NN19 PP15 PP19 PP27 PP28 QQ08 QQ11 QQ73 QQ75 RR06 RR21 RR22 RR27 SS22 TT04 VV07 XX19
Claims (5)
- 【請求項１】 電極パッドと接続され、チップ表面に延
在する配線層と、前記配線層上の所望領域に形成される
メタルポストと、前記配線層及びメタルポストを被覆す
るポリイミド層とを有する半導体装置において、 前記ポリイミド層がブロック共重合ポリイミド層である
ことを特徴とする半導体装置。 - 【請求項２】 前記ブロック共重合ポリイミド層は感光
性を有し、当該感光性のブロック共重合ポリイミド層か
ら露出したメタルポスト上に半田ボールが形成されたこ
とを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 電極パッドと接続され、チップ表面に延
在する配線層を形成する工程と、 前記配線層を被覆するように開口部を有するホトレジス
ト層を形成し、当該ホトレジスト層を介して前記配線層
上にメタルポストを形成する工程と、 前記配線層及びメタルポストを被覆するようにブロック
共重合ポリイミド層を形成した後に当該ポリイミド層か
ら露出したメタルポスト上に半田ボールを形成する工程
とを具備することを特徴とする半導体装置の製造方法。 - 【請求項４】 電極パッドと接続され、チップ表面に延
在する配線層を形成する工程と、 前記配線層を被覆するようにブロック共重合ポリイミド
層を形成した後に当該配線層上の前記ポリイミド層に開
口部を形成する工程と、 前記開口部を介して前記配線層上にメタルポストを形成
する工程と、 前記メタルポスト上に半田ボールを形成する工程とを具
備することを特徴とする半導体装置の製造方法。 - 【請求項５】 前記ブロック共重合ポリイミド層は感光
性を有し、前記メタルポスト上の当該感光性のブロック
共重合ポリイミドを露光・現像処理することで露出させ
た当該メタルポスト上に半田ボールを形成することを特
徴とする請求項３あるいは請求項４に記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32286099A JP2001144228A (ja) | 1999-11-12 | 1999-11-12 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32286099A JP2001144228A (ja) | 1999-11-12 | 1999-11-12 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144228A true JP2001144228A (ja) | 2001-05-25 |
Family
ID=18148426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32286099A Pending JP2001144228A (ja) | 1999-11-12 | 1999-11-12 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001144228A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006302933A (ja) * | 2005-04-15 | 2006-11-02 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR100933201B1 (ko) * | 2005-10-07 | 2009-12-22 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체장치 및 그 제조방법 |
| JP2011077398A (ja) * | 2009-09-30 | 2011-04-14 | Toshiba Corp | 半導体装置の製造方法 |
| US8097941B2 (en) | 2006-11-08 | 2012-01-17 | Casio Computer Co., Ltd. | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof |
| JP2014212225A (ja) * | 2013-04-19 | 2014-11-13 | 三菱電機株式会社 | 半導体モジュールの電極構造およびその製造方法 |
-
1999
- 1999-11-12 JP JP32286099A patent/JP2001144228A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006302933A (ja) * | 2005-04-15 | 2006-11-02 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR100933201B1 (ko) * | 2005-10-07 | 2009-12-22 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체장치 및 그 제조방법 |
| US8097941B2 (en) | 2006-11-08 | 2012-01-17 | Casio Computer Co., Ltd. | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof |
| JP2011077398A (ja) * | 2009-09-30 | 2011-04-14 | Toshiba Corp | 半導体装置の製造方法 |
| US8445321B2 (en) | 2009-09-30 | 2013-05-21 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2014212225A (ja) * | 2013-04-19 | 2014-11-13 | 三菱電機株式会社 | 半導体モジュールの電極構造およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6479900B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2001176899A (ja) | 半導体装置の製造方法 | |
| JP4131595B2 (ja) | 半導体装置の製造方法 | |
| US7592205B2 (en) | Over-passivation process of forming polymer layer over IC chip | |
| US20040070042A1 (en) | Method of wire bonding over active area of a semiconductor circuit | |
| JP3416545B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| US6555459B1 (en) | Method of manufacturing a semiconductor device | |
| JP3548061B2 (ja) | 半導体装置の製造方法 | |
| JP3439144B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003224158A (ja) | バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ | |
| JP3813367B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000228423A (ja) | 半導体装置及びその製造方法 | |
| JP3389517B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| JP2000243754A (ja) | 半導体装置 | |
| JPH11354563A (ja) | 半導体配線の構造 | |
| JP2000183089A (ja) | チップサイズパッケージ及びその製造方法 | |
| JP2001168126A (ja) | 半導体装置とその製造方法 | |
| JP2000195862A (ja) | 半導体装置およびその製造方法 | |
| JP2001144228A (ja) | 半導体装置とその製造方法 | |
| WO2015123952A1 (zh) | 半导体封装结构及其形成方法 | |
| JP2001110828A (ja) | 半導体装置の製造方法 | |
| JP4462664B2 (ja) | チップサイズパッケージ型の半導体装置 | |
| JP2000164617A (ja) | チップサイズパッケージおよびその製造方法 | |
| JP3723364B2 (ja) | 半導体装置の製造方法 | |
| JP3515449B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |