JPH11354563A - 半導体配線の構造 - Google Patents

半導体配線の構造

Info

Publication number
JPH11354563A
JPH11354563A JP16368198A JP16368198A JPH11354563A JP H11354563 A JPH11354563 A JP H11354563A JP 16368198 A JP16368198 A JP 16368198A JP 16368198 A JP16368198 A JP 16368198A JP H11354563 A JPH11354563 A JP H11354563A
Authority
JP
Japan
Prior art keywords
rewiring
metal
wiring
pad
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16368198A
Other languages
English (en)
Inventor
Yoshihiro Ishida
芳弘 石田
Taichi Miyazaki
太一 宮崎
Yasushi Murata
靖 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP16368198A priority Critical patent/JPH11354563A/ja
Publication of JPH11354563A publication Critical patent/JPH11354563A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02377Fan-in arrangement

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ポリイミドを絶縁膜とし、再配線したバンプ
構造で、無電解型の半田バンプを作るとき、スパッター
が2工程になってしまい、安価な再配置バンプが作れな
かった。 【解決手段】 バリアメタルにNi/V、中間層に銅、
最上層にNi/Vの構造にし、再配線形成時に最上層の
Ni・Vのパッド面部をエッチングする構造にすること
で、スパッターを1工程で無電解型半田バンプを形成で
きる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体チップの再配
線構造に係わり、更に詳しくはワイヤーボンディング用
ボンディングパットをフリップチップ用パッドに再配線
する再配線構造に関するものである。
【0002】
【従来の技術】近年、半導体パッケージの小型化、高密
度化に伴いベア・チップを直接フェイスダウンで、基板
上に実装するフリップチップボンディングが開発されて
いる。カメラ一体型VTRや携帯電話機等の登場によ
り、ベア・チップと略同じ寸法の小型パッケージ、所謂
CSP(チップサイズ/スケール・パッケージ)を載せ
た携帯機器が相次いで登場してきている。最近CSPの
開発は急速に進み、その市場要求が本格化している。し
かし、フリップチップボンディングピッチはワイヤーボ
ンディングピッチに比べボンディングピッチが大きいた
め、ワイヤーボンディング用ICはそのままフリップチ
ップに使うことはできない。そのため、先ず、半導体チ
ップの周辺にあるワイヤーボンディング用パッドを半導
体チップの素子エリア内に再配線する事によりフリップ
チップ用パッドに移動し、フリップチップ実装に使える
ようにしなければならない。
【0003】図3に、再配線の概念図を示す。ICチッ
プ14の周辺部にオリジナルパッド2が配置されてい
る。このオリジナルパッドを再配線パターン10によっ
て新ボンディングパッド12を移動する。これによりパ
ッドピッチが広くなり、半田バンプ13が形成できるよ
うになる。
【0004】図4に、従来の再配線した構造の図3のA
−A‘断面図を示す。層間絶縁膜には層間ポリイミド膜
4を使い、再配線パターン10の金属としては、オリジ
ナルパッドとのバリアーメタルにTi16と、配線抵抗
を低くするための銅7と、ポリイミド膜との密着力を上
げるとともに、半田バンプ13との濡れ性を良くするた
めのNi・V(ニッケル・バナジウムの合金)6を使用
している。最終絶縁膜としては、最終ポリイミド膜11
を使い、新ボンディングパッド12には、突起電極であ
る半田バンプ13が形成される。
【0005】しかしながら、図4に示す再配線構造には
次のような問題がある。最終ポリイミド膜11の形成
時、ポリイミドとNi・V6の間に反応生成物ができ、
さらにポリミド膜のキュア時、Ni・V6表面に酸化膜
を作るため、半田バンプ13形成時、半田とNi・Vの
濡れが不足して、密着強度が低くなるという問題が発生
する。図4の構造で、Ni・Vを無くした場合、銅がポ
リイミド内でマイグレーションを起こし、信頼性が低下
すると同時に、熱信頼性において、半田と銅が反応し、
Ti表面まで達し、Tiと半田の界面ができ、密着不良
が発生する。
【0006】図5には図4の問題を解決するための従来
の他の再配線構造の断面図を示す。図4との違いは、N
i・V6上の新ボンディングパッド12内に銅パッド1
5を形成してある点である。銅パッド15は半田バンプ
13を形成する前に、容易に表面をエッチングできるた
め、図4に示す構造における問題を解決できた。
【0007】図6に、図5の再配線した構造を製造する
ための従来の再配線工程を示す。図6(a)に示すウエ
ファー製造工程はウエファー1上に素子を形成し(図示
せず)、各ICチップにオリジナルパッド2を形成し、
素子をパッシベーション膜3で保護する。
【0008】図6(b)に示す層間ポリイミド膜形成工
程は、その後の工程で、再配線及び半田バンプからの素
子への応力を緩和するため、素子上に層間ポリイミド膜
4を形成する。
【0009】図6(c)に示す再配線金属析出工程
(I)は、ウエファー上に再配線金属としてTi16と
銅7をスパッター法で析出させる。
【0010】図6(d)に示す再配線金属析出工程(I
I)は、図6(c)で析出させた銅7上にさらに再配線
金属としてNi・V8と銅17をスパッター法で析出さ
せる。図6(c)と(d)で示す再配線金属析出工程は
析出金属が違うだけである。これは、一般の枚葉式スパ
ッター装置では析出できる金属は最大3種類までであ
る。この工程における析出金属は4種類で有るため、2
工程に分け再配線金属を析出させる必要がある。
【0011】図6(e)に示すボンディングパッド形成
工程は、銅はポリイミド内でマイグレーションを起こし
信頼性が低いため、ポリイミドとの接触面をNi・V6
面にすること、及び半田バンプとの濡れ性を確保するた
め、その後の新ボンディングパッド面に対応した部分に
銅パッド15を形成する。
【0012】図6(f)に示す再配線形成工程は、Ni
・V、銅、Tiをそれぞれエッチングすることで再配線
パターン10を形成する。
【0013】図6(g)に示す最終ポリイミド形成工程
は、再配線を最終ポリイミド膜11で保護し、銅パッド
15部に新ボンディングパッド12を開口する。
【0014】図6(h)に示すバンプ形成工程は、印刷
法、ボール付法等を使い、新ボンディングパッド12上
に半田バンプ13を形成する。
【0015】
【発明が解決しようとする課題】しかしながら、前述し
た再配線構造には次のような問題点がある。再配線工程
において、装置コストが高く、スループットの低い工程
は、再配線金属を析出させるスパッター工程である。通
常のスパッター装置は下地材料との密着力を上げるため
に、最初にスパッターエッチ工程が必要なため、析出金
属の種類は最大3種類・3工程が一般的である。従来の
工程では、再配線金属が4種類・4工程であるため、1
回のスパッター工程では、必要な再配線金属を全部は析
出できず、2回のスパッター工程が必要になる。そのた
め、装置コストが高く、スループットの低い工程を2度
通す必要があり、再配線工程の処理能力を低下させ、コ
ストアップになる等の問題があった。
【0016】本発明は、上記従来の課題に鑑みなされた
ものであり、その目的は小型携帯機器等に搭載するワイ
ヤーボンディング用ICを信頼性及び生産性に優れたフ
リップチップ実装で使えるようにチップ上で行う再配線
において、安価で信頼性のある再配線構造を提供するも
のである。
【0017】
【課題を解決するための手段】上記目的を達成するため
に、本発明における再配線構造は、半導体チップ上のオ
リジナルパッドを位置の違う新しいボンディングパッド
に再配線し、該再配線の保護膜にポリイミド系樹脂を使
い、前記新しいボンディングパットに突起電極をつける
構造において、再配線構造が3層であり、突起電極の下
の金属構造が2層であることあることを特徴とするもの
である。
【0018】また、前記再配線の最下層の金属は、前記
オリジナルパッド材料と密着力が良く、かつ前記突起電
極材料と濡れ性が良いことを特徴とするものである。
【0019】また、前記再配線の最下層の金属は、ニッ
ケル又はニッケルを含む金属であることを特徴とするも
のである。
【0020】また、前記再配線の中間層の金属は、前記
再配線の最下層の金属と密着力が良く、かつ前記突起電
極材料と濡れ性が良いことを特徴とするものである。
【0021】また、前記再配線の中間層の金属は、銅で
あることを特徴とするものである。
【0022】また、前記再配線の最上層の金属は、前記
再配線の中間層の金属と密着力が良く、かつ前記ポリイ
ミド系樹脂と密着力が良いことを特徴とするものであ
る。
【0023】また、前記再配線の最上層の金属は、チタ
ン、窒化チタン、クロム、ニッケル又はニッケルを含む
金属であることを特徴とするものである。
【0024】また、前記突起電極は、半田であることを
特徴とするものである。
【0025】
【発明の実施の形態】以下図面に基づいて本発明におけ
る再配線構造について説明する。図1は本発明の実施形
態で、再配線の工程を示す説明図である。図2は本発明
の実施形態である再配線の断面図を示す説明図である。
図3は本発明の実施形態である再配線の概念を示す平面
図である。なお、従来技術と同一部材は同一符号で示
し、その説明を省略する。
【0026】図1は本発明における再配線工程を示す。
図1(a)及び図1(b)は、従来技術と同じであるた
め、説明は省略する。
【0027】図1(c)に示す再配線金属析出工程は、
再配線金属5をスパッター法によりNi・V6、銅7、
Ni・V8を順番に3工程で析出する。再配線金属は2
種類、3工程であるため、1回のスパッターにより再配
線金属を析出させることができる。
【0028】つまり本実施の形態では再配線の最下層の
金属として、オリジナルパッド(通常はアルミニウム)
と密着性が良く、突起電極である半田と濡れ性がよい、
Ni・Vの合金を用いており、同様に再配線の中間層の
金属としては、最下層のNi・Vと密着力が良く、突起
電極である半田との濡れ性がよい銅を用いている。更に
再配線の最上層の金属としては、中間層の金属である銅
との密着力が良く、絶縁膜であるポリイミド系樹脂と密
着力がよいNi・Vの合金を用いている。
【0029】図1(d)に示すNi・V開口工程は、再
配線金属をポリイミド樹脂で保護するとき、新ボンディ
ングパッド部分の再配線金属が、ポリイミド樹脂と反応
したり、酸化膜を作っても容易に除去できるように再配
線金属の最上層のNi・V8をメルテックス(株)製エ
ンストリップNPを使いエッチングし、Ni・V開口9
に銅7を露出させる。
【0030】図1(e)に示す再配線形成工程は、再配
線金属5のNi・V8をメルテックス(株)製エンスト
リップNPを使いエッチングし、銅7をメルテックス
(株)製エンストリップCを使いエッチングし、Ni・
V6をメルテックス(株)製エンストリップNPを使い
エッチングし、再配線パターン10を形成する。
【0031】図1(f)に示す最終ポリイミド膜形成工
程は、再配線パターン10を保護し、Ni・V開口9を
露出するように、最終ポリイミド膜11を使って、新ボ
ンディングパッド12を形成する。
【0032】図1(g)に示すバンプ形成工程は、印刷
法、ボール付法等を使い、新ボンディングパッド12上
に突起電極である半田バンプ13を形成する。
【0033】図2は図3のA−A‘断面図を示す。層間
絶縁膜に層間ポリイミド膜4を使い、再配線パターン1
0の金属としては、オリジナルパッドとのバリアーメタ
ルにNi・V6、配線抵抗を低くするため銅7、ポリイ
ミド膜との密着力を上げるため、Ni・V8を使い、3
層の金属で構成している。また、最終絶縁膜として最終
ポリイミド膜11で形成した新ボンディングパッド12
部にNi・V開口9を設け、銅7を露出させ、銅7と半
田バンプ13が直接接続することで半田バンプ13の濡
れ性を上げている。従って突起電極である半田バンプ1
3の下の金属層は2層で構成されている。この場合、半
田バンプ13と銅7は熱信頼性で混合し、半田はNi・
V6表面に到達するが、Ni・V6は半田と濡れ性が良
いため、密着不良を起こすことはない。
【0034】また本実施の形態では、突起電極である半
田バンプ13の下の最下層の金属(Ni・V)が、再配
線の最下層の再配線金属と同じであり、同様に突起電極
である半田バンプ13の下の最上層の金属(銅)が、再
配線の中間層の再配線金属と同じなので、同一のスパッ
ター工程でそれぞれの金属を析出させることができる。
【0035】なお、本実施の形態では、再配線の最下層
の金属と密着力が良く、かつ前記突起電極材料と濡れ性
が良い中間層の金属として銅を示したが、これ以外には
Au、Pdを用いても良い。また、本実施の形態では、
再配線の最上層の金属としてNi・V合金を示したが、
これ以外にはチタン、窒化チタン、クロム、ニッケル又
はニッケルを含む金属のいずれかを用いてもよい。
【0036】
【発明の効果】以上説明したように、本発明の再配線の
構造によれば、ポリイミド系樹脂の絶縁膜を使い、再配
線金属が3層であるため、再配線金属析出工程を1工程
で終了でき、また突起電極下の構造が2層であるため、
容易に突起電極との密着を確保することができ、信頼性
が有り、低コストの再配線構造を提供することができ
る。
【0037】また、再配線の最下層の金属がオリジナル
パッドと密着性が良く、突起電極材料と濡れ性がよいこ
とで容易に信頼性を確保することができる。
【0038】また、再配線の最下層の金属が、ニッケル
又はニッケルを含む金属であることで、容易にスパッタ
ー法で析出させることができる。
【0039】また、再配線の中間層の金属が、最下層の
金属と密着力が良く、突起電極との濡れ性がよいこと
で、容易に信頼性を確保できる。
【0040】また、再配線の中間層の金属が、銅である
ことで、容易にスパッター法で析出でき、再配線の電気
特性を向上することができる。
【0041】また、再配線の最上層の金属が、中間層の
金属と密着力が良く、ポリイミド系樹脂と密着力がよい
ことで、容易に信頼性を確保することができる。
【0042】また、再配線の最上層の金属が、チタン、
窒化チタン、クロム、ニッケル、ニッケルを含む金属の
いずれか1つであることで、容易にスパッター法で析出
させることができる。
【0043】また、突起電極が、半田であることで、安
価な突起電極を形成できる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係わる再配線の製造工程
を示す説明図である。
【図2】本発明の実施の形態に係わる再配線の断面図を
示す説明図である。
【図3】再配線の概念図を示す説明図である。
【図4】従来の再配線の断面図を示す説明図である。
【図5】従来の再配線の断面図を示す説明図である。
【図6】従来の再配線の製造工程を示す説明図である。
【符号の説明】
1 ウエファー 2 オリジナルパッド 3 パッシベーション膜 4 層間ポリイミド膜 5 再配置配線金属 6 Ni・V 7 銅 8 Ni・V 9 Ni・V開口 10 再配線パターン 11 最終ポリイミド膜 12 新ボンディングパッド 13 半田バンプ 14 ICチップ 15 銅パッド 16 Ti

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップ上のオリジナルパッドを位
    置の違う新しいボンディングパッドに再配線し、該再配
    線の保護膜にポリイミド系樹脂を使い、前記新しいボン
    ディングパットに突起電極をつける構造において、再配
    線構造が3層であり、前記突起電極の下の金属構造が2
    層であることあることを特徴とする半導体配線の構造。
  2. 【請求項2】 前記再配線の最下層の金属は、前記オリ
    ジナルパッド材料と密着力が良く、かつ前記突起電極材
    料と濡れ性が良いことを特徴とする請求項1記載の半導
    体配線の構造。
  3. 【請求項3】 前記再配線の最下層の金属は、ニッケル
    又はニッケルを含む金属であることを特徴とする請求項
    2記載の半導体配線の構造。
  4. 【請求項4】 前記再配線の中間層の金属は、前記再配
    線の最下層の金属と密着力が良く、かつ前記突起電極材
    料と濡れ性が良いことを特徴とする請求項1から3記載
    の半導体配線の構造。
  5. 【請求項5】 前記再配線の中間層の金属は、銅である
    ことを特徴とする請求項4記載の半導体配線の構造。
  6. 【請求項6】 前記再配線の最上層の金属は、前記再配
    線の中間層の金属と密着力が良く、かつ前記ポリイミド
    系樹脂と密着力が良いことを特徴とする請求項1から5
    記載の半導体配線の構造。
  7. 【請求項7】 前記再配線の最上層の金属は、チタン、
    窒化チタン、クロム、ニッケル又はニッケルを含む金属
    のいずれか1つであることを特徴とする請求項6記載の
    半導体配線の構造。
  8. 【請求項8】 前記突起電極は、半田であることを特徴
    とする請求項1から7記載の半導体配線の構造。
JP16368198A 1998-06-11 1998-06-11 半導体配線の構造 Pending JPH11354563A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16368198A JPH11354563A (ja) 1998-06-11 1998-06-11 半導体配線の構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16368198A JPH11354563A (ja) 1998-06-11 1998-06-11 半導体配線の構造

Publications (1)

Publication Number Publication Date
JPH11354563A true JPH11354563A (ja) 1999-12-24

Family

ID=15778586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16368198A Pending JPH11354563A (ja) 1998-06-11 1998-06-11 半導体配線の構造

Country Status (1)

Country Link
JP (1) JPH11354563A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308092A (ja) * 2000-04-18 2001-11-02 Toyo Kohan Co Ltd 半導体ウェハ上の配線形成に用いる金属積層板、および半導体ウェハ上への配線形成方法
JP2002025934A (ja) * 2000-07-06 2002-01-25 Denso Corp 電極パターン形成方法および半導体装置
EP1255295A1 (en) * 2000-01-12 2002-11-06 Toyo Kohan Co., Ltd. Semiconductor device, metal laminated plate for fabricating circuit on semiconductor, and method of fabricating circuit
JP2003100894A (ja) * 2001-07-10 2003-04-04 Samsung Electronics Co Ltd 集積回路チップ及びマルチチップパッケージ
KR100605314B1 (ko) 2004-07-22 2006-07-28 삼성전자주식회사 재배선 보호 피막을 가지는 웨이퍼 레벨 패키지의 제조 방법
JP2006295209A (ja) * 2006-06-26 2006-10-26 Rohm Co Ltd 半導体装置
US7164208B2 (en) 2004-01-20 2007-01-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
KR100744126B1 (ko) 2006-02-07 2007-08-01 삼성전자주식회사 메탈을 용융시켜서 재배선하는 웨이퍼 레벨 패키지 제조방법
JP2008500734A (ja) * 2004-05-24 2008-01-10 ハネウェル・インターナショナル・インコーポレーテッド 集積回路を積重ねる方法およびシステム
JP2008034816A (ja) * 2006-06-30 2008-02-14 Denso Corp 配線基板
JP2008204968A (ja) * 2007-02-16 2008-09-04 Furukawa Electric Co Ltd:The 半導体パッケージ基板とその製造方法
JP2009514250A (ja) * 2005-11-01 2009-04-02 アレグロ・マイクロシステムズ・インコーポレーテッド フリップチップ・オン・リード半導体パッケージの方法および装置
KR100915735B1 (ko) * 2001-08-31 2009-09-04 인피니언 테크놀로지스 아게 리라우팅 형성 방법 및 반도체 다이
EP2261970A2 (en) * 2000-12-12 2010-12-15 Fujitsu Semiconductor Limited Semiconductor device manufacturing method having a step of applying a copper foil on a substrate as a part of a wiring connecting an electrode pad to a mounting terminal
JP2012089901A (ja) * 2012-02-09 2012-05-10 Rohm Co Ltd 半導体装置

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1255295A1 (en) * 2000-01-12 2002-11-06 Toyo Kohan Co., Ltd. Semiconductor device, metal laminated plate for fabricating circuit on semiconductor, and method of fabricating circuit
EP1255295A4 (en) * 2000-01-12 2005-03-02 Toyo Kohan Co Ltd SEMICONDUCTOR ARRANGEMENT, LAMINATED METAL PLATE FOR THE MANUFACTURE OF LADDER RAILINGS ON SEMICONDUCTOR, AND METHOD FOR THE MANUFACTURE OF CONDUCTIVE RAILWAYS
JP2001308092A (ja) * 2000-04-18 2001-11-02 Toyo Kohan Co Ltd 半導体ウェハ上の配線形成に用いる金属積層板、および半導体ウェハ上への配線形成方法
JP2002025934A (ja) * 2000-07-06 2002-01-25 Denso Corp 電極パターン形成方法および半導体装置
EP2261970A2 (en) * 2000-12-12 2010-12-15 Fujitsu Semiconductor Limited Semiconductor device manufacturing method having a step of applying a copper foil on a substrate as a part of a wiring connecting an electrode pad to a mounting terminal
US7453159B2 (en) 2001-07-10 2008-11-18 Samsung Electronics Co., Ltd. Semiconductor chip having bond pads
JP2003100894A (ja) * 2001-07-10 2003-04-04 Samsung Electronics Co Ltd 集積回路チップ及びマルチチップパッケージ
US7825523B2 (en) 2001-07-10 2010-11-02 Samsung Electronics Co., Ltd. Semiconductor chip having bond pads
US7576440B2 (en) 2001-07-10 2009-08-18 Samsung Electronics Co., Ltd. Semiconductor chip having bond pads and multi-chip package
US7541682B2 (en) 2001-07-10 2009-06-02 Samsung Electronics Co., Ltd. Semiconductor chip having bond pads
US7547977B2 (en) 2001-07-10 2009-06-16 Samsung Electronics Co., Ltd. Semiconductor chip having bond pads
KR100915735B1 (ko) * 2001-08-31 2009-09-04 인피니언 테크놀로지스 아게 리라우팅 형성 방법 및 반도체 다이
US7164208B2 (en) 2004-01-20 2007-01-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JP4717067B2 (ja) * 2004-05-24 2011-07-06 ハネウェル・インターナショナル・インコーポレーテッド 集積回路を積重ねる方法およびシステム
US7863720B2 (en) 2004-05-24 2011-01-04 Honeywell International Inc. Method and system for stacking integrated circuits
JP2008500734A (ja) * 2004-05-24 2008-01-10 ハネウェル・インターナショナル・インコーポレーテッド 集積回路を積重ねる方法およびシステム
KR100605314B1 (ko) 2004-07-22 2006-07-28 삼성전자주식회사 재배선 보호 피막을 가지는 웨이퍼 레벨 패키지의 제조 방법
JP2009514250A (ja) * 2005-11-01 2009-04-02 アレグロ・マイクロシステムズ・インコーポレーテッド フリップチップ・オン・リード半導体パッケージの方法および装置
KR100744126B1 (ko) 2006-02-07 2007-08-01 삼성전자주식회사 메탈을 용융시켜서 재배선하는 웨이퍼 레벨 패키지 제조방법
JP2006295209A (ja) * 2006-06-26 2006-10-26 Rohm Co Ltd 半導体装置
JP2008034816A (ja) * 2006-06-30 2008-02-14 Denso Corp 配線基板
JP2008204968A (ja) * 2007-02-16 2008-09-04 Furukawa Electric Co Ltd:The 半導体パッケージ基板とその製造方法
JP2012089901A (ja) * 2012-02-09 2012-05-10 Rohm Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US11121108B2 (en) Flip chip package utilizing trace bump trace interconnection
US10734347B2 (en) Dummy flip chip bumps for reducing stress
US10483222B1 (en) Semiconductor device and manufacturing method thereof
US10074584B2 (en) Method of forming a semiconductor component comprising a second passivation layer having a first opening exposing a bond pad and a plurality of second openings exposing a top surface of an underlying first passivation layer
US7659632B2 (en) Solder bump structure and method of manufacturing same
US20070087544A1 (en) Method for forming improved bump structure
US8405199B2 (en) Conductive pillar for semiconductor substrate and method of manufacture
US6841872B1 (en) Semiconductor package and fabrication method thereof
USRE46466E1 (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
EP1941541B1 (en) Redistribution layer for wafer-level chip scale package and method therefor
US20080054461A1 (en) Reliable wafer-level chip-scale package solder bump structure in a packaged semiconductor device
US20060164110A1 (en) Semiconductor device and method of fabricating the same
US10756040B2 (en) Semiconductor package with rigid under bump metallurgy (UBM) stack
US11810849B2 (en) Connection structure and method of forming the same
JP2001176899A (ja) 半導体装置の製造方法
JPH11354563A (ja) 半導体配線の構造
US20020031880A1 (en) Circuit probing contact pad formed on a bond pad in a flip chip package
US8269347B2 (en) Semiconductor chip, electrode structure therefor and method for forming same
JP3389517B2 (ja) チップサイズパッケージ及びその製造方法
US11798885B2 (en) Method of fabricating copper pillar bump structure with solder supporting barrier
US20040089946A1 (en) Chip size semiconductor package structure
US8058735B2 (en) Wafer-level chip scale package having stud bump and method for fabricating the same
WO2015123952A1 (zh) 半导体封装结构及其形成方法
JP4462664B2 (ja) チップサイズパッケージ型の半導体装置
JP2000164617A (ja) チップサイズパッケージおよびその製造方法