JP2008034816A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2008034816A
JP2008034816A JP2007157502A JP2007157502A JP2008034816A JP 2008034816 A JP2008034816 A JP 2008034816A JP 2007157502 A JP2007157502 A JP 2007157502A JP 2007157502 A JP2007157502 A JP 2007157502A JP 2008034816 A JP2008034816 A JP 2008034816A
Authority
JP
Japan
Prior art keywords
wiring layer
insulating film
wiring
wiring board
protective insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007157502A
Other languages
English (en)
Other versions
JP5119756B2 (ja
Inventor
Yukiaki Yogo
幸明 余郷
Hisanori Yokura
久則 与倉
Hideya Yamadera
秀哉 山寺
Hirobumi Funabashi
博文 船橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2007157502A priority Critical patent/JP5119756B2/ja
Priority to DE102007029873A priority patent/DE102007029873B4/de
Publication of JP2008034816A publication Critical patent/JP2008034816A/ja
Application granted granted Critical
Publication of JP5119756B2 publication Critical patent/JP5119756B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Sensors (AREA)

Abstract

【課題】腐食性ガス雰囲気中に置かれても電極パッドの腐食を防止可能であると共に機能を阻害せずコンパクトな配線基板を低コストに提供する。
【解決手段】第２配線層１６が層間絶縁膜１３のビアホール１３ａにて第１配線層１５と接続され、その第２配線層１６が第１配線層１５から離れた位置まで延出されて引き出され、その第２配線層１６の延出部分１６ａの一部が保護絶縁膜１４の開口部１４ａから露出して電極パッドPadが形成されている。そのため、半導体チップ１０が腐食性ガス雰囲気中に置かれると、電極パッドPadが腐食性ガスに直接晒される。しかし、電極パッドPadは腐食性ガスに耐性のある形成材料を用いた第２配線層１６の一部であるため、腐食性ガスにより電極パッドPadが腐食されることはなく、電極パッドPadの断線不良を防止できる。
【選択図】 図１

Description

本発明は配線基板に係り、詳しくは、基板の表面上に配線層が多層に形成された多層構造の配線基板に関するものである。
近年、半導体装置としてＭＥＭＳ（Micro Electro Mechanical Systems)技術を利用して作製された各種センサ（例えば、圧力センサ、加速度センサ、超音波センサなど）の需要がますます高まっている。
これらセンサは腐食性ガス（例えば、酸性ガスやアルカリ性ガスなど）の雰囲気中（腐食環境）で使用される場合がある。
例えば、圧力センサの用途には車両におけるエンジンの燃料噴射圧計測や排気圧計測などがあり、これらの計測では腐食性ガスである排気ガスの雰囲気中に圧力センサが晒される。
ところで、センサを構成する半導体チップの配線を外部へ引き出すための接続部材（ボンディングワイヤ、バンプ）は、半導体チップの配線層に形成された電極パッドに接続されている。
そのため、センサを腐食性ガス雰囲気中で使用する際に、センサ本体が腐食性ガスに直接晒される場合には、電極パッドも腐食性ガスに直接晒されることから、電極パッドが腐食に耐え切れずに断線不良を起こすおそれがある。
図２５（Ａ）は、センサを構成する従来の半導体チップ３００における電極パッドPadの近傍を示す要部概略縦断面図である。
半導体チップ３００は、半導体基板３０１、絶縁膜３０２，３０３、配線層３０４、電極パッドPadなどから構成されている。
半導体基板３０１の表面上には絶縁膜３０２が形成され、絶縁膜３０２の表面上には配線層３０４が形成され、絶縁膜３０２および配線層３０４の表面上には絶縁膜３０３が形成されている。そして、配線層３０４の表面の一部が絶縁膜３０３に開口形成された開口部３０３ａから露出し、その開口部３０３ａから露出した配線層３０４の表面によって電極パッドPadが形成されている。
尚、配線層３０４は、絶縁膜３０２に形成されたコンタクトホール（図示略）を介して半導体基板３０１に接続されている。
電極パッドPadには、半導体チップ３００の配線を外部へ引き出すための接続部材（図示略）が接続されている。尚、接続部材には、例えば、ワイヤボンディング（ボールボンディング）接続法で用いられるボンディングワイヤ（引出導線）や、フリップチップ（フェイスダウンボンディング）接続法で用いられるバンプなどがある。
半導体チップ３００が腐食性ガス雰囲気中に置かれると、電極パッドPadが腐食性ガスに直接晒される。
ここで、電極パッドPad（配線層３０４）が単層のアルミニウム系膜によって形成されている場合、アルミニウム系膜は腐食性ガスによって腐食され易いため、電極パッドPadが腐食に耐え切れずに断線不良を起こすおそれがある。
尚、アルミニウム系膜の形成材料としては、例えば、アルミニウム単体、アルミニウムにシリコンを添加したシリコンアルミニウム合金などがある。
図２５（Ｂ）は、腐食性ガスに耐性がある保護配線層３１１，３１２で電極パッドPadを覆うようにした従来の半導体チップ３１０の要部概略縦断面図である。
半導体チップ３１０は、半導体基板３０１、絶縁膜３０２，３０３、配線層３０４、電極パッドPad、保護配線層３１１，３１２などから構成されている。
配線層３０４の表面上には各保護配線層３１１，３１２がこの順番で形成され、電極パッドPadの表面は２層の保護配線層３１１，３１２によって覆われている。
半導体チップ３１０では、保護配線層３１１，３１２が電極パッドPadを腐食性ガスから保護するバリア層として機能し、電極パッドPadが腐食性ガスに直接晒され無いため、電極パッドPadがアルミニウム系膜によって形成されている場合でも電極パッドPadの腐食をある程度まで防止できる。
ここで、保護配線層３１１の形成材料としては、例えば、各種高融点金属（ニッケル、チタン、タングステン、タンタルなど）の単体または合金（タングステンチタンなど）がある。
また、保護配線層３１２の形成材料としては、例えば金（Ａｕ）などがある。
しかし、半導体チップ３１０が腐食性ガス雰囲気中に長時間晒された場合には、腐食性ガスが薄い各保護配線層３１１，３１２を透過して電極パッドPadを浸食するおそれがあり、耐食性に優れた各保護配線層３１１，３１２を用いても腐食性ガスから電極パッドPadを保護できないことがある。
そこで、特許文献１に開示されるように、測定圧力を受圧するダイアフラムとケースとにより圧力検出室が区画形成されており、前記圧力検出室内には感圧部を有する半導体チップが設けられており、前記圧力検出室内には前記ダイアフラムが受圧した前記測定圧力を前記半導体チップに伝達する電気絶縁性の圧力伝達液体が封入された圧力センサが提案されている。
また、特許文献２に開示されるように、ケースに配置されて圧力検出素子を有するセンサチップと、前記センサチップに形成された電極と、前記ケースに形成された外部出力用の端子を電気的に接続するフレキシブルプリント基板とを備え、前記電極および前記端子の接合部が熱可塑性樹脂により気密に封止された圧力センサが提案されている。
特開２００５−１８１０６６号公報（第１〜１１頁、図１） 特開２００５−２２７０３９号公報（第１〜１３頁、図１）
特許文献１および特許文献２の技術には以下の問題点があった。
［問題点１］特許文献１の技術では、ダイアフラムおよび圧力伝達液体を介して半導体チップに圧力が伝達されるため、半導体チップに圧力を直接印加する場合に比べて、センサの感度が低下する。
［問題点２］特許文献１の技術では、ダイアフラムおよび圧力伝達液体を設ける分だけセンサの外形寸法が大きくなる。特許文献２の技術では、熱可塑性樹脂を設ける分だけセンサの外形寸法が大きくなる。
［問題点３］特許文献１の技術では、ダイアフラムおよび圧力伝達液体を設ける分だけセンサの製造コストが増大する。特許文献２の技術では、ケースおよび熱可塑性樹脂を設ける分だけセンサの製造コストが増大する。
本発明は上記問題を解決するためになされたものであって、その目的は、腐食性ガス雰囲気中に置かれても電極パッドの腐食を防止可能であると共に、機能を阻害せずコンパクトな配線基板を低コストに提供することにある。
［課題を解決するための手段］および［発明の効果］に記載する（ ）内の符号等は、［発明を実施するための最良の形態］に記載する構成部材・構成要素の符号に対応したものである。
請求項１に記載の発明は、
基板（１１）の表面上に形成された第１配線層（１５）と、
その第１配線層（１５）の表面上に形成された第２配線層（１６）と、
その第２配線層（１６）を覆うように形成された保護絶縁膜（１４）と、
その保護絶縁膜（１４）に形成された開口部（１４ａ，１４ｂ）と、
その開口部（１４ａ，１４ｂ）に配置された電極パッド（Pad）と
を備えた配線基板（１０，２０，３０，４０，５０，６０，７０，８０，９０，１００，１１０，１２０，１３０，１４０，１５０，１６０，１７０，１８０，１９０，２００，２１０，２２０，２３０，２４０）であって、
前記保護絶縁膜（１４）の開口部（１４ａ，１４ｂ）と前記第１配線層（１５）とが基板（１１）の板厚方向にて重ならない位置に形成されていることを技術的特徴とする。
請求項２に記載の発明は、
請求項１に記載の配線基板において、
前記第２配線層（１６）は前記第１配線層（１５）から離れた位置まで延出されて引き出され、その第２配線層（１６）における延出部分（１６ａ）は前記保護絶縁膜（１４）の開口部（１４ａ）から露出され、その開口部（１４ａ）から露出された第２配線層（１６）の延出部分（１６ａ）によって前記電極パッド（Pad）が形成されていることを技術的特徴とする。
請求項３に記載の発明は、
請求項２に記載の配線基板において、
前記基板（１１）および前記第１配線層（１５）の表面上に形成された層間絶縁膜（１３）と、
その層間絶縁膜（１３）に形成されたビアホール（１３ａ）と
を備え、
前記第２配線層（１６）は、前記層間絶縁膜（１３）の表面上および前記ビアホール（１３ａ）の内部に形成され、
前記保護絶縁膜（１４）は、前記層間絶縁膜（１３）および前記第２配線層（１６）の表面上に形成され、
前記第１配線層（１５）と前記第２配線層（１６）は前記ビアホール（１３ａ）を介して接続されていることを技術的特徴とする。
請求項４に記載の発明は、
請求項１に記載の配線基板において、
前記第２配線層（１６）が前記第１配線層（１５）の上面および側壁面を覆うように形成されていることを技術的特徴とする。
請求項５に記載の発明は、
請求項３に記載の配線基板において、
前記第２配線層（１６）の下側全面に形成された第３配線層（２１）を備え、
その第３配線層（２１）を介して前記層間絶縁膜（１３）と前記第２配線層（１６）が接着されることを技術的特徴とする。
請求項６に記載の発明は、
請求項５に記載の配線基板において、
前記ビアホール（１３ａ）の内部に前記第３配線層（２１）が充填されて埋め込まれていることを技術的特徴とする。
請求項７に記載の発明は、
請求項５または請求項６に記載の配線基板において、
前記第２配線層（１６）は金から成り、
前記第３配線層（２１）はタンタルまたはタングステンチタンから成ることを技術的特徴とする。
請求項８に記載の発明は、
請求項３に記載の配線基板において、
前記ビアホール（１３ａ）の内部を除く前記第２配線層（１６）の下側に形成された第１接着層（３１）を備え、
その第１接着層（３１）を介して前記層間絶縁膜（１３）と前記第２配線層（１６）が接着され、
前記ビアホール（１３ａ）の内部では、前記第１配線層（１５）と前記第２配線層（１６）が直接接触していることを技術的特徴とする。
請求項９に記載の発明は、
請求項１〜８のいずれか１項に記載の配線基板において、
前記第２配線層（１６）の上側全面に形成された第４配線層（４１）を備え、
その第４配線層（４１）を介して前記第２配線層（１６）と前記保護絶縁膜（１４）が接着されることを技術的特徴とする。
請求項１０に記載の発明は、
請求項１〜８のいずれか１項に記載の配線基板において、
前記保護絶縁膜（１４）の開口部（１４ａ）の内部を除く前記第２配線層（１６）の上側に形成された第５配線層（９１）を備え、
その第５配線層（９１）を介して前記第２配線層（１６）と前記保護絶縁膜（１４）が接着され、
前記保護絶縁膜（１４）の開口部（１４ａ）の内周壁面に位置する前記第５配線層（９１）の端面（９１ａ）は前記保護絶縁膜（１４）によって覆われ、
前記保護絶縁膜（１４）の開口部（１４ａ）から前記第２配線層（１６）が直接露出していることを技術的特徴とする。
請求項１１に記載の発明は、
請求項９に記載の配線基板において、
前記第２配線層（１６）は金から成り、
前記第４配線層（４１）はタンタルまたはタングステンチタンから成ることを技術的特徴とする。
請求項１２に記載の発明は、
請求項１０に記載の配線基板において、
前記第２配線層（１６）は金から成り、
前記第５配線層（９１）はタンタルまたはタングステンチタンから成ることを技術的特徴とする。
請求項１３に記載の発明は、
請求項１〜８のいずれか１項に記載の配線基板において、
前記保護絶縁膜（１４）の開口部の内部を除く前記第２配線層（１６）の上側に形成された第２接着層（６１）を備え、
その第２接着層（６１）を介して前記第２配線層（１６）と前記保護絶縁膜（１４）が接着され、
前記保護絶縁膜（１４）の開口部（１４ａ）から前記第２配線層（１６）が直接露出していることを技術的特徴とする。
請求項１４に記載の発明は、
請求項１〜１３のいずれか１項に記載の配線基板において、
前記電極パッド（Pad）に対してワイヤボンディング接続法を用いて接続されたボンディングワイヤ（５１）を備えたことを技術的特徴とする。
請求項１５に記載の発明は、
請求項１〜１３のいずれか１項に記載の配線基板において、
前記電極パッド（Pad）に対してフリップチップ接続法を用いて接続されたバンプ（５２）を備えたことを技術的特徴とする。
請求項１６に記載の発明は、
請求項１〜１５のいずれか１項に記載の配線基板において、
前記配線基板（８０）はセンサ（１００，１１０）を構成することを技術的特徴とする。
請求項１７に記載の発明は、
請求項１〜１５のいずれか１項に記載の配線基板において、
前記配線基板（１４０）はパワー素子（１８０，２００）を構成することを技術的特徴とする。
＜請求項１＞
請求項１の発明では、第１配線層（１５）の表面が第２配線層（１６）および保護絶縁膜（１４）によって覆われており、第１配線層（１５）の表面が露出していない。
そのため、配線基板が腐食性ガス雰囲気中に置かれても、第１配線層（１５）が腐食性ガスに直接晒されることがなく、腐食性ガスによって腐食され易い材料（例えばアルミニウム系膜など）によって第１配線層（１５）を形成したとしても第１配線層は腐食されない。
また、請求項１の発明では、第２配線層（１６）の一部が保護絶縁膜（１４）の開口部（１４ａ，１４ｂ）から露出して電極パッド（Pad）が形成されている。
そのため、配線基板が腐食性ガス雰囲気中に置かれると、電極パッド（Pad）が腐食性ガスに直接晒される。そこで、配線基板が置かれる腐食性ガス雰囲気に耐性のある導電材料で第２配線層（１６）を形成しておけば、電極パッド（Pad）は第２配線層（１６）の一部であるため、腐食性ガスにより電極パッドが腐食されることはなく、電極パッドの断線不良を防止できる。
ここで、保護絶縁膜（１４）の開口部（１４ａ，１４ｂ）と第１配線層（１５）とが基板（１１）の板厚方向（上下方向）にて重なる場合には、配線基板が腐食性ガス雰囲気中に置かれたときに、腐食性ガスが保護絶縁膜（１４）の開口部（１４ａ，１４ｂ）から第２配線層（１６）を通って第１配線層（１５）に到達し、腐食性ガスによって第１配線層（１５）が腐食されるおそれがある。
しかし、請求項１の発明では、保護絶縁膜（１４）の開口部（１４ａ，１４ｂ）と第１配線層（１５）とが基板（１１）の板厚方向（上下方向）にて重ならない位置に形成されている。
従って、請求項１の発明によれば、配線基板が腐食性ガス雰囲気中に置かれたときに、腐食性ガスが保護絶縁膜（１４）の開口部（１４ａ，１４ｂ）から第２配線層（１６）を通って第１配線層（１５）に到達することがなく、その腐食性ガスによって第１配線層（１５）が腐食されるおそれもない。
ところで、請求項１の配線基板を用いて圧力センサを構成した場合には、特許文献１のようにダイアフラムおよび圧力伝達液体を介して配線基板に形成された半導体チップに圧力を伝達させる必要が無く、腐食性ガス雰囲気中に置かれた配線基板に形成された半導体チップ（８０）に圧力を直接印加可能であるため、前記した［問題点１］を解決できる。
すなわち、請求項１の配線基板を用いて圧力センサを構成した場合には、圧力センサの機能であるセンサの感度の低下を防止可能になり、当該機能が阻害されない。
また、請求項１の配線基板を用いて各種センサ（例えば、圧力センサ、加速度センサ、超音波センサなど）を構成した場合には、特許文献１のようにダイアフラムおよび圧力伝達液体を設ける必要や、特許文献２のように熱可塑性樹脂を設ける必要が無く、センサの外形寸法が大きくならないため、前記した［問題点２］を解決できる。
さらに、請求項１の配線基板を用いて前記した各種センサを構成した場合には、特許文献１のようにダイアフラムおよび圧力伝達液体を設ける必要や、特許文献２のように熱可塑性樹脂を設ける必要が無く、センサの製造コストが増大しないため、前記した［問題点３］を解決できる。
＜請求項２：第１〜第１５，第２２実施形態に該当＞
請求項２の発明では、第２配線層（１６）が第１配線層（１５）から離れた位置まで延出されて引き出され、その第２配線層の延出部分（１６ａ）の一部が保護絶縁膜（１４）の開口部（１４ａ）から露出して電極パッド（Pad）が形成されているため、保護絶縁膜（１４）の開口部（１４ａ）と第１配線層（１５）とが基板（１１）の板厚方向（上下方向）にて重なることはない。
従って、請求項２の発明によれば、請求項１の発明の前記作用・効果が確実に得られる。
＜請求項３：第１〜第１５実施形態に該当＞
請求項３の発明では、第２配線層（１６）が層間絶縁膜（１３）のビアホール（１３ａ）にて第１配線層（１５）と接続され、その第２配線層が第１配線層から離れた位置まで延出されて引き出され、その第２配線層の延出部分（１６ａ）の一部が保護絶縁膜（１４）の開口部（１４ａ）から露出して電極パッド（Pad）が形成されている。
そのため、請求項３の発明では、保護絶縁膜（１４）の開口部（１４ａ）とビアホール（１３ａ）および第１配線層（１５）とが基板（１１）の板厚方向（上下方向）にて重なることはない。
従って、請求項３の発明によれば、配線基板が腐食性ガス雰囲気中に置かれたときに、腐食性ガスが保護絶縁膜（１４）の開口部（１４ａ，１４ｂ）からビアホール（１３ａ）を通って第１配線層（１５）に到達することがなく、その腐食性ガスによって第１配線層（１５）が腐食されるおそれもない。
その結果、請求項３の発明によれば、請求項１の発明の前記作用・効果が更に確実に得られる。
＜請求項４：第１６〜第２１，第２３〜第２５実施形態に該当＞
請求項２の発明では、第２配線層（１６）が第１配線層（１５）から離れた位置まで延出されて引き出され、その第２配線層における延出部分（１６ａ）が保護絶縁膜（１４）の開口部（１４ａ）から露出して電極パッド（Pad）が形成されているため、基板（１１）の表面上における各配線層（１５，１６）の占有面積が第２配線層（１６）の延出部分（１６ａ）の面積分だけ増大し、配線基板の大型化を招くおそれがある。
それに対して、請求項４の発明では、第２配線層（１６）が第１配線層（１５）の上面および側壁面を覆うように形成されている。
そのため、電極パッド（Pad）の面積が同じであれば、請求項２の発明に比べて、請求項４の発明では、基板（１１）の表面上における各配線層（１５，１６）の占有面積を縮小して配線基板を小型化できる。
また、請求項３の発明では、ビアホール（１３ａ）の底面から露出した第１配線層（１５）の上面と、ビアホール（１３ａ）の内部に充填された第２配線層（１６）の下面とが接続されているだけであるため、各配線層（１５，１６）の接触抵抗（接続抵抗）が大きい上に、各配線層（１５，１６）間には電流が一方向にしか流れないことから、各配線層（１５，１６）間の電気抵抗が増大する。
それに対して、請求項４の発明では、第１配線層（１５）の上面および側壁面が第２配線層（１６）によって覆われているため、請求項３の発明に比べて、各配線層（１５，１６）の接触面積を増大させて接触抵抗を低減できる上に、各配線層（１５，１６）間で電流を四方に広げて流すことができることから、各配線層（１５，１６）間の電気抵抗を低減できる。
また、請求項２の発明では、第１配線層（１５）と電極パッド（Pad）とが第２配線層（１６）の延出部分（１６ａ）を介して接続されているため、第１配線層（１５）と電極パッド（Pad）との間の電気抵抗が、延出部分（１６ａ）の配線抵抗の抵抗分だけ増大する。
それに対して、請求項４の発明では、第２配線層（１６）に延出部分（１６ａ）が設けられていないため、請求項２の発明に比べて、第１配線層（１５）と電極パッド（Pad）との間の電気抵抗を低減できる。
＜請求項５：第２実施形態に該当＞
請求項５の発明において、層間絶縁膜（１３）との密着性に優れると共に、各配線層（１５，１６）と確実に接続されて良好な導通が得られる導電材料を第３配線層（２１）の形成材料に用いれば、第２配線層（１６）の形成材料に層間絶縁膜との密着性が低い導電材料を用いた場合でも、第３配線層が第２配線層と層間絶縁膜を接着する接着層（密着層）として機能するため、請求項３の発明の前記作用・効果と同様の作用・効果が得られる。
＜請求項６：第１０実施形態に該当＞
請求項６の発明では、ビアホール（１３ａ）の内部に第３配線層（２１）が充填されて埋め込まれているため、ビアホール１３ａの上方における第３配線層（２１）の表面が略平坦になり、第３配線層（２１）の上側に形成する第２配線層（１６）によってビアホール（１３ａ）を充填する必要が無くなる。
従って、請求項６の発明によれば、第２配線層（１６）の形成材料や形成方法として段差被覆性が低いものを使用した場合でも、第３配線層（２１）を介して第１配線層（１５）と第２配線層（１６）との良好な導通が得られる。
＜請求項７：第２，第４，第６，第１０，第１１実施形態に該当＞
第２配線層（１６）の形成材料として金を用いた場合、金は導電性に優れるもの層間絶縁膜（１３）との密着性に劣るという欠点がある。
そこで、請求項７の発明では、第３配線層（２１）の形成材料としてタンタルまたはタングステンチタンを用いる。
タンタルまたはタングステンチタンは、金に対して電気抵抗が大きいという欠点があるが、層間絶縁膜（１３）との密着性に優れ、第２配線層（１６）の形成材料である金と確実に接続されて良好な導通が得られる上に、耐腐食性に優れているため、第３配線層（２１）の形成材料として好適である。
＜請求項８：第３，第５，第７，第８，第９実施形態に該当＞
請求項８の発明において、層間絶縁膜（１３）および第２配線層（１６）との密着性に優れた材料を用いて第１接着層（３１）を形成すれば、第２配線層（１６）の形成材料に層間絶縁膜との密着性が低い導電材料を用いた場合でも、第２配線層と層間絶縁膜が第１接着層によって接着されるため、請求項３の発明の前記作用・効果と同様の作用・効果が得られる。
加えて、請求項８の発明では、各配線層（１５，１６）が直接接触することから、請求項５の発明における第３配線層（２１）を設けた場合に比べて、各配線層間の接触抵抗が低くなり、各配線層の接触部分の面積を小さくすることが可能になるため、基板（１１）の表面上におけるビアホール（１３ａ）の占有面積を縮小して配線基板を小型化できる。
＜請求項９：第４，第５，第８，第９実施形態に該当＞
請求項９の発明において、保護絶縁膜（１４）との密着性に優れると共に、第２配線層（１６）と確実に接続されて良好な導通が得られる導電材料を第４配線層（４１）の形成材料に用いれば、第２配線層の形成材料に保護絶縁膜との密着性が低い導電材料を用いた場合でも、第４配線層が第２配線層と保護絶縁膜を接着する接着層（密着層）として機能するため、請求項１の発明の前記作用・効果と同様の作用・効果が得られる。
＜請求項１０：第１１実施形態に該当＞
請求項１０の発明において、保護絶縁膜（１４）との密着性に優れると共に、第２配線層（１６）と確実に接続されて良好な導通が得られる導電材料を第５配線層（９１）の形成材料に用いれば、第２配線層の形成材料に保護絶縁膜との密着性が低い導電材料を用いた場合でも、第５配線層が第２配線層と保護絶縁膜を接着する接着層（密着層）として機能するため、請求項９の発明の前記作用・効果と同様の作用・効果が得られる。
そして、請求項１０の発明では、第５配線層（９１）は、保護絶縁膜（１４）の開口部（１４ａ）の内部を除く第２配線層（１６）の上側に形成されている。また、保護絶縁膜（１４）の開口部（１４ａ）の内周壁面に位置する第５配線層（９１）の端面（９１ａ）は、保護絶縁膜（１４）によって覆われている。
従って、請求項１０の発明によれば、第５配線層（９１）が露出せず、第５配線層（９１）が腐食性ガスに晒されるおそれが無いため、第５配線層の形成材料に耐腐食性が低いものを使用可能になる。
＜請求項１１：第４，第５，第８，第９実施形態に該当＞
第２配線層（１６）の形成材料として金を用いた場合、金は導電性に優れるもの保護絶縁膜（１４）との密着性に劣るという欠点がある。
そこで、請求項１１の発明では、第４配線層（４１）の形成材料としてタンタルまたはタングステンチタンを用いる。
タンタルまたはタングステンチタンは、金に対して電気抵抗が大きいという欠点があるが、保護絶縁膜（１４）との密着性に優れ、第２配線層（１６）の形成材料である金と確実に接続されて良好な導通が得られる上に、耐腐食性に優れているため、第４配線層（４１）の形成材料として好適である。
＜請求項１２：第１１実施形態に該当＞
第２配線層（１６）の形成材料として金を用いた場合、金は導電性に優れるもの保護絶縁膜（１４）との密着性に劣るという欠点がある。
そこで、請求項１２の発明では、第５配線層（９１）の形成材料としてタンタルまたはタングステンチタンを用いる。
タンタルまたはタングステンチタンは、金に対して電気抵抗が大きいという欠点があるが、保護絶縁膜（１４）との密着性に優れ、第２配線層（１６）の形成材料である金と確実に接続されて良好な導通が得られる上に、耐腐食性に優れているため、第５配線層（９１）の形成材料として好適である。
＜請求項１３：第６，第７実施形態に該当＞
請求項１３の発明において、保護絶縁膜（１４）および第２配線層（１６）との密着性に優れた材料を用いて第２接着層（６１）を形成すれば、第２配線層（１６）の形成材料に保護絶縁膜との密着性が低い導電材料を用いた場合でも、第２配線層と保護絶縁膜が第２接着層によって接着されるため、請求項１の発明の前記作用・効果と同様の作用・効果が得られる。
ところで、請求項９の発明では、電極パッド（Pad）の表面が第４配線層（４１）によって形成されている。それに対して、請求項１０または請求項１３の発明では、電極パッドの表面が第２配線層によって形成されている。
従って、請求項１０または請求項１３の発明では、電極パッドに接続される接続部材（ボンディングワイヤ、バンプ）が第２配線層に直接接触することから、請求項９の発明における第４配線層を設けた場合に比べて、接続部材と第２配線層の接触抵抗が低くなり、接続部材と第２配線層の接続部分の面積を小さくすることが可能になるため、基板（１１）の表面上における電極パッドの占有面積を縮小して配線基板を小型化できる。
＜請求項１４：第８実施形態に該当＞
請求項１４の発明では、電極パッド（Pad）に対してワイヤボンディング接続法を用いて接続されたボンディングワイヤ（５１）を備えた配線基板を実現できる。
＜請求項１５：第９実施形態に該当＞
請求項１５の発明では、電極パッド（Pad）に対してフリップチップ接続法を用いて接続されたバンプ（５２）を備えた配線基板を実現できる。
＜請求項１６：第１２，第１３実施形態に該当＞
ＭＥＭＳ技術を利用して作製された各種センサ（例えば、圧力センサ、加速度センサ、超音波センサなど）は腐食性ガス（例えば、酸性ガスやアルカリ性ガスなど）の雰囲気中（腐食環境）で使用される場合がある。
そして、センサを構成する半導体チップの配線を外部へ引き出すための接続部材（ボンディングワイヤ、バンプ）は、半導体チップの配線層に形成された電極パッドに接続されている。
そのため、センサを腐食性ガス雰囲気中で使用する際に、センサ本体が腐食性ガスに直接晒される場合には、電極パッドも腐食性ガスに直接晒されることから、電極パッドが腐食に耐え切れずに断線不良を起こすおそれがある。
しかし、請求項１６の発明では、請求項１〜１５のいずれか１項に記載の配線基板によってセンサを構成することにより、腐食性ガス雰囲気中に置かれても電極パッドの腐食を防止可能であると共に、機能を阻害せずコンパクトなセンサ（１００，１１０）を実現できる。
＜請求項１７：第２０，第２１実施形態に該当＞
パワー素子（１８０，１９０，２００）を使用した電子回路を腐食性ガスの雰囲気中で使用する際に、パワー素子が腐食性ガスに直接晒される場合には、パワー素子の電極も腐食性ガスに直接晒される。
そのため、従来のパワー素子（１９０）では電極（１９１，１９２）が腐食に耐え切れずに断線不良を起こすおそれがある。
しかし、請求項１７の発明では、請求項１〜１５のいずれか１項に記載の配線基板によってパワー素子を構成することにより、腐食性ガス雰囲気中に置かれても電極（１５，１６，Pad）の腐食を防止可能であると共に、機能を阻害せずコンパクトなパワー素子（１８０，２００）を実現できる。
以下、本発明を具体化した各実施形態について図面を参照しながら説明する。尚、各実施形態において、同一の構成部材および構成要素については符号を等しくすると共に、同一内容の箇所については重複説明を省略してある。
＜第１実施形態＞
図１（Ａ）は、センサを構成する第１実施形態の半導体チップ１０における電極パッドPadの近傍を示す要部概略平面図である。
図１（Ｂ）は、第１実施形態の半導体チップ１０における電極パッドPadの近傍を示す要部概略縦断面図であり、図１（Ａ）に示すＸ−Ｘ線断面図である。
半導体チップ（配線基板）１０は、シリコン基板（半導体基板）１１、絶縁膜１２、層間絶縁膜１３、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPadなどから構成されている。
シリコン基板１１の表面上には絶縁膜１２が形成され、絶縁膜１２の表面上には矩形状の第１配線層１５が形成され、絶縁膜１２および第１配線層１５の表面上には層間絶縁膜１３が形成され、層間絶縁膜１３の表面上には矩形状の第２配線層１６が形成されている。層間絶縁膜１３および第２配線層１６の表面上には、これらを覆うように保護絶縁膜１４が形成されている。
第１配線層１５は配線層１７に接続され、配線層１７は絶縁膜１２に形成されたコンタクトホール（図示略）を介してシリコン基板１１に接続されている。尚、配線層１７は第１配線層１５と同一工程にて作成され、各配線層１５，１７は一体化されている。
各配線層１５，１６は、層間絶縁膜１３に形成された矩形状のビアホール１３ａを介して接続されている。つまり、第１配線層１５の上方の層間絶縁膜１３にはビアホール１３ａが形成され、そのビアホール１３ａの内部には第２配線層１６が充填され、ビアホール１３ａの底面から露出した第１配線層１５の上面と、ビアホール１３ａの内部に充填された第２配線層１６の下面とが接続されている。
第２配線層１６は、第１配線層１５の上方から層間絶縁膜１３の表面上にて横方向（シリコン基板１１の表面に対して水平方向）へ延出されている。その第２配線層１６における延出部分１６ａの表面の一部は、保護絶縁膜１４に開口形成された矩形状の開口部１４ａから露出されている。そして、保護絶縁膜１４の開口部１４ａから露出した延出部分１６ａの表面によって電極パッドPadが形成されている。
電極パッドPadには、半導体チップ１０の配線を外部へ引き出すための接続部材（図示略）が接続されている。尚、接続部材には、例えば、ワイヤボンディング（ボールボンディング）接続法で用いられるボンディングワイヤ（引出導線）や、フリップチップ（フェイスダウンボンディング）接続法で用いられるバンプなどがある。
ここで、各絶縁膜１２〜１４の形成材料には、密着性および絶縁性に優れるならば、どのような絶縁材料を用いてもよい。
その絶縁材料としては、例えば、ＣＶＤ（Chemical Vapor Deposition）法によって形成された酸化シリコン，窒化シリコン，ＰＳＧ（Phosphor Silicate Glass），ＢＳＧ（Boron Silicate Glass），ＢＰＳＧ（Boron Phosphor Silicate Glass）や、ＳＯＧ（Spin On Glass），ポリイミド，メチルシロキサン系ポリマーなどの塗布絶縁膜、ＴＥＯＳ（Tetra Ethyl Orso Silicate）などがある。
但し、保護絶縁膜１４については、半導体チップ１０が置かれる腐食性ガス（例えば、酸性ガスやアルカリ性ガスなど）の雰囲気に耐性がある絶縁材料を用いる必要がある。
また、第１配線層１５および配線層１７は単層のアルミニウム系膜によって形成され、そのアルミニウム系膜の形成材料としては、例えば、アルミニウム単体、アルミニウムにシリコンを添加したシリコンアルミニウム合金などがあり、その形成方法にはＰＶＤ（Physical Vapor Deposition）法が用いられる。
また、第２配線層１６の形成材料には、半導体チップ１０が置かれる腐食性ガス雰囲気に耐性があり、各絶縁膜１３，１４との密着性に優れ、第１配線層１５と確実に接続されて良好な導通が得られるならば、どのような導電材料を用いてもよい。
その導電材料としては、例えば、金（Ａｕ）、各種高融点金属（ニッケル、モリブデン、タングステン、タンタル、ハフニウム、ジルコニウム、ニオブ、チタン、バナジウム、レニウム、クロム、プラチナ、イリジウム、オスミウム、ロジウムなど）の単体または合金（タングステンチタン、窒化チタンなど）があり、その形成方法にはＣＶＤ法やＰＶＤ法が用いられる。
［第１実施形態の作用・効果］
第１実施形態によれば、以下の作用・効果を得ることができる。
［１−１］第１実施形態の半導体チップ１０では、第１配線層１５の表面が各絶縁膜１３，１４および第２配線層１６によって覆われており、第１配線層１５の表面が露出していない。
そのため、半導体チップ１０が腐食性ガス雰囲気中に置かれても、第１配線層１５が腐食性ガスに直接晒されることがなく、腐食性ガスによって腐食され易いアルミニウム系膜によって形成されているにも関わらず第１配線層１５は腐食されない。
そして、半導体チップ１０では、第２配線層１６が層間絶縁膜１３のビアホール１３ａにて第１配線層１５と接続され、その第２配線層１６が第１配線層１５から離れた位置まで延出されて引き出され、その第２配線層１６の延出部分１６ａの一部が保護絶縁膜１４の開口部１４ａから露出して電極パッドPadが形成されている。
そのため、半導体チップ１０が腐食性ガス雰囲気中に置かれると、電極パッドPadが腐食性ガスに直接晒される。しかし、電極パッドPadは腐食性ガスに耐性のある形成材料を用いた第２配線層１６の一部であるため、腐食性ガスにより電極パッドPadが腐食されることはなく、電極パッドPadの断線不良を防止できる。
［１−２］保護絶縁膜１４の開口部１４ａとビアホール１３ａおよび第１配線層１５とが上下方向に重なる場合には、半導体チップ１０が腐食性ガス雰囲気中に置かれたときに、腐食性ガスが保護絶縁膜１４の開口部１４ａからビアホール１３ａを通って第１配線層１５に到達し、その腐食性ガスによって第１配線層１５が腐食されるおそれがある。
尚、上下方向とは、シリコン基板１１の板厚方向を指す。
しかし、第１実施形態では、第２配線層１６が第１配線層１５から離れた位置まで延出されて引き出され、その第２配線層における延出部分１６ａが保護絶縁膜１４の開口部１４ａから露出されているため、保護絶縁膜１４の開口部１４ａとビアホール１３ａおよび第１配線層１５とが上下方向に重なることはない。換言すると、開口部１４ａとビアホール１３ａおよび第１配線層１５とが上下方向に重ならない位置に形成されている。
従って、第１実施形態によれば、半導体チップ１０が腐食性ガス雰囲気中に置かれたときに、腐食性ガスが保護絶縁膜１４の開口部１４ａからビアホール１３ａを通って第１配線層１５に到達することがなく、その腐食性ガスによって第１配線層１５が腐食されるおそれもない。
［１−３］第１実施形態の半導体チップ１０を用いて圧力センサを構成した場合には、特許文献１のようにダイアフラムおよび圧力伝達液体を介して半導体チップに圧力を伝達させる必要が無く、腐食性ガス雰囲気中に置かれた半導体チップ１０に圧力を直接印加可能であるため、前記した［問題点１］を解決できる。
すなわち、第１実施形態の半導体チップ１０を用いて圧力センサを構成した場合には、圧力センサの機能であるセンサの感度の低下を防止可能になり、当該機能が阻害されない。
［１−４］第１実施形態の半導体チップ１０を用いて各種センサ（例えば、圧力センサ、加速度センサ、超音波センサなど）を構成した場合には、特許文献１のようにダイアフラムおよび圧力伝達液体を設ける必要や、特許文献２のように熱可塑性樹脂を設ける必要が無く、センサの外形寸法が大きくならないため、前記した［問題点２］を解決できる。
［１−５］第１実施形態の半導体チップ１０を用いて前記した各種センサを構成した場合には、特許文献１のようにダイアフラムおよび圧力伝達液体を設ける必要や、特許文献２のように熱可塑性樹脂を設ける必要が無く、センサの製造コストが増大しないため、前記した［問題点３］を解決できる。
＜第２実施形態＞
図２（Ａ）は、センサを構成する第２実施形態の半導体チップ２０における電極パッドPadの近傍を示す要部概略縦断面図である。
半導体チップ（配線基板）２０は、シリコン基板１１、絶縁膜１２、層間絶縁膜１３、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPad、第３配線層２１などから構成されている。
第２実施形態の半導体チップ２０において、第１実施形態の半導体チップ１０と異なるのは、第２配線層１６の下側全面に第３配線層２１が形成され、各配線層２１，１６が積層されている点だけである。
ここで、第３配線層２１の形成材料には、層間絶縁膜１３との密着性に優れ、各配線層１５，１６と確実に接続されて良好な導通が得られるならば、どのような導電材料を用いてもよい。
第２実施形態によれば、第２配線層１６の形成材料に層間絶縁膜１３との密着性が低い導電材料を用いた場合でも、第３配線層２１が第２配線層１６と層間絶縁膜１３を接着する接着層（密着層）として機能するため、第１実施形態の前記作用・効果と同様の作用・効果が得られる。
例えば、第２配線層１６の形成材料として金を用いた場合、金は導電性に優れるものの絶縁膜との密着性に劣るという欠点がある。
そこで、第３配線層２１の形成材料として、層間絶縁膜１３との密着性に優れ、第２配線層１６の形成材料である金および第１配線層１５の形成材料であるアルミニウム系膜と確実に接続されて良好な導通が得られると共に、耐腐食性に優れた導電材料を用いればよく、その形成材料には、例えば、タンタルやタングステンチタンなどがある。
すなわち、タンタルやタングステンチタンは、金に対して電気抵抗が大きいという欠点があるが、層間絶縁膜１３との密着性に優れ、第２配線層１６の形成材料である金と確実に接続されて良好な導通が得られる上に、耐腐食性に優れているため、第３配線層２１の形成材料として好適である。
＜第３実施形態＞
図２（Ｂ）は、センサを構成する第３実施形態の半導体チップ３０における電極パッドPadの近傍を示す要部概略縦断面図である。
半導体チップ（配線基板）３０は、シリコン基板１１、絶縁膜１２、層間絶縁膜１３、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPad、第１接着層３１などから構成されている。
第３実施形態の半導体チップ３０において、第１実施形態の半導体チップ１０と異なるのは、第１接着層３１が設けられている点だけである。
第１接着層３１は、ビアホール１３ａの内部を除く第２配線層１６の下側に形成されている。そして、ビアホール１３ａの内部では各配線層１５，１６が直接接触している。
ここで、第１接着層３１の形成材料には、層間絶縁膜１３および第２配線層１６との密着性に優れるならば、導電材料に限らずどのような材料を用いてもよい。
第３実施形態によれば、第２配線層１６の形成材料に層間絶縁膜１３との密着性が低い導電材料を用いた場合でも、第２配線層１６と層間絶縁膜１３が第１接着層３１によって接着されるため、第１実施形態の前記作用・効果と同様の作用・効果が得られる。
加えて、第３実施形態では、各配線層１５，１６が直接接触することから、第２実施形態の第３配線層２１を設けた場合に比べて、各配線層１５，１６間の接触抵抗が低くなり、各配線層１５，１６の接触部分の面積を小さくすることが可能になるため、シリコン基板１１の表面上におけるビアホール１３ａの占有面積を縮小して半導体チップ３０を小型化できる。
＜第４実施形態＞
図３（Ａ）は、センサを構成する第４実施形態の半導体チップ４０における電極パッドPadの近傍を示す要部概略縦断面図である。
半導体チップ（配線基板）４０は、シリコン基板１１、絶縁膜１２、層間絶縁膜１３、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPad、第３配線層２１、第４配線層４１などから構成されている。
第４実施形態の半導体チップ４０において、第２実施形態の半導体チップ２０と異なるのは、第２配線層１６の上側全面に第４配線層４１が形成され、各配線層２１，１６，４１が積層されている点だけである。
ここで、第４配線層４１の形成材料には、半導体チップ４０が置かれる腐食性ガス雰囲気に耐性があり、保護絶縁膜１４との密着性に優れ、第２配線層１６と確実に接続されて良好な導通が得られるならば、どのような導電材料を用いてもよい。
第４実施形態によれば、第２配線層１６の形成材料に保護絶縁膜１４との密着性が低い導電材料を用いた場合でも、第４配線層４１が第２配線層１６と保護絶縁膜１４を接着する接着層として機能するため、第２実施形態の前記作用・効果と同様の作用・効果が得られる。
ちなみに、第２配線層１６の形成材料として金を用いた場合には、第４配線層４１の形成材料として、保護絶縁膜１４との密着性に優れ、第２配線層１６の形成材料である金と確実に接続されて良好な導通が得られると共に、耐腐食性に優れた導電材料を用いればよく、その形成材料には、例えば、タンタルやタングステンチタンなどがある。
すなわち、タンタルやタングステンチタンは、金に対して電気抵抗が大きいという欠点があるが、保護絶縁膜１４との密着性に優れ、第２配線層１６の形成材料である金と確実に接続されて良好な導通が得られる上に、耐腐食性に優れているため、第４配線層４１の形成材料として好適である。
＜第５実施形態＞
図３（Ｂ）は、センサを構成する第５実施形態の半導体チップ５０における電極パッドPadの近傍を示す要部概略縦断面図である。
半導体チップ（配線基板）５０は、シリコン基板１１、絶縁膜１２、層間絶縁膜１３、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPad、接着層３１、第４配線層４１などから構成されている。
第５実施形態の半導体チップ５０において、第３実施形態の半導体チップ３０と異なるのは、第２配線層１６の上側全面に第４配線層４１が形成され、各配線層１６，４１が積層されている点だけである。
従って、第５実施形態によれば、第２配線層１６の形成材料に保護絶縁膜１４との密着性が低い導電材料を用いた場合でも、第４配線層４１が第２配線層１６と保護絶縁膜１４を接着する接着層として機能するため、第３実施形態の前記作用・効果と同様の作用・効果が得られる。
＜第６実施形態＞
図４（Ａ）は、センサを構成する第６実施形態の半導体チップ６０における電極パッドPadの近傍を示す要部概略縦断面図である。
半導体チップ（配線基板）６０は、シリコン基板１１、絶縁膜１２、層間絶縁膜１３、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPad、第３配線層２１、第２接着層６１などから構成されている。
第６実施形態の半導体チップ６０において、第２実施形態の半導体チップ２０と異なるのは、第２接着層６１が設けられている点だけである。
第２接着層６１は、保護絶縁膜１４の開口部１４ａの内部を除く第２配線層１６の上側に形成されている。そして、保護絶縁膜１４の開口部１４ａからは第２配線層１６が直接露出している。
ここで、第２接着層６１の形成材料には、保護絶縁膜１４および第２配線層１６との密着性に優れるならば、導電材料に限らずどのような材料を用いてもよい。
第６実施形態によれば、第２配線層１６の形成材料に保護絶縁膜１４との密着性が低い導電材料を用いた場合でも、第２配線層１６と保護絶縁膜１４が第２接着層６１によって接着されるため、第２実施形態の前記作用・効果と同様の作用・効果が得られる。
ところで、第４実施形態の半導体チップ４０では、電極パッドPadの表面が第４配線層４１によって形成されている。それに対して、第６実施形態の半導体チップ６０では、電極パッドPadの表面が第２配線層１６によって形成されている。
従って、第６実施形態では、電極パッドPadに接続される接続部材（図示略）が第２配線層１６に直接接触することから、第４実施形態の第４配線層４１を設けた場合に比べて、接続部材と第２配線層１６の接触抵抗が低くなり、接続部材と第２配線層１６の接続部分の面積を小さくすることが可能になるため、シリコン基板１１の表面上における電極パッドPadの占有面積を縮小して半導体チップ６０を小型化できる。
＜第７実施形態＞
図４（Ｂ）は、センサを構成する第７実施形態の半導体チップ７０における電極パッドPadの近傍を示す要部概略縦断面図である。
半導体チップ（配線基板）７０は、シリコン基板１１、絶縁膜１２、層間絶縁膜１３、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPad、第１接着層３１、第２接着層６１などから構成されている。
すなわち、第７実施形態は、第６実施形態の第３配線層２１を第３実施形態の第１接着層３１に置き換えたものである。そのため、第７実施形態によれば、第３実施形態の作用・効果に加えて、第６実施形態の第２接着層６１に関する作用・効果が得られる。
＜第８実施形態＞
図５は、第５実施形態の半導体チップ５０の電極パッドPadに対して、ワイヤボンディング接続法を用いてボンディングワイヤ５１が接続された状態を示す第８実施形態の要部概略縦断面図である。
尚、電極パッドPadの表面を形成する第４配線層４１の形成材料には、ボンディングワイヤ５１と確実に接続されて良好な導通が得られる金が好適である。
＜第９実施形態＞
図６は、第５実施形態の半導体チップ５０の電極パッドPadに対して、フリップチップ接続法を用いてバンプ５２が接続された状態を示す第９実施形態の要部概略縦断面図である。
パッケージ化されていないベアチップ（ダイ）である半導体チップ５０は、裏返された状態（フェイスダウン）で実装基板５３に直接搭載されている。そして、半導体チップ５０の電極パッドPadと実装基板５３の表面上に形成された配線層５４とが、バンプ５２によって接続されている。
尚、バンプ５２は、各種導電材料（例えば、ハンダ，金，銅，ニッケルなどの金属、導電性接着剤など）を用いて適宜な方法（例えば、メッキ法、スタッド法など）により形成すればよい。
また、電極パッドPadの表面を形成する第４配線層４１の形成材料には、バンプ５２と確実に接続されて良好な導通が得られる金が好適である。
＜第１０実施形態＞
図７は、センサを構成する第１０実施形態の半導体チップ８０における電極パッドPadの近傍を示す要部概略縦断面図である。
半導体チップ（配線基板）８０は、シリコン基板１１、絶縁膜１２、層間絶縁膜１３、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPad、第３配線層２１などから構成されている。
第１０実施形態の半導体チップ８０において、第２実施形態の半導体チップ２０と異なるのは、ビアホール１３ａの内部に第３配線層２１が充填されて埋め込まれ、ビアホール１３ａの上方における第３配線層２１の表面が略平坦になっている点だけである。
第１０実施形態では、第３配線層２１の上側に形成する第２配線層１６によってビアホール１３ａを充填する必要が無くなるため、第２配線層１６の形成材料や形成方法として段差被覆性が低いものを使用した場合でも、第３配線層２１を介して第１配線層１５と第２配線層１６との良好な導通が得られる。
従って、第１０実施形態によれば、第２実施形態の前記作用・効果と同様の作用・効果が得られる。
＜第１１実施形態＞
図８は、センサを構成する第１１実施形態の半導体チップ９０における電極パッドPadの近傍を示す要部概略縦断面図である。
半導体チップ（配線基板）９０は、シリコン基板１１、絶縁膜１２、層間絶縁膜１３、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPad、第３配線層２１、第５配線層９１などから構成されている。
第１１実施形態の半導体チップ９０において、第４実施形態の半導体チップ４０と異なるのは、第４配線層４１が第５配線層９１に置き換えられている点だけである。
第５配線層９１は、保護絶縁膜１４の開口部１４ａの内部を除く第２配線層１６の上側に形成されている。また、保護絶縁膜１４の開口部１４ａの内周壁面に位置する第５配線層９１の端面９１ａは、保護絶縁膜１４によって覆われている。
そして、保護絶縁膜１４の開口部１４ａからは第２配線層１６が直接露出している。
ここで、第５配線層９１の形成材料には、保護絶縁膜１４との密着性に優れ、第２配線層１６と確実に接続されて良好な導通が得られるならば、どのような導電材料を用いてもよい。
第１１実施形態によれば、第２配線層１６の形成材料に保護絶縁膜１４との密着性が低い導電材料を用いた場合でも、第５配線層９１が第２配線層１６と保護絶縁膜１４を接着する接着層として機能するため、第４実施形態の前記作用・効果と同様の作用・効果が得られる。
そして、第１１実施形態によれば、第５配線層９１が保護絶縁膜１４に覆われて露出せず、第５配線層９１が腐食性ガスに晒されるおそれが無いため、第５配線層９１の形成材料に耐腐食性が低いものを使用可能になる。
ちなみに、第２配線層１６の形成材料として金を用いた場合には、第４配線層４１と同様に、第５配線層９１の形成材料として、例えば、タンタルやタングステンチタンなどを用いればよい。
＜第１２実施形態＞
図９は、第１０実施形態の半導体チップ８０によって構成された第１２実施形態の圧力センサ１００の概略構造を示す要部概略縦断面図である。
半導体チップ８０は、シリコン基板１１、絶縁膜１２、層間絶縁膜１３、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPad、第３配線層２１などから構成されている。
シリコン基板１１の裏面側（背面側）には、開口部から底部へ向かって横断面積が小さくなる縦断面台形状の凹部１１ａが形成されている。
凹部１１ａの上方に位置するシリコン基板１１の表面側には、ピエゾ抵抗素子１０１が形成されている。
尚、凹部１１ａが設けられているのは、ピエゾ抵抗素子１０１が形成されている部分におけるシリコン基板１１の板厚を薄くすることにより、ピエゾ抵抗素子１０１の結晶格子に歪みを生じやすくするためである。
ｐ型単結晶シリコン基板１１の表面側には、複数の不純物領域（ｎ型埋込不純物領域、低濃度のｎ型不純物領域、高濃度のｎ型不純物領域、低濃度のｐ型不純物領域、高濃度のｐ型不純物領域など）１０２が形成されている。
各不純物領域１０２の表面上には絶縁膜１２が形成され、絶縁膜１２の表面上には複数の配線層１０３が形成されている。尚、各配線層１０３は、第１配線層１５と同一工程にて作成されている。
各配線層１０３は、絶縁膜１２に形成されたコンタクトホールを介してピエゾ抵抗素子１０１および各不純物領域１０２に接続されている。
そして、ピエゾ抵抗素子１０１および各不純物領域１０２が各配線層１０３によって接続されることにより、ピエゾ抵抗式の圧力センサ１００を構成する電子回路が作成されている。
第１配線層１５は、絶縁膜１２に形成されたコンタクトホールを介して、シリコン基板１１に形成された高濃度のｎ型不純物領域に接続されている。
また、第１配線層１５は、第３配線層２１を介して第２配線層１６に接続されている。
そして、第２配線層１６は層間絶縁膜１３の表面上にて第１配線層１５から離れた位置まで延出され、保護絶縁膜１４の開口部１４ａから露出された第２配線層１６の延出部分１６ａによって電極パッドPadが形成されている。
ピエゾ抵抗素子１０１が形成されている部分のシリコン基板１１に圧力が印加されると、ピエゾ抵抗素子１０１の結晶格子に歪みを生じて抵抗値が変化する。
そのピエゾ抵抗素子１０１の抵抗値の変化は、各不純物領域１０２および各配線層１０３によって構成された電子回路によって電気信号に変換され、その電気信号は電極パッドPadから圧力センサ１００の外部へ出力される。
圧力センサ１００を腐食性ガスの雰囲気中で使用する際に、センサ本体が腐食性ガスに直接晒される場合には、電極パッドPadも腐食性ガスに直接晒される。
しかし、第１２実施形態によれば、第１０実施形態の前記作用・効果により、圧力センサ１００が腐食性ガス雰囲気中に置かれても電極パッドPadの腐食を防止可能であると共に、機能を阻害せずコンパクトな圧力センサ１００を実現できる。
尚、圧力センサ１００は、加速度センサとしても使用できる。
＜第１３実施形態＞
図１０は、第１０実施形態の半導体チップ８０によって構成された第１３実施形態の圧力センサ１１０の概略構造を示す要部概略縦断面図である。
半導体チップ８０は、シリコン基板１１、絶縁膜１２、層間絶縁膜１３、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPad、第３配線層２１などから構成されている。
貼り合わせＳＯＩ（Silicon On Insulator）構造のセンサ本体１１１は、単結晶シリコン基板１１２、埋込酸化（ＢＯＸ：Buried OXide ）層１１３、単結晶シリコン基板１１が下方から上方に向けてこの順番で積層されて形成され、絶縁層である埋込酸化層１１３の上にＳＯＩ層であるシリコン基板１１が形成されたＳＯＩ構造を成している。
ここで、貼り合わせＳＯＩ構造のセンサ本体１１１は、例えば、貼り合わせる面（鏡面）を熱酸化して酸化膜を形成した２枚のウェハ同士を、その酸化膜を介して張り合わせた後、片側のウェハを所望の厚さになるように研削することで得られ、研磨したウェハがシリコン基板１１になり、研磨していないウェハがシリコン基板１１２になり、前記酸化膜が埋込酸化層１１３になる。
ＭＥＭＳ技術を利用して作成された可動部材１１４は、高濃度に不純物が拡散されたシリコン基板１１によって形成されている。
可動部材１１４は、櫛歯状を成す２つの部分（図示略）によって構成され、各部分は櫛歯が噛み合うように互いに離間して配置されている。
可動部材１１４の周囲にはトレンチ１１５が形成され、可動部材１１４の各部分はトレンチ１１５によって可動可能に独立されている。
各種（多結晶、非晶質、単結晶）シリコンのバルク材から成るキャップ１１６は、可動部材１１４を覆って保護するために設けられており、絶縁膜１２の表面上に接着されている。尚、可動部材１１４の動きを妨げないように、キャップ１１６の内壁面と可動部材１１４との間には空隙が設けられている。
ｐ型単結晶シリコン基板１１の表面側には、複数の不純物領域（低濃度のｎ型不純物領域、高濃度のｎ型不純物領域、低濃度のｐ型不純物領域、高濃度のｐ型不純物領域など）１０２が形成され、各不純物領域によって静電容量式の圧力センサ１１０を構成する電子回路が作成されている。
第１配線層１５は、絶縁膜１２に形成されたコンタクトホールを介して、シリコン基板１１に形成された高濃度のｎ型不純物領域に接続されている。
また、第１配線層１５は、第３配線層２１を介して第２配線層１６に接続されている。
そして、第２配線層１６は層間絶縁膜１３の表面上にて第１配線層１５から離れた位置まで延出され、保護絶縁膜１４の開口部１４ａから露出された第２配線層１６の延出部分１６ａによって電極パッドPadが形成されている。
シリコン基板１１に圧力が印加されると、可動部材１１４の各部分が動き、各部分間の距離が変化して静電容量値も変化する。
その可動部材１１４の各部分の静電容量値の変化は、各不純物領域１０２によって構成された電子回路によって電気信号に変換され、その電気信号は電極パッドPadから圧力センサ１１０の外部へ出力される。
圧力センサ１１０を腐食性ガスの雰囲気中で使用する際に、センサ本体が腐食性ガスに直接晒される場合には、電極パッドPadも腐食性ガスに直接晒される。
しかし、第１３実施形態によれば、第１０実施形態の前記作用・効果により、圧力センサ１１０が腐食性ガス雰囲気中に置かれても電極パッドPadの腐食を防止可能であると共に、機能を阻害せずコンパクトな圧力センサ１１０を実現できる。
尚、圧力センサ１１０は、加速度センサとしても使用できる。
＜第１４実施形態＞
図１１は、第１０実施形態の半導体チップ８０によって構成された第１４実施形態の半導体装置１２０の概略構造を示す要部概略縦断面図である。
半導体チップ８０は、シリコン基板１１、絶縁膜１２、層間絶縁膜１３、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPad、第３配線層２１などから構成されている。
ｐ型単結晶シリコン基板１１の表面側には、複数の不純物領域（ｎ型埋込不純物領域、低濃度のｎ型不純物領域、高濃度のｎ型不純物領域、低濃度のｐ型不純物領域、高濃度のｐ型不純物領域など）１２１が形成されている。
各不純物領域１２１の表面上には絶縁膜１２２が形成され、絶縁膜１２２の表面上には複数の配線層１２３が形成されている。
絶縁膜１２２および各配線層１２３の表面上には保護絶縁膜１２４が形成され、シリコン基板１１の表面側は保護絶縁膜１２４によって完全に覆われている。
各配線層１２３は、絶縁膜１２２に形成されたコンタクトホールを介して各不純物領域１２１に接続されている。
そして、各不純物領域１２１が各配線層１２３によって接続されることにより、半導体装置１２０を構成する電子回路が作成されている。
シリコン基板１１の裏面側にはトレンチ１１ｂが形成され、シリコン基板１１の表面側に形成された低濃度のｎ型不純物領域がトレンチ１１ｂの底部から露出している。
トレンチ１１ｂの内部には配線層１２５が充填されて埋め込まれ、配線層１２５は低濃度のｎ型不純物領域に接続されている。
トレンチ１１ｂの内周壁面と配線層１２５との間には絶縁膜１２６が形成されており、シリコン基板１１と配線層１２５とは絶縁膜１２６によって絶縁されている。
そして、シリコン基板１１のトレンチ１１ｂと配線層１２５および絶縁膜１２６によって貫通電極１２７が構成されている。
ここで、配線層１２５の形成材料には、例えば、銅、タングステンなどが用いられ、その形成方法にはＣＶＤ法やＰＶＤ法が用いられる。
また、絶縁膜１２６の形成材料には、例えば、ＣＶＤ法によって形成された酸化シリコン、窒化シリコンなどが用いられる。
絶縁膜１２は、シリコン基板１１の裏面側の表面上に形成されている。
第１配線層１５は、絶縁膜１２に形成されたビアホールを介して、貫通電極１２７の配線層１２５に接続されている。
また、第１配線層１５は、第３配線層２１を介して第２配線層１６に接続されている。
そして、第２配線層１６は層間絶縁膜１３の表面上にて第１配線層１５から離れた位置まで延出され、保護絶縁膜１４の開口部１４ａから露出された第２配線層１６の延出部分１６ａによって電極パッドPadが形成されている。
第１４実施形態の半導体装置１２０では、シリコン基板１１の表面側に形成された不純物領域１２１と、シリコン基板１１の裏面側に形成された電極パッドPadとが、各配線層１５，２１，１６および貫通電極１２７を介して接続されている。
そして、各不純物領域１２１と絶縁膜１２２および各配線層１２３が形成されたシリコン基板１１の表面側は、保護絶縁膜１２４によって完全に覆われている。
従って、第１４実施形態によれば、第１０実施形態の前記作用・効果に加えて、半導体装置１２０の電極パッドPadをシリコン基板１１の裏面側のみに設け、シリコン基板１１の表面側を保護絶縁膜１２４によって完全に覆うことが可能になるため、シリコン基板１１の表面側が腐食性ガスに直接晒された場合でも、シリコン基板１１の表面側に形成された電子回路の機能が阻害されるのを確実に防止できる。
＜第１５実施形態＞
図１２は、第１０実施形態の半導体チップ８０によって構成された第１５実施形態の半導体装置１３０の概略構造を示す要部概略縦断面図である。
第１５実施形態の半導体装置１３０において、第１４実施形態の半導体装置１２０と異なるのは、シリコン基板１１の裏面側に各絶縁膜１２〜１４と各配線層１５，２１，１６および電極Padが設けられていることに加え、シリコン基板１１の表面側にも各絶縁膜１２〜１４と各配線層１５，２１，１６および電極Padが設けられている点だけである。
すなわち、半導体装置１３０では、シリコン基板１１の表面側に各不純物領域１２１が形成され、各不純物領域１２１の表面上には絶縁膜１２が形成され、絶縁膜１２の表面上には第１配線層１５および各配線層１２３が形成され、絶縁膜１２および各配線層１５，１２３の表面上には層間絶縁膜１３が形成され、層間絶縁膜１３の表面上には第２配線層１６が形成され、層間絶縁膜１３および第２配線層１６の表面上には保護絶縁膜１４が形成されている。
各配線層１２３は、絶縁膜１２に形成されたコンタクトホールを介して各不純物領域１２１に接続されている。
そして、半導体装置１３０では、シリコン基板１１の表面側に形成された不純物領域１２１と、シリコン基板１１の裏面側に形成された電極パッドPadとが、各配線層１５，２１，１６および貫通電極１２７を介して接続されている。
加えて、半導体装置１３０では、シリコン基板１１の表面側において、不純物領域１２１と電極パッドPadとが各配線層１５，２１，１６を介して接続されている。
従って、第１５実施形態によれば、第１０実施形態の前記作用・効果に加えて、シリコン基板１１の表裏両面側に電極パッドPadを設けた半導体装置１３０を実現できる。
＜第１６実施形態＞
図１３（Ａ）は、センサを構成する第１６実施形態の半導体チップ１４０における電極パッドPadの近傍を示す要部概略平面図である。
図１３（Ｂ）は、第１６実施形態の半導体チップ１４０における電極パッドPadの近傍を示す要部概略縦断面図であり、図１３（Ａ）に示すＸ−Ｘ線断面図である。
半導体チップ（配線基板）１４０は、シリコン基板１１、絶縁膜１２、層間絶縁膜１３、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPadなどから構成されている。
第１６実施形態の半導体チップ１４０において、第１実施形態の半導体チップ１０と異なるのは以下の点である。
［ａ］第１配線層１５は、矩形リング状に形成されている。
［ｂ］層間絶縁膜１３において、第１配線層１５を覆う部分は全て除去されている。そして、層間絶縁膜１３に開口形成された矩形状の開口部１３ｂから第１配線層１５が完全に露出されている。
［ｃ］第２配線層１６は、層間絶縁膜１３の開口部１３ｂ全体を覆うことにより、第１配線層１５の底面を除く全ての部分（上面および側壁面）を覆うように形成されている。そして、第１配線層１５の上面および側壁面と、これらを覆う第２配線層１６とが接続されている。
［ｄ］第２配線層１６の中央部分は、保護絶縁膜１４に開口形成された矩形状の開口部１４ｂから露出されている。そして、保護絶縁膜１４の開口部１４ｂから露出した第２配線層１６の中央部分の表面によって電極パッドPadが形成されている。
［ｅ］保護絶縁膜１４の開口部１４ｂは、第１配線層１５の上面の上方部分を除く部分に形成されている。すなわち、第１配線層１５の上面の上方部分は保護絶縁膜１４によって覆われており、保護絶縁膜１４の開口部１４ｂと第１配線層１５とが上下方向に重なることはない。換言すると、保護絶縁膜１４の開口部１４ｂは、第１配線層１５の矩形リング状の内側の上方部分に開口されている。
［第１６実施形態の作用・効果］
第１６実施形態によれば、第１実施形態の前記［１−３］〜［１−５］の作用・効果に加えて、以下の作用・効果を得ることができる。
［１６−１］第１６実施形態の半導体チップ１４０では、第１配線層１５の表面が第２配線層１６によって覆われており、第１配線層１５の表面が露出していない。
そのため、半導体チップ１０が腐食性ガス雰囲気中に置かれても、第１配線層１５が腐食性ガスに直接晒されることがなく、腐食性ガスによって腐食され易いアルミニウム系膜によって形成されているにも関わらず第１配線層１５は腐食されない。
そして、半導体チップ１４０では、第２配線層１６が第１配線層１５の上面および側壁面を覆い、第２配線層１６の中央部分が保護絶縁膜１４の開口部１４ｂから露出して電極パッドPadが形成されている。
そのため、半導体チップ１４０が腐食性ガス雰囲気中に置かれると、電極パッドPadが腐食性ガスに直接晒される。しかし、電極パッドPadは腐食性ガスに耐性のある形成材料を用いた第２配線層１６の一部であるため、腐食性ガスにより電極パッドPadが腐食されることはなく、電極パッドPadの断線不良を防止できる。
［１６−２］保護絶縁膜１４の開口部１４ｂと第１配線層１５とが上下方向に重なる場合には、半導体チップ１４０が腐食性ガス雰囲気中に置かれたときに、腐食性ガスが保護絶縁膜１４の開口部１４ｂから第２配線層１６を通って第１配線層１５に到達し、その腐食性ガスによって第１配線層１５が腐食されるおそれがある。
しかし、第１６実施形態では、第１配線層１５の上面の上方部分は保護絶縁膜１４によって覆われているため、保護絶縁膜１４の開口部１４ｂと第１配線層１５とが上下方向に重なることはない。換言すると、開口部１４ｂと第１配線層１５とが上下方向に重ならない位置に形成されている。
従って、第１６実施形態によれば、半導体チップ１４０が腐食性ガス雰囲気中に置かれたときに、腐食性ガスが保護絶縁膜１４の開口部１４ｂから第２配線層１６を通って第１配線層１５に到達することがなく、その腐食性ガスによって第１配線層１５が腐食されるおそれもない。
［１６−３］第１実施形態では、第２配線層１６が第１配線層１５から離れた位置まで延出されて引き出され、その第２配線層１６における延出部分１６ａが保護絶縁膜１４の開口部１４ａから露出され、その開口部１４ａから露出された第２配線層１６の延出部分１６ａによって電極パッドPadが形成されている。
そのため、第１実施形態では、シリコン基板１１の表面上における各配線層１５，１６の占有面積が第２配線層１６の延出部分１６ａの面積分だけ増大し、半導体チップ１０の大型化を招くおそれがある。
それに対して、第１６実施形態では、第１配線層１５が矩形リング状に形成され、第１配線層１５を覆う第２配線層１６の中央部分（第１配線層１５の矩形リング状の内側の上方部分）が保護絶縁膜１４の開口部１４ｂから露出され、その開口部１４ｂから露出された第２配線層１６の中央部分によって電極パッドPadが形成されている。
そのため、電極パッドPadの面積が同じであれば、第１実施形態に比べて、第１６実施形態では、シリコン基板１１の表面上における各配線層１５，１６の占有面積を縮小して半導体チップ１４０を小型化できる。
［１６−４］第１実施形態では、ビアホール１３ａの底面から露出した第１配線層１５の上面と、ビアホール１３ａの内部に充填された第２配線層１６の下面とが接続されているだけであるため、各配線層１５，１６の接触抵抗（接続抵抗）が大きい上に、各配線層１５，１６間には電流が一方向にしか流れないことから、各配線層１５，１６間の電気抵抗が増大する。
それに対して、第１６実施形態では、第１配線層１５が矩形リング状に形成され、第１配線層１５の上面および側壁面が第２配線層１６によって覆われているため、第１実施形態に比べて、各配線層１５，１６の接触面積を増大させて接触抵抗を低減できる上に、各配線層１５，１６間で電流を四方に広げて流すことができることから、各配線層１５，１６間の電気抵抗を低減できる。
また、第１実施形態では、第１配線層１５と電極パッドPadとが第２配線層１６の延出部分１６ａを介して接続されているため、第１配線層１５と電極パッドPadとの間の電気抵抗が、延出部分１６ａの配線抵抗の抵抗分だけ増大する。
それに対して、第１６実施形態では、第２配線層１６に延出部分１６ａが設けられていないため、第１実施形態に比べて、第１配線層１５と電極パッドPadとの間の電気抵抗を低減できる。
＜第１７実施形態＞
図１４（Ａ）は、センサを構成する第１７実施形態の半導体チップ１５０における電極パッドPadの近傍を示す要部概略平面図である。
図１４（Ｂ）は、第１７実施形態の半導体チップ１５０における電極パッドPadの近傍を示す要部概略縦断面図であり、図１４（Ａ）に示すＸ−Ｘ線断面図である。
半導体チップ（配線基板）１５０は、シリコン基板１１、絶縁膜１２、層間絶縁膜１３、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPadなどから構成されている。
第１７実施形態の半導体チップ１５０において、第１６実施形態の半導体チップ１４０と異なるのは、第１配線層１５が略Ｕ字状に形成されている点である。
従って、第１７実施形態では、第１配線層１５が矩形リング状に形成されている第１６実施形態に比べて、各配線層１５，１６の接触面積が減少して接触抵抗が増大するものの、第１実施形態に比べれば各配線層１５，１６の接触抵抗を低減できるため、第１６実施形態の前記作用・効果と同様の作用・効果が得られる。
＜第１８実施形態＞
図１５（Ａ）は、センサを構成する第１８実施形態の半導体チップ１６０における電極パッドPadの近傍を示す要部概略平面図である。
図１５（Ｂ）は、第１８実施形態の半導体チップ１６０における電極パッドPadの近傍を示す要部概略縦断面図であり、図１５（Ａ）に示すＸ−Ｘ線断面図である。
半導体チップ（配線基板）１６０は、シリコン基板１１、絶縁膜１２、層間絶縁膜１３、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPadなどから構成されている。
第１８実施形態の半導体チップ１６０において、第１６実施形態の半導体チップ１４０と異なるのは、第１配線層１５が略Ｉ字状に形成されている点である。
従って、第１８実施形態では、第１配線層１５が矩形リング状に形成されている第１６実施形態に比べて、各配線層１５，１６の接触面積が減少して接触抵抗が増大するものの、第１実施形態に比べれば各配線層１５，１６の接触抵抗を低減できるため、第１６実施形態の前記作用・効果と同様の作用・効果が得られる。
＜第１９実施形態＞
図１６（Ａ）は、センサを構成する第１９実施形態の半導体チップ１７０における電極パッドPadの近傍を示す要部概略平面図である。
図１６（Ｂ）は、第１９実施形態の半導体チップ１７０における電極パッドPadの近傍を示す要部概略縦断面図であり、図１６（Ａ）に示すＸ−Ｘ線断面図である。
半導体チップ（配線基板）１７０は、シリコン基板１１、絶縁膜１２、層間絶縁膜１３、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPadなどから構成されている。
第１９実施形態の半導体チップ１７０において、第１６実施形態の半導体チップ１４０と異なるのは、第１配線層１５が略Ｌ字状に形成されている点である。
従って、第１９実施形態では、第１配線層１５が矩形リング状に形成されている第１６実施形態に比べて、各配線層１５，１６の接触面積が減少して接触抵抗が増大するものの、第１実施形態に比べれば各配線層１５，１６の接触抵抗を低減できるため、第１６実施形態の前記作用・効果と同様の作用・効果が得られる。
＜第２０実施形態＞
図１７は、第１６実施形態の半導体チップ１４０によって構成された第２０実施形態のパワーＭＯＳトランジスタ１８０の概略構造を示す要部概略縦断面図であり、図１８に示すＸ−Ｘ線断面図である。
図１８（Ａ）は、第２０実施形態のパワーＭＯＳトランジスタ１８０の要部概略平面図である。
図１８（Ｂ）は、第２０実施形態のパワーＭＯＳトランジスタ１８０の要部概略底面図である。
半導体チップ１４０は、シリコン基板１１、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPadなどから構成されている。
シリコン基板１１には、高濃度のｐ型不純物領域１８１、低濃度のｐ型不純物領域１８２、ｎ型不純物領域１８３が板厚方向に下方から上方に向けてこの順番で形成されている。
各不純物領域１８２，１８３には、トレンチ１８４が形成されている。
トレンチ１８４の内部には配線層１８５が充填されて埋め込まれている。
トレンチ１８４の内周壁面と配線層１８５との間には絶縁膜１８６が形成されており、各不純物領域１８２，１８３と配線層１８５とは絶縁膜１８６によって絶縁されている。
ｎ型不純物領域１８３の表面には、トレンチ１８４および絶縁膜１８６を囲むように高濃度のｐ型不純物領域１８７が形成されている。
絶縁膜１８６は、トレンチ１８４を囲むｐ型不純物領域１８７の表面上にも形成されている。
ｐ型不純物領域１８７とトレンチ１８４および絶縁膜１８６の表面上には絶縁膜１８８が形成されている。
そして、ｐチャネルパワーＭＯＳトランジスタ１８０では、配線層１８５によってゲート電極が形成され、絶縁膜１８６によってゲート絶縁膜が形成され、ｐ型不純物領域１８７によってソース領域が形成され、ｐ型不純物領域１８１によってドレイン領域が形成されている。
ここで、配線層１８５の形成材料には、例えば、ＣＶＤ法によって形成された多結晶シリコンが用いられる。
第２０実施形態では、シリコン基板１１の表裏両面側にそれぞれ各配線層１５，１６、保護絶縁膜１４、電極パッドPadが形成されている。
そこで、シリコン基板１１の表面側に形成された部材には符号の末尾に「α」を付し、シリコン基板１１の裏面側に形成された部材には符号の末尾に「β」を付すことにより、表面側の部材と裏面側の部材とを区別する。
第１配線層１５αは、絶縁膜１８８に形成されたコンタクトホールを介してｐ型不純物領域１８７に接続されている。
また、第１配線層１５αを覆う第２配線層１６αの中央部分は保護絶縁膜１４αの開口部１４ｂから露出され、その開口部１４ｂから露出された第２配線層１６αの中央部分によって電極パッドPadαが形成されている。
そして、各配線層１５α，１６αによってパワーＭＯＳ（Metal Oxide Semiconductor）トランジスタ１８０のソース電極が形成されている。
第１配線層１５βは、ｐ型不純物領域１８１の表面上に形成されてｐ型不純物領域１８１に接続されている。
また、第１配線層１５βを覆う第２配線層１６βの中央部分は保護絶縁膜１４βの開口部１４ｂから露出され、その開口部１４ｂから露出された第２配線層１６βの中央部分によって電極パッドPadβが形成されている。
そして、各配線層１５β，１６βによってパワーＭＯＳトランジスタ１８０のドレイン電極が形成されている。
図１９（Ｂ）は、従来のパワーＭＯＳトランジスタ１９０の概略構造を示す要部概略縦断面図であり、図１９（Ａ）（Ｃ）に示すＸ−Ｘ線断面図である。
図１９（Ａ）は、従来のパワーＭＯＳトランジスタ１９０の要部概略平面図である。
図１９（Ｃ）は、従来のパワーＭＯＳトランジスタ１９０の要部概略底面図である。
従来のパワーＭＯＳトランジスタ１９０において、第２０実施形態のパワーＭＯＳトランジスタ１８０と異なるのは、各不純物領域１８３，１８７の表面上に形成された配線層１９１によってソース電極が形成され、ｐ型不純物領域１８１の表面上に形成された配線層１９２によってドレイン電極が形成されている点だけである。
パワーＭＯＳトランジスタ１８０，１９０を使用した電子回路を腐食性ガスの雰囲気中で使用する際に、パワーＭＯＳトランジスタ１８０，１９０が腐食性ガスに直接晒される場合には、ソース電極およびドレイン電極も腐食性ガスに直接晒される。
従来のパワーＭＯＳトランジスタ１９０では、ソース電極を形成する配線層１９１とドレイン電極を形成する配線層１９２とが腐食に耐え切れずに断線不良を起こすおそれがある。
しかし、第２０実施形態によれば、第１６実施形態の前記作用・効果により、パワーＭＯＳトランジスタ１９０が腐食性ガス雰囲気中に置かれてもソース電極およびドレイン電極を形成する各電極パッドPadα，Padβの腐食を確実に防止可能であると共に、機能を阻害せずコンパクトなパワーＭＯＳトランジスタ１８０を実現できる。
＜第２１実施形態＞
図２０は、第１６実施形態の半導体チップ１４０によって構成された第２１実施形態のパワーＭＯＳトランジスタ２００の概略構造を示す要部概略縦断面図である。
第２１実施形態のパワーＭＯＳトランジスタ２００において、第２０実施形態のパワーＭＯＳトランジスタ１８０と異なるのは、第２配線層１６αが２層の配線層２０１，２０２によって形成され、第１配線層１５βが３層の配線層２０３〜２０５によって形成され、第２配線層１６βが２層の配線層２０６，２０７によって形成されている点だけである。
従って、第２１実施形態においても、第２０実施形態の前記作用・効果と同様の作用・効果が得られる。
第１配線層１５αを覆うように配線層２０１が形成され、配線層２０１の表面上には配線層２０２が形成されている。
例えば、第１配線層１５αはアルミニウム系膜によって形成され、配線層２０１はタンタルによって形成され、配線層２０２は金によって形成されている。
ｐ型不純物領域１８１の表面上には配線層２０３が形成され、配線層２０３の表面上には配線層２０４が形成され、配線層２０４の表面上には配線層２０５が形成されている。
例えば、配線層２０３はチタンによって形成され、配線層２０４はニッケルによって形成され、配線層２０２は金によって形成されている。
第１配線層１５βを覆うように配線層２０６が形成され、配線層２０６の表面上には配線層２０７が形成されている。
例えば、配線層２０６はタンタルによって形成され、配線層２０７は金によって形成されている。
＜第２２実施形態＞
図２１（Ａ）は、センサを構成する第２２実施形態の半導体チップ２１０における電極パッドPadの近傍を示す要部概略平面図である。
図２１（Ｂ）は、第２２実施形態の半導体チップ２１０における電極パッドPadの近傍を示す要部概略縦断面図であり、図２１（Ａ）に示すＸ−Ｘ線断面図である。
半導体チップ（配線基板）２１０は、シリコン基板１１、絶縁膜１２、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPadなどから構成されている。
第２２実施形態の半導体チップ２１０において、第１実施形態の半導体チップ１０と異なるのは、層間絶縁膜１３が省かれ、第１配線層１５の表面上に第２配線層１６が形成され、各配線層１５，１６がビアホールを介すことなく直接接続されている点だけである。
従って、第２２実施形態においても、第１実施形態の前記作用・効果と同様の作用・効果が得られる。
＜第２３実施形態＞
図２２（Ａ）は、センサを構成する第２３実施形態の半導体チップ２２０における電極パッドPadの近傍を示す要部概略平面図である。
図２２（Ｂ）は、第２３実施形態の半導体チップ２２０における電極パッドPadの近傍を示す要部概略縦断面図であり、図２２（Ａ）に示すＸ−Ｘ線断面図である。
半導体チップ（配線基板）２２０は、シリコン基板１１、絶縁膜１２、層間絶縁膜１３、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPad、第４配線層４１などから構成されている。
第２３実施形態の半導体チップ２２０において、第１６実施形態の半導体チップ１４０と異なるのは、第２配線層１６の上側全面に第４配線層４１が形成され、各配線層１６，４１が積層されている点だけである。
従って、第２３実施形態によれば、第１６実施形態の前記作用・効果に加えて、第４実施形態の前記作用・効果と同様の作用・効果が得られる。
＜第２４実施形態＞
図２３（Ａ）は、センサを構成する第２４実施形態の半導体チップ２３０における電極パッドPadの近傍を示す要部概略平面図である。
図２３（Ｂ）は、第２４実施形態の半導体チップ２３０における電極パッドPadの近傍を示す要部概略縦断面図であり、図２３（Ａ）に示すＸ−Ｘ線断面図である。
半導体チップ（配線基板）２３０は、シリコン基板１１、絶縁膜１２、層間絶縁膜１３、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPad、第２接着層６１などから構成されている。
第２４実施形態の半導体チップ２３０において、第１６実施形態の半導体チップ１４０と異なるのは、第２接着層６１が設けられている点だけである。
第２接着層６１は、保護絶縁膜１４の開口部１４ｂの内部を除く第２配線層１６の上側に形成されている。そして、保護絶縁膜１４の開口部１４ｂからは第２配線層１６が直接露出している。
従って、第２４実施形態によれば、第１６実施形態の前記作用・効果に加えて、第６実施形態の前記作用・効果と同様の作用・効果が得られる。
＜第２５実施形態＞
図２４（Ａ）は、センサを構成する第２５実施形態の半導体チップ２４０における電極パッドPadの近傍を示す要部概略平面図である。
図２４（Ｂ）は、第２５実施形態の半導体チップ２４０における電極パッドPadの近傍を示す要部概略縦断面図であり、図２４（Ａ）に示すＸ−Ｘ線断面図である。
半導体チップ（配線基板）２４０は、シリコン基板１１、絶縁膜１２、層間絶縁膜１３、保護絶縁膜１４、第１配線層１５、第２配線層１６、電極パッドPad、第５配線層９１などから構成されている。
第２５実施形態の半導体チップ２４０において、第１６実施形態の半導体チップ１４０と異なるのは、第５配線層９１が設けられている点だけである。
第５配線層９１は、保護絶縁膜１４の開口部１４ｂの内部を除く第２配線層１６の上側に形成されている。また、保護絶縁膜１４の開口部１４ｂの内周壁面に位置する第５配線層９１の端面９１ａは、保護絶縁膜１４によって覆われている。
そして、保護絶縁膜１４の開口部１４ｂからは第２配線層１６が直接露出している。
従って、第２５実施形態によれば、第１６実施形態の前記作用・効果に加えて、第１１実施形態の前記作用・効果と同様の作用・効果が得られる。
＜別の実施形態＞
本発明は上記各実施形態に限定されるものではなく、以下のように具体化してもよく、その場合でも、上記各実施形態と同等の作用・効果を得ることができる。
［１］第４，第６，第１１実施形態において第３配線層２１を省いてもよい。
［２］第５，第７，第８，第９実施形態において第１接着層３１を省いてもよい。
［３］第１６〜第１９，第２３〜第２５実施形態において層間絶縁膜１３を省いてもよい。
［４］第１２〜第１５実施形態は、第１０実施形態の半導体チップ８０によって構成されている。しかし、第１〜第７，第１１実施形態の半導体チップ１０，２０，３０，４０，５０，６０，７０，９０によって第１２〜第１５実施形態を構成してもよい。
［５］第１２，第１３実施形態は圧力センサまたは加速度センサに適用しているが、本発明は、どのようなセンサに適用してもよく、例えば、超音波センサ、角速度センサ、エアフローセンサなどに適用してもよい。
［６］第１６実施形態において、第１配線層１５は矩形リング状に形成されている。しかし、第１６実施形態の第１配線層１５は、どのような形状に形成してもよく、例えば、略Ｓ字状、略Ｅ字状などの形状に形成してもよい。
［７］第２０，第２１実施形態は、第１６実施形態の半導体チップ１４０によって構成されている。しかし、第１〜第９，第１７〜第１９，第２３〜第２５実施形態の半導体チップ１０，２０，３０，４０，５０，６０，７０，８０，９０，１５０，１６０，１７０，２２０，２３０，２４０によって第２０，第２１実施形態を構成してもよい。
［８］第２０，第２１実施形態はパワーＭＯＳトランジスタの電極構造に適用したものであるが、本発明は、どのようなパワー素子の電極構造に適用してもよく、例えば、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＳＩＴ（Static Induction Transistor）、サイリスタなどの電極構造に適用してもよい。
［９］上記各実施形態はシリコン基板１１上に作成したデバイスに適用したものであるが、その他の半導体基板（例えば、ガリウム・ヒ素基板、インジウム・ガリウム・ヒ素基板など）やＳＯＩ（Silicon On Insulator）基板の上に作成したデバイスに適用してもよい。
また、本発明は、半導体基板に限らず、どのような材質の配線基板に適用してもよく、例えば、プリント配線基板やハイブリッドＩＣ（Integrated Circuit）の実装基板などに適用してもよい。そして、基板の表面が絶縁性の場合には、絶縁膜１２を省いてもよい。
図１（Ａ）は、本発明を具体化した第１実施形態の半導体チップ１０における電極パッドPadの近傍を示す要部概略平面図。図１（Ｂ）は、第１実施形態の半導体チップ１０における電極パッドPadの近傍を示す要部概略縦断面図であり、図１（Ａ）に示すＸ−Ｘ線断面図。 図２（Ａ）は、本発明を具体化した第２実施形態の半導体チップ２０における電極パッドPadの近傍を示す要部概略縦断面図。図２（Ｂ）は、本発明を具体化した第３実施形態の半導体チップ３０における電極パッドPadの近傍を示す要部概略縦断面図。 図３（Ａ）は、本発明を具体化した第４実施形態の半導体チップ４０における電極パッドPadの近傍を示す要部概略縦断面図。図３（Ｂ）は、本発明を具体化した第５実施形態の半導体チップ５０における電極パッドPadの近傍を示す要部概略縦断面図。 図４（Ａ）は、本発明を具体化した第６実施形態の半導体チップ６０における電極パッドPadの近傍を示す要部概略縦断面図。図４（Ｂ）は、本発明を具体化した第７実施形態の半導体チップ７０における電極パッドPadの近傍を示す要部概略縦断面図。 本発明を具体化した第８実施形態の要部概略縦断面図。 本発明を具体化した第９実施形態の要部概略縦断面図。 本発明を具体化した第１０実施形態の半導体チップ８０における電極パッドPadの近傍を示す要部概略縦断面図。 本発明を具体化した第１１実施形態の半導体チップ９０における電極パッドPadの近傍を示す要部概略縦断面図。 本発明を具体化した第１２実施形態の圧力センサ１００の概略構造を示す要部概略縦断面図。 本発明を具体化した第１３実施形態の圧力センサ１１０の概略構造を示す要部概略縦断面図。 本発明を具体化した第１４実施形態の半導体装置１２０の概略構造を示す要部概略縦断面図。 本発明を具体化した第１５実施形態の半導体装置１３０の概略構造を示す要部概略縦断面図。 図１３（Ａ）は、本発明を具体化した第１６実施形態の半導体チップ１４０における電極パッドPadの近傍を示す要部概略平面図。図１３（Ｂ）は、第１６実施形態の半導体チップ１４０における電極パッドPadの近傍を示す要部概略縦断面図であり、図１３（Ａ）に示すＸ−Ｘ線断面図。 図１４（Ａ）は、本発明を具体化した第１７実施形態の半導体チップ１５０における電極パッドPadの近傍を示す要部概略平面図。図１４（Ｂ）は、第１７実施形態の半導体チップ１５０における電極パッドPadの近傍を示す要部概略縦断面図であり、図１４（Ａ）に示すＸ−Ｘ線断面図。 図１５（Ａ）は、本発明を具体化した第１８実施形態の半導体チップ１６０における電極パッドPadの近傍を示す要部概略平面図。図１５（Ｂ）は、第１８実施形態の半導体チップ１６０における電極パッドPadの近傍を示す要部概略縦断面図であり、図１５（Ａ）に示すＸ−Ｘ線断面図。 図１６（Ａ）は、本発明を具体化した第１９実施形態の半導体チップ１７０における電極パッドPadの近傍を示す要部概略平面図。図１６（Ｂ）は、第１９実施形態の半導体チップ１７０における電極パッドPadの近傍を示す要部概略縦断面図であり、図１６（Ａ）に示すＸ−Ｘ線断面図。 本発明を具体化した第１６実施形態の半導体チップ１４０によって構成された第２０実施形態のパワーＭＯＳトランジスタ１８０の概略構造を示す要部概略縦断面図であり、図１８に示すＸ−Ｘ線断面図。 図１８（Ａ）は、第２０実施形態のパワーＭＯＳトランジスタ１８０の要部概略平面図。図１８（Ｂ）は、第２０実施形態のパワーＭＯＳトランジスタ１８０の要部概略底面図。 図１９（Ｂ）は、従来のパワーＭＯＳトランジスタ１９０の概略構造を示す要部概略縦断面図であり、図１９（Ａ）（Ｃ）に示すＸ−Ｘ線断面図。図１９（Ａ）は、従来のパワーＭＯＳトランジスタ１９０の要部概略平面図。図１９（Ｃ）は、従来のパワーＭＯＳトランジスタ１９０の要部概略底面図。 本発明を具体化した第２１実施形態のパワーＭＯＳトランジスタ２００の概略構造を示す要部概略縦断面図。 図２１（Ａ）は、本発明を具体化した第２２実施形態の半導体チップ２１０における電極パッドPadの近傍を示す要部概略平面図。図２１（Ｂ）は、第２２実施形態の半導体チップ２１０における電極パッドPadの近傍を示す要部概略縦断面図であり、図２１（Ａ）に示すＸ−Ｘ線断面図。 図２２（Ａ）は、本発明を具体化した第２３実施形態の半導体チップ２２０における電極パッドPadの近傍を示す要部概略平面図。図２２（Ｂ）は、第２３実施形態の半導体チップ２２０における電極パッドPadの近傍を示す要部概略縦断面図であり、図２２（Ａ）に示すＸ−Ｘ線断面図。 図２３（Ａ）は、本発明を具体化した第２４実施形態の半導体チップ２３０における電極パッドPadの近傍を示す要部概略平面図。図２３（Ｂ）は、第２４実施形態の半導体チップ２３０における電極パッドPadの近傍を示す要部概略縦断面図であり、図２３（Ａ）に示すＸ−Ｘ線断面図。 図２４（Ａ）は、本発明を具体化した第２５実施形態の半導体チップ２４０における電極パッドPadの近傍を示す要部概略平面図。図２４（Ｂ）は、第２５実施形態の半導体チップ２４０における電極パッドPadの近傍を示す要部概略縦断面図であり、図２４（Ａ）に示すＸ−Ｘ線断面図。 図２５（Ａ）は、従来の半導体チップ３００における電極パッドPadの近傍を示す要部概略縦断面図。図２５（Ｂ）は、腐食性ガスに耐性がある保護配線層３１１，３１２で電極パッドPadを覆うようにした従来の半導体チップ３１０の要部概略縦断面図。
符号の説明
１０，２０，３０，４０，５０，６０，７０，８０，９０，１４０，１５０，１６０，１７０，２１０，２２０，２３０，２４０…半導体チップ（配線基板）
１１…シリコン基板
１２…絶縁膜
１３…層間絶縁膜
１３ａ…ビアホール
１３ｂ…層間絶縁膜１３の開口部
１４…保護絶縁膜
１４ａ，１４ｂ…保護絶縁膜１４の開口部
１５（１５α，１５β）…第１配線層
１６（１６α，１６β）…第２配線層
１６ａ…第２配線層１６における延出部分
２１…第３配線層
３１…第１接着層
４１…第４配線層
５１…ボンディングワイヤ
５２…バンプ
５３…実装基板
５４…配線層
６１…第２接着層
９１…第５配線層
９１ａ…第５配線層９１の端面
１００，１１０…圧力センサ
１２０．１３０…半導体装置
１２７…貫通電極
１８０，２００…パワーＭＯＳトランジスタ
Pad（Padα，Padβ）…電極パッド

Claims (17)

  1. 基板の表面上に形成された第１配線層と、
    その第１配線層の表面上に形成された第２配線層と、
    その第２配線層を覆うように形成された保護絶縁膜と、
    その保護絶縁膜に形成された開口部と、
    その開口部に配置された電極パッドと
    を備えた配線基板であって、
    前記保護絶縁膜の開口部と前記第１配線層とが基板の板厚方向にて重ならない位置に形成されていることを特徴とする配線基板。
  2. 請求項１に記載の配線基板において、
    前記第２配線層は前記第１配線層から離れた位置まで延出されて引き出され、その第２配線層における延出部分は前記保護絶縁膜の開口部から露出され、その開口部から露出された第２配線層の延出部分によって前記電極パッドが形成されていることを特徴とする配線基板。
  3. 請求項２に記載の配線基板において、
    前記基板および前記第１配線層の表面上に形成された層間絶縁膜と、
    その層間絶縁膜に形成されたビアホールと
    を備え、
    前記第２配線層は、前記層間絶縁膜の表面上および前記ビアホールの内部に形成され、
    前記保護絶縁膜は、前記層間絶縁膜および前記第２配線層の表面上に形成され、
    前記第１配線層と前記第２配線層は前記ビアホールを介して接続されていることを特徴とする配線基板。
  4. 請求項１に記載の配線基板において、
    前記第２配線層が前記第１配線層の上面および側壁面を覆うように形成されていることを特徴とする配線基板。
  5. 請求項３に記載の配線基板において、
    前記第２配線層の下側全面に形成された第３配線層を備え、
    その第３配線層を介して前記層間絶縁膜と前記第２配線層が接着されることを特徴とする配線基板。
  6. 請求項５に記載の配線基板において、
    前記ビアホールの内部に前記第３配線層が充填されて埋め込まれていることを特徴とする配線基板。
  7. 請求項５または請求項６に記載の配線基板において、
    前記第２配線層は金から成り、
    前記第３配線層はタンタルまたはタングステンチタンから成ることを特徴とする配線基板。
  8. 請求項３に記載の配線基板において、
    前記ビアホールの内部を除く前記第２配線層の下側に形成された第１接着層を備え、
    その第１接着層を介して前記層間絶縁膜と前記第２配線層が接着され、
    前記ビアホールの内部では、前記第１配線層と前記第２配線層が直接接触していることを特徴とする配線基板。
  9. 請求項１〜８のいずれか１項に記載の配線基板において、
    前記第２配線層の上側全面に形成された第４配線層を備え、
    その第４配線層を介して前記第２配線層と前記保護絶縁膜が接着されることを特徴とする配線基板。
  10. 請求項１〜８のいずれか１項に記載の配線基板において、
    前記保護絶縁膜の開口部の内部を除く前記第２配線層の上側に形成された第５配線層を備え、
    その第５配線層を介して前記第２配線層と前記保護絶縁膜が接着され、
    前記保護絶縁膜の開口部の内周壁面に位置する前記第５配線層の端面は前記保護絶縁膜によって覆われ、
    前記保護絶縁膜の開口部から前記第２配線層が直接露出していることを特徴とする配線基板。
  11. 請求項９に記載の配線基板において、
    前記第２配線層は金から成り、
    前記第４配線層はタンタルまたはタングステンチタンから成ることを特徴とする配線基板。
  12. 請求項１０に記載の配線基板において、
    前記第２配線層は金から成り、
    前記第５配線層はタンタルまたはタングステンチタンから成ることを特徴とする配線基板。
  13. 請求項１〜８のいずれか１項に記載の配線基板において、
    前記保護絶縁膜の開口部の内部を除く前記第２配線層の上側に形成された第２接着層を備え、
    その第２接着層を介して前記第２配線層と前記保護絶縁膜が接着され、
    前記保護絶縁膜の開口部から前記第２配線層が直接露出していることを特徴とする配線基板。
  14. 請求項１〜１３のいずれか１項に記載の配線基板において、
    前記電極パッドに対してワイヤボンディング接続法を用いて接続されたボンディングワイヤを備えたことを特徴とする配線基板。
  15. 請求項１〜１３のいずれか１項に記載の配線基板において、
    前記電極パッドに対してフリップチップ接続法を用いて接続されたバンプを備えたことを特徴とする配線基板。
  16. 請求項１〜１５のいずれか１項に記載の配線基板において、
    前記配線基板はセンサを構成することを特徴とする配線基板。
  17. 請求項１〜１５のいずれか１項に記載の配線基板において、
    前記配線基板はパワー素子を構成することを特徴とする配線基板。
JP2007157502A 2006-06-30 2007-06-14 配線基板 Expired - Fee Related JP5119756B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007157502A JP5119756B2 (ja) 2006-06-30 2007-06-14 配線基板
DE102007029873A DE102007029873B4 (de) 2006-06-30 2007-06-28 Verdrahtungssubstrat

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006181483 2006-06-30
JP2006181483 2006-06-30
JP2007157502A JP5119756B2 (ja) 2006-06-30 2007-06-14 配線基板

Publications (2)

Publication Number Publication Date
JP2008034816A true JP2008034816A (ja) 2008-02-14
JP5119756B2 JP5119756B2 (ja) 2013-01-16

Family

ID=38859580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007157502A Expired - Fee Related JP5119756B2 (ja) 2006-06-30 2007-06-14 配線基板

Country Status (2)

Country Link
JP (1) JP5119756B2 (ja)
DE (1) DE102007029873B4 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205077A (ja) * 2007-02-19 2008-09-04 Seiko Epson Corp 半導体装置及びその製造方法
JP2011119737A (ja) * 2009-12-01 2011-06-16 Robert Bosch Gmbh 半導体構成素子を電気接触接続するための層構造
JP2012247413A (ja) * 2011-05-19 2012-12-13 General Electric Co <Ge> センサ上での腐食を防止するための方法およびデバイス
JP2014027585A (ja) * 2012-07-30 2014-02-06 Seiko Epson Corp 電子部品の製造方法および電子モジュールの製造方法
WO2018168013A1 (ja) * 2017-03-16 2018-09-20 日立オートモティブシステムズ株式会社 Ｍｅｍｓセンサ
US10424715B2 (en) 2013-09-20 2019-09-24 Murata Manufacturing Co., Ltd. Elastic wave device and manufacturing method for same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330428A (ja) * 1989-06-28 1991-02-08 Hitachi Ltd 半導体装置の製造方法
JPH06177200A (ja) * 1992-12-09 1994-06-24 Hitachi Ltd 半導体集積回路装置の形成方法
JPH0964050A (ja) * 1995-08-29 1997-03-07 Hitachi Ltd 半導体素子およびその製造方法
JPH11354563A (ja) * 1998-06-11 1999-12-24 Citizen Watch Co Ltd 半導体配線の構造
JP2001257227A (ja) * 2000-03-08 2001-09-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2004006657A (ja) * 2002-03-22 2004-01-08 Seiko Epson Corp 半導体装置の製造方法及びその製造装置
JP2005038979A (ja) * 2003-07-18 2005-02-10 Casio Comput Co Ltd 半導体装置の製造方法
JP2006173231A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体素子およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL159822B (nl) * 1969-01-02 1979-03-15 Philips Nv Halfgeleiderinrichting.
US4394678A (en) * 1979-09-19 1983-07-19 Motorola, Inc. Elevated edge-protected bonding pedestals for semiconductor devices
US6124179A (en) * 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process
US5969424A (en) * 1997-03-19 1999-10-19 Fujitsu Limited Semiconductor device with pad structure
DE19820816B4 (de) * 1998-05-09 2006-05-11 Robert Bosch Gmbh Bondpadstruktur und entsprechendes Herstellungsverfahren
DE19908188A1 (de) * 1999-02-25 2000-09-07 Siemens Ag Verfahren zum Herstellen einer integrierten elektronischen Schaltung und integrierte elektronische Schaltung
JP3548082B2 (ja) * 2000-03-30 2004-07-28 三洋電機株式会社 半導体装置及びその製造方法
JP2002050647A (ja) * 2000-08-01 2002-02-15 Sharp Corp 半導体装置及びその製造方法
DE10062399B4 (de) * 2000-12-14 2013-10-31 Cree, Inc. Hochtemperaturtaugliches Multilayer-Kontaktsystem
JP2003045877A (ja) * 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法
DE10245867A1 (de) * 2002-09-30 2004-04-15 Siced Electronics Development Gmbh & Co. Kg Leistungs-Halbleiterbauelement mit verbesserten Anschlusskontakten und Verfahren zu dessen Herstellung
JP4003780B2 (ja) * 2004-09-17 2007-11-07 カシオ計算機株式会社 半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330428A (ja) * 1989-06-28 1991-02-08 Hitachi Ltd 半導体装置の製造方法
JPH06177200A (ja) * 1992-12-09 1994-06-24 Hitachi Ltd 半導体集積回路装置の形成方法
JPH0964050A (ja) * 1995-08-29 1997-03-07 Hitachi Ltd 半導体素子およびその製造方法
JPH11354563A (ja) * 1998-06-11 1999-12-24 Citizen Watch Co Ltd 半導体配線の構造
JP2001257227A (ja) * 2000-03-08 2001-09-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2004006657A (ja) * 2002-03-22 2004-01-08 Seiko Epson Corp 半導体装置の製造方法及びその製造装置
JP2005038979A (ja) * 2003-07-18 2005-02-10 Casio Comput Co Ltd 半導体装置の製造方法
JP2006173231A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体素子およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205077A (ja) * 2007-02-19 2008-09-04 Seiko Epson Corp 半導体装置及びその製造方法
JP2011119737A (ja) * 2009-12-01 2011-06-16 Robert Bosch Gmbh 半導体構成素子を電気接触接続するための層構造
JP2012247413A (ja) * 2011-05-19 2012-12-13 General Electric Co <Ge> センサ上での腐食を防止するための方法およびデバイス
JP2014027585A (ja) * 2012-07-30 2014-02-06 Seiko Epson Corp 電子部品の製造方法および電子モジュールの製造方法
US10424715B2 (en) 2013-09-20 2019-09-24 Murata Manufacturing Co., Ltd. Elastic wave device and manufacturing method for same
WO2018168013A1 (ja) * 2017-03-16 2018-09-20 日立オートモティブシステムズ株式会社 Ｍｅｍｓセンサ
JP2018155526A (ja) * 2017-03-16 2018-10-04 日立オートモティブシステムズ株式会社 Ｍｅｍｓセンサ

Also Published As

Publication number Publication date
DE102007029873A1 (de) 2008-01-31
DE102007029873B4 (de) 2013-10-17
JP5119756B2 (ja) 2013-01-16

Similar Documents

Publication Publication Date Title
CN101312200B (zh) 影像感测装置及其制造方法
JP5119756B2 (ja) 配線基板
JP6100569B2 (ja) 半導体装置およびその製造方法
CN106098645B (zh) 半导体器件的封装结构
JP3863171B2 (ja) 半導体圧力センサ及びその製造方法
JP2004311951A (ja) 半導体装置
US10147707B2 (en) Semiconductor device
TWI638461B (zh) 半導體裝置及電力變換裝置
US11417623B2 (en) Semiconductor chip and semiconductor device including a copper pillar and an intermediate layer
JP2008182014A (ja) パッケージ基板及びその製造方法
US10597288B2 (en) MEMS-device manufacturing method, MEMS device, and MEMS module
US20230110154A1 (en) Semiconductor device
TW201642362A (zh) 晶片封裝體及其製造方法
JP2006337378A (ja) 半導体圧力センサ及びその製造方法
CN205959973U (zh) 半导体器件的封装结构
US7592672B2 (en) Grounding structure of semiconductor device including a conductive paste
KR100744700B1 (ko) 반도체장치
US20040201102A1 (en) Semiconductor device
WO2023189480A1 (ja) 半導体素子および半導体装置
US20190206785A1 (en) Electronic devices with bond pads formed on a molybdenum layer
WO2023189930A1 (ja) 半導体素子および半導体装置
CN117263139B (zh) 压阻式压力传感器及其制备方法
CN117246972B (zh) 微机电压力传感器及其制备方法
US20080251907A1 (en) Electronic Device With Stress Relief Element
US20220392818A1 (en) Bond foot sealing for chip frontside metallization

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5119756

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees