CN101312200B - 影像感测装置及其制造方法 - Google Patents

影像感测装置及其制造方法 Download PDF

Info

Publication number
CN101312200B
CN101312200B CN2007101468729A CN200710146872A CN101312200B CN 101312200 B CN101312200 B CN 101312200B CN 2007101468729 A CN2007101468729 A CN 2007101468729A CN 200710146872 A CN200710146872 A CN 200710146872A CN 101312200 B CN101312200 B CN 101312200B
Authority
CN
China
Prior art keywords
substrate
conductive
image sensor
connection pads
conduction interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101468729A
Other languages
English (en)
Other versions
CN101312200A (zh
Inventor
翁瑞坪
林孜翰
戎柏忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VisEra Technologies Co Ltd
Original Assignee
VisEra Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VisEra Technologies Co Ltd filed Critical VisEra Technologies Co Ltd
Publication of CN101312200A publication Critical patent/CN101312200A/zh
Application granted granted Critical
Publication of CN101312200B publication Critical patent/CN101312200B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/911—Light sensitive array adapted to be scanned by electron beam, e.g. vidicon device

Abstract

一种影像感测装置，包括：具有相对的第一侧与第二侧的第一基板；位于该第一侧上的多个影像感测元件；形成于该第一基板上并穿透该第一基板的导电介层物；形成于该第一侧的一部分上的导电接垫，覆盖该导电介层物且电性连接所述多个影像感测元件；形成于该第二侧的一部分上的导电层，该导电层覆盖该导电介层物并电性连接该导电接垫；形成于该导电层的一部分上的导电凸块；以及连接该第一侧的第二基板，其中该第二基板具有凹处。另外，本发明还提供一种影像感测装置的制造方法。本发明的影像感测装置结构坚固，可避免导电接垫与导电介层物以及接触接垫之间的断线，缩减影像感测装置封装物的封装尺寸，并避免导电介层物、导电层和/或导电凸块剥落。

Description

影像感测装置及其制造方法
技术领域
本发明涉及集成电路封装物(integrated circuit package)，且特别涉及影像感测装置(image sensing deivces)及其制造方法。 
背景技术
在集成电路装置制作中，封装(packaging)工艺为必需工艺之一。封装工艺涉及形成于集成电路装置中心处的硅芯片的机械上与环境上的保护，且提供了位于硅芯片上特定位置处与外部电性连接接点间的电性连接关系。 
目前借助位于晶粒与基板上焊点而将晶粒安装至基板上的封装技术包括球栅阵列(ball grid array，BGA)方式、布线接合(wiring bonding)方式与倒装芯片接合(flip chip bonding)方式等众多方式。借助内部线路(inner trace)的设置有助于重新分布位于基板底部的焊点。而锡球则可间隔地布置于各焊点上，作为晶粒与外部电路间电性连接的媒介。 
球栅阵列封装物需利用布线或倒装芯片等方式将晶粒安装至基板上。其利用设置于基板内的内部线路重新分布了位于基板上的焊点，因而借助位于焊点上的锡球达成与外部电路间的电性连接。这种方法无法降低信号传输路径的距离，且可能实际上反而增加了信号路径的距离，进而增加了信号延迟与衰减并使得芯片的性能恶化。 
因此，近年来晶圆级芯片封装物(wafer level chip scale package，WLCSP)受到瞩目，其属于三维封装技术与新世代封装技术。晶圆级芯片封装物提供了具有接近其内部封装的芯片的尺寸的较小封装物。另外，晶圆级芯片封装物的优点在于使得重分布线路可直接印刷形成于晶粒的周边区上并作为焊点使用。如此使得在晶粒表面上重新分布区域阵列成为可能，并使得晶粒的整个区域获得利用。位于重分布线路上的焊点借助倒装芯片凸块方式形成，因此晶粒的底部可直接接触具有细微间隔的焊点的印刷电路板。 
封装技术形成的现有技术集成电路封装物。如图1所示，在此集成电路封装物包括了形成于基板102上的微透镜阵列(microlens array)100。封装层106位于基板102下且基板102为环氧树脂104所密封，封装层106通常为玻璃材质。沿着封装层106与环氧树脂104的边缘则形成有电性接触物108，其上通常形成有凸块(bump)110。借助导电接垫112的设置，来连接基板102与电性接触物108。玻璃材质的封装层114与间隔物116则借助如环氧树脂118的粘合物密封并形成于基板102上，进而定义出位于微透镜阵列100与封装层110间的空隙120。封装层114在此为可透光的且其上可进一步形成有二色性滤光物(dichroic filter)和/或反光涂层(anti-reflective coating)。 
然而，在如图1所示的现有技术集成电路封装物中，由于导电焊垫112与电性接触物108之间的接触面积非常地小，故在它们之间的接触点处存在断线的问题。另外的问题在于覆盖导电接垫112时的步阶覆盖表现也可能有问题。此外，环氧树脂118、导电接垫112与电性接触物108间的热膨胀系数之间也可能有不匹配的情形，而可能造成膜层剥落等问题，因而恶化了集成电路封装物的可靠度。 
发明内容
有鉴于此，本发明提供了一种影像感测装置及其制造方法，以解决上述现有技术的问题。 
依据一实施例，本发明的影像感测装置，包括： 
第一基板，具有相对的第一侧与第二侧；多个影像感测元件，位于该第一基板的第一侧上；导电介层物，形成第一基板上并穿透该第一基板，具有为该第一基板的第一侧露出的第一表面以及为该第一基板的第二侧露出的第二表面；导电接垫，形成于该第一基板的第一侧的一部分上，覆盖该导电介层物且电性连接所述多个影像感测元件；导电层，形成于第一基板的第二侧的一部分上，覆盖该导电介层物并电性连接该导电接垫；导电凸块，形成于该导电层的一部上；以及第二基板，连接该第一基板的第一侧，其中该第二基板具有凹处，以在该第一基板与该第二基板之间形成空隙，而该导电接垫设置于空隙内且不实体接触该第二基板。 
上述影像感测装置中，该第二基板可为透光基板，而该第一基板可为半导体基板。 
上述影像感测装置中，该第二基板可包括连接该第一基板的多个凸堤结构，以定义出该空隙。     
上述影像感测装置中，所述多个凸堤结构可为该第二基板的一部分。 
上述影像感测装置中，该第二基板可为玻璃基板，而所述多个凸堤结构可为球状物或滚柱物，其中该球状物或滚柱物包括玻璃、塑胶或硅。 
依据另一实施例，本发明的影像感测装置的制造方法包括下列步骤： 
提供第一基板，该第一基板具有相对的第一侧与第二侧；在该第一基板的第一侧上形成多个开口，其中所述多个开口在该第一基板的第一侧上定义出多个有源区与切割区；在所述多个开口内形成导电介层物；在所述多个导电介层物上形成导电接垫，其中该导电接垫部分覆盖所述多个有源区内的该第一基板；在该第一基板的第一侧的所述多个有源区内形成多个影像感测元件；在所述多个有源区内形成内部结构，该内部结构覆盖该影像感测元件与该导电接垫并电性连接该导电接垫，其中该内部结构包括彩色滤光层与内连线构件；在该内部结构上形成多个微透镜，所述多个微透镜大体对准所述多个影像感测元件；在该第一基板的第一侧上安装第二基板，其中该第二基板内形成有多个凹口，且所述多个凹口大体对准所述多个有源区，以在该第一基板与该第二基板间形成多个空隙；对该第一基板的第二侧施行薄化工艺，以在该第二侧露出该导电介层物；以及在该第一基板的第二侧的一部分上形成导电层，该导电层覆盖该导电介层物并电性连接该导电接垫；以及在该导电层的一部分上形成导电凸块。 
依据又一实施例，本发明的影像感测装置的制造方法包括下列步骤： 
提供第一基板，具有相对的第一侧与第二侧；在该第一基板的第一侧的一部分内形成多个影像感测元件；在邻近于所述多个影像感测元件的部分该第一基板上形成接触接垫，该接触接垫电性连接所述多个影像感测元件；在该第一基板的第一侧上形成多个开口，其中所述多个开口在该第一基板上的第一侧定义出多个有源区与切割区，所述多个有源区包括所述多个影像感测元件与所述多个接触接垫；在所述多个开口内形成导电介层物；在各导电介层物上形成导电接垫，其中该导电接垫部分覆盖所述多个有源区内的该接触接垫；在所述多个影像感测元件上形成多个微透镜；在该第一基板的第一侧上安装第二基板，其中该第二基板内内形成有多个凹口，且所述多个凹口大 体对准所述多个有源区，进而在该第一基板与该第二基板间形成多个空隙；对该第一基板的第二侧施行薄化工艺，以露出该第二侧的该导电介层物；以及在该第一基板的第二侧的一部分上形成导电层，该导电层覆盖该导电介层物并电性连接该导电接垫；以及在部分的该导电层上形成导电凸块。 
上述影像感测装置的制造方法还可包括自该第一基板的第二侧的该切割区处切割该第一基板与该第二基板的步骤。 
上述影像感测装置的制造方法中，该第二基板与该第一基板之间可借助粘胶粘合方式或共熔连接方式来连接。 
上述影像感测装置的制造方法中，该薄化工艺可包括研磨步骤与蚀刻步骤。 
本发明的影像感测装置结构较为坚固，可避免导电接垫与导电介层物以及接触接垫之间的断线，缩减影像感测装置封装物的封装尺寸，并可避免导电介层物、导电层和/或导电凸块剥落。 
为了让本发明的上述和其他的目的、特征、和优点能更明显易懂，以下特举一较佳实施例，并配合附图，进行详细说明。 
附图说明
图1为示意图，示出现有技术集成电路封装物的剖面情形； 
图2-图11为一系列示意图，分别示出在依据本发明一实施例的影像感测装置的制造方法的不同制造步骤中的剖面情形；以及 
图12-图21为一系列示意图，分别示出在依据本发明另一实施例的影像感测装置的制造方法的不同制造步骤中的剖面情形。 
其中，附图标记说明如下： 
100～微透镜阵列； 
102～基板； 
104～环氧树脂； 
106～封装层； 
108～电性接触物； 
110～凸块； 
112～导电焊垫； 
114～封装层； 
116～间隔物； 
118～环氧树脂； 
120～空隙； 
200、600～基板； 
202、202a～绝缘层； 
204、606～导电介层物； 
206、602～影像感测元件； 
208～内部结构； 
210、610～导电接垫； 
212、612～微透镜； 
250、650～薄化工艺； 
260、660～介电层； 
262、662～缓冲层； 
264、664～导电层； 
266、666～保护层； 
268、668～导电凸块； 
300～透光基板； 
302～空隙； 
330～粘合层； 
350～凸堤结构； 
500～影像感测装置封装物； 
604～接触接垫； 
608～绝缘层； 
700～基板的第一侧； 
800～基板的第二侧； 
A～有源区； 
S～切割区； 
OP1、OP2～开口； 
D～OP1的深度。 
具体实施方式
图2-图11为一系列示意图，分别示出依据本发明一实施例的影像感测装置的制造方法中的不同制造步骤。 
请参照图2，首先提供半导体材料如硅制成的基板200。接着借助实施光刻与蚀刻工艺(图中未示)，在基板200的第一侧700上形成多个开口OP1。这些开口OP1之间彼此分隔，因而在基板200上定义出多个有源区A与切割区S。切割区S分别形成于两邻近的开口OP1之间。如图2所示，这些开口OP1距基板200顶面分别具有约介于100～200微米的深度D。而基板200的与第一侧700相对的第二侧800内此时则并未形成有开口，且仍为大体平坦的状态。 
请参照图3，接着在如图2所示的第一侧700的基板200上和在开口OP1内顺应地形成绝缘层202。接着在绝缘层202上形成一层导电材料并将此导电材料填满开口OP1。接着借助如化学机械研磨工艺的平坦化步骤(图中未示)的施行以除去高于绝缘层202的导电材料部分，分别在各开口OP1内留下导电介层物204。如图3所示，导电介层物204大体与绝缘层202共平面且与基板200间为绝缘层202所隔离。在部分实施例中，绝缘层202可包括氧化物，而导电介层物204可包括铜、钨或导电环氧树脂等材料。 
请参照图4，接着借助实施光刻与蚀刻工艺(图中未示)来定义如图3内所示的绝缘层202，进而露出有源区A内的部分基板200。如图4所示，也可同时除去切割区S内的部分绝缘层202。然而，除去切割区S内的部分绝缘层202不是必要的步骤。 
请参照图5，接着在有源区A内为绝缘层202所露出的基板200内，借助公知元件工艺形成如影像感测装置的半导体装置。如图5所示，在此在有源区A内的基板200内形成多个影像感测元件206。这些影像感测元件206例如为光电二极管或互补型金属氧化物半导体(CMOS)影像感测元件。在此则仅示为如图5所示的影像感测元件206，以简化附图。接着在基板200上形成内部结构208，其包括如用于呈现彩色影像的彩色滤光层以及用于信号内连用且被介电材料绝缘的导电介层物/导线等功能性元件。在内部结构208内也可形成导电接垫210且导电接垫210覆盖导电介层物204，以电性连接内部结构208内的导电元件(图中未示)。接着在有源区A内的内部结构 208上形成多个微透镜212，而这些微透镜212分别大体对准其下方的影像感测元件206。 
请参照图6，接着自如图5所示结构的基板200的第一侧700处连接透光基板300，透光基板300例如为玻璃基板或塑胶基板。透光基板300可借助如粘胶粘合(glue adhesion)方式或共熔连接(eutectic bonding)方式与基板200相连接。如图6所示，在此透光基板300内形成有多个凹口，上述多个凹口由形成于其上的数个凸堤结构350所定义而成。此时，凸堤结构350整合于透光基板300内并为本体的一部分。凸堤结构350是借助对于透光基板300施行光刻与蚀刻工艺(图中未示)而形成的，进而定义出多个凹口。形成于透光基板300内的凹口大体分别位于对应于所述多个有源区A基板200其中之一处。因此在基板200与透光基板300连接后，可在基板200与透光基板300间形成数个空隙302，而透光基板300与微透镜212之间仍存在有空间。接着对基板200的第二侧800施行薄化工艺250，以在第二侧800处的表面露出导电介层物204。上述薄化工艺250可包括多重工艺步骤，例如研磨步骤、蚀刻步骤或其他膜厚缩减步骤等。在薄化工艺250中，绝缘层202a的一部分也同时除去。 
请参照图7，接着自第二侧800部分蚀刻如图6所示结构中切割区S内的基板200，进而在基板200内形成多开口OP2。接着顺应地在基板200的第二侧800上与开口OP2内形成介电层260。接着，在介电层260的部分表面上形成图案化的缓冲层262，以缓冲并调整介电层260与后续形成膜层(图中未示)间的热膨胀系数差异。请参照图7，介电层260可包括氧化物、氮化物或环氧树脂。图案化的缓冲层262则可包括聚亚酰胺、苯环丁烯(BCB)或环氧树脂，以减低介于介电层260与后续膜层间的热效应问题。 
请参照图8，接着除去部分的介电层260，以分别露出各导电介层物204。接着在介电层260、缓冲层262以及导电介层物204上顺应地形成一层导电材料并接着进行图案化，以形成覆盖基板200的导电层264，导电层264实体接触导电介层物204。导电层264也覆盖了缓冲层262。 
请参照图9，接着顺应地在图8所示结构上自第二侧800形成如环氧树脂的一层保护材料并接着进行图案化，进而留下覆盖介电层260与导电介层物264的保护层266。接着部分除去保护层266，以露出部分的导电层264， 以在上面布置导电凸块。接着，分别在为保护层266所露出的导电层264上形成导电凸块268。 
请参照图10，接着自切割区S内接近开口OP2的位置切割如图9所示的结构以进行分割，从而形成多个影像感测装置封装物500。 
请参照图11，此图示出根据本发明另一实施例的影像感测装置封装物的示意图。与如图10所示的影像感测装置封装物500相比，图11内所示的凸堤结构350在下面这一点上不同于图10内所示的凸堤结构350：其并非与透光基板300一体成型。如图11所示的凸堤结构350由通常在液晶显示装置制作中所应用的间隔物如球状物(ball)或棍状物(roller)来形成，包括玻璃、塑胶或硅的材料。因此，透光基板300在此并不经过蚀刻工艺的处理，且其内并不形成凹口。本领域技术人员可以理解，凸堤结构350的高度可借助增加或减少间隔物的数量而加以调整。 
在本实施例中，通过图2-图11的解说可知，导电介层物204形成于基板200上并穿透基板200，该基板200上具有影像感测元件，而导电接垫210实体接触用于电性连接影像感测元件的导电介层物204。导电凸块268因而可通过导电层264、导电介层物204以及导电接垫210，与形成于基板200内的影像感测元件电性连接，从而形成其间的导电路径。与如图1所示的现有技术集成电路封装物相比，由于本实施例中的导电介层物204与导电接垫210埋设于影像感测装置封装物内而非形成于封装物的侧边上，因此可具有较为坚固的结构。由于导电接垫210接触导电介层物204的顶面，因此导电接垫210与导电介层物204之间具有较大的接触面，从而可避免导电接垫210与导电介层物204间的断线情形。此外，影像感测装置封装物的封装尺寸也可进一步为缩减。另外，由于导电凸块262通过导电层264的连接间接地接触导电介层物204，而缓冲层262可供调整介于导电层264与保护层260间的热膨胀系数差异，因而可避免导电介层物204、导电层260和/或导电凸块的可能的剥落情形。 
图12-图21为一系列示意图，分别显示了在依据本发明另一实施例的影像感测装置的制造方法中不同制造步骤内的剖面情形。 
请参照图12，首先提供包括如硅的半导体材料的基板600。接着，在基板600的第一侧700的一部分内形成半导体感测元件，例如影像感测元件。 如图12所示，在形成于基板600上的有源区(请参照图13)内形成有多个影像感测元件602。影像感测元件602例如为光电二极管或互补型金属氧化物半导体(CMOS)影像感测元件。在图12内简化示为影像感测元件602。此外，在基板600上也形成有接触接垫604，位于影像感测元件602的各侧边以作为后续电性连接之用。接触接垫604在此电性连接各影像感测元件602，但其详细连接关系并不在此详细示出，以简化附图。 
请参照图13，对于基板600的第一侧700施行光刻与蚀刻工艺(图中未示)，以在其内形成多个开口OP1。这些开口OP1之间彼此分隔，因而在基板600上定义出多个有源区A与切割区S。如图13所示，这些开口OP1距基板600的顶面分别具有约介于100～200微米的深度D。影像感测元件602形成于有源区A内的部分基板600内。 
请参照图14，接着在基板600的第一侧700与开口OP1内顺应地形成绝缘层材料(图中未示)。接着在绝缘层材料上形成一层导电材料(图中未示)并填满开口OP1。接着借助实施如化学机械研磨工艺的平坦化步骤(图中未示)来除去高于绝缘层材料的导电材料部分，分别在各开口OP1内留下导电介层物606。接着实施借助光刻与蚀刻工艺(图中未示)，来图案化绝缘层材料并露出先行形成于基板600上的有源区A内的接触接垫604与影像感测元件602，并在各开口OP1及其邻近的部分基板600上形成绝缘层608。如图14所示，也可同时除去切割区S内的部分绝缘层608。然而，除去切割区S内的部分绝缘层608不是必要的步骤。导电介层物606此时大体与绝缘层608共平面且与基板600之间为绝缘层608所隔离。在部分实施例中，绝缘层608可包括氧化物，而导电介层物606可包括铜、钨或导电环氧树脂等材料。 
请参照图15，接着在基板600上形成内部结构(图中未示)，其例如包括用于呈现彩色影像的彩色滤光层以及用于信号内连且被介电材料绝缘的导电介层物/导线等功能性元件。然而，出于简化附图的目的，在此并未示出内部结构。接着在各导电介层物606与部分的接触接垫604上形成导电接垫610，以电性连接影像感测元件602。接着在有源区A内的内部结构(图中未示)上形成多个微透镜612，而这些微透镜612分别大体对准其下方的影像感测元件602。 
请参照图16，接着自如图15所示结构的基板600的第一侧700处连接透光基板300，透光基板300例如为玻璃基板或塑胶基板。透光基板300可借助如粘胶粘合方式与基板600相连接。因此，在透光基板与基板600以及之间形成有粘合层330。如图16所示，在此透光基板300内形成有多个凹口，上述多个凹口由形成于其上的数个凸堤结构350所定义而成。此时，凸堤结构350整合于透光基板300内并为透光基板300的本体的一部分。凸堤结构350是借助对于透光基板300施行光刻与蚀刻工艺(图中未示)而形成的，进而定义出多个凹口。形成于透光基板300内的凹口大体分别位于对应于所述多个有源区A基板600其中之一处。因此在基板600与透光基板300连接后，可在基板600与透光基板300之间形成数个空隙302，而透光基板300与微透镜612之间仍存在有空间。接着针对基板600的第二侧800施行薄化工艺650，以在第二侧800处的表面露出导电介层物606。上述薄化工艺650可包括多重工艺步骤，例如研磨步骤、蚀刻步骤或其他膜厚缩减步骤等。在薄化工艺650中，绝缘层608的一部分也同时除去。 
请参照图17，接着自第二侧800部分蚀刻如图6所示结构中切割区S内的基板600，进而在基板600内形成多开口OP2。接着顺应地在基板600的第二侧800上与开口OP2内形成介电层660。接着，在介电层660的部分表面上形成图案化的缓冲层662，以缓冲并调整介电层660与后续形成膜层(图中未示)间的热膨胀系数差异。请参照图17，介电层660可包括氧化物、氮化物或环氧树脂。图案化的缓冲层662则可包括聚亚酰胺、苯环丁烯(BCB)或环氧树脂，以减低介于介电层660与后续膜层间的热效应问题。 
请参照图18，接着除去部分的介电层660，以分别露出各导电介层物606。接着在介电层660、缓冲层662以及导电介层物604上顺应地形成一层导电材料并接着进行图案化，以形成覆盖基板600的导电层664，导电层664实体接触导电介层物606。导电层664也覆盖了缓冲层662。 
请参照图19，接着顺应地自第二侧800在图8所示结构上形成例如为环氧树脂的一层保护材料并接着将该层保护材料图案化，进而留下覆盖介电层660与导电层664的保护层666。接着部分除去保护层666，以露出部分的导电层664，以在上面布置导电凸块。接着，分别在为保护层666所露出的导电层664上形成导电凸块668。 
请参照图20，接着自切割区S内接近开口OP2的位置切割如图19所示的结构，进而形成多个影像感测装置封装物500。 
请参照图21，其示出根据本发明另一实施例的影像感测装置封装物的示意图。与如图20所示的影像感测装置封装物500相比，图21内所示的凸堤结构350在下面这一点上不同于图20内所示的凸堤结构350：其并非与透光基板300一体成型。如图21所示的凸堤结构350由通常用于液晶显示装置中的间隔物如球状物或棍状物来形成，包括玻璃、塑胶或硅的材料。因此，透光基板300在此并不经过蚀刻工艺的处理且其内部并不形成凹口。本领域技术人员可以理解，凸堤结构350的高度可借助增加或减少间隔物的数量而加以调整。 
在本实施例中，通过图12-图21的解说，导电介层物606形成于基板600上并穿透基板600，该基板600上具有影像感测元件，而导电接垫610通过导电接垫604而接触用于电性连接影像感测元件的导电介层物606。导电凸块668因而可通过导电层664、导电介层物606以及导电接垫610，与形成于基板600内的影像感测元件电性连接，从而形成其间的导电路径。与如图1所示的现有技术集成电路封装物相比，由于于本实施例中的导电介层物606、导电接垫610与接触接垫604埋设于影像感测装置封装物内而非形成于封装物的侧边上，因此可具有较为坚固的结构。由于导电接垫610接触导电介层物606与接触接垫604的顶面，因此导电接垫610与导电介层物606以及接触接垫604之间具有较大的接触面，因此可避免导电接垫610与导电介层物606以及接触接垫604间的断线情形。此外，影像感测装置封装物的封装尺寸也可进一步缩减。另外，由于导电凸块662通过导电层664的连接间接地接触导电介层物606，而缓冲层662可供调整介于导电层664与保护层660间的热膨胀系数差异，因而可避免导电介层物604、导电层660和/或导电凸块的可能的剥落情形。 
虽然本发明已以较佳实施例公开如上，然而其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的改动与修改，因此本发明的保护范围当以所附权利要求范围为准。 

Claims (5)

1.一种影像感测装置的制造方法，包括下列步骤：
提供第一基板，该第一基板具有相对的第一侧与第二侧；
在该第一基板的第一侧上形成多个开口，其中所述多个开口在该第一基板的第一侧上定义出多个有源区与切割区；
在所述多个开口内形成导电介层物；
在所述多个导电介层物上形成导电接垫，其中该导电接垫部分覆盖所述多个有源区内的该第一基板；
在该第一基板的第一侧的所述多个有源区内形成多个影像感测元件；
在所述多个有源区内形成内部结构，该内部结构覆盖该影像感测元件与该导电接垫并电性连接该导电接垫，其中该内部结构包括彩色滤光层与内连线构件；
在该内部结构上形成多个微透镜，所述多个微透镜大体对准所述多个影像感测元件；
在该第一基板的第一侧上安装第二基板，其中该第二基板内形成有多个凹口，且所述多个凹口大体对准所述多个有源区，以在该第一基板与该第二基板间形成多个空隙；
对该第一基板的第二侧施行薄化工艺，以在该第二侧露出该导电介层物；以及
在部分该第一基板的第二侧上形成导电层，该导电层覆盖该导电介层物并电性连接该导电接垫；以及
在该导电层的一部分上形成导电凸块。
2.一种影像感测装置的制造方法，包括下列步骤：
提供第一基板，该第一基板具有相对的第一侧与第二侧；
在该第一基板的第一侧的一部分内形成多个影像感测元件；
在邻近于所述多个影像感测元件的部分该第一基板上形成接触接垫，该接触接垫电性连接所述多个影像感测元件；
在该第一基板的第一侧上形成多个开口，其中所述多个开口在该第一基板的第一侧上定义出多个有源区与切割区，所述多个有源区包括所述多个影像感测元件与所述多个接触接垫；
在所述多个开口内形成导电介层物；
在各导电介层物上形成导电接垫，其中该导电接垫部分覆盖所述多个有源区内的该接触接垫；
在所述多个影像感测元件上形成多个微透镜；
在该第一基板的第一侧上安装第二基板，其中该第二基板内形成有多个凹口，且所述多个凹口大体对准所述多个有源区，进而在该第一基板与该第二基板间形成多个空隙；
对该第一基板的第二侧施行薄化工艺，以露出该第二侧的该导电介层物；以及
在该第一基板的第二侧的一部分上形成导电层，该导电层覆盖该导电介层物并电性连接该导电接垫；以及
在部分的该导电层上形成导电凸块。
3.如权利要求1或2所述的影像感测装置的制造方法，还包括自该第一基板的第二侧的该切割区处切割该第一基板与该第二基板的步骤。
4.如权利要求1或2所述的影像感测装置的制造方法，其中该第二基板与该第一基板之间借助粘胶粘合方式或共熔连接方式来连接。
5.如权利要求1或2所述的影像感测装置的制造方法，其中该薄化工艺包括研磨步骤与蚀刻步骤。
CN2007101468729A 2007-05-23 2007-08-24 影像感测装置及其制造方法 Active CN101312200B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/752,427 US7528420B2 (en) 2007-05-23 2007-05-23 Image sensing devices and methods for fabricating the same
US11/752,427 2007-05-23

Publications (2)

Publication Number Publication Date
CN101312200A CN101312200A (zh) 2008-11-26
CN101312200B true CN101312200B (zh) 2013-10-02

Family

ID=40071619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101468729A Active CN101312200B (zh) 2007-05-23 2007-08-24 影像感测装置及其制造方法

Country Status (3)

Country Link
US (2) US7528420B2 (zh)
CN (1) CN101312200B (zh)
TW (1) TWI340463B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109638031A (zh) * 2018-12-18 2019-04-16 华进半导体封装先导技术研发中心有限公司 一种高像素cis晶圆级扇出型封装结构及其制造方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2910707B1 (fr) * 2006-12-20 2009-06-12 E2V Semiconductors Soc Par Act Capteur d'image a haute densite d'integration
KR101446330B1 (ko) * 2008-01-29 2014-10-02 삼성전자주식회사 관통 비아를 갖는 이미지 센서
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
KR20090108233A (ko) * 2008-04-11 2009-10-15 삼성전자주식회사 카메라 모듈의 제조 방법, 이에 의해 제작된 카메라 모듈및 상기 카메라 모듈을 포함하는 전자 시스템
US7919348B2 (en) * 2008-06-13 2011-04-05 Aptina Imaging Corporation Methods for protecting imaging elements of photoimagers during back side processing
US7781854B2 (en) * 2008-07-31 2010-08-24 Unimicron Technology Corp. Image sensor chip package structure and method thereof
EP2329315A4 (en) * 2008-09-01 2012-01-18 Lensvector Inc PREPARATION OF OPTOELECTRONIC LIQUID CRYSTAL COMPONENTS AT WAF LEVEL
JP5564847B2 (ja) * 2009-07-23 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US9123653B2 (en) 2009-07-23 2015-09-01 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
JP2011205222A (ja) * 2010-03-24 2011-10-13 Toshiba Corp カメラモジュール
US20110294237A1 (en) * 2010-05-27 2011-12-01 MOS Art Pack Corporation Packaging method of semiconductor device
US8536671B2 (en) * 2010-06-07 2013-09-17 Tsang-Yu Liu Chip package
US8623689B2 (en) 2010-07-07 2014-01-07 Ineffable Cellular Limited Liability Company Package process of backside illumination image sensor
CN102339837B (zh) * 2010-07-20 2015-11-25 因厄费博斯由勒有限责任公司 背面照度影像感测器的封装制作工艺
JP2012059881A (ja) * 2010-09-08 2012-03-22 Toshiba Corp 撮像素子、撮像モジュール及び撮像素子の製造方法
TWI500132B (zh) * 2010-11-23 2015-09-11 Xintec Inc 半導體裝置之製法、基材穿孔製程及其結構
CN102593085B (zh) * 2011-01-10 2014-08-13 原相科技股份有限公司 芯片封装结构以及芯片封装制程
US8916980B2 (en) * 2012-02-16 2014-12-23 Omnivision Technologies, Inc. Pad and circuit layout for semiconductor devices
US9287310B2 (en) * 2012-04-18 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for glass removal in CMOS image sensors
US9153528B2 (en) * 2012-05-21 2015-10-06 Xintec Inc. Chip package and method for forming the same
US20130341747A1 (en) * 2012-06-20 2013-12-26 Xintec Inc. Chip package and method for forming the same
US9013017B2 (en) 2012-10-15 2015-04-21 Stmicroelectronics Pte Ltd Method for making image sensors using wafer-level processing and associated devices
US9059058B2 (en) 2012-10-22 2015-06-16 Stmicroelectronics Pte Ltd Image sensor device with IR filter and related methods
KR101419600B1 (ko) * 2012-11-20 2014-07-17 앰코 테크놀로지 코리아 주식회사 지문인식센서 패키지 및 그 제조 방법
TWI560825B (en) * 2013-02-08 2016-12-01 Xintec Inc Chip scale package structure and manufacturing method thereof
CN104122541B (zh) * 2013-04-28 2016-08-17 意法半导体研发(深圳)有限公司 具有互连层的接近检测器设备及相关方法
TWI538174B (zh) * 2013-09-25 2016-06-11 晶相光電股份有限公司 半導體裝置的製造方法
CN104981101B (zh) * 2014-04-03 2019-05-03 欣兴电子股份有限公司 内埋式元件结构及其制造方法
JP2016065964A (ja) * 2014-09-24 2016-04-28 株式会社デンソー 光学部品
US9450004B2 (en) 2014-11-14 2016-09-20 Omnivision Technologies, Inc. Wafer-level encapsulated semiconductor device, and method for fabricating same
US10304813B2 (en) * 2015-11-05 2019-05-28 Innolux Corporation Display device having a plurality of bank structures
US9859320B2 (en) * 2015-12-29 2018-01-02 Xintec Inc. Chip package and manufacturing method thereof
US9769398B2 (en) 2016-01-06 2017-09-19 Microsoft Technology Licensing, Llc Image sensor with large-area global shutter contact
TWI649856B (zh) * 2016-05-13 2019-02-01 精材科技股份有限公司 晶片封裝體與其製造方法
KR102051373B1 (ko) * 2016-09-23 2019-12-04 삼성전자주식회사 팬-아웃 센서 패키지 및 이를 포함하는 카메라 모듈
CN108231805B (zh) * 2016-12-14 2020-09-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
US11289677B2 (en) * 2018-04-25 2022-03-29 Yungu (Gu'an) Technology Co., Ltd. Display panel and display device having a protective pattern
US10883953B2 (en) * 2018-10-16 2021-01-05 Texas Instruments Incorporated Semiconductor device for sensing impedance changes in a medium
CN109273474A (zh) * 2018-10-22 2019-01-25 苏州晶方半导体科技股份有限公司 一种感光芯片封装结构及其封装方法
CN211555889U (zh) * 2019-09-23 2020-09-22 神盾股份有限公司 图像感测模块
TWI749636B (zh) * 2020-07-14 2021-12-11 力晶積成電子製造股份有限公司 影像感測裝置
TWI796210B (zh) * 2022-04-27 2023-03-11 力成科技股份有限公司 影像感測器封裝之切單方法及影像感測器封裝

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433630A (zh) * 2000-03-02 2003-07-30 奥林巴斯光学工业株式会社 小型摄像模块
CN2651787Y (zh) * 2003-09-08 2004-10-27 鸿富锦精密工业（深圳）有限公司 数码相机模组

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6059188A (en) * 1993-10-25 2000-05-09 Symbol Technologies Packaged mirror including mirror travel stops
US6545711B1 (en) * 1998-11-02 2003-04-08 Agilent Technologies, Inc. Photo diode pixel sensor array having a guard ring
JP3408987B2 (ja) * 1999-03-30 2003-05-19 三菱電機株式会社 半導体装置の製造方法及び半導体装置
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
KR100396551B1 (ko) * 2001-02-03 2003-09-03 삼성전자주식회사 웨이퍼 레벨 허메틱 실링 방법
JP3675402B2 (ja) * 2001-12-27 2005-07-27 セイコーエプソン株式会社 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器
SG111092A1 (en) * 2002-11-15 2005-05-30 St Microelectronics Pte Ltd Semiconductor device package and method of manufacture
US6982470B2 (en) * 2002-11-27 2006-01-03 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, cover for semiconductor device, and electronic equipment
JP3898666B2 (ja) * 2003-04-28 2007-03-28 松下電器産業株式会社 固体撮像装置およびその製造方法
JP4106003B2 (ja) * 2003-09-03 2008-06-25 松下電器産業株式会社 固体撮像装置の製造方法
US6934065B2 (en) * 2003-09-18 2005-08-23 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
US8092734B2 (en) * 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US7498647B2 (en) * 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
JP4271625B2 (ja) * 2004-06-30 2009-06-03 株式会社フジクラ 半導体パッケージ及びその製造方法
US7189954B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7223626B2 (en) * 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7190039B2 (en) * 2005-02-18 2007-03-13 Micron Technology, Inc. Microelectronic imagers with shaped image sensors and methods for manufacturing microelectronic imagers
JP4889974B2 (ja) * 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
US7452743B2 (en) * 2005-09-01 2008-11-18 Aptina Imaging Corporation Microelectronic imaging units and methods of manufacturing microelectronic imaging units at the wafer level
US7288757B2 (en) * 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
US20080118241A1 (en) * 2006-11-16 2008-05-22 Tekolste Robert Control of stray light in camera systems employing an optics stack and associated methods
US20080290435A1 (en) * 2007-05-21 2008-11-27 Micron Technology, Inc. Wafer level lens arrays for image sensor packages and the like, image sensor packages, and related methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433630A (zh) * 2000-03-02 2003-07-30 奥林巴斯光学工业株式会社 小型摄像模块
CN2651787Y (zh) * 2003-09-08 2004-10-27 鸿富锦精密工业（深圳）有限公司 数码相机模组

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
同上.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109638031A (zh) * 2018-12-18 2019-04-16 华进半导体封装先导技术研发中心有限公司 一种高像素cis晶圆级扇出型封装结构及其制造方法
CN109638031B (zh) * 2018-12-18 2020-11-03 华进半导体封装先导技术研发中心有限公司 一种高像素cis晶圆级扇出型封装结构及其制造方法

Also Published As

Publication number Publication date
TW200847411A (en) 2008-12-01
US20080290438A1 (en) 2008-11-27
US20090181490A1 (en) 2009-07-16
US8153458B2 (en) 2012-04-10
TWI340463B (en) 2011-04-11
CN101312200A (zh) 2008-11-26
US7528420B2 (en) 2009-05-05

Similar Documents

Publication Publication Date Title
CN101312200B (zh) 影像感测装置及其制造方法
US7180149B2 (en) Semiconductor package with through-hole
US9502455B2 (en) Optical apparatus having resin encased stacked optical and semiconductor devices
CN101221939B (zh) 光电装置封装结构及其制造方法
US8796856B2 (en) Semiconductor device and manufacturing method thereof
CN103681607A (zh) 半导体器件及其制作方法
KR20080101635A (ko) 반도체 패키지, 그 제조 방법, 및 반도체 패키지를 이용한패키지 모듈 및 전자 제품
TWI701777B (zh) 影像感測器封裝件及其製造方法
CN106898625B (zh) 图像传感器芯片的封装结构及封装方法
KR100594716B1 (ko) 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
CN102881666B (zh) 晶圆级器件封装
CN102184903B (zh) 一种封装的半导体芯片及其通孔的制造方法
US20090014827A1 (en) Image sensor module at wafer level, method of manufacturing the same, and camera module
CN203351587U (zh) 半导体器件
CN101950729B (zh) 电子元件的晶圆级封装及其制造方法
CN107221516B (zh) 一种气密性影像芯片封装结构及其制作方法
CN111211140B (zh) 一种固态图像拾取装置及其制造方法
CN101383299B (zh) 电子元件的晶圆级封装及其制造方法
CN104766847A (zh) 导通孔结构、封装结构以及光感测元件封装
CN209929301U (zh) 半导体封装结构
CN114823356A (zh) 晶圆级系统封装方法及晶圆级系统封装结构
CN220569663U (zh) 芯片封装结构
CN115188781B (zh) 一种图像传感器封装结构及其制备方法
KR100634419B1 (ko) 이미지 센서 및 그 제조방법
KR100747610B1 (ko) 이미지 센서 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant