KR100396551B1 - 웨이퍼 레벨 허메틱 실링 방법 - Google Patents

웨이퍼 레벨 허메틱 실링 방법 Download PDF

Info

Publication number
KR100396551B1
KR100396551B1 KR10-2001-0005256A KR20010005256A KR100396551B1 KR 100396551 B1 KR100396551 B1 KR 100396551B1 KR 20010005256 A KR20010005256 A KR 20010005256A KR 100396551 B1 KR100396551 B1 KR 100396551B1
Authority
KR
South Korea
Prior art keywords
wafer
lead
junction
forming
sealing method
Prior art date
Application number
KR10-2001-0005256A
Other languages
English (en)
Other versions
KR20020064824A (ko
Inventor
조장호
신형재
김운배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0005256A priority Critical patent/KR100396551B1/ko
Priority to JP2001263887A priority patent/JP2002246489A/ja
Priority to US09/984,734 priority patent/US6969639B2/en
Publication of KR20020064824A publication Critical patent/KR20020064824A/ko
Application granted granted Critical
Publication of KR100396551B1 publication Critical patent/KR100396551B1/ko
Priority to US11/087,552 priority patent/US20050161757A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Abstract

수분이나 입자 등에 의한 영향이 배제되도록 하고 고온 등에 약하거나 열순환에 의해 영향을 받는 반도체 소자를 저온으로 실링할 수 있는 웨이퍼 레벨 허메틱 실링 방법이 개시되어 있다.
이 개시된 웨이퍼 레벨 허메틱 실링 방법은, 웨이퍼상에 반도체 소자를 제작하는 단계; 리드 웨이퍼를 형성하는 단계; 상기 웨이퍼 또는 리드 웨이퍼상의 소정 위치에 솔더로 이루어진 접합부를 형성하는 단계; 상기 접합부에 의해 상기 웨이퍼와 상기 리드 웨이퍼를 실링하는 단계; 상기 실링한 웨이퍼 레벨의 소자를 칩 단위로 다이싱하는 단계;를 포함하는 것을 특징으로 한다.
이상과 같이 본 발명은 웨이퍼 레벨로 실링하여 절단하므로 공정시간이 단축되고, MEMS와 같이 움직이는 구조물이 있는 경우에 조작하기가 용이할 뿐 아니라 솔더에 의해 저온으로 실링하므로 열에 약한 반도체 소자를 패키징하는데 유용하다.

Description

웨이퍼 레벨 허메틱 실링 방법{Wafer level hermetic sealing method}
본 발명은 웨이퍼 레벨 허메틱 실링 방법에 관한 것으로서, 더욱 상세하게는 수분이나 입자 등에 의한 영향이 배제되도록 하고 고온 등에 약하거나 열순환에 의해 영향을 받는 반도체 소자를 저온으로 실링할 수 있는 웨이퍼 레벨 허메틱 실링 방법에 관한 것이다.
도 1 및 도 2를 참조하면, 반도체 칩을 허메틱 실링하기 위하여 종래에는 우선 표면미세가공을 하고 희생층을 식각하지 않은 상태에서 웨이퍼상에 반도체 소자를 제작한다(S100). 표면미세가공이란 희생층을 만들고 그 위에 구조물을 제작한 후 희생층을 제거함으로써 움직이는 구조물을 제작하는 방법을 말한다. 표면미세가공을 사용하는 경우, 표면미세가공에 의해 희생층 위에 구조물을 제작한 다음 희생층을 제거하지 않은 상태에서 웨이퍼를 반절단(half sawing)한다(S103). 그런 다음 희생층을 식각하여(S105) 움직이는 구조물을 형성하는데 움직이는 구조물은 특히 조작에 각별한 주의가 요구되므로 먼지나 입자 등에 의한 점착현상을 방지하기 위한 제1점착방지막(anti-stiction film)을 웨이퍼에 증착한다(S107). 점착방지막이란 표면에너지를 낮추어 입자나 먼지 등이 표면에 달라붙는 점착현상을 억제해주는 막을 말한다.
점착방지막을 증착하고 나면 개개의 소자를 1차로 테스트하게 된다(S110). 패키징 공정의 단가가 높기 때문에 양품의 소자를 찾아내는 테스트 공정은 불가피하다. 이러한 테스트 공정이란 실제로 구조물을 움직이면서 수행되기 때문에 테스트 공정 전에 점착방지막을 증착하여야만 한다. 또한, 테스트를 진행하는 곳의 분위기도 수분이 거의 없도록 조절되어야 테스트 과정에서 양품이 불량이 되는 경우를 방지할 수 있다. 테스트가 끝나면 각각의 칩으로 웨이퍼를 절단한다(S113). 이때 웨이퍼를 절단하는 과정에서 입자가 많이 발생하여 불량 발생률이 높고 절단공정시 일반적인 반도체 공정에서 사용되는 장비를 그대로 사용할 수 없어 MEMS 칩을 위한 별도의 특별한 장비를 요하므로 생산 원가 증가의 요인이 된다.
절단 공정이 끝나면 각 칩(105)을 다이접합부(103)에 의해 패키지(100)에 부착하고(S115) 와이어 본딩(118)을 통하여 각 칩(105)과 패키지(100)를 연결한다(S117). 한편, 와이어 본딩하는 동안 칩이 외부에 노출되어 있으므로 점착방지막 등이 오염되면 입자나 수분 등이 표면에 흡착하게 된다. 따라서, 이러한 입자 등을 제거하기 위하여 세정 공정을 수행한다(S120). 세정 공정 중에 제1점착방지막도 제거되므로 다시 제2점착방지막을 증착하여야 한다(S123). 세정 공정 중에 점착방지막이 제거되지 않는 경우에도 대기 중에 오래동안 노출되면 수분 등이 표면에 흡착되기 때문에 제2점착방지막 증착 공정은 필수적이다. 상기 제2점착방지막은 패키지 단위로 증착된다.
그런 다음, 제2점착방지막이 증착된 패키지에 리드(115)를 정렬하여 실링(seal ring)(110)에 의해 실링(sealing)한다(S127). 여기에서 참조부호 113은 리드프레임을 나타낸다. 이와 같이 칩(105)을 실링하지 않은 상태에서 테스트한 다음 패키지(100)에 부착하는 과정에서 부산물, 수분, 입자 등이 발생하여 칩의 불량을 야기하므로 실링한 후에 다시 제2테스트를 거쳐야 한다(S127).
상기한 바와 같이 칩상태로 실링하면 공정시간이 많이 들 뿐만 아니라, 특히 MEMS 칩과 같이 움직이는 구조물이 있는 경우 칩을 조작하기가 매우 어렵기 때문에 칩을 조작하기 위한 별도의 장비가 필요하게 되어 이에 따른 추가비용이 발생한다. 또한, 점착방지막을 두 번에 걸쳐 증착하고 두 번의 테스트를 하는 등 작업환경유지를 위해 드는 노력이나 시간, 비용이 증가된다. 또한, 실링하기 전에 증착하는 제2점착방지막은 패키지 단위로 수행되므로 증착면적이 넓어 점착방지막 공정 시간이 매우 많이 소요된다.
상기 패키지(100)와 리드(115)를 허메틱 실링하는 방법으로는 웰딩방법, 글라스 고온 융착방법 등이 있다. 여기서 웰딩방법에 대해 설명하면, 상기 리드(115)에 리드 프레임(113)을 부치고 패키지(100)와 리드(115) 사이에 실링(110)을 놓고 웰딩을 통하여 리드(115)를 패키지(100)에 접합한다. 이때, 밀봉상태(hermetic)를 보장하기 위하여 고가의 세라믹이나 금속을 사용하여야 하는 문제점이 있다.
이외에 웨이퍼 레벨로 본딩하는 방법으로는 실리콘 웨이퍼 사이를 퓨전 본딩(fusion bonding)하는 방법, 실리콘 웨이퍼에 글라스 웨이퍼를 애노딕 본딩(anodic bonding)하는 방법, Au 등을 매개로 하는 공융 본딩 방법(eutectic bonding), 글라스 프릿(glass frit)을 이용하여 접합하는 방법 등이 사용된다. 그런데 이러한 방법들은 먼저 실링하려는 면의 클린도가 매우 중요하며 높은 온도나 압력이 필요하다.
따라서, 이러한 방법들은 상대적으로 낮은 용융온도를 갖는 알루미늄 액튜에이터를 사용하는 MEMS 칩에는 적합하지 않으며, 450℃ 정도의 비교적 낮은 온도에서 접합되는 실리콘-글라스 애노딕 본딩의 경우에도 알루미늄 액튜에이터에는 높은 온도일 뿐 아니라 이때 높은 전압을 요구하여 반도체에 영향을 줄 수 있는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 수분이나 입자 등에 민감한 반도체 칩에 대해 이들의 영향을 배제할 수 있도록 웨이퍼 레벨로 실링하고 고온에 약한 MEMS 등의 구조에 적합하도록 저온으로 실링할 수 있는 웨이퍼 레벨 허메틱 실링 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 실링 방법에 따라 패키징된 반도체 칩의 단면도,
도 2는 종래의 실링 방법을 개략적으로 나타낸 공정 흐름도,
도 3a 내지 도 3e는 본 발명에 따른 웨이퍼 레벨 허메틱 실링 방법을 나타낸 도면,
도 4는 본 발명에 따른 웨이퍼 레벨 허메틱 실링 방법을 나타낸 공정 흐름도.
<도면중 주요부분에 대한 부호의 설명>
10...웨이퍼 12...반도체 소자
15...전기 커넥터 20,33...접합 보조부
30...리드 웨이퍼 35...접합부
40...공동 45...칩
본 발명에 따른 웨이퍼 레벨 허메틱 실링 방법은 상기한 목적을 달성하기 위하여, 웨이퍼상에 반도체 소자를 제작하는 단계; 리드 웨이퍼를 형성하는 단계; 상기 웨이퍼 또는 리드 웨이퍼상의 소정 위치에 솔더로 이루어진 접합부를 형성하는 단계; 상기 접합부에 의해 상기 웨이퍼와 상기 리드 웨이퍼를 실링하는 단계; 상기 실링한 웨이퍼 레벨의 소자를 칩 단위로 다이싱하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 접합부는 In, Sn, Ag, Pb, Sn, Au, Bi, Sb, Cd, Cu 등 중 하나로 구성되거나 그 중 둘 이상의 합금으로 구성된 것을 특징으로 한다.
또한, 상기 접합부는 녹는점이 100-300℃인 재질로 이루어진 것을 특징으로 한다.
또한, 상기 접합부를 형성하는 단계에서, 상기 접합부는 증착이나 스퍼터링에 의해 형성되는 것을 특징으로 한다.
또한, 상기 접합부를 형성하는 단계에서, 상기 웨이퍼 및/또는 상기 리드 웨이퍼에 접합보조부를 형성하여 상기 접합부의 접착을 보조하도록 된 것을 특징으로 한다.
또한, 상기 접합보조부를 형성하는 단계에서, 상기 웨이퍼와 리드 웨이퍼를 정렬가능하도록 상기 접합부와 접합보조부를 배치하는 것을 특징으로 한다.
또한, 상기 접합보조부는 금속 또는 폴리머 재질로 이루어진 것을 특징으로 한다.
또한, 상기 웨이퍼상에 전기 신호를 주고 받을 수 있는 전기 커넥터를 구비하는 것을 특징으로 한다.
또한, 상기 리드 웨이퍼를 형성하는 단계에서, 소정 위치에 홀을 형성하여 상기 전기 커넥터와 상기 홀을 통한 배선에 의해 전기적 연결이 가능하도록 된 것을 특징으로 한다.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예에 따른 웨이퍼 레벨 허메틱 실링 방법에 대해 상세히 설명한다.
도 3a 내지 도 3e를 참조하면, 본 발명은 웨이퍼 레벨로 실링하는 방법에 관한 것으로 반도체 소자를 웨이퍼 레벨로 제작하고, 리드 또한 웨이퍼 레벨로 별도로 제작한 후 솔더를 이용하여 저온으로 실링하는 것을 특징으로 한다.
우선, 도 3a에 도시된 바와 같이 웨이퍼(10)상에 전체적으로 반도체 소자(12)를 제작한다. 그리고, 상기 웨이퍼(10)상에 외부와의 전기적 연결을 위한 전기 커넥터(15)를 형성한다.
한편, 도 3b와 같이 광신호를 송수신할 수 있는 리드 웨이퍼(30)를 상기 웨이퍼(10)와 별도로 마련하고, 상기 웨이퍼(10)와 리드 웨이퍼(30)를 본딩하기 위한 접합부(35)를 형성한다. 상기 리드 웨이퍼(30)는 외부와의 광신호 교환을 위하여 투명한 재질의 글라스 등을 사용할 수 있다. 이때 상기 접합부(35)는 상기 리드 웨이퍼(30)에 형성한 예를 설명하였지만 상기 웨이퍼(10)에 형성할 수도 있다. 여기서 상기 접합부(35)는 솔더, 금속 또는 유기 실런트 등이 사용될 수 있으며, 프리폼(preform) 형태일 수 있고 또한 증착(evaporation)이나 스퍼터링 등을 통하여 증착할 수 있다.
그리고, 상기 접합부(35)를 형성하기 전에 상기 웨이퍼(10) 및/또는 상기 리드 웨이퍼(30)에 상기 접합부(35)의 접착을 보조하기 위한 접합보조부(20)(33)를 더 형성할 수 있다. 여기서, 상기 접합보조부(20)(33)는 금속 또는 폴리머 재질로 이루어질 수 있다. 특히, 상기 접합부(35)와 접합보조부(20)(33)를 형성시 리드 웨이퍼(30)에 상기 웨이퍼(10)를 정렬 가능하도록 상호 대응되게 배치함으로써 용이하고 정확하게 반도체 소자를 웨이퍼 레벨로 실링할 수 있다.
한편, 도 3c와 같이 상기 전기 커넥터(15)에 전기적 연결을 할 경우에 필요한 공간을 확보하기 위해 상기 리드 웨이퍼(30)에 전기 접속용 홀(37)을 형성할 수 있다. 즉, 이 홀(37)은 상기 전기 커넥터(15) 중 웨이퍼 표면에 일부 노출된 부분과 배선을 통해 전기적으로 연결하고자 할 때 배선을 위한 공간으로서 활용된다.
이상과 같이 웨이퍼(10)와 리드 웨이퍼(30)가 제작된 후에는 상기 웨이퍼(10)와 리드 웨이퍼(30)를 상기 접합부(35)와 접합보조부(20)(33)를 기준으로 정렬하고 적당한 분위기를 조성하여 실링을 수행한다. 이때 상기 웨이퍼(10)와 리드 웨이퍼(30)를 실링하면 내부에 공동(cavity)(40)가 형성된다. 실링 공정으로서 솔더를 사용하면 저온으로 실링할 수 있다. 여기서 솔더는 In, Sn, Ag, Pb, Sn, Au, Bi, Sb, Cd, Cu 등 중 하나로 구성되거나 그 중 둘 이상의 합금으로 구성되는 것이 바람직하다. 특히, 상기 솔더는 녹는점이 100-300℃, 더욱 바람직하게는 100-200℃인 재질로 이루어진다. 예를 들어, BiSnPb, BiPbSn, BiSnCd, BiIn, BiPbSnCd, BiSnPbCdCu, InCd, BiPb, InSn, InSnPbCd, BiPb, PbBiSn, BiSnInPb, InSnPb, BiPbSnAg, InAg, BiCd, InGa, PbBi, SnAg, InPb, SnZn, SnPbBi, SnPbSb, AuSn, SnCu 등이 있다.
실링을 완료한 후에는 도 3e와 같이 웨이퍼 레벨로 형성된 것을 다이싱하여 각각의 칩(45)으로 분리한다. 이와 같이 웨이퍼 레벨로 다이싱하면 절단작업시 상기 칩(45)에 먼지나 입자, 수분 등이 점착될 염려가 없다.
상기와 같은 실링 방법에 의한 공정 순서도가 도 4에 도시되어 있다.
본 발명에 따른 웨이퍼 레벨 실링 방법은, 웨이퍼(10)상에 각각의 반도체 소자(12)를 제작하고(S1), 이와 독립적으로 리드 웨이퍼(30)를 제작하여 소정 위치에 상기 웨이퍼(10)와의 본딩을 위한 접합부(35)를 형성한 다음(S2), 상기 웨이퍼(10)와 리드 웨이퍼(30)를 상기 접합부(35)를 이용하여 실링한다(S4). 그런 다음 상기 웨이퍼 레벨로 형성된 것을 각각의 칩단위로 다이싱한다(S5).
여기에서, 상기 리드 웨이퍼(30)를 형성할 때 전기적 접속을 위해 필요한 공간을 확보하기 위해 홀(37)을 형성하는 단계(S3)를 더 구비할 수 있다.
이상과 같이 하여 본 발명에 따른 웨이퍼 레벨 허메틱 실링 방법은 특히 수분이나 기타 입자 등에 의한 점착 현상이 소자의 수명을 단축하는 MEMS 칩이나, 고온, 수분, 게스 부산물이나 입자 등의 최소화가 요구되는 고체 촬상소자(CCD;Charged Coupled Device)나 센서 등에 적용 가능하다. 또한, 일반적인 반도체 소자와 광통신용 하이브리드 칩에도 적용 가능하다.
상술한 바와 같이 본 발명에 따른 웨이퍼 레벨 허메틱 실링 방법은 실링을 웨이퍼 레벨로 수행하므로 공정시간이 단축되고, MEMS와 같이 움직이는 구조물이 있는 경우에 조작하기가 용이할 뿐 아니라 기존의 다이싱 공정을 그대로 사용할 수 있기 때문에 생산원가가 절감되는 이점이 있다. 또한, 본 발명에서는 움직이는 구조물을 형성하고 바로 실링한 다음 실링한 상태에서 성능 테스트 및 부착 등을 하기 때문에 테스트 과정시 발생되는 먼지나 수분 등에 의한 악영향을 배제할 수 있다.
또한, 본 발명은 허메틱 실링 공정을 솔더를 이용하여 저온에서 수행할 수 있으므로 특히 열에 약한 반도체 소자에 유리하게 적용할 수 있다.

Claims (9)

  1. 웨이퍼상에 반도체 소자를 제작하는 단계;
    상기 웨이퍼상에 전기 신호를 주고 받을 수 있는 전기 커넥터를 형성하는 단계;
    리드 웨이퍼를 형성하고, 상기 리드 웨이퍼에 홀을 형성하여 이 홀을 통한 배선에 의해 상기 전기 커넥터와 연결하는 단계;
    상기 전기 커넥터의 일부가 외부로 노출되도록 상기 웨이퍼 또는 리드 웨이퍼상의 소정 위치에 솔더로 이루어진 접합부를 형성하는 단계;
    상기 접합부에 의해 상기 웨이퍼와 상기 리드 웨이퍼를 실링하는 단계;
    상기 실링한 웨이퍼 레벨의 소자를 칩 단위로 다이싱하는 단계;를 포함하는 것을 특징으로 하는 웨이퍼 레벨 허메틱 실링 방법.
  2. 제 1항에 있어서, 상기 접합부는 In, Sn, Ag, Pb, Sn, Au, Bi, Sb, Cd, Cu 등 중 하나로 구성되거나 그 중 둘 이상의 합금으로 구성된 것을 특징으로 하는 웨이퍼 레벨 허메틱 실링 방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 접합부는 녹는점이 100-300℃인 재질로 이루어진 것을 특징으로 하는 웨이퍼 레벨 허메틱 실링 방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 접합부를 형성하는 단계에서,
    상기 접합부는 증착이나 스퍼터링에 의해 형성되는 것을 특징으로 하는 웨이퍼 레벨 허메틱 실링 방법.
  5. 제 1항 또는 제 2항에 있어서, 상기 접합부를 형성하는 단계에서,
    상기 웨이퍼 및/또는 상기 리드 웨이퍼에 접합보조부를 형성하여 상기 접합부의 접착을 보조하도록 된 것을 특징으로 하는 웨이퍼 레벨 허메틱 실링 방법.
  6. 제 5항에 있어서, 상기 접합보조부를 형성하는 단계에서,
    상기 웨이퍼와 리드 웨이퍼를 정렬가능하도록 상기 접합부와 접합보조부를 배치하는 것을 특징으로 하는 웨이퍼 레벨 허메틱 실링 방법.
  7. 제 5항에 있어서, 상기 접합보조부는 금속 또는 폴리머 재질로 이루어진 것을 특징으로 하는 웨이퍼 레벨 허메틱 실링 방법.
  8. 삭제
  9. 삭제
KR10-2001-0005256A 2001-02-03 2001-02-03 웨이퍼 레벨 허메틱 실링 방법 KR100396551B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0005256A KR100396551B1 (ko) 2001-02-03 2001-02-03 웨이퍼 레벨 허메틱 실링 방법
JP2001263887A JP2002246489A (ja) 2001-02-03 2001-08-31 ウェーハレベルハーメチックシーリング方法
US09/984,734 US6969639B2 (en) 2001-02-03 2001-10-31 Wafer level hermetic sealing method
US11/087,552 US20050161757A1 (en) 2001-02-03 2005-03-24 Wafer level hermetic sealing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0005256A KR100396551B1 (ko) 2001-02-03 2001-02-03 웨이퍼 레벨 허메틱 실링 방법

Publications (2)

Publication Number Publication Date
KR20020064824A KR20020064824A (ko) 2002-08-10
KR100396551B1 true KR100396551B1 (ko) 2003-09-03

Family

ID=19705301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0005256A KR100396551B1 (ko) 2001-02-03 2001-02-03 웨이퍼 레벨 허메틱 실링 방법

Country Status (3)

Country Link
US (2) US6969639B2 (ko)
JP (1) JP2002246489A (ko)
KR (1) KR100396551B1 (ko)

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400218B1 (ko) * 2000-08-18 2003-10-30 삼성전자주식회사 마이크로 액튜에이터 및 그 제조방법
US7127362B2 (en) * 2000-08-22 2006-10-24 Mundt Randall S Process tolerant methods and apparatus for obtaining data
US7345316B2 (en) * 2000-10-25 2008-03-18 Shipley Company, L.L.C. Wafer level packaging for optoelectronic devices
US6932519B2 (en) 2000-11-16 2005-08-23 Shipley Company, L.L.C. Optical device package
US6827503B2 (en) * 2000-12-01 2004-12-07 Shipley Company, L.L.C. Optical device package having a configured frame
US6883977B2 (en) * 2000-12-14 2005-04-26 Shipley Company, L.L.C. Optical device package for flip-chip mounting
US6844236B2 (en) * 2001-07-23 2005-01-18 Agere Systems Inc. Method and structure for DC and RF shielding of integrated circuits
US20060191215A1 (en) * 2002-03-22 2006-08-31 Stark David H Insulated glazing units and methods
US6962834B2 (en) * 2002-03-22 2005-11-08 Stark David H Wafer-level hermetic micro-device packages
US7832177B2 (en) 2002-03-22 2010-11-16 Electronics Packaging Solutions, Inc. Insulated glazing units
JP2004296453A (ja) * 2003-02-06 2004-10-21 Sharp Corp 固体撮像装置、半導体ウエハ、光学装置用モジュール、固体撮像装置の製造方法及び光学装置用モジュールの製造方法
DE10308860B4 (de) * 2003-02-27 2007-09-06 X-Fab Semiconductor Foundries Ag Verfahren zum Vereinzeln von Halbleiterscheiben mit frei liegenden mikromechanischen Strukturen zu Chips
US6888233B2 (en) * 2003-03-10 2005-05-03 Honeywell International Inc. Systems for buried electrical feedthroughs in a glass-silicon MEMS process
US6987304B2 (en) * 2003-05-07 2006-01-17 Honeywell International Inc. Methods and apparatus for particle reduction in MEMS devices
TWI275168B (en) * 2003-06-06 2007-03-01 Sanyo Electric Co Semiconductor device and method for making the same
JP4551638B2 (ja) * 2003-08-01 2010-09-29 富士フイルム株式会社 固体撮像装置の製造方法
JP2005056998A (ja) * 2003-08-01 2005-03-03 Fuji Photo Film Co Ltd 固体撮像装置およびその製造方法
EP1515364B1 (en) 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
US6934065B2 (en) * 2003-09-18 2005-08-23 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
US6774327B1 (en) * 2003-09-24 2004-08-10 Agilent Technologies, Inc. Hermetic seals for electronic components
JP4259979B2 (ja) 2003-10-22 2009-04-30 新光電気工業株式会社 光透過性カバー及びこれを備えたデバイス並びにそれらの製造方法
US8395837B2 (en) * 2003-11-13 2013-03-12 Texas Instruments Incorporated Releasing and post-releasing processes in fabrications for micromirror array devices
US7583862B2 (en) * 2003-11-26 2009-09-01 Aptina Imaging Corporation Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7692292B2 (en) * 2003-12-05 2010-04-06 Panasonic Corporation Packaged electronic element and method of producing electronic element package
US7291513B2 (en) * 2003-12-15 2007-11-06 Dalsa Semiconductor Inc. Hermetic wafer-level packaging for MEMS devices with low-temperature metallurgy
US6946728B2 (en) * 2004-02-19 2005-09-20 Hewlett-Packard Development Company, L.P. System and methods for hermetic sealing of post media-filled MEMS package
US7253397B2 (en) * 2004-02-23 2007-08-07 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
DE102004013816A1 (de) * 2004-03-20 2005-10-06 Robert Bosch Gmbh Verfahren zum Herstellen eines Sensormoduls und Sensormodul
TWI284398B (en) * 2004-03-26 2007-07-21 Xintec Inc Chip package structure and its wafer level package method
KR100575363B1 (ko) * 2004-04-13 2006-05-03 재단법인서울대학교산학협력재단 미소기계소자의 진공 실장방법 및 이 방법에 의해 진공실장된 미소기계소자
US20050253283A1 (en) * 2004-05-13 2005-11-17 Dcamp Jon B Getter deposition for vacuum packaging
US8092734B2 (en) * 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US7253957B2 (en) * 2004-05-13 2007-08-07 Micron Technology, Inc. Integrated optics units and methods of manufacturing integrated optics units for use with microelectronic imagers
US20050275750A1 (en) * 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
US7498647B2 (en) 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7262405B2 (en) * 2004-06-14 2007-08-28 Micron Technology, Inc. Prefabricated housings for microelectronic imagers
US7294897B2 (en) * 2004-06-29 2007-11-13 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7416913B2 (en) * 2004-07-16 2008-08-26 Micron Technology, Inc. Methods of manufacturing microelectronic imaging units with discrete standoffs
US7189954B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7402453B2 (en) * 2004-07-28 2008-07-22 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20060023107A1 (en) * 2004-08-02 2006-02-02 Bolken Todd O Microelectronic imagers with optics supports having threadless interfaces and methods for manufacturing such microelectronic imagers
US7364934B2 (en) * 2004-08-10 2008-04-29 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7223626B2 (en) * 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
US7397066B2 (en) * 2004-08-19 2008-07-08 Micron Technology, Inc. Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7429494B2 (en) 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7276393B2 (en) * 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7511262B2 (en) * 2004-08-30 2009-03-31 Micron Technology, Inc. Optical device and assembly for use with imaging dies, and wafer-label imager assembly
US20070148807A1 (en) * 2005-08-22 2007-06-28 Salman Akram Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
US7646075B2 (en) * 2004-08-31 2010-01-12 Micron Technology, Inc. Microelectronic imagers having front side contacts
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
JP2006173557A (ja) * 2004-11-22 2006-06-29 Toshiba Corp 中空型半導体装置とその製造方法
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7214919B2 (en) * 2005-02-08 2007-05-08 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7303931B2 (en) * 2005-02-10 2007-12-04 Micron Technology, Inc. Microfeature workpieces having microlenses and methods of forming microlenses on microfeature workpieces
FR2881847A1 (fr) * 2005-02-10 2006-08-11 St Microelectronics Sa Dispositif comportant un module de camera a mise au point automatique et procede de montage correspondant
US20060177999A1 (en) * 2005-02-10 2006-08-10 Micron Technology, Inc. Microelectronic workpieces and methods for forming interconnects in microelectronic workpieces
US7190039B2 (en) * 2005-02-18 2007-03-13 Micron Technology, Inc. Microelectronic imagers with shaped image sensors and methods for manufacturing microelectronic imagers
DE102005016751B3 (de) * 2005-04-11 2006-12-14 Schott Ag Verfahren zur Herstellung gehäuster elektronischer Bauelemente
US7228177B2 (en) * 2005-04-26 2007-06-05 Medtronic, Inc. Chip level biostable interconnect for implantable medical devices
US7897503B2 (en) * 2005-05-12 2011-03-01 The Board Of Trustees Of The University Of Arkansas Infinitely stackable interconnect device and method
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
JP2007027279A (ja) 2005-07-13 2007-02-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US7417307B2 (en) * 2005-07-29 2008-08-26 Hewlett-Packard Development Company, L.P. System and method for direct-bonding of substrates
US7288757B2 (en) * 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7491567B2 (en) * 2005-11-22 2009-02-17 Honeywell International Inc. MEMS device packaging methods
US20070114643A1 (en) * 2005-11-22 2007-05-24 Honeywell International Inc. Mems flip-chip packaging
DE102006019080B3 (de) * 2006-04-25 2007-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Herstellungsverfahren für ein gehäustes Bauelement
JP5026038B2 (ja) * 2006-09-22 2012-09-12 新光電気工業株式会社 電子部品装置
US7528420B2 (en) * 2007-05-23 2009-05-05 Visera Technologies Company Limited Image sensing devices and methods for fabricating the same
US7563646B2 (en) * 2007-05-31 2009-07-21 Stratedge Corporation Molded ceramic surface mount package
US7989040B2 (en) * 2007-09-14 2011-08-02 Electronics Packaging Solutions, Inc. Insulating glass unit having multi-height internal standoffs and visible decoration
US7605466B2 (en) * 2007-10-15 2009-10-20 General Electric Company Sealed wafer packaging of microelectromechanical systems
KR100908648B1 (ko) * 2007-10-19 2009-07-21 (주)에스엠엘전자 복층 범프 구조물 및 그 제조 방법
KR100848364B1 (ko) * 2007-12-24 2008-07-25 코아셈(주) 전자 소자 패키지 및 전자 소자 패키징 방법
WO2010019484A2 (en) 2008-08-09 2010-02-18 Eversealed Windows, Inc. Asymmetrical flexible edge seal for vacuum insulating glass
US8329267B2 (en) 2009-01-15 2012-12-11 Eversealed Windows, Inc. Flexible edge seal for vacuum insulating glazing units
US8512830B2 (en) 2009-01-15 2013-08-20 Eversealed Windows, Inc. Filament-strung stand-off elements for maintaining pane separation in vacuum insulating glazing units
US20100194465A1 (en) * 2009-02-02 2010-08-05 Ali Salih Temperature compensated current source and method therefor
KR100941446B1 (ko) * 2009-03-03 2010-02-11 주식회사 바른전자 복층 범프 구조물 및 그 제조 방법
DE102009042479A1 (de) 2009-09-24 2011-03-31 Msg Lithoglas Ag Verfahren zum Herstellen einer Anordnung mit einem Bauelement auf einem Trägersubstrat und Anordnung sowie Verfahren zum Herstellen eines Halbzeuges und Halbzeug
EP2576950A4 (en) 2010-06-02 2017-07-05 Eversealed Windows, Inc. Multi-pane glass unit having seal with adhesive and hermetic coating layer
US8674495B2 (en) * 2010-10-08 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having a eutectic bonding material and manufacturing methods thereof
EP2455332B1 (en) * 2010-11-19 2014-02-12 Imec Method for producing temporary cap on a MEMS device
US8486758B2 (en) 2010-12-20 2013-07-16 Tessera, Inc. Simultaneous wafer bonding and interconnect joining
US9328512B2 (en) 2011-05-05 2016-05-03 Eversealed Windows, Inc. Method and apparatus for an insulating glazing unit and compliant seal for an insulating glazing unit
US20120288996A1 (en) * 2011-05-12 2012-11-15 Too Seah S Methods and apparatus for applying an adhesive to a circuit board
US20130341747A1 (en) * 2012-06-20 2013-12-26 Xintec Inc. Chip package and method for forming the same
US9162878B2 (en) * 2012-08-30 2015-10-20 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature and wetting layer
KR101581542B1 (ko) * 2014-04-24 2015-12-30 주식회사 스탠딩에그 캡 기판, 구조물 및 그 제조 방법
US10568213B2 (en) 2014-07-31 2020-02-18 Skyworks Solutions, Inc. Multilayered transient liquid phase bonding
US10541152B2 (en) 2014-07-31 2020-01-21 Skyworks Solutions, Inc. Transient liquid phase material bonding and sealing structures and methods of forming same
CN104979299B (zh) * 2015-06-08 2018-03-27 通富微电子股份有限公司 微电子机械系统的器件封装结构及其封装方法
JP2018113678A (ja) * 2016-12-02 2018-07-19 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 基板間のキャビティ内に形成されてビアを含む電子デバイス
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
US10607857B2 (en) * 2017-12-06 2020-03-31 Indium Corporation Semiconductor device assembly including a thermal interface bond between a semiconductor die and a passive heat exchanger
CN109292726B (zh) * 2018-08-17 2020-06-23 北方电子研究院安徽有限公司 一种全硅环境隔离mems器件
CN111943129B (zh) * 2019-05-16 2024-01-30 芯恩（青岛）集成电路有限公司 一种mems晶圆切割对准方法及mems晶圆

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917270A (ja) * 1982-07-21 1984-01-28 Hitachi Ltd 半導体装置
JPH06318625A (ja) * 1993-01-27 1994-11-15 Trw Inc 電子装置を大量に同時にシール及び電気接続する方法
KR19980069960A (ko) * 1997-01-31 1998-10-26 포만제프리엘 저 열전도성 삽입물을 사용하여 고 열전도성 기판을 기밀 밀봉시키는 방법
KR19980079651A (ko) * 1997-04-30 1998-11-25 포맨 제프리 엘 반도체 기판용 다층 땝납 밀봉 밴드 및 그 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4824511A (en) * 1987-10-19 1989-04-25 E. I. Du Pont De Nemours And Company Multilayer circuit board with fluoropolymer interlayers
US5534725A (en) * 1992-06-16 1996-07-09 Goldstar Electron Co., Ltd. Resin molded charge coupled device package and method for preparation thereof
JP3507251B2 (ja) * 1995-09-01 2004-03-15 キヤノン株式会社 光センサｉｃパッケージおよびその組立方法
JP2976917B2 (ja) * 1997-03-31 1999-11-10 日本電気株式会社 半導体装置
JP3846094B2 (ja) 1998-03-17 2006-11-15 株式会社デンソー 半導体装置の製造方法
EP0951068A1 (en) * 1998-04-17 1999-10-20 Interuniversitair Micro-Elektronica Centrum Vzw Method of fabrication of a microstructure having an inside cavity
US6303986B1 (en) * 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
EP1041628A3 (en) 1999-03-29 2008-05-28 Interuniversitair Microelektronica Centrum Vzw An image sensor ball grid array package and the fabrication thereof
JP3408987B2 (ja) * 1999-03-30 2003-05-19 三菱電機株式会社 半導体装置の製造方法及び半導体装置
JP3567793B2 (ja) 1999-04-27 2004-09-22 オムロン株式会社 半導体素子の製造方法
US6265246B1 (en) * 1999-07-23 2001-07-24 Agilent Technologies, Inc. Microcap wafer-level package
US6452238B1 (en) * 1999-10-04 2002-09-17 Texas Instruments Incorporated MEMS wafer level package
US6514789B2 (en) * 1999-10-26 2003-02-04 Motorola, Inc. Component and method for manufacture
US6602740B1 (en) * 1999-11-24 2003-08-05 Tessera, Inc. Encapsulation of microelectronic assemblies
US6441481B1 (en) * 2000-04-10 2002-08-27 Analog Devices, Inc. Hermetically sealed microstructure package
US7022546B2 (en) * 2000-12-05 2006-04-04 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917270A (ja) * 1982-07-21 1984-01-28 Hitachi Ltd 半導体装置
JPH06318625A (ja) * 1993-01-27 1994-11-15 Trw Inc 電子装置を大量に同時にシール及び電気接続する方法
KR19980069960A (ko) * 1997-01-31 1998-10-26 포만제프리엘 저 열전도성 삽입물을 사용하여 고 열전도성 기판을 기밀 밀봉시키는 방법
KR19980079651A (ko) * 1997-04-30 1998-11-25 포맨 제프리 엘 반도체 기판용 다층 땝납 밀봉 밴드 및 그 제조방법

Also Published As

Publication number Publication date
US20050161757A1 (en) 2005-07-28
KR20020064824A (ko) 2002-08-10
JP2002246489A (ja) 2002-08-30
US20020113296A1 (en) 2002-08-22
US6969639B2 (en) 2005-11-29

Similar Documents

Publication Publication Date Title
KR100396551B1 (ko) 웨이퍼 레벨 허메틱 실링 방법
JP3864134B2 (ja) 低温の酸化防止ハーメチックシーリング方法
EP2121511B1 (en) Method of packaging an electronic or micromechanical component
US7132721B2 (en) Bonding for a micro-electro-mechanical system (MEMS) and MEMS based devices
JP4012886B2 (ja) ソルダボールを用いたマイクロ電子機械システムの製造方法
US7605466B2 (en) Sealed wafer packaging of microelectromechanical systems
JP2000141300A (ja) 内部空洞を有する微小構造体の作製方法
JP2001144117A (ja) 改良式ｍｅｍｓウェハーレベル・パッケージ
JP5923617B2 (ja) Ｍｅｍｓセンサパッケージング方法
US6939778B2 (en) Method of joining an insulator element to a substrate
JP4475976B2 (ja) 気密封止パッケージ
US7772041B2 (en) Method of sealing or welding two elements to one another
US6949398B2 (en) Low cost fabrication and assembly of lid for semiconductor devices
JP2010165731A (ja) 機能素子パッケージ
JP5227834B2 (ja) 機能素子パッケージの製造方法
JP2008221456A (ja) フリップチップｕｓｐウェハに関するダイシング技術
JP2006303061A (ja) ウェハレベル半導体装置の製造方法
JP2005503659A (ja) マイクロ磁気ラッチ・リレーのパッケージおよびパッケージの方法
CN117174724A (zh) 一种晶圆级封装方法及封装结构
KR20150123106A (ko) 캡 기판, 구조물 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee