JPH06318625A - 電子装置を大量に同時にシール及び電気接続する方法 - Google Patents

電子装置を大量に同時にシール及び電気接続する方法

Info

Publication number
JPH06318625A
JPH06318625A JP6007050A JP705094A JPH06318625A JP H06318625 A JPH06318625 A JP H06318625A JP 6007050 A JP6007050 A JP 6007050A JP 705094 A JP705094 A JP 705094A JP H06318625 A JPH06318625 A JP H06318625A
Authority
JP
Japan
Prior art keywords
wafer
substrate wafer
cover
electronic device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6007050A
Other languages
English (en)
Other versions
JP2820609B2 (ja
Inventor
Alvin Ming-Wei Kong
ミン ウェイ コン アルヴィン
James Chng-Kei Lau
チュン ケイ ラウ ジェームズ
Steven S Chan
シン チャン スティーヴン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Space and Mission Systems Corp
Original Assignee
TRW Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TRW Inc filed Critical TRW Inc
Publication of JPH06318625A publication Critical patent/JPH06318625A/ja
Application granted granted Critical
Publication of JP2820609B2 publication Critical patent/JP2820609B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

(57)【要約】 【目的】 電子装置を大量に同時にシールしそして電気
的にテストする効率的な方法を提供する。 【構成】 電子装置、特に、表面音波装置をシールし電
気的にテストする新規で且つ効率的な方法であって、電
子装置のためのハーメチックシールされたパッケージを
形成しそして各装置を電気的にテストするコスト及びサ
イズは、ウェハレベルにおける大量の同時のシール操作
及び電気的接続を使用すると共に、ハーメチックシール
された導電性の経路穴をもつ基板を使用することによ
り、公知技術に比して著しく減少され、そして細分化の
前にウェハプローブテスト技術での最終的な電気的テス
トを使用することにより、更にコストの減少が果たされ
るような方法。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子装置を大量に同時
にシール及び電気接続する方法に係り、より詳細には、
表面音波装置のための比較的安価なハーメチックシール
されたパッケージを形成する新規で且つ経済効率のよい
方法に係る。
【０００２】
【従来の技術】多くの電子装置は非常に繊細なものであ
り、環境中に存在する種々の潜在的にダメージを及ぼす
汚染物を含む苛酷な外界から保護する必要がある。ハー
メチックパッケージは、このような保護を与える非常に
効果的な手段であると分かっている。ハーメチックパッ
ケージのシールは気密のものである。公知のハーメチッ
クパッケージは、金属、ガラス又はセラミックや、半田
又は溶接のようなシール手段から形成されている。非ハ
ーメチックの構造体も、環境からの完全な分離を必要と
しない電子装置にある程度の保護を与えるために使用さ
れている。公知の非ハーメチックパッケージは、プラス
チックカプセル、モールド、ポッティング又はポリマシ
ールを使用している。これまで、コストは高いが最大の
保護を与えるハーメチックパッケージの使用と、コスト
は安いがある程度の保護しか与えない非ハーメチックパ
ッケージの使用との間で妥協をすることが必要であっ
た。ハーメチックパッケージのコストが高い理由は、こ
のような構造体を形成する公知方法の次の例示的な説明
から明らかとなろう。
【０００３】慣習的に、シールされるべき個々の電子装
置が最初に形成される。次いで、これらの電子装置は、
ハーメチックシールに適したパッケージであって、上記
したように金属及びガラス或いはセラミック部品で通常
形成されたパッケージの内部に取り付けられる。その
後、パッケージ内に配置された電気端子と電子装置自体
の端子との間で導電性ワイヤ又はリボンのボンディング
が実行される。このような接続により各電子装置をパッ
ケージ外部の領域と電気的に連通することができる。そ
の後、プロジェクション溶接又はシーム溶接のような金
属ボンディング技術によってパッケージがシールされ
る。最後に、各個々のパッケージ及び部品を電気的にテ
ストして電気的な仕様が判断される。このようなテスト
が必要な理由は、製造中に行われる種々の工程により通
常は各ユニットの収率が１００％未満に低下するからで
ある。ハーメチックパッケージ化及び電気的なテストの
ためのこれらの段階は、一般に、各電子装置ごとに個々
に（即ち、１つ１つ）行われている。
【０００４】作業員が個々の電子装置ごとにこれら作業
を実行するコストに、パッケージ化のコストを加えたも
のが、電子装置自体のコストを遙かに越えることがしば
しばある。それ故、電子装置を外部環境からハーメチッ
クシールするあまり高価でない方法について認識された
必要性と、それらを経済効率のよい仕方で電気的にテス
トできる必要性とが長年にわたって存在している。更
に、組立体が複雑であるために、このような作業には不
所望にサイズの大きな装置を伴うことになる。
【０００５】敏感な性質であるために使用に対してハー
メチックパッケージされるのが好ましくそして上記した
ように一般にパッケージされている電子装置の一例は、
表面音波（ＳＡＷ）装置である。ＳＡＷ装置は公知であ
り、数十ＭＨｚないし１ＧＨｚ以上で動作する非常に高
精度で且つ安定なバンドパスフィルタ及び発振器を含む
多数の種々の用途に非常に有用である。
【０００６】環境汚染は、ＳＡＷ装置を、それらが意図
された目的に対して役立たなくなるような点までしばし
ば著しく機能不良にすることがある。例えば、ＳＡＷ装
置の汚染は、音波の伝播速度を変化させると共に、ＳＡ
Ｗ基板を通しての減衰を増大することがある。ＳＡＷ装
置の場合に、速度が変化すると、周波数がシフトし、そ
して減衰が増大すると、挿入ロスが増加する。従って、
伝播する表面音波エネルギーを反射するか、さもなくば
それと干渉することのある汚染物がないように各装置の
表面を保つよう確保するために、各個々のＳＡＷ装置ご
とにハーメチックパッケージが定常的に使用されてい
る。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
たように、電子装置（例えば、ＳＡＷ装置）をハーメチ
ック式にカプセル化する公知の方法は、高価であると分
かっている上に、しばしば不所望にサイズの大きなユニ
ットが形成されることになる。
【０００８】それ故、本発明の主たる目的は、電子装
置、特に、表面音波装置をシールしそして電気的にテス
トする新規で効果的な方法を提供することである。
【０００９】本発明の別の目的は、特定の場合に電子装
置に対してハーメチックパッケージ又は非ハーメチック
パッケージのいずれが所望されるかによってそのいずれ
かを形成することのできる非常にコスト効率のよい方法
を提供することである。
【００１０】本発明の更に別の目的は、サイズのコンパ
クトな表面取り付けに適合する装置を形成する方法を提
供することである。
【００１１】
【課題を解決するための手段】本発明は、電子装置を大
量にシール及びテストする方法であって、 （ａ）最初に、複数の導電性素子をもつカバーウェハ
を、基板ウェハに支持された複数の電子装置上に整列
し、 （ｂ）次いで、次の両方を実行し、即ち、（ｉ）上記整
列されたカバーウェハを基板ウェハに対して接合するこ
とにより各電子装置をシールし、（ii）上記カバーウェ
ハの導電性素子と、基板ウェハに支持された電子装置と
の間に電気的な連絡を形成し、そして （ｃ）最後に、複数のシールされた電子装置をテストす
る、という段階を備えた方法を提供する。
【００１２】出来上がったパッケージが、次のレベルの
組み立て手順中に行われるその後の半田取り付け作業に
対して都合よく準備されるようにするために、上記テス
ト段階の前に、上記カバーウェハの外側に任意の半田被
覆を設けることができる。
【００１３】更に、本発明は、上記方法により形成され
た表面音波装置用の比較的小さくて表面取り付けに適合
するハーメチックシールされたパッケージも提供する。
【００１４】更に、本発明は、基板ウェハ及び複数の電
子装置を備えたウェハレベルのパッケージを提供する。
電子装置は基板ウェハによって支持される。電子装置の
上で基板ウェハに対してカバーウェハが接合される。基
板ウェハによって支持された電子装置の各１つを、基板
ウェハによって支持された電子装置の他のものから分離
するように、基板ウェハ及び／又はカバーウェハの上に
接合材料層（単独であるか又はバリア材料層のような１
つ以上の付加的な層を伴う）のグリッドがパターン化さ
れる。接合材料及びカバーウェハは、ウェハレベルにお
いて電子装置の実質的に各１つに対するシールを形成す
る上で助けとなる。カバーウェハには、複数の導電性素
子が設けられる。これらの導電性素子は、ウェハレベル
において電子装置と電気的に連通する。
【００１５】
【実施例】本発明によれば、電子装置用のハーメチック
シールされたパッケージを形成しそして各装置を電気的
にテストするコスト及びサイズは、ウェハレベルにおけ
る大量の同時のシール及び電気的接続を使用し、そして
基板をハーメチックシールされた導電性の経路穴と共に
使用することにより、公知技術に比して著しく低減され
る。更に、細分化の前にウェハプローブテスト技術での
最終の電気的テストを使用することにより、コストの低
減が果たされる。
【００１６】先ず、図１、２及び３を参照して、本発明
を詳細に説明する。図１は、本発明の実施例によって構
成されたシールされたパッケージにおいて電子装置を示
している。図２は、カバー基板に取り付ける前の装置基
板を底部から見た図である。図３は、装置基板に取り付
ける前のカバー基板を上部から見た図である。
【００１７】本発明の方法によって形成されそして添付
図面に示された電子装置を収容するハーメチックシール
されたパッケージは、電子装置１３を支持する装置基板
ウェハ１１を備えている。装置基板ウェハ１１は水晶よ
り成るのが適当であり、電子装置１３は、表面音波（Ｓ
ＡＷ）装置である。装置基板ウェハ１１は、ハーメチッ
クシールを形成することのできるカバー基板ウェハ１５
で覆われる。このようなカバー基板ウェハ１５を形成す
るのに適した材料は、ある主のセラミック材料である
（特に適した材料はＦＯＴＯＣＥＲＡＭ（コーニング・
ガラス社の商標）である）。これらの材料は本発明のパ
ッケージに用いるのに特に良好であるが、他の適当な材
料を使用してもよい。
【００１８】本発明のパッケージを形成するのにポリマ
材料を使用してもよい（例えば、基板ウェハを構成す
る）ことに注意されたい。ポリマはハーメチックシール
を形成するのに使用できると考えられていないが、一般
に安価であるので、特に魅力的である。ポリマ材料は、
ハーメチックシールされたパッケージを得ることができ
ないが、ある粒子に対して良好な保護を与えることがで
きる。従って、ハーメチックシールが必要とされない場
合にポリマ材料を使用するのが好ましい。
【００１９】装置基板ウェハ１１は、半田ストリップの
グリッド１７によってカバー基板ウェハ１５に取り付け
られる。半田ストリップ１７は、図２及び３に各々示さ
れたように、装置基板ウェハ１１及びカバー基板ウェハ
１５に接合される。２つの基板１１及び１５を互いに接
合するのに加えて、半田ストリップ１７は、図１に示す
ように、カバー基板ウェハ１５の表面を、電子装置１３
が配置された装置基板ウェハ１１の表面から若干分離し
た状態に保つようにも機能する。このような分離を助成
するために（即ち、基板ウェハ間の距離を制御するため
に）基板と半田との間にセパレータ材料の層を使用する
こともできる。このセパレータ層はいかなる適当な材料
層で形成することもできる。分離の目的でセパレータの
みが使用され、他の特定の性能要件が課せられない場合
には、それを形成する材料の選択はかなり広いものとな
る。従って、セパレータ層をバリアとして作用させるこ
とが所望される他の場合には、セパレータ／バリア層１
８を図１に示すように使用することができる。本発明で
は、任意の既知の材料を使用してバリア層を形成しても
よい。例えば、バリア層を形成するのにタングステン又
はニッケルを使用することができる。又、２つ以上のセ
パレータ／バリア層を使用できることも注意されたい。
図１及び上記説明から明らかなように、いずれかの基体
上に多数の層を形成することが意図され、即ち所望の目
的を達成するのに受け入れられる適当な公知の層材料を
使用し、ここに特に説明しない付加的な層を必要に応じ
て使用することができる。
【００２０】導電性経路（導電性貫通穴とも称する）１
９がカバー基板ウェハ１５を貫通して延びている。この
導電性経路１９に関連した半田端子２１は、電子装置１
３の半田端子（ボンディングパッドとも称する）２３に
接合される。経路１９に対する電子装置１３のこのよう
な電気的接続は、シール作業が完了したときに２つの基
板ウェハ及び半田接合部により画成されたパッケージの
外部に電子装置を外部電気端子２５により電気的に連通
できるようにするのが望ましい。ハーメチックシールさ
れた装置を形成するために、導電性経路１９はハーメチ
ック性であるように構成される。図１に示す組み立てら
れた装置は、表面取付プロセスにおいてそのカバー側を
下にして回路板上に配置することにより回路板に取り付
けるのに適している。
【００２１】セパレータ／バリア層１８は、経路１９の
元素（例えば、ガリウム又は水銀）がユニットの他部分
に達するのを防止するのに有用であることが注目され
る。
【００２２】本発明は、図１ないし３に示して説明した
シールされた電子装置を形成する非常に効率的で且つ効
果的な方法を提供することが重要である。本発明により
意図された方法を、図４ないし９について以下に説明す
る。
【００２３】図４に示すように、カバー基板ウェハ１５
は、最初に、装置基板ウェハ１１に対して整列される。
（混同を避けるために、この点において、参照番号１１
及び１５は、ウェハ基板が個々のユニットに細分化され
る前（即ち、まだウェハレベルにある間）及びウェハ基
板が細分化されて、図１ないし３に示す単一の個々のパ
ッケージを形成した後の両方のウェハ基板に対する参照
文字として使用されることに注意されたい。）典型的
に、２枚の基板ウェハ１１及び１５の各々は、直径が３
インチである（が、それより小さくても大きくてもよい
ことを理解されたい）。装置基板ウェハ１１は、複数の
ＳＡＷトランスジューサ３１（又は他の適当な所望の電
子装置）を支持する。カバー基板ウェハ１５には、複数
のハーメチック導電性経路１９が設けられ、装置基板ウ
ェハ１１のＳＡＷ装置３１の各々に対応するように配列
される。このように、ウェハの整列は、ＳＡＷ装置３１
各々の接点が導電性経路１９（図４）に整列されるか又
はこれら経路に接続されたパッドに整列されるように行
われる。
【００２４】次いで、カバー基板ウェハ１５は、図５に
示すように、適当な手段により装置基板ウェハ１１に接
合される。好ましくは、装置基板ウェハ１１上でＳＡＷ
装置の周りに予め形成されている金の半田ストリップ３
３のグリッドと、カバー基板ウェハ１５上で経路接点１
９の周りに予め形成されているインジウム半田ストリッ
プ３５の同様にパターン化されたグリッドとの間に接合
が形成される。この接合は、金の層とインジウムの層の
間に形成されたハーメチック固体液体相互拡散（ＳＬＩ
Ｄ）接合であるのが好ましい。この接合は、以下に詳細
に述べる。この接合により、ＳＡＷ装置３１のハーメチ
ックシールが行われる。
【００２５】上記した接合段階と同時に、装置基板ウェ
ハ１１のＳＡＷ装置３１と、カバー基板ウェハ１５の隣
接する導電性経路１９との間に電気的接続が行われる。
図６に示すように、これにより得られる「サンドイッ
チ」ウェハは、従来の自動ウェハプローブステーション
４１により、カバーの側から、所望の電気的仕様に対し
て電気的にテストすることができる。このテストは、ウ
ェハレベルで（即ちウェハが個々のパッケージユニット
に細分化される前に）行われることに注意されたい。
【００２６】図７を参照すれば、ウェハ１１及び１５
は、その後、従来の基板細断ソー（図示せず）を用いて
細分化される。これで、ＳＡＷ装置を各々含むハーメチ
ックシールされ、電気的にテストされそして細分化され
たハーメチックパッケージ４５が完成し、図８に示すよ
うに運搬の準備ができる。３インチ直径のウェハ対１１
及び１５各々で、数百の装置を形成することができる。
【００２７】出来上がったパッケージが、次のレベルの
組み立て手順の間に行われるその後の半田取り付け作業
に対して好都合に準備がなされるようにするために、テ
スト段階の前に、カバーウェハの外面に任意の半田被膜
（メッキ又は波半田）を形成してもよい。半田被膜を設
けることは、後でこのような次のレベルの組み立て手順
において個々のユニットを使用することが所望されると
きにパッケージのユーザが各個々のユニットに半田を設
けなければならないことを防止する。ウェハレベルにあ
る間にこのような半田被膜を設けることは、最終的に形
成された多数の個々にユニット各々に対して半田被膜を
付着する場合よりも相当に簡単であることが明らかであ
ろう。外部端子２５の外側に半田層又はプレートが適宜
設けられる。
【００２８】上記したプロセスでは、装置基板ウェハ１
１の熱膨張特性に厳密に合致する熱膨張特性を有した非
導電性材料をカバー基板ウェハ１５として選択するのが
重要である。例えば、ＳＴカットの水晶ウェハを用いた
ＳＡＷ共振器は、結晶のＸ軸に１３．７ｐｐｍ／℃そし
てＸ軸に垂直に１０．２ｐｐｍ／℃の直線的な熱膨張係
数を有している。１２ｐｐｍ／℃の熱膨張係数をもつあ
る形式のガラス−セラミック製品は、ＳＴカットの水晶
ウェハに適度に合致する。このような適当な製品の１つ
は、例えば、ＦＯＴＯＣＥＲＡＭ（コーニング・ガラス
社の商標）である。
【００２９】更に、ハーメチックシールされたパッケー
ジを形成することが必要な場合は、パッケージ内の電子
装置１３を外部に電気的接続するために、カバー基板ウ
ェハ１５がハーメチックシールされた導電性経路１９を
もつよう確保することが重要である。
【００３０】又、上記プロセスに関しては、２枚のウェ
ハ１１及び１５の接合を比較的低い温度で行い、それら
の間の熱膨張特性の不一致により冷却時に生じる潜在的
な熱応力を最小に保つことが重要である。更に、高い溶
解温度で接合を形成し、いったん形成された接合がその
後の組み立てプロセス（例えば、プリント回路板におけ
るその後の表面取付プロセス）において後で溶解しない
ようにすることも重要である。
【００３１】これらの目標を満たすために、本発明で
は、基板ウェハの一方にパターン化された金のグリッド
と、２枚の基板ウェハの他方にパターン化されたインジ
ウムのグリッドとの間で接合を行うことが意図される。
図９は、水晶の装置基板に整列されたセラミックのカバ
ー基板の断面を、それらにパターン化された半田グリッ
ドによりこれら２つの基板を接合する前の状態で示して
いる。好ましくは、処理の容易さのために、電子装置を
支持する基板ウェハに金のグリッドが形成され、そして
カバー基板ウェハにインジウムのグリッドがパターン化
される。これらの２枚の基板ウェハ１１及び１５が乾燥
ガス（例えば、水素又は窒素）又は真空のもとに一緒に
入れられて加熱されたときには、インジウムが１５５℃
で溶解し、金との混合を開始する。金の密度が充分に高
い場合には、溶解物が層転移を通って固体となる（ジャ
ーナル・オブ・ザ・エレクトロケミカル・ソサエティ、
第１１３巻、第１２号（１９６６年１２月）の第１２８
２ないし１２８８ページに掲載されたＬ．バーンスタイ
ン著の「固−液相互拡散（ＳＬＩＤ）プロセスによる半
導体接合：１．システムＡｇ−Ｉｎ、Ａｕ−Ｉｎ及びＣ
ｕ−Ｉｎ(Semiconductor Joining by the Solid-Liquid
-Interdiffusion (SLID) Process: 1. The Systems Ag-
In, Au-In, and Cu-In) 」を参照されたい）。この固体
がアニールされた後に、金とインジウムを適当な比（例
えば、インジウムの３０ないし４０重量％）にすると、
接合は４００℃未満では溶解しなくなる。このような接
合溶解温度は、２５０℃未満である通常のプリント回路
板半田付け温度よりもかなり高いものである。
【００３２】本発明の概念は、ハーメチックシールする
必要のない電子装置まで拡張できることに注意された
い。このような場合には、更に処理が容易で及び／又は
安価な材料を使用することができ、例えば、非ハーメチ
ック経路を使用できると共に、ポリマ材料を基板に使用
することができる。又、電子的パッケージングの既存の
方法に代わって本発明を使用できることにも注意された
い。
【００３３】以上の説明は、主として本発明の好ましい
実施例を例示するもので、本発明をこれに限定するもの
ではないことを理解されたい。従って、特許請求の範囲
に規定された本発明の精神及び範囲から逸脱せずに、種
々の変更や修正がなされ得ることが明らかであろう。
【図面の簡単な説明】
【図１】本発明の実施例により構成されたシールされた
パッケージにおいて電子装置を示した側面断面図であ
る。
【図２】装置基板を、カバー基板に取り付ける前に、底
部から見た図である。
【図３】カバー基板を、装置基板に取り付ける前に上部
から見た図である。
【図４】シールされたパッケージ内に比較的小さな電子
装置を経済的に形成するのに有用な本発明の方法の処理
段階を示す図である。
【図５】図４に続く本発明の方法の処理段階を示す図で
ある。
【図６】図５に続く本発明の方法の処理段階を示す図で
ある。
【図７】図６に続く本発明の方法の処理段階を示す図で
ある。
【図８】図４ないし７に示した方法により形成されたシ
ールされたパッケージ内の比較的小さな電子装置を複数
個示した図である。
【図９】装置基板に整列されたカバー基板を、本発明に
よりそれらにパターン化された半田グリッドにより接合
する前の状態で示した側部断面図である。
【符号の説明】
１１ 装置基板ウェハ １３ 電子装置 １５ カバー基板ウェハ １７ 半田ストリップ １８ セパレータ／バリア層 １９ 導電性経路 ２１、２３ 半田端子 ２５ 外部電気端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームズ チュン ケイ ラウ アメリカ合衆国 カリフォルニア州 90503 トランス レッドビーム アベニ ュー 19515 (72)発明者 スティーヴン シン チャン アメリカ合衆国 カリフォルニア州 アル ハンブラサウス チャペル アベニュー 1144

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 電子装置を大量にシールしテストする方
    法において、 （ａ）最初に、複数の導電性素子をもつカバーウェハ
    を、基板ウェハに支持された複数の電子装置上に整列
    し、 （ｂ）次いで、次の両方を実行し、即ち、（ｉ）上記整
    列されたカバーウェハを基板ウェハに対して接合するこ
    とにより各電子装置をシールし、（ii）上記カバーウェ
    ハの導電性素子と、基板ウェハに支持された電子装置と
    の間に電気的な連絡を形成し、そして （ｃ）最後に、複数のシールされた電子装置をテストす
    る、という段階を備えたことを特徴とする方法。
  2. 【請求項２】 上記段階（ｃ）に続き、上記接合された
    ウェハを、テストされた電子装置を各々含む複数のシー
    ルされたパッケージに細分化するという段階を更に備え
    た請求項１に記載の方法。
  3. 【請求項３】 上記段階（ｂ）（ｉ）及び（ｂ）（ii）
    の両方は、ウェハレベルにある間に本質的に同時に行う
    請求項２に記載の方法。
  4. 【請求項４】 上記段階（ｃ）は、ウェハプローブ電気
    テスト技術を含む請求項３に記載の方法。
  5. 【請求項５】 上記カバーウェハは、上記基板ウェハの
    熱膨張特性に類似した熱膨張特性を有する非導電性材料
    より成る請求項３に記載の方法。
  6. 【請求項６】 上記基板ウェハは水晶でありそしてカバ
    ーウェハはガラス−セラミックである請求項５に記載の
    方法。
  7. 【請求項７】 上記シール段階（ｂ）（ｉ）は、各電子
    装置の周りにハーメチックシールを形成する請求項５に
    記載の方法。
  8. 【請求項８】 上記カバーウェハの複数の導電性素子
    は、上記電子装置を外部電気端子に接続するためのハー
    メチックシールされた導電性経路を備えている請求項７
    に記載の方法。
  9. 【請求項９】 上記シール段階（ｂ）（ｉ）は比較的低
    い温度で実行され、その段階中に、カバーウェハが各電
    子装置の周りにパターン化された半田ストリップのグリ
    ッドにより基板ウェハに取り付けられ、更に、上記グリ
    ッドのパターン化は上記シール段階（ｂ）（ｉ）の前に
    行われ、そして更に、上記比較的低い温度は２００℃未
    満である請求項３に記載の方法。
  10. 【請求項１０】 上記半田ストリップのグリッドは、基
    板ウェハとカバーウェハとの間に分離を維持する請求項
    ９に記載の方法。
  11. 【請求項１１】 上記シール段階（ｂ）（ｉ）は、ハー
    メチック固−液相互拡散接合を形成する請求項９に記載
    の方法。
  12. 【請求項１２】 上記ハーメチック固−液相互拡散接合
    は、ウェハの一方の上にパターン化された金のグリッド
    と、２つのウェハの他方の上にパターン化されたインジ
    ウムグリッドとの間に形成され、更に、これらグリッド
    のパターン化は、上記シール段階（ｂ）（ｉ）の前に行
    われる請求項１１に記載の方法。
  13. 【請求項１３】 上記細分化段階は、上記接合されそし
    てテストされたウェハを上記半田ストリップのグリッド
    の中心線に沿って細分化することを含む請求項９に記載
    の方法。
  14. 【請求項１４】 上記シール段階（ｂ）（ｉ）によって
    形成されたシールはハーメチックシールである請求項１
    ３に記載の方法。
  15. 【請求項１５】 上記電子装置は、表面音波装置である
    請求項１４に記載の方法。
  16. 【請求項１６】 請求項１５に記載の方法により形成さ
    れた表面音波装置のための比較的小さくて表面取り付け
    に適合するハーメチックシールされたパッケージ。
  17. 【請求項１７】 基板ウェハ及び複数の電子装置を備
    え、これら電子装置は上記基板ウェハによって支持さ
    れ；更に、上記電子装置の上で上記基板ウェハに対して
    接合されたカバーウェハと；上記基板ウェハによって支
    持された上記電子装置の各１つを、上記基板ウェハによ
    って支持された上記電子装置の他のものから分離するよ
    うに上記ウェハの少なくとも一方の上にパターン化され
    た接合材料のグリッドとを備え；上記接合材料及び上記
    カバーウェハは、ウェハレベルにおいて上記電子装置の
    実質的に各１つに対するシールを形成する助けをし；そ
    して上記カバーウェハに複数の導電性素子を更に備え、
    これらの導電性素子はウェハレベルにおいて上記電子装
    置と電気的に連絡することを特徴とするウェハレベルパ
    ッケージ。
  18. 【請求項１８】 上記基板ウェハ及び上記カバーウェハ
    の各々は、少なくとも１インチ巾である請求項１７に記
    載のウェハレベルパッケージ。
  19. 【請求項１９】 上記シールはハーメチックシールであ
    り、上記カバーウェハは、上記基板ウェハの熱膨張特性
    に類似した熱膨張特性を有する非導電性材料より成り、
    そして上記カバーウェハの複数の導電性素子は、ハーメ
    チックシールされた導電性経路を備えている請求項１７
    に記載のウェハレベルパッケージ。
  20. 【請求項２０】 上記電子装置は、表面音波装置である
    請求項１９に記載のウェハレベルパッケージ。
  21. 【請求項２１】 後で半田取り付け手順において使用す
    るために上記ウェハの一方の外側に半田層を形成する段
    階を、上記段階（ｃ）の前に備えた請求項３に記載の方
    法。
  22. 【請求項２２】 多層グリッドを更に備え、上記半田ス
    トリップはこのグリッドの少なくとも１つの層より成
    り、上記多層グリッドはバリア層を更に備え、このバリ
    ア層の少なくとも一部分は、基板ウェハとカバーウェハ
    との間に分離を維持する助けをする請求項１０に記載の
    方法。
JP6007050A 1993-01-27 1994-01-26 電子装置を大量に同時にシール及び電気接続する方法 Expired - Lifetime JP2820609B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/009530 1993-01-27
US08/009,530 US5448014A (en) 1993-01-27 1993-01-27 Mass simultaneous sealing and electrical connection of electronic devices

Publications (2)

Publication Number Publication Date
JPH06318625A true JPH06318625A (ja) 1994-11-15
JP2820609B2 JP2820609B2 (ja) 1998-11-05

Family

ID=21738224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6007050A Expired - Lifetime JP2820609B2 (ja) 1993-01-27 1994-01-26 電子装置を大量に同時にシール及び電気接続する方法

Country Status (7)

Country Link
US (1) US5448014A (ja)
EP (1) EP0609062B1 (ja)
JP (1) JP2820609B2 (ja)
KR (1) KR100299415B1 (ja)
CN (1) CN1040385C (ja)
DE (1) DE69417781T2 (ja)
SG (1) SG74536A1 (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003516634A (ja) * 1999-12-10 2003-05-13 シェルケース リミティド パッケージ形集積回路装置の製造方法およびその製造方法により製作されたパッケージ形集積回路装置
KR100396551B1 (ko) * 2001-02-03 2003-09-03 삼성전자주식회사 웨이퍼 레벨 허메틱 실링 방법
WO2004012331A1 (ja) * 2002-07-31 2004-02-05 Murata Manufacturing Co., Ltd. 圧電部品およびその製造方法
JP2005252335A (ja) * 2004-03-01 2005-09-15 Matsushita Electric Ind Co Ltd 集積回路装置およびその製造方法
US7065867B2 (en) 2001-12-04 2006-06-27 Samsung Electronics Co., Ltd. Low temperature hermetic sealing method having passivation layer
JP2007013017A (ja) * 2005-07-04 2007-01-18 Sony Corp 電子デバイス装置およびその製造方法
JP2007067277A (ja) * 2005-09-01 2007-03-15 Dainippon Printing Co Ltd 電子デバイス、電子デバイスの製造方法、半導体ウェーハ
JP2007281920A (ja) * 2006-04-07 2007-10-25 Murata Mfg Co Ltd 電子部品およびその製造方法
JP2008219943A (ja) * 2004-09-13 2008-09-18 Seiko Epson Corp 電子部品の製造方法
JP2009506565A (ja) * 2005-08-30 2009-02-12 コミツサリア タ レネルジー アトミーク ２つの要素を互いにシーリングまたは溶接する方法
US7517734B2 (en) 2003-10-01 2009-04-14 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a wafer level package with a cap structure for hermetically sealing a micro device
JP2009516597A (ja) * 2005-11-23 2009-04-23 ヴィーテイアイ テクノロジーズ オーワイ 微小電気機械素子を作製する方法及び微小電気機械素子
JP2009519834A (ja) * 2005-12-16 2009-05-21 イノベイティブ マイクロ テクノロジー 隆起特徴部を有する金属合金を用いたウェハレベル気密接合
JP2009200093A (ja) * 2008-02-19 2009-09-03 Murata Mfg Co Ltd 中空型の電子部品
US7674638B2 (en) 2005-11-25 2010-03-09 Panasonic Electric Works Co., Ltd. Sensor device and production method therefor
JP2010062448A (ja) * 2008-09-05 2010-03-18 Mitsumi Electric Co Ltd センサモジュール及びその製造方法
JP2011506106A (ja) * 2007-12-07 2011-03-03 エプコス アクチエンゲゼルシャフト Ｍｅｍｓパッケージおよび該ｍｅｍｓパッケージの製造方法
EP2366658A2 (en) 2010-03-15 2011-09-21 Omron Co., Ltd. Electrode structure for a microdevice package
US8067769B2 (en) * 2005-11-25 2011-11-29 Panasonic Electric Works Co., Ltd. Wafer level package structure, and sensor device obtained from the same package structure
US8080869B2 (en) 2005-11-25 2011-12-20 Panasonic Electric Works Co., Ltd. Wafer level package structure and production method therefor
US8153957B2 (en) 1996-09-27 2012-04-10 Digitaloptics Corporation East Integrated optical imaging systems including an interior space between opposing substrates and associated methods
WO2012111174A1 (ja) 2011-02-16 2012-08-23 オムロン株式会社 ウエハレベルパッケージ、チップサイズパッケージデバイス及びウエハレベルパッケージの製造方法
US8318057B2 (en) 1997-10-03 2012-11-27 Digitaloptics Corporation East Method for replicating optical elements, particularly on a wafer level, and replicas formed thereby
JP2016526277A (ja) * 2013-04-30 2016-09-01 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ ウェーハレベルで製造可能なデバイスおよびその製造方法

Families Citing this family (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388203B1 (en) 1995-04-04 2002-05-14 Unitive International Limited Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby
AU5316996A (en) 1995-04-05 1996-10-23 Mcnc A solder bump structure for a microelectronic substrate
US6027957A (en) * 1996-06-27 2000-02-22 University Of Maryland Controlled solder interdiffusion for high power semiconductor laser diode die bonding
US20080136955A1 (en) * 1996-09-27 2008-06-12 Tessera North America. Integrated camera and associated methods
US6119920A (en) * 1996-12-20 2000-09-19 Rf Monolithics, Inc. Method of forming an electronic package with a solder seal
EP0899787A3 (en) * 1997-07-25 2001-05-16 Mcnc Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structurs formed thereby
ATE294373T1 (de) 1997-09-11 2005-05-15 Honeywell Inc Feststoff-flüssigkeits-interdiffusionsverbindun für ringlaserkreisel
GB9818474D0 (en) * 1998-08-26 1998-10-21 Hughes John E Multi-layer interconnect package for optical devices & standard semiconductor chips
JP3303791B2 (ja) * 1998-09-02 2002-07-22 株式会社村田製作所 電子部品の製造方法
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
FR2791811B1 (fr) * 1999-03-31 2002-06-14 Sofradir Composant electrique ou electronique encapsule de maniere etanche
US6182342B1 (en) 1999-04-02 2001-02-06 Andersen Laboratories, Inc. Method of encapsulating a saw device
US6265246B1 (en) * 1999-07-23 2001-07-24 Agilent Technologies, Inc. Microcap wafer-level package
US6228675B1 (en) * 1999-07-23 2001-05-08 Agilent Technologies, Inc. Microcap wafer-level package with vias
JP4420538B2 (ja) * 1999-07-23 2010-02-24 アバゴ・テクノロジーズ・ワイヤレス・アイピー（シンガポール）プライベート・リミテッド ウェーハパッケージの製造方法
US6287894B1 (en) 1999-10-04 2001-09-11 Andersen Laboratories, Inc. Acoustic device packaged at wafer level
US6357818B1 (en) * 1999-12-03 2002-03-19 East Manufacturing Trailer wiring retention and protection system
US6590283B1 (en) * 2000-02-28 2003-07-08 Agere Systems Inc. Method for hermetic leadless device interconnect using a submount
GB0016861D0 (en) * 2000-07-11 2000-08-30 Univ Cranfield Improvements in or relating to filters
US7345316B2 (en) * 2000-10-25 2008-03-18 Shipley Company, L.L.C. Wafer level packaging for optoelectronic devices
JP2002131764A (ja) * 2000-10-30 2002-05-09 Nec Eng Ltd 液晶表示素子セルの封孔方法及び封孔装置
US6932519B2 (en) 2000-11-16 2005-08-23 Shipley Company, L.L.C. Optical device package
US6827503B2 (en) * 2000-12-01 2004-12-07 Shipley Company, L.L.C. Optical device package having a configured frame
US6883977B2 (en) 2000-12-14 2005-04-26 Shipley Company, L.L.C. Optical device package for flip-chip mounting
EP1360762A1 (en) 2001-01-18 2003-11-12 Infineon Technologies AG Filter devices and method for fabricating filter devices
US6890834B2 (en) * 2001-06-11 2005-05-10 Matsushita Electric Industrial Co., Ltd. Electronic device and method for manufacturing the same
US7078671B1 (en) 2001-08-06 2006-07-18 Shipley Company, L.L.C. Silicon optical microbench devices and wafer-level testing thereof
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7098072B2 (en) * 2002-03-01 2006-08-29 Agng, Llc Fluxless assembly of chip size semiconductor packages
US6960828B2 (en) 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
SG111972A1 (en) * 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
JP3905041B2 (ja) * 2003-01-07 2007-04-18 株式会社日立製作所 電子デバイスおよびその製造方法
US6956291B1 (en) * 2003-01-16 2005-10-18 National Semiconductor Corporation Apparatus and method for forming solder seals for semiconductor flip chip packages
US7275292B2 (en) 2003-03-07 2007-10-02 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Method for fabricating an acoustical resonator on a substrate
AU2003901146A0 (en) * 2003-03-12 2003-03-27 Cochlear Limited Feedthrough assembly
US6812558B2 (en) * 2003-03-26 2004-11-02 Northrop Grumman Corporation Wafer scale package and method of assembly
JP2004304622A (ja) * 2003-03-31 2004-10-28 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
JP3913700B2 (ja) * 2003-04-08 2007-05-09 富士通メディアデバイス株式会社 弾性表面波デバイス及びその製造方法
WO2004105117A2 (de) * 2003-05-19 2004-12-02 X-Fab Semiconductor Foundries Ag Herstellen eines in kunststoff eingekapselten optoelektronischen bauelementes und zugehoerige verfahren
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
CN100587962C (zh) 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
US20070110361A1 (en) * 2003-08-26 2007-05-17 Digital Optics Corporation Wafer level integration of multiple optical elements
EP1515364B1 (en) 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
US7129576B2 (en) * 2003-09-26 2006-10-31 Tessera, Inc. Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
US7049216B2 (en) 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
US20050116344A1 (en) * 2003-10-29 2005-06-02 Tessera, Inc. Microelectronic element having trace formed after bond layer
US7019605B2 (en) 2003-10-30 2006-03-28 Larson Iii John D Stacked bulk acoustic resonator band-pass filter with controllable pass bandwidth
US6946928B2 (en) 2003-10-30 2005-09-20 Agilent Technologies, Inc. Thin-film acoustically-coupled transformer
US7391285B2 (en) 2003-10-30 2008-06-24 Avago Technologies Wireless Ip Pte Ltd Film acoustically-coupled transformer
EP1528677B1 (en) 2003-10-30 2006-05-10 Agilent Technologies, Inc. Film acoustically-coupled transformer with two reverse c-axis piezoelectric elements
US7332985B2 (en) 2003-10-30 2008-02-19 Avago Technologies Wireless Ip (Singapore) Pte Ltd. Cavity-less film bulk acoustic resonator (FBAR) devices
JP2005167969A (ja) * 2003-11-14 2005-06-23 Fujitsu Media Device Kk 弾性波素子および弾性波素子の製造方法
US20050189622A1 (en) * 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US7615833B2 (en) 2004-07-13 2009-11-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator package and method of fabricating same
JP2006109400A (ja) * 2004-09-13 2006-04-20 Seiko Epson Corp 電子部品、回路基板、電子機器、電子部品の製造方法
US7388454B2 (en) * 2004-10-01 2008-06-17 Avago Technologies Wireless Ip Pte Ltd Acoustic resonator performance enhancement using alternating frame structure
US8981876B2 (en) 2004-11-15 2015-03-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Piezoelectric resonator structures and electrical filters having frame elements
US7202560B2 (en) * 2004-12-15 2007-04-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Wafer bonding of micro-electro mechanical systems to active circuitry
US20060125084A1 (en) * 2004-12-15 2006-06-15 Fazzio Ronald S Integration of micro-electro mechanical systems and active circuitry
US7791434B2 (en) 2004-12-22 2010-09-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator performance enhancement using selective metal etch and having a trench in the piezoelectric
JP4057017B2 (ja) * 2005-01-31 2008-03-05 富士通株式会社 電子装置及びその製造方法
US20060183270A1 (en) * 2005-02-14 2006-08-17 Tessera, Inc. Tools and methods for forming conductive bumps on microelectronic elements
US7427819B2 (en) 2005-03-04 2008-09-23 Avago Wireless Ip Pte Ltd Film-bulk acoustic wave resonator with motion plate and method
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
US7369013B2 (en) 2005-04-06 2008-05-06 Avago Technologies Wireless Ip Pte Ltd Acoustic resonator performance enhancement using filled recessed region
US7436269B2 (en) 2005-04-18 2008-10-14 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustically coupled resonators and method of making the same
US7067397B1 (en) 2005-06-23 2006-06-27 Northrop Gruman Corp. Method of fabricating high yield wafer level packages integrating MMIC and MEMS components
CN100546180C (zh) * 2005-08-24 2009-09-30 京瓷株式会社 表面声波装置及其制造方法
US7868522B2 (en) 2005-09-09 2011-01-11 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Adjusted frequency temperature coefficient resonator
US7391286B2 (en) 2005-10-06 2008-06-24 Avago Wireless Ip Pte Ltd Impedance matching and parasitic capacitor resonance of FBAR resonators and coupled filters
US7423503B2 (en) 2005-10-18 2008-09-09 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating film acoustically-coupled transformer
US7525398B2 (en) 2005-10-18 2009-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustically communicating data signals across an electrical isolation barrier
US7425787B2 (en) * 2005-10-18 2008-09-16 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating single insulated decoupled stacked bulk acoustic resonator with acoustically-resonant electrical insulator
US7675390B2 (en) 2005-10-18 2010-03-09 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating single decoupled stacked bulk acoustic resonator
US7737807B2 (en) 2005-10-18 2010-06-15 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating series-connected decoupled stacked bulk acoustic resonators
KR100653089B1 (ko) 2005-10-31 2006-12-04 삼성전자주식회사 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법
US7463499B2 (en) 2005-10-31 2008-12-09 Avago Technologies General Ip (Singapore) Pte Ltd. AC-DC power converter
CN101317263B (zh) * 2005-11-25 2012-03-21 松下电工株式会社 传感器装置及其制造方法
US7561009B2 (en) 2005-11-30 2009-07-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator (FBAR) devices with temperature compensation
US20070138644A1 (en) * 2005-12-15 2007-06-21 Tessera, Inc. Structure and method of making capped chip having discrete article assembled into vertical interconnect
US20070164633A1 (en) * 2006-01-13 2007-07-19 Honeywell International Inc. Quartz SAW sensor based on direct quartz bonding
KR101177885B1 (ko) * 2006-01-16 2012-08-28 삼성전자주식회사 웨이퍼 레벨 패키징 캡 및 그 제조방법
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7612636B2 (en) 2006-01-30 2009-11-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Impedance transforming bulk acoustic wave baluns
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7932615B2 (en) 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US20070188054A1 (en) * 2006-02-13 2007-08-16 Honeywell International Inc. Surface acoustic wave packages and methods of forming same
US7746677B2 (en) 2006-03-09 2010-06-29 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. AC-DC converter circuit and power supply
US7479685B2 (en) 2006-03-10 2009-01-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Electronic device on substrate with cavity and mitigated parasitic leakage path
US7629865B2 (en) 2006-05-31 2009-12-08 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Piezoelectric resonator structures and electrical filters
CN101479845A (zh) * 2006-06-26 2009-07-08 皇家飞利浦电子股份有限公司 利用小的钝化层开口的倒装互连
US7635606B2 (en) * 2006-08-02 2009-12-22 Skyworks Solutions, Inc. Wafer level package with cavities for active devices
US7508286B2 (en) 2006-09-28 2009-03-24 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. HBAR oscillator and method of manufacture
US8077447B2 (en) * 2006-12-12 2011-12-13 Panasonic Corporation Electronic element package and method of manufacturing the same
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US20080217708A1 (en) * 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package
KR100872265B1 (ko) * 2007-05-16 2008-12-05 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 패키징 방법
KR100826394B1 (ko) * 2007-05-17 2008-05-02 삼성전기주식회사 반도체 패키지 제조방법
KR100951284B1 (ko) * 2007-06-01 2010-04-02 삼성전기주식회사 웨이퍼 레벨 패키지 제조방법
US7791435B2 (en) 2007-09-28 2010-09-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Single stack coupled resonators having differential output
WO2009070348A1 (en) * 2007-11-30 2009-06-04 Skyworks Solutions, Inc. Wafer level packaging using flip chip mounting
DE102007060632A1 (de) * 2007-12-17 2009-06-18 Robert Bosch Gmbh Verfahren zum Herstellen eines Kappenwafers für einen Sensor
US8900931B2 (en) * 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
US7855618B2 (en) 2008-04-30 2010-12-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator electrical impedance transformers
US7732977B2 (en) 2008-04-30 2010-06-08 Avago Technologies Wireless Ip (Singapore) Transceiver circuit for film bulk acoustic resonator (FBAR) transducers
JP4972633B2 (ja) * 2008-12-11 2012-07-11 日東電工株式会社 半導体装置の製造方法
JP4781440B2 (ja) * 2009-02-05 2011-09-28 ソニー エリクソン モバイル コミュニケーションズ， エービー 画像撮影装置、画像撮影装置の制御方法及び制御プログラム
JP5300558B2 (ja) * 2009-03-27 2013-09-25 日東電工株式会社 半導体装置の製造方法
US8902023B2 (en) 2009-06-24 2014-12-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator structure having an electrode with a cantilevered portion
US8248185B2 (en) 2009-06-24 2012-08-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator structure comprising a bridge
US8193877B2 (en) 2009-11-30 2012-06-05 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Duplexer with negative phase shifting circuit
US9243316B2 (en) 2010-01-22 2016-01-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of fabricating piezoelectric material with selected c-axis orientation
US8796904B2 (en) 2011-10-31 2014-08-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising piezoelectric layer and inverse piezoelectric layer
IT1398204B1 (it) * 2010-02-16 2013-02-14 St Microelectronics Srl Sistema e metodo per eseguire il test elettrico di vie passanti nel silicio (tsv - through silicon vias).
US8962443B2 (en) 2011-01-31 2015-02-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor device having an airbridge and method of fabricating the same
US9136818B2 (en) 2011-02-28 2015-09-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked acoustic resonator comprising a bridge
US9148117B2 (en) 2011-02-28 2015-09-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge and frame elements
US9083302B2 (en) 2011-02-28 2015-07-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator comprising a bridge and an acoustic reflector along a perimeter of the resonator
US9154112B2 (en) 2011-02-28 2015-10-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
US9203374B2 (en) 2011-02-28 2015-12-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator comprising a bridge
US9048812B2 (en) 2011-02-28 2015-06-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator comprising bridge formed within piezoelectric layer
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
US8575820B2 (en) 2011-03-29 2013-11-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator
US8350445B1 (en) 2011-06-16 2013-01-08 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising non-piezoelectric layer and bridge
US8922302B2 (en) 2011-08-24 2014-12-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator formed on a pedestal
CN102394589B (zh) * 2011-10-09 2014-02-12 浙江雅晶电子有限公司 一种用于定位晶振和支架的定位装置
US10541152B2 (en) 2014-07-31 2020-01-21 Skyworks Solutions, Inc. Transient liquid phase material bonding and sealing structures and methods of forming same
US10568213B2 (en) 2014-07-31 2020-02-18 Skyworks Solutions, Inc. Multilayered transient liquid phase bonding
NO20150216A1 (en) * 2015-02-13 2016-08-15 Tegma As Method of manufacturing a sealed thermoelectric module
SG11201710533TA (en) 2015-06-19 2018-01-30 Murata Manufacturing Co Wafer level package and wafer level chip size package
NO341705B1 (en) 2016-02-22 2018-01-02 Tegma As Thermoelectric half-cell and method of production
US11736088B2 (en) 2016-11-15 2023-08-22 Global Communication Semiconductors, Llc Film bulk acoustic resonator with spurious resonance suppression
CN106531723B (zh) * 2016-11-28 2019-02-01 西安科锐盛创新科技有限公司 裸芯片测试结构的制备方法
JP2018113678A (ja) 2016-12-02 2018-07-19 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 基板間のキャビティ内に形成されてビアを含む電子デバイス
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
US11764750B2 (en) 2018-07-20 2023-09-19 Global Communication Semiconductors, Llc Support structure for bulk acoustic wave resonator
CN109632121A (zh) * 2018-12-10 2019-04-16 上海交通大学 一种基于导电通孔的温度传感器封装结构及制备方法
CN109520632A (zh) * 2018-12-10 2019-03-26 上海交通大学 基于微加工工艺的深低温温度传感器封装结构及制备方法
US11817839B2 (en) 2019-03-28 2023-11-14 Global Communication Semiconductors, Llc Single-crystal bulk acoustic wave resonator and method of making thereof
KR20200118610A (ko) * 2019-04-08 2020-10-16 삼성전기주식회사 음향 공진기 필터 패키지
US11909373B2 (en) 2019-10-15 2024-02-20 Global Communication Semiconductors, Llc Bulk acoustic resonator structures with improved edge frames

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248453A (ja) * 1985-04-25 1986-11-05 Fujitsu Ltd セラミツク基板および半導体装置の製造方法
JPH04148553A (ja) * 1990-10-12 1992-05-21 Murata Mfg Co Ltd チップ型電子部品の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3784883A (en) * 1971-07-19 1974-01-08 Communications Transistor Corp Transistor package
DE3011730C2 (de) * 1980-03-26 1982-05-27 Siemens AG, 1000 Berlin und 8000 München Gehäuse für elektrische Bauelemente, Bauelementegruppen oder integrierte Schaltungen
FR2579829B1 (fr) * 1985-03-29 1988-06-24 Thomson Csf Procede de fabrication de dispositifs a ondes de surface
JPS62109420A (ja) * 1985-11-07 1987-05-20 Alps Electric Co Ltd 弾性表面波素子
US4833102A (en) * 1987-03-17 1989-05-23 National Semiconductor Corporation Process of making a ceramic lid for use in a hermetic seal package
JPH01231411A (ja) * 1988-03-11 1989-09-14 Toshiba Corp 弾性表面波共振子フィルタの製造方法
US4924589A (en) * 1988-05-16 1990-05-15 Leedy Glenn J Method of making and testing an integrated circuit
US5254871A (en) * 1988-11-08 1993-10-19 Bull, S.A. Very large scale integrated circuit package, integrated circuit carrier and resultant interconnection board
US5166773A (en) * 1989-07-03 1992-11-24 General Electric Company Hermetic package and packaged semiconductor chip having closely spaced leads extending through the package lid
US5047711A (en) * 1989-08-23 1991-09-10 Silicon Connections Corporation Wafer-level burn-in testing of integrated circuits
JPH03293808A (ja) * 1990-04-11 1991-12-25 Fujitsu Ltd 弾性表面波素子の製造方法
US5373627A (en) * 1993-11-23 1994-12-20 Grebe; Kurt R. Method of forming multi-chip module with high density interconnections
US5369057A (en) * 1993-12-21 1994-11-29 Delco Electronics Corporation Method of making and sealing a semiconductor device having an air path therethrough

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248453A (ja) * 1985-04-25 1986-11-05 Fujitsu Ltd セラミツク基板および半導体装置の製造方法
JPH04148553A (ja) * 1990-10-12 1992-05-21 Murata Mfg Co Ltd チップ型電子部品の製造方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8153957B2 (en) 1996-09-27 2012-04-10 Digitaloptics Corporation East Integrated optical imaging systems including an interior space between opposing substrates and associated methods
US8318057B2 (en) 1997-10-03 2012-11-27 Digitaloptics Corporation East Method for replicating optical elements, particularly on a wafer level, and replicas formed thereby
JP2003516634A (ja) * 1999-12-10 2003-05-13 シェルケース リミティド パッケージ形集積回路装置の製造方法およびその製造方法により製作されたパッケージ形集積回路装置
US7939918B2 (en) 1999-12-10 2011-05-10 Tessera Technologies Ireland Limited Chip packages with covers
KR100396551B1 (ko) * 2001-02-03 2003-09-03 삼성전자주식회사 웨이퍼 레벨 허메틱 실링 방법
US6969639B2 (en) 2001-02-03 2005-11-29 Samsung Electronics Co., Ltd. Wafer level hermetic sealing method
US7065867B2 (en) 2001-12-04 2006-06-27 Samsung Electronics Co., Ltd. Low temperature hermetic sealing method having passivation layer
US7042056B2 (en) 2002-07-31 2006-05-09 Murata Manufacturing Co., Ltd. Chip-size package piezoelectric component
WO2004012331A1 (ja) * 2002-07-31 2004-02-05 Murata Manufacturing Co., Ltd. 圧電部品およびその製造方法
US7517734B2 (en) 2003-10-01 2009-04-14 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a wafer level package with a cap structure for hermetically sealing a micro device
JP4576849B2 (ja) * 2004-03-01 2010-11-10 パナソニック株式会社 集積回路装置
JP2005252335A (ja) * 2004-03-01 2005-09-15 Matsushita Electric Ind Co Ltd 集積回路装置およびその製造方法
JP2008219943A (ja) * 2004-09-13 2008-09-18 Seiko Epson Corp 電子部品の製造方法
JP2007013017A (ja) * 2005-07-04 2007-01-18 Sony Corp 電子デバイス装置およびその製造方法
JP2009506565A (ja) * 2005-08-30 2009-02-12 コミツサリア タ レネルジー アトミーク ２つの要素を互いにシーリングまたは溶接する方法
JP2007067277A (ja) * 2005-09-01 2007-03-15 Dainippon Printing Co Ltd 電子デバイス、電子デバイスの製造方法、半導体ウェーハ
JP2009516597A (ja) * 2005-11-23 2009-04-23 ヴィーテイアイ テクノロジーズ オーワイ 微小電気機械素子を作製する方法及び微小電気機械素子
US7674638B2 (en) 2005-11-25 2010-03-09 Panasonic Electric Works Co., Ltd. Sensor device and production method therefor
US8067769B2 (en) * 2005-11-25 2011-11-29 Panasonic Electric Works Co., Ltd. Wafer level package structure, and sensor device obtained from the same package structure
US8080869B2 (en) 2005-11-25 2011-12-20 Panasonic Electric Works Co., Ltd. Wafer level package structure and production method therefor
JP2009519834A (ja) * 2005-12-16 2009-05-21 イノベイティブ マイクロ テクノロジー 隆起特徴部を有する金属合金を用いたウェハレベル気密接合
JP2007281920A (ja) * 2006-04-07 2007-10-25 Murata Mfg Co Ltd 電子部品およびその製造方法
JP2011506106A (ja) * 2007-12-07 2011-03-03 エプコス アクチエンゲゼルシャフト Ｍｅｍｓパッケージおよび該ｍｅｍｓパッケージの製造方法
US8674498B2 (en) 2007-12-07 2014-03-18 Epcos Ag MEMS package and method for the production thereof
JP2009200093A (ja) * 2008-02-19 2009-09-03 Murata Mfg Co Ltd 中空型の電子部品
JP2010062448A (ja) * 2008-09-05 2010-03-18 Mitsumi Electric Co Ltd センサモジュール及びその製造方法
JP4674622B2 (ja) * 2008-09-05 2011-04-20 ミツミ電機株式会社 センサモジュール及びその製造方法
EP2366658A2 (en) 2010-03-15 2011-09-21 Omron Co., Ltd. Electrode structure for a microdevice package
WO2012111174A1 (ja) 2011-02-16 2012-08-23 オムロン株式会社 ウエハレベルパッケージ、チップサイズパッケージデバイス及びウエハレベルパッケージの製造方法
US8975736B2 (en) 2011-02-16 2015-03-10 Omron Corporation Wafer level package, chip size package device and method of manufacturing wafer level package
JP2016526277A (ja) * 2013-04-30 2016-09-01 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ ウェーハレベルで製造可能なデバイスおよびその製造方法

Also Published As

Publication number Publication date
SG74536A1 (en) 2000-08-22
JP2820609B2 (ja) 1998-11-05
CN1040385C (zh) 1998-10-21
EP0609062A1 (en) 1994-08-03
KR940018899A (ko) 1994-08-19
CN1103203A (zh) 1995-05-31
DE69417781T2 (de) 1999-09-16
DE69417781D1 (de) 1999-05-20
US5448014A (en) 1995-09-05
EP0609062B1 (en) 1999-04-14
KR100299415B1 (ko) 2001-11-30

Similar Documents

Publication Publication Date Title
JP2820609B2 (ja) 電子装置を大量に同時にシール及び電気接続する方法
JP4212137B2 (ja) 保護音響ミラーを含む頂部を有するバルク型音波（ｂａｗ）フィルタ
CN100533970C (zh) 弹性表面波装置以及通信装置
EP0498198B1 (en) Hermetic device package for microelectronic frequency selection components
US5212115A (en) Method for microelectronic device packaging employing capacitively coupled connections
CN107786183A (zh) 嵌入式rf滤波器封装结构及其制造方法
US20070096605A1 (en) Piezoelectric device
JP2001053178A (ja) 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法
CN108768335A (zh) 气密性声表面波元件封装结构及制作方法
US6928718B2 (en) Method for array processing of surface acoustic wave devices
US6650205B2 (en) Wafer-scale package for surface acoustic wave circuit and method of manufacturing the same
US6495398B1 (en) Wafer-scale package for surface acoustic wave circuit and method of manufacturing the same
JP2004153412A (ja) 弾性表面波装置及びその製造方法
US20050139984A1 (en) Package element and packaged chip having severable electrically conductive ties
US5119172A (en) Microelectronic device package employing capacitively coupled connections
US6639150B1 (en) Hermetic package for surface acoustic wave device having exposed device substrate contacts and method of manufacturing the same
CN100441068C (zh) 微型磁性闭锁继电器组件及封装方法
JP2011129735A (ja) 圧電デバイスの製造方法
JP4673670B2 (ja) 圧電デバイスの製造方法
JPH098595A (ja) 弾性表面波装置及びその製造方法
US20220190805A1 (en) Electronic component and method for manufacturing the same
US11973486B2 (en) Electronic component and method for manufacturing the same
JP2012186633A (ja) 電子部品およびその製造方法
JP2001094388A (ja) Ｓａｗデバイス及びその製造方法
JP3736226B2 (ja) Ｓａｗデバイス

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080828

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090828

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100828

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110828

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term