JP2007013017A - 電子デバイス装置およびその製造方法 - Google Patents

電子デバイス装置およびその製造方法 Download PDF

Info

Publication number
JP2007013017A
JP2007013017A JP2005194545A JP2005194545A JP2007013017A JP 2007013017 A JP2007013017 A JP 2007013017A JP 2005194545 A JP2005194545 A JP 2005194545A JP 2005194545 A JP2005194545 A JP 2005194545A JP 2007013017 A JP2007013017 A JP 2007013017A
Authority
JP
Japan
Prior art keywords
substrate
bump
sealing
electronic device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005194545A
Other languages
English (en)
Inventor
Hiroshi Asami
浅見  博
Masaya Osada
昌也 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005194545A priority Critical patent/JP2007013017A/ja
Publication of JP2007013017A publication Critical patent/JP2007013017A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 接合荷重を低減して接合部および基板の破損を防止でき、デバイス機能部の動作信頼性の向上をも図ることができる電子デバイス装置およびその製造方法を提供する。
【解決手段】 本発明の電子デバイス装置20は、デバイス機能部Pが形成された第1基板21と、デバイス機能部Pを封止する中空部30を形成するためのシール用バンプ23および電気的接続のための導通用バンプ24がそれぞれ形成された第2基板22とが接合されることで製造され、第1基板21と第2基板22との接合が、シール用バンプ23を加熱溶融させる工程と、導通用バンプ24を第1基板21上に熱圧着させる工程とを有する。この構成により、接合荷重は主として導通用バンプ24の熱圧着接合に要する荷重だけで足りるのでトータル荷重が大幅に低減され、接合部の破損を防止できる。また、接合部のシール性が高められるのでデバイス機能部の動作信頼性を高めることができる。
【選択図】 図3

Description

本発明は、デバイス機能部が形成された第1基板と、デバイス機能部を封止する中空部を形成するためのシール用バンプおよび電気的接続のための導通用バンプがそれぞれ形成された第2基板とを互いに接合してなる電子デバイス装置、およびその製造方法に関する。
近年、各種のスイッチ類(光スイッチ、マイクロスイッチ等)やセンサ類(加速度センサ、圧力センサ等)などに、MEMS(Micro-Electro-Mechanical System)と呼ばれるデバイス機能部を備えた電子デバイス装置が知られている。また、電波を利用して通信を行う電子デバイス用の周波数フィルタ、遅延線、発振器等のデバイス機能部に、弾性表面波素子を用いたものがある。これらMEMSおよび弾性表面波素子等のデバイス機能部は、水分の吸収等により性能が大きく劣化するため、周囲がハーメチックシールされた中空部に設けられている(例えば下記特許文献1参照)。
この種の電子デバイス装置は、例えば図10A,Bに示すように、MEMS、弾性表面波素子などのデバイス機能部Pが一方の面に形成された第1基板11と、デバイス機能部Pを封止する中空部を形成するためのシール用バンプ13および電気的接続のための導通用バンプ14が形成された第2基板12との実装体で構成したものがある。
第1基板11および第2基板12は半導体チップ等で構成でき、デバイス機能部Pは半導体製造プロセスで第1基板11上に形成されている。デバイス機能部Pの周囲には、第2基板12のシール用バンプ13と接合されるシール面15と、第2基板12の導通用バンプ14と接合されるランド16が、それぞれ形成されている。シール用バンプ13はデバイス機能部Pを取り囲むように複数形成されており、シール面15との接合時に隣接するバンプ同士が結合して環状に連なるようになっている。
特開2005−93645号公報
しかしながら、従来の電子デバイス装置においては、シール用バンプ13とシール面15との間、および導通用バンプ14とランド16との間は、それぞれ熱圧着金属(例えば金−金)で行われている。したがって、バンプ数および基板面積の大きさに応じて熱圧着に要する荷重が大きくなり、例えば基板が4インチウェーハの場合には、トータル荷重で200kgf以上が必要で、一般的なマウント装置では処理が難しく、また、シール部の信頼性も高くないという欠点がある。
また、一般に金属バンプの高さを完全に一定化することは難しく、高さのバラツキが存在する。従って、図11A,Bに示すように、例えば導通用バンプ14がシール用バンプ13よりも高い場合、第1,第2基板11,12の接合時に導通用バンプ14が先にランド16へ接触することになる。このとき、導通用バンプ14に過大な荷重が加わることになり、バンプ14やランド16が損壊するおそれがある。また、ランド16の下方にも中空部Paが存在する場合には、第1基板11にクラックCが発生し破損しやすくなる。
さらに、図12に示すように、シール部に樹脂17を用いる構造のものもある。しかしながら、樹脂17の硬化時に発生するガスが機能デバイス部Pを収容する中空部に残留したり、中空部が真空仕様の部品においては大気中の水分が矢印Aで示すように滲入してしまうことがあり、部品の信頼性を損ねたり電気的特性変化をもたらす場合が多かった。
本発明は上述の問題に鑑みてなされ、接合荷重を低減して接合部および基板の破損を防止でき、さらに、デバイス機能部の動作信頼性を向上させることができる電子デバイス装置およびその製造方法を提供することを課題とする。
以上の課題を解決するに当たり、本発明の電子デバイス装置は、デバイス機能部が形成された第1基板と、デバイス機能部を封止する中空部を形成するためのシール用バンプおよび電気的接続のための導通用バンプがそれぞれ形成された第2基板とを互いに接合してなる電子デバイス装置であって、シール用バンプは、第1基板に対して溶融接合されており、導通用バンプは、第1基板に熱圧着接合されている。
また、本発明の電子デバイス装置の製造方法は、デバイス機能部が形成された第1基板の上に、デバイス機能部を封止する中空部を形成するためのシール用バンプおよび電気的接続のための導通用バンプがそれぞれ形成された第2基板が接合されてなる電子デバイス装置の製造方法であって、第1基板と第2基板との接合が、シール用バンプを加熱溶融させる工程と、導通用バンプを第1基板上に熱圧着させる工程とを有する。
本発明では、シール用バンプを加熱溶融させることでシール部の接合を行うようにしている。したがって、接合荷重は主として導通用バンプの熱圧着接合に要する荷重だけで足りるのでトータル荷重が大幅に低減され、一般的なマウント装置が使用できるとともに、バンプと基板の接合部の破損を防止できる。また、接合部のシール性が高められるのでデバイス機能部の動作信頼性を高めることができる。
第1,第2基板は半導体基板で構成することができる。すなわち、本発明に係る電子デバイス装置は、いわゆるSiP(シリコン・イン・パッケージ)構造の半導体装置で構成することができる。第1,第2基板の接合はチップレベルで行われてもよいが、ウェーハレベルで接合した後、個片化されてもよい。特に本発明によれば、接合荷重の大幅な低減が図れるので、ウェーハレベルでの一括接合を容易に実現できるようになる。なお、第1,第2基板は半導体基板に限らず、ガラス基板や有機基板等で構成されてもよい。
デバイス機能部は、MEMS構造のセンサ類、弾性表面波素子等の各種デバイスが適用される。デバイス機能部が収容される中空部の高さは、第1,第2基板間のギャップ長で設定することができる。このギャップを高精度に形成するために、本発明は第1基板上にギャップ調整用の突起を形成している。この突起は、接合時に第2基板に接触しギャップ長を確保する。なお、この突起上に、導通用バンプと熱圧着接合される配線層を形成してもよい。
シール用バンプと導通用バンプとは異種材料で構成される。特に、シール用バンプは導通用バンプよりも融点が低い材料で構成される。具体的に、シール用バンプはAu−Sn合金等で形成され、導通用バンプはめっき法等で形成された金バンプとすることができる。第1,第2基板の接合は、シール用バンプを加熱溶融させる工程と、導通用バンプを第1基板上に熱圧着させる工程とを経て行われる。デバイス機能部が収容される中空部は、シール用バンプによるメタルシール効果で密閉されるので、デバイス機能部の動作信頼性が向上する。
以上述べたように、本発明によれば、第1,第2基板との接合を低荷重で行うことが可能となるので、接合部の破損を防止することができる。また、デバイス機能部が収容される中空部の密閉性が高められるので、デバイス機能部の動作信頼性を向上させることができる。
以下、本発明の実施の形態について図面を参照して説明する。
図1は本発明の実施の形態による電子デバイス装置20およびその製造方法を説明する工程断面図である。ここで、Aは第1基板21の概略断面図、Bは第1基板21とこの上に実装される第2基板22の概略断面図、Cは第1基板21と第2基板22との接合体である電子デバイス装置20の概略断面図である。
第1基板21および第2基板22はそれぞれ半導体基板(シリコン基板)で形成されている。特に、第1基板21は、その上面にデバイス機能部Pが形成されている。デバイス機能部Pは、MEMS構造のスイッチ類(光スイッチ、マイクロスイッチ等)やセンサ類(加速度センサ、圧力センサ)、あるいは周波数フィルタ等を構成する弾性表面波素子などが該当し、その動作空間を形成する中空部30が第1,第2基板21,22の間に画成されている。
第1基板21の上面には更に、第2基板22に形成されたシール用バンプ23および導通用バンプ24に接合されるシール面25およびランド26がそれぞれ形成されている。ランド26は、第1基板21の上層内部に形成された配線層28を介して、外周側の外部接続用端子27に連絡している。
また、第1基板21の上面には、第2基板22との接合時、第2基板22の実装面に当接するポスト(突起)29が所定位置に複数立設されている。これらのポスト29は、第2基板22と接触することで、第1基板21と第2基板22との間のギャップ長を規定する。なお、ポスト29の形成は基板上面のウェットエッチングあるいはドライエッチングが適用され、シール面25やランド26、外部接続用端子27は、いわゆるリフト法等によって形成することができる。
一方、第2基板22は、その第1基板21と対向する実装面に、シール用バンプ23および導通用バンプ24をそれぞれ備えている。本実施の形態において、シール用バンプ23は、導通用バンプ24の外周側に配置されている。
図2は第2基板22の実装面を模式的に示している。シール用バンプ23は、第2基板22の実装面の周囲に沿って形成された環状のバンプ支持層31の上に密に複数並置されている。また、導通用バンプ24は、第2基板22の実装面に形成された所定パターンの配線形成層32の上に、めっき法で形成された金バンプで構成されている。
なお、バンプ支持層31および配線形成層32は、同一工程で同時に形成される配線層としてそれぞれ構成することができる。この配線層は、チタン、銅、ニッケルおよび金の各めっき層の積層構造とされている。このうち、配線形成層32にのみ電気回路の一部として機能させている。
シール用バンプ23は、導通用バンプ24よりも融点が低い金属、例えばAu(金)−Sn(錫)合金で形成されている。このシール用バンプ23は、第1基板21との接合時に加熱溶融されることで、隣接するシール用バンプ23どうしが連結し環状に連なってシール面25に濡れ広がる。そして、固化後、シール用バンプ23による溶融接合部を形成し、中空部30を気密に封止する。
図3は第1,第2基板21,22の接合工程を説明する要部の拡大図である。第2基板22に対して、シール用バンプ23は導通用バンプ24よりも高く形成されている。従って、シール面25およびランド26が第1基板21の同一平面上に形成されている本実施の形態では、第1,第2基板21,22の接合時、シール用バンプ23が導通用バンプ24よりも先に、第1基板21上のシール面25に接触する(図3A)。なお、シール用バンプ23は、シール面25との溶融接合時、その接合部がシール面25(バンプ支持層31)の形成幅内に収まる大きさとされている。
また、導通用バンプ24の形成高さは、第1基板21上のポスト29の形成高さよりも大きく、接合時、ポスト29が第2基板22へ接触する前に、導通用バンプ24がランド26へ接触する。そして、導通用バンプ24は熱圧着法によりランド26上に接合され、このときの導通用バンプ24の潰れ量がポスト29と第2基板22との接触により規制される(図3B)。
具体的に、第1,第2基板21,22の接合部の形成例を図4A,Bに示す(なお、図は模式的に示しており、図の大小関係と下記の寸法関係とは一致していない)。例えば、第1,第2基板21,22がそれぞれ4インチウェーハで形成されている場合、シール用バンプ23の高さaは20μm、バンプ23の基部の形成幅bは50μm、バンプ支持層31の形成幅cは200μm、導通用バンプ24の高さdは3.0μm、バンプ24の形成幅eは6.0μm、配線形成層32の形成厚fは0.5μm、シール面25(ランド26)の形成厚gは0.5μm、ポスト29の高さhは3.5μmである。そして、接合後のシール用バンプ23および導通用バンプ24の高さiは2.5μm、第1,第2基板21,22間のギャップ長jは3.0μmである。
図5は、シール用バンプ23の形成工程を説明する工程断面図である。上述したようにシール用バンプ23と導通用バンプ24とは異なる材料で形成されているため、互いに別工程で作製される。導通用バンプ(金バンプ)24はめっきプロセスで作製されるが、シール用バンプ(Au−Snバンプ)は以下の転写法によって作製される。
まず、シール用バンプ23を第2基板22の実装面へ転写形成するための転写板(テンプレート)35を用意する。この転写板35の上面には、シール用バンプ23を構成するバンプ材料(Au−Sn、より具体的に80Au−20Sn合金)23Aが充填される凹所36が環状に連なって複数形成されている。また、導通用バンプ24の逃げ孔37が所定位置に形成されている(図5A)。
次に、バンプ材料23Aを凹所36に選択的に充填する(図5B)。凹所36へのバンプ材料23Aの充填方法は特に限定されず、例えばスクリーン印刷法や真空充填法などが用いられる。続いて、転写板35の上面と第2基板22の実装面とを重ね合わせ、第2基板22および転写板35を加熱し、凹所36内に充填されたバンプ材料23Aを第2基板22の実装面に転写する(図5C,D)。
以上のようにして、第2基板22のバンプ支持層31に所定形状のシール用バンプ23が形成される。なお、転写板35は、第2基板22と熱膨張係数が合致するシリコン基板で形成することにより、第2基板22に対するシール用バンプ23の転写位置の位置ズレを防ぐことができる。
また、図6Aに示すように凹所36に充填されたバンプ材料23Aの上面は転写板35の上面と同一面であるため、転写の際、第2基板22との密着が図れない場合がある。そこで、図6B,Cに示すように、凹所35においてバンプ材料23Aを一度溶融し、表面張力を利用して転写板35上面からtだけ突出させる。そして、上端を平坦化加工して転写板35上面に対してt1だけ突出させる。これにより、第2基板22との密着性が高められるので、第2基板22上にバンプ材料23Aを安定して転写することができる。さらに、所定形状および大きさのシール用バンプ23を安定して基板22へ形成できるようになる。
次に、以上のように構成される本実施の形態の電子デバイス装置20の製造方法、特に第1基板21と第2基板22の接合方法の一例について説明する。
本実施の形態では、第1基板21と第2基板22とは、図示しない真空装置の内部において、図7に示すように互いに同一サイズ(例えば4インチウェーハ)のウェーハレベルで接合される。第2基板22はマウンタM(図では一部のみ示す)に保持された状態で、第1基板21に対して対向配置される(図1B)。この状態で真空装置内が真空排気される。
次に、真空装置内を150℃に昇温した後、荷重1kgfで第2基板22を第1基板21上に接触させる。このとき、図3Aおよび図4に示したように、第2基板22のシール用バンプ23が導通用バンプ24よりも高く形成されているので、シール用バンプ23がまず第1基板21上のシール面25に接触する。その後、真空装置内を330℃に昇温することでシール用バンプ23を溶融させる。第2基板22にはマウンタMにより荷重が加えられているので、シール用バンプ23の溶融に伴って第2基板22が更に第1基板21へ接近することで、導通用バンプ24がランド26に接触する。
導通用バンプ24がランド26へ接触した後、温度をさらに400℃にまで上昇させるとともに、荷重を10kgfにまで高める。この状態を1.5時間保持することで、導通用バンプ24をランド26に熱圧着させる。この処理で導通用バンプ24は押し潰されることになるが、第1基板21に形成されたポスト29が第2基板22と接触することで導通用バンプ24の潰れ量が制限されるとともに、第1基板21と第2基板22間のギャップ長が規定される(図4B参照)。
続いて、真空装置内部を100℃にまで温度を下げ、一定時間保持することで、シール用バンプ23および導通用バンプ24を冷却する。これにより、第1基板21と第2基板22との間の接合が完了する(図1C、図3B)。その後、真空装置内を常温にまで冷却し、大気に開放するとともに、真空装置から第1,第2基板21,22の接合体を取り出す。シール用バンプ23はシール面25に溶融接合され、導通用バンプ24はランド26に熱圧着接合される。そして、中空部30内が真空状態に保たれる。
以上のようにして作製された第1,第2基板21,22の接合体は、その後、チップサイズに切り出されることで、図1Cに示したSiP構造の電子デバイス装置20が製造される。
本実施の形態によれば、シール用バンプ23を加熱溶融させることでシール部の接合を行うようにしているので、接合荷重は主として導通用バンプ24の熱圧着接合に要する荷重だけで足りることになる。これにより、トータル荷重が大幅に低減されて接合時間も短縮できるようになり、生産性の向上を図ることができる。特に、本実施の形態によれば、接合荷重の大幅な低減が図れるので、ウェーハレベルでの接合を実現できるので、生産性の飛躍的に向上させることができる。
また、接合荷重の低減が図れるので、基板や接合部の破損を防止できるとともに、一般的なマウント装置が使用可能となるので設備コストの低減を図ることができる。さらに、デバイス機能部Pが収容される中空部30をシール用バンプ23のメタルシール効果で密閉性を高めることができるので、デバイス機能部Pの吸湿等を回避でき、動作信頼性を高めることができる。
さらに、導通用バンプ24がシール用バンプ23の内周側に形成されているので、第1,第2基板21,22間の電気的接合部の外気による影響を回避できるようになり、電気的接続信頼性をも高めることができるようになる。
一方、本実施の形態によれば、第1基板21に形成したポスト29によって、第1,第2基板21,22間のギャップ長を正確に規定できるので、電子デバイス装置20の作製精度が向上し、装置間の特性のバラツキを抑えることが可能となる。
なお、突起29は、第1,第2基板21,22間のギャップ調整だけでなく、導通用バンプ24と電気的に接続される端子部として機能させることもできる。この場合、例えば図8に示すように、突起29を導通用バンプ24と対向する領域に形成するとともに、この突起29の表面に導通用バンプ24と熱圧着接合される配線層33を形成すればよい。この構成により、第1,第2基板21,22間の規定以上のギャップ長を確保することが可能となる。
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
例えば以上の実施の形態では、第1,第2基板21,22をそれぞれ半導体基板で構成したが、何れか一方または両方を他の基板、例えばガラス基板や有機配線基板等で構成してもよい。第1基板21上の複数の第2基板22を接合してマルチチップパッケージ化してもよい。
また、以上の電子デバイス装置20においては、第1基板21の周囲に外部接続用端子27を形成し、外部機器あるいは外部基板との電気的接続を図るようにしたが、これに代えて、図9に示すように、第1基板41に接合される第2基板42に外部接続用端子43を形成してもよい。この場合、例えば、第2基板42には、導通用バンプ24と連絡する層間接続層(ビア)43を設けることができる。
本発明の実施の形態による電子デバイス装置20の製造方法を説明する工程断面図である。 第2基板22の実装面を説明する図である。 第1,第2基板21,22の接合工程を説明する要部の工程断面図である。 第1,第2基板21,22間の接合部の構成の一具体例に説明する要部断面図である。 第2基板22へのシール用バンプ23の形成手順を説明する工程断面図である。 転写板35へ充填したバンプ材料23Aの処理例を説明する工程断面図である。 第1基板21と第2基板22とをウェーハレベルで接合する工程を説明する図である。 第1基板21に形成されるポスト29の構成の変形例を説明する図である。 第2基板22の構成の変形例を説明する図である。 従来の電子デバイス装置の接合工程を説明する図である。 従来技術の問題点を説明する図である。 従来の他の電子デバイス装置の概略構成図である。
符号の説明
20…電子デバイス装置、21…第1基板、22…第2基板、23…シール用バンプ、24…導通用バンプ、25…シール面、26…ランド、27…外部接続用端子、28…配線層、29…ポスト(突起)、30…中空部、35…転写板、36…凹所、P…デバイス機能部。

Claims (13)

  1. デバイス機能部が形成された第1基板と、前記デバイス機能部を封止する中空部を形成するためのシール用バンプおよび電気的接続のための導通用バンプがそれぞれ形成された第2基板とを互いに接合してなる電子デバイス装置であって、
    前記シール用バンプは、前記第1基板に対して溶融接合されており、
    前記導通用バンプは、前記第1基板に熱圧着接合されている
    ことを特徴とする電子デバイス装置。
  2. 前記第1基板には、前記第2基板とのギャップ調整用の突起が形成されている
    ことを特徴とする請求項1に記載の電子デバイス装置。
  3. 前記第1基板には、前記第2基板とのギャップ調整用の突起が形成されており、
    前記突起の表面には前記導通用バンプと熱圧着される配線層が形成されている
    ことを特徴とする請求項1に記載の電子デバイス装置。
  4. 前記導通用バンプは、前記シール用バンプの内方側に配置されている
    ことを特徴とする請求項1に記載の電子デバイス装置。
  5. 前記第1基板および前記第2基板は、それぞれ半導体チップである
    ことを特徴とする請求項1に記載の電子デバイス装置。
  6. 前記シール用バンプは、金−錫合金からなる
    ことを特徴とする請求項1に記載の電子デバイス装置。
  7. 前記導通用バンプは、金バンプである
    ことを特徴とする請求項1に記載の電子デバイス装置。
  8. デバイス機能部が形成された第1基板の上に、前記デバイス機能部を封止する中空部を形成するためのシール用バンプおよび電気的接続のための導通用バンプがそれぞれ形成された第2基板が接合されてなる電子デバイス装置の製造方法であって、
    前記第1基板と前記第2基板との接合が、
    前記シール用バンプを加熱溶融させる工程と、
    前記導通用バンプを前記第1基板上に熱圧着させる工程とを有する
    ことを特徴とする電子デバイス装置の製造方法。
  9. 前記シール用バンプを加熱溶融させる工程よりも、前記導通用バンプを熱圧着させる工程を高温で行う
    ことを特徴とする請求項8に記載の電子デバイス装置の製造方法。
  10. 前記シール用バンプを前記導通用バンプよりも高く形成する
    ことを特徴とする請求項8に記載の電子デバイス装置の製造方法。
  11. 前記シール用バンプを前記第2基板上に転写法で形成する
    ことを特徴とする請求項8に記載の電子デバイス装置の製造方法。
  12. 前記第1基板上に、前記第2基板とのギャップ調整用の突起を形成しておき、
    前記第2基板との接合時、前記突起が前記第2基板に当接する位置まで前記導通用バンプを熱圧着する
    ことを特徴とする請求項8に記載の電子デバイス装置の製造方法。
  13. 前記第1基板および前記第2基板はそれぞれ半導体基板でなり、互いにウェーハレベルまたはチップレベルで接合される
    ことを特徴とする請求項8に記載の電子デバイス装置の製造方法。
JP2005194545A 2005-07-04 2005-07-04 電子デバイス装置およびその製造方法 Pending JP2007013017A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005194545A JP2007013017A (ja) 2005-07-04 2005-07-04 電子デバイス装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005194545A JP2007013017A (ja) 2005-07-04 2005-07-04 電子デバイス装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007013017A true JP2007013017A (ja) 2007-01-18

Family

ID=37751092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005194545A Pending JP2007013017A (ja) 2005-07-04 2005-07-04 電子デバイス装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007013017A (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5016978A (ja) * 1973-06-11 1975-02-22
JPS6448437A (en) * 1987-08-19 1989-02-22 Oki Electric Ind Co Ltd Electrode structure
JPH04263433A (ja) * 1991-02-19 1992-09-18 Matsushita Electric Ind Co Ltd 電気的接続接点の形成方法および電子部品の実装方法
JPH04293311A (ja) * 1991-03-22 1992-10-16 Murata Mfg Co Ltd 弾性表面波装置
JPH06120225A (ja) * 1992-09-30 1994-04-28 Nippon Telegr & Teleph Corp <Ntt> 光モジュールの製造方法
JPH06318625A (ja) * 1993-01-27 1994-11-15 Trw Inc 電子装置を大量に同時にシール及び電気接続する方法
JP2000049182A (ja) * 1998-07-31 2000-02-18 Fujitsu Ltd はんだバンプの形成方法
JP2000077468A (ja) * 1998-08-31 2000-03-14 Matsushita Electric Works Ltd 半導体装置
JP2000216660A (ja) * 1999-01-20 2000-08-04 Nec Corp 素子デバイスの実装構造、およびその製造方法
JP2003037135A (ja) * 2001-07-24 2003-02-07 Hitachi Cable Ltd 配線基板及びその製造方法
JP2003142523A (ja) * 2001-10-31 2003-05-16 Toshiba Corp 電子部品装置およびその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5016978A (ja) * 1973-06-11 1975-02-22
JPS6448437A (en) * 1987-08-19 1989-02-22 Oki Electric Ind Co Ltd Electrode structure
JPH04263433A (ja) * 1991-02-19 1992-09-18 Matsushita Electric Ind Co Ltd 電気的接続接点の形成方法および電子部品の実装方法
JPH04293311A (ja) * 1991-03-22 1992-10-16 Murata Mfg Co Ltd 弾性表面波装置
JPH06120225A (ja) * 1992-09-30 1994-04-28 Nippon Telegr & Teleph Corp <Ntt> 光モジュールの製造方法
JPH06318625A (ja) * 1993-01-27 1994-11-15 Trw Inc 電子装置を大量に同時にシール及び電気接続する方法
JP2000049182A (ja) * 1998-07-31 2000-02-18 Fujitsu Ltd はんだバンプの形成方法
JP2000077468A (ja) * 1998-08-31 2000-03-14 Matsushita Electric Works Ltd 半導体装置
JP2000216660A (ja) * 1999-01-20 2000-08-04 Nec Corp 素子デバイスの実装構造、およびその製造方法
JP2003037135A (ja) * 2001-07-24 2003-02-07 Hitachi Cable Ltd 配線基板及びその製造方法
JP2003142523A (ja) * 2001-10-31 2003-05-16 Toshiba Corp 電子部品装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP5065586B2 (ja) 半導体装置の製造方法
JP4312631B2 (ja) ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子
JP5045769B2 (ja) センサ装置の製造方法
US7351641B2 (en) Structure and method of forming capped chips
US7605466B2 (en) Sealed wafer packaging of microelectromechanical systems
WO2007074846A1 (ja) 微小電子機械装置およびその製造方法
JP3726579B2 (ja) 半導体装置およびその製造方法
TWI550737B (zh) 晶片封裝體及其製造方法
JP2001053178A (ja) 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法
JP4741621B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
US20110038132A1 (en) Microstructure Apparatus, Manufacturing Method Thereof, and Sealing Substrate
JP2014187354A (ja) デバイス、及びデバイスの作製方法
JP5251224B2 (ja) 圧電振動デバイスの製造方法および圧電振動デバイス
JP2007042786A (ja) マイクロデバイス及びそのパッケージング方法
JP2005262382A (ja) 電子装置およびその製造方法
JP4268480B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP4761713B2 (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP4126459B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
JP6570379B2 (ja) 電子部品
JP2008135594A (ja) 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
JP2015122413A (ja) パッケージおよびその製造方法
JP2007013017A (ja) 電子デバイス装置およびその製造方法
JP2017059814A (ja) 電子部品収納用パッケージおよび電子装置
JP4493481B2 (ja) 多数個取り配線基板
JP2005212016A (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Effective date: 20071028

Free format text: JAPANESE INTERMEDIATE CODE: A7423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Effective date: 20110127

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20110222

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20111004

Free format text: JAPANESE INTERMEDIATE CODE: A02