JP3726579B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3726579B2 JP3726579B2 JP23457799A JP23457799A JP3726579B2 JP 3726579 B2 JP3726579 B2 JP 3726579B2 JP 23457799 A JP23457799 A JP 23457799A JP 23457799 A JP23457799 A JP 23457799A JP 3726579 B2 JP3726579 B2 JP 3726579B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- hole
- semiconductor chip
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体チップを有するいわゆるマルチチップパッケージ（ＭＣＰ）に係り、特に複数の半導体チップを積層したスタックドＭＣＰ半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の高性能化、小型化に伴って１つのパッケージ内に複数の半導体チップを配置してマルチチップパッケージとすることにより、半導体装置の高機能化と小型化とが図られている。そして、マルチチップパッケージには、複数の半導体チップを平面的に並べたものと、複数の半導体チップを厚み方向に積層したものとがある。半導体チップを平面的に並べたマルチチップパッケージは、広い実装面積を必要とするため、電子機器の小型化への寄与が小さい。このため、半導体チップを積層したスタックドＭＣＰの開発が盛んに行われている。
【０００３】
【発明が解決しようとする課題】
従来のスタックドＭＣＰは、例えば特開平６−３７２５０号公報に記載されているように、積層した半導体チップを相互に電気的に接続する場合、各半導体チップの周縁部に端子部を形成し、各チップの端子間をワイヤによって接続している。このため、半導体チップ相互の電気的接続が煩雑となるばかりでなく、積層する半導体チップは、上にいくほどサイズを小さくしなければならず、集積効率、実装効率が低下する。また、半導体チップの集積度が向上すると、ワイヤ間の間隔が小さくなってワイヤ間で短絡を生ずるおそれがある。さらに、従来のスタックドＭＣＰにおいては、積層した半導体チップを接着剤によって相互に接合するようにしており、接着剤の塗布などを必要として工程が煩雑となる。
【０００４】
本発明は、前記従来技術の欠点を解消するためになされたもので、ワイヤを用いずに積層した半導体チップを相互に電気的に接続することを目的としている。
【０００５】
また、本発明は、接着剤を用いずに積層した半導体チップを相互に接合することを目的としている。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る半導体装置は、素子が形成された半導体チップの複数を積層した半導体装置において、
上方に位置する半導体チップは、半導体基板の電極部に形成した貫通穴と、前記貫通穴に設けられ、前記貫通穴の一方から他方の面に延在するとともに、前記半導体基板から突出した接続部からなるスタッドバンプを有し、
下方に位置する半導体チップの電極部は、前記スタッドバンプの接続部を介して、前記上方に位置する半導体チップの電極部に電気的に接続してなることを特徴とする。
【０００７】
また、本発明の半導体装置は、前記下方に位置する半導体チップの電極部と前記上方に位置する半導体チップの前記スタッドバンプの接続部とは、導電性接着剤により接合してあることを特徴とする。
【０００８】
また、本発明の半導体装置は、前記貫通穴はストレート穴部と拡大穴部からなる漏斗状をなしていることを特徴とする。
【０００９】
本発明の半導体装置の製造方法は、第１の半導体チップの電極部に貫通穴を形成する工程と、
前記貫通穴に設けられ、前記貫通穴の一方から他方の面に延在するとともに、前記半導体基板から突出した接続部からなるスタッドバンプを形成する工程と、
第２の半導体チップの電極部と、前記スタッドバンプの接続部を介して、第１の半導体チップの電極部を電気的に接続する工程を有することを特徴とする。
【００１０】
本発明の半導体装置の製造方法は、前記第１の半導体チップと前記第２の半導体チップとの電極部を電気的に接続する工程は、
前記第１の半導体チップに形成した前記貫通穴内、または前記第２の半導体チップの前記電極部上に導電性接着剤を配置する工程と、
第１の半導体チップの非能動面側に前記第２の半導体装置を配置して重ね、前記第２の半導体チップの電極部と前記スタッドバンプの接続部とを、前記導電性接着剤によって接合する工程と、
を有することを特徴とする。
【００１１】
本発明の半導体装置の製造方法は、前記貫通穴を形成する工程は、ストレート穴部の形成工程と、拡大穴部の形成工程からなることを特徴とする。
【００２０】
【発明の実施の形態】
本発明に係る半導体装置およびその製造方法の好ましい実施の形態を、添付図面にしたがって詳細に説明する。
【００２１】
図１は、本発明の第１実施の形態に係る半導体装置の一部断面図である。図１において、スタックド型ＭＣＰを構成する半導体装置１０は、複数（実施形態の場合４つ）の半導体チップ１２（１２ａ〜１２ｄ）が積層してある。そして、各半導体チップ１２は、シリコンからなる半導体基板１４を有し、半導体基板１４の上部に図示しないトランジスタや抵抗、コンデンサなどの素子が形成してあるとともに、電極部１６が設けてある。これらの電極部１６は、例えばアルミニウムやアルミニウム合金などの導電材によって形成してあって、半導体基板１４に形成した配線（図示せず）を介してトランジスタなどの素子に電気的に接続してある。
【００２２】
各半導体チップ１２は、予め定めた電極部１６ａ、１６ｂを対応させて積層してあって、隣接した半導体チップ１２の対応させた電極部１６ａ、１６ｂが導電材である半田１８によって電気的に相互に接続してある。
【００２３】
すなわち、最下段の半導体チップ１２ｄを除いた他の半導体チップ１２ａ〜１２ｃには、半導体基板１４の電極部１６ａ、１６ｂと対応した部分に、半導体基板１４を貫通して形成した接続穴（貫通穴）２０が設けてある。これらの接続穴２０は、半導体チップ１２の能動面側である電極部１６を設けた側から非能動面側（図１の下面側）に向けて漸次拡開している。そして、半導体基板１４の非能動面と接続穴２０の壁面とには、例えば二酸化シリコン（ＳｉＯ2 ）からなる絶縁膜２２が設けてあって、接続穴２０内に配置した半田１８と半導体基板１４とが直接電気的に導通しないようにしてある。さらに、図の上側に位置する半導体チップ１２の接続穴２０内に配置した半田１８は、電極部１６の下面と接合しているとともに、半導体基板１４の非能動面から突出し、非能動面側に隣接している下側半導体チップ１２の電極部１６の上面と接合している。
【００２４】
このように形成した第１実施形態に係る半導体装置１０は、各半導体チップ１２ａ〜１２ｄの対応させた電極部１６ａ、１６ｂが半導体基板１４に形成した接続孔２０に設けた半田１８によって直接電気的に接続されているため、各半導体チップ１２を電気的に接続するためのワイヤを必要とせず、半導体チップ１２相互の電気的接続を容易に行うことができる。しかも、変形しやすいワイヤを用いないために電極部１６間の間隔を小さくしても短絡などの発生をなくすことができ、各半導体チップ１２の素子の集積度を向上することが可能となる。また、積層した各半導体チップ１２の周縁部に端子部を形成する必要がないため、半導体チップ１２の積層数を多くしても上方に位置する半導体チップのサイズを小さくする必要がなく、実装効率を高めることができる。
【００２５】
さらに、半導体装置１０は、半田１８を介して隣接する半導体チップ１２の電極部１６を接合したことにより、接着剤によって半導体チップを相互に接合する工程を省略することができる。そして、実施の形態においては、半導体チップ１２に形成した接続穴２０が他の半導体チップを接合する非能動面側に向けて漸次拡開してあるため、半田１８と他の半導体チップの電極部１６（例えば、半導体チップ１２ａの半田１８と半導体チップ１２ｂの電極部１６）との接合力を大きくすることができる。
【００２６】
なお、半導体装置１０をパッケージの基板に電気的に接続する場合、図１の最上段に位置する半導体チップ１２ａの電極部１６をワイヤボンディングやフェースダウンボンディングして行う。
【００２７】
前記実施の形態においては、導電材が半田１８である場合について説明したが、導電材は錫や銀などのいわゆる低融点金属であってもよく、また導電性接着剤であってもよい。
【００２８】
図２は、第１実施の形態に係る半導体装置１０の製造方法を説明する工程図の要部を示したものである
まず、図２（ａ）に示したように、公知の方法により半導体基板１４に図示しない素子を形成したのち、配線を形成するとともに電極部１６を設けて半導体チップ１２を作製する。その後、半導体チップ１２の裏面（非能動面）側から半導体基板１４を例えばウエットエッチングし、半導体基板１４を貫通して電極部１６の裏面に達する接続穴２０を形成する。
【００２９】
次に、図２（ｂ）に示したように、テトラエトキシシラン（ＴＥＯＳ）などを用いたＣＶＤ法などによって、半導体基板１４の非能動面と接続穴２０とを覆って二酸化シリコン（ＳｉＯ2 ）からなる絶縁膜２２を形成する。さらに、絶縁膜２２を覆ってフォトレジスト膜３０を形成し、これをフォトリソグラフィー法によって露光、現像してパターニングし、電極１６と対応した位置に穴３２を設け、電極部１６の面に形成されている絶縁膜２２を露出させる。
【００３０】
その後、フォトレジスト膜３０をマスクとしてエッチングを行い、露出させた絶縁膜２２を除去する（図２（ｃ）参照）。次に、スクリーン印刷法を用いて接続穴２０内に導電材となる半田ペースト３４を設ける。この半田ペースト３４は、後述するように、他の半導体チップの電極部と接合するために、接続穴２０から適宜量食み出すように設ける。その後、半田ペースト３４を配置した半導体チップ１２をリフロー炉に入れ、半田ペースト３４を加熱してフラックスを除去し、図２（ｄ）に示したように半田プラグ３６にする。
【００３１】
次に、図２（ｅ）に示したように、半田接続プラグ３６を形成した所望数の半導体チップ１２を所定の電極部１６を対応させて非能動面が上になるようにして積み重ねる。そして、複数の半導体チップ１２を積み重ねた状態でリフロー炉に配置し、半田プラグ３６を溶融温度まで加熱する。これにより、半田プラグ３６は溶融し、半導体チップ１２の重みによって押しつぶされる。そこで、半導体チップ１２を冷却すると、隣接した上下の半導体チップ１２の電極部１６が半田１８によって相互に電気的に接続され、接合されて図１に示した半導体装置１０を得ることができる。
【００３２】
なお、接続穴２０に配置した導電材が銀などの低融点金属である場合、図２（ｄ）のリフロー工程を省略できる。そして、重ねた複数の各半導体チップを銀などの低融点金属によって相互に接合する場合、最上段または最下段の半導体チップ１２、もしくは両者を加熱するとともに、積層した半導体チップの全体を上下方向に加圧する。これにより、半導体基板１４を介して熱を低融点金属に容易に伝達することができるとともに、各半導体チップの電極部を確実に低融点金属と接合することができる。さらに、導電材として導電性接着剤を用いた場合には、加熱工程を省略することができる。
【００３３】
図３は、第２実施の形態に係る半導体装置の一部断面図である。図３（ａ）に示した半導体装置４０は、複数（この実施形態においては３つ）の半導体チップ１２（１２ａ〜１２ｃ）が積層してある。各半導体チップ１２は、能動面側が図３の上側となるように揃えてあって、予め定めた電極部４２を対応させて積層してある。そして、半導体装置４０は、各半導体チップ１２の電極部４２と半導体基板１４とを貫通した貫通穴４４が形成してあって、この貫通穴４４の壁面に蒸着やメッキなどによって形成した導電材である金属膜４６が設けてあって、各半導体チップ１２の電極部４２が金属膜４６を介して相互に電気的に接続してある。ただし、各半導体チップ１２は、半導体基板１４の貫通穴４４の壁面となる部分にシリコン酸化膜などの絶縁膜４５が形成してあって、金属膜４６と半導体基板１４と間が電気的に遮断してある。
【００３４】
このように形成した半導体装置４０は、図４のようにして製造することができる。まず、図４のステップ６０に示したように、半導体ウエハに通常の方法により素子や電極部などを形成する。その後、素子などを形成した半導体ウエハを所望枚数（この実施形態においては３枚）、能動面を上にするとともに貫通穴４４を形成する電極部４２を対応させて積層する（ステップ６２）。次に、半導体ウエハを積層した状態で電極部４２の部分にレーザ光などを用いて貫通穴４４を形成する（ステップ６４）。この貫通穴４４は、エッチングによって形成してもよい。また、レーザ光を用いて貫通穴４４を形成する場合、穴の壁面が荒れるので、レーザ光によって穴をあけたのち、エッチングして整形するとよい。
【００３５】
その後、ステップ６６に示したように、半導体基板１４の貫通穴４４の壁面となっている部分に絶縁膜４５を形成する。この絶縁膜４５の形成は、例えば貫通穴４４を形成した半導体ウエハを濃硝酸液中に浸漬、酸化雰囲気中で加熱し、半導体基板１４の貫通穴壁面部を酸化してＳｉＯ2 にする。その後、電極部４２に形成されている金属酸化膜（不動態）をアルカリ等によって除去する。
【００３６】
次に、ステップ６８に示したように、蒸着や無電解メッキなどにより絶縁膜を形成した貫通穴４４の壁面に金属膜４６を形成する。なお、メッキによって金属膜４６を形成する場合、Ｔｉ（チタン）などの下地金属を真空蒸着やＣＶＤ法によって形成し、その後に無電解メッキによって銅などの金属膜を形成するとよい。
【００３７】
貫通穴４４内に金属膜４６を形成したならば、ステップ７０に示したように、半導体ウエハを積層したままレーザ光やダイヤモンドブレードなどを用いてチップの大きさに分割する。さらに、チップの大きさに切断した積層品をパッケージの基板に実装し、樹脂封止などを行ってスタックド型のＭＣＰ半導体装置にする（ステップ７２）。
【００３８】
なお、前記実施形態においては、半導体ウエハを積層して貫通穴４４を形成した場合について説明したが、素子と電極部４２などを形成した半導体ウエハを切断して半導体チップ１２を形成したのち、所望数の半導体チップを積層して貫通穴４４を形成するようにしてもよい。
【００３９】
図３（ｂ）は、第２実施形態の変形例の一部断面図である。この半導体装置５０は、２つの半導体チップ１２ａ、１２ｂが非能動面側を合せて積層してある。そして、各半導体チップ１２の対応させた電極部４２と半導体基板１４とを貫通した貫通穴４４が設けられ、この貫通穴４４の壁面に金属膜４６が形成してあり、各半導体チップ１２の電極部４２が金属膜４６によって電気的に接続してある。
【００４０】
なお、半導体基板１４の貫通穴４４の壁面が絶縁膜４５によって絶縁してあることは前記と同様である。また、この半導体装置５０は、半導体装置４０の場合とほぼ同様にして製造することができる。また、図３（ｂ）に示した半導体装置５０は、半導体チップ１２を２つ重ねた場合について説明したが、半導体チップ１２ａ、１２ｂの間に任意の数の半導体チップを積層することができる。
【００４１】
図５は、第３実施の形態に係る半導体装置の一部断面図である。図５（ａ）に示した半導体装置７４は、複数（実施形態の場合３つ）の半導体チップ７６（７６ａ〜７６ｃ）が積層してある。そして、各半導体チップ７６に形成した電極部７８と半導体基板８０とを貫通して貫通穴８２が形成してあり、この貫通穴８２に導電材である導電性接着剤８４が充填してあって、各半導体チップ７６が導電性接着剤８４により接合されてい一体化してある。また、導電性接着剤８４は、図の下方に位置する半導体チップ７６ｂ、７６ｃの、シリコン酸化膜などからなる保護膜としてのパッシベーション膜８６を剥離して形成された空隙８８にも充填されている。
【００４２】
すなわち、半導体チップは、一般に配線や電極部を形成したのち、その上にパッシベーション膜８６を形成して配線などを保護している。そして、電極部７８の上に位置するパッシベーション膜８６は、他の半導体チップやパッケージ基板の電極部などと電気的に接続するために除去される。このため、半導体チップを複数積層すると、パッシベーション膜８６を除去したところが空隙８８となるので、その空隙８６に導電性接着剤８４を充填して各電極部７８の電気的接続を行うことにより、導電性接着剤８４と電極部７８との接触面積を増大させてより確実な電気的接続を行い、また各半導体チップ間の接合力を大きくする。
【００４３】
この半導体装置７４は、次のごとくして製造する。まず、素子や電極部７８などを形成した半導体ウエハまたは半導体チップ７６の電極部７８の上に存在するパッシベーション膜８６をエッチングなどによって除去し、電極部７８を露出させる。次に、電極部７８を露出させた半導体ウエハまたは半導体チップを、電極部７８を対応させて複数積層する。その後、半導体ウエハまたは半導体チップ７６を積層した状態において、各半導体チップ７６の電極部７８と半導体基板８０とを貫通した貫通穴８２を一括して形成し、半導体基板８０の貫通孔８２の壁面に図示しない絶縁膜を設ける。この絶縁膜は、前記第２実施の形態と同様にして形成することができるが、次のようにして形成してもよい。
【００４４】
積層した状態で貫通穴８２を形成した半導体ウエハまたは半導体チップ７６をそのままＣＶＤ装置に入れ、ＴＥＯＳなどを用いてＣＶＤ法によってシリコン酸化膜を貫通穴８２の壁面に形成する。このとき、図６（ａ）に示したように、シリコン酸化膜８９は、一番上の半導体ウエハまたは半導体チップ７６ａの上面と、各半導体ウエハまたは半導体チップ７６ａ〜７６ｃの貫通孔８２の壁面に堆積され、各半導体ウエハまたは各半導体チップ７６間に形成される空隙８８を形成している面にはほとんど形成されない。これは、パッシベーション膜８６が薄いために空隙８８の上下方向の幅が狭く、しかも周囲が密閉状体となっているために原料ガスが空隙８８の奥まで供給されないためである。
【００４５】
このようにしてシリコン酸化膜８９を形成したならば、シリコン酸化膜８９が形成された半導体ウエハまたは半導体チップ７６ａの上方から全面的にエッチングし、図６（ｂ）に示したように、半導体ウエハまたは半導体チップ７６ａの上面に成膜されたシリコン酸化膜８９を除去する。これにより、貫通穴８２の壁面にシリコン酸化膜８９からなる絶縁膜が形成される。
【００４６】
次に、貫通穴８２の下部を密閉し、貫通穴８２の上部から導電性接着剤８４を圧入し、貫通穴８２と空隙８８の内部に導電性接着剤８４を充填するとともに、一番上の電極部７８の上面に被るように配置して硬化させる。その後、前記したと同様に、積層したものが半導体ウエハであればチップサイズに分割し、パッケージ基板に実装する。
【００４７】
図５（ｂ）は、第３実施形態に係る半導体装置の変形例を示したものである。この半導体装置１１０は、半導体チップ１１２（１１２ａ〜１１２ｃ）が積層してある。各半導体チップ１１２は、半導体基板８０の能動面の一部に凹部１１４が形成してあり、この凹部１１４に電極部１１６が形成してある。このため、各半導体チップ１１２を積層すると、下側の半導体チップの電極部１１６の上部に空隙１１８が形成される。また、凹部１１４の中央部には、電極部１１６と半導体基板８０とを貫通した貫通穴８２が設けてある。この貫通穴８２の壁面には、酸化シリコンなどからなる図示しない絶縁膜が形成してある。そして、貫通穴８２と空隙１１８とには、導電性接着剤８４が充填してあって、各半導体チップ１１２の電極部１１６を電気的に接続しているとともに、上下方向に隣接している半導体チップ１１２を相互に接合している。この変形例の半導体装置１１０においても前記と同様の効果を得ることができる。
【００４８】
図７は、第４実施形態に係る半導体装置の一部断面図である。図７（ａ）に示した半導体装置９０は、２つの半導体チップ７６ａ、７６ｂが電極部７８を対応させて積層してある。そして、上側の半導体チップ７６ａは、電極部７８の下方の半導体基板８０に、非能動面側となる下側に向けて漸次拡開しているテーパ状の貫通穴９２が形成してあるとともに、電極部７８にも貫通穴９２より小さな貫通穴９４が形成してある。また、電極部７８には、例えば金からなるスタッドバンプ９６が設けてある。このスタッドバンプ９６は、一部が貫通穴９４を介して電極部７８の下方に延在するとともに、半導体基板８０の下端から突出した接続部９８を有していて、接続部９８の下端が半導体チップ７６ａの下側に配置、固定した半導体チップ７６ｂの電極部７８の上面に接触し、両半導体チップ７６ａ、７６ｂのそれぞれの電極部７８を電気的に接続している。
【００４９】
このように構成した半導体装置９０は、半導体チップ７６ａの電極部７８上のパッシベーション膜８６を除去したのち、半導体基板８０をエッチングして貫通穴９２を形成する。さらに、半導体チップ７６ａの電極部７８をエッチングして貫通穴９４を形成する。その後、ワイヤボンディング装置のキャピラリーを電極部７８の貫通穴９４の上に配置し、金ワイヤを引き出しつつスタッドバンプ９６を形成する。これにより、スタッドバンプ９６が図７（ａ）に示したように、電極部７８の下方に突出し、接続部９８が形成される。そして、電極部７８を対応させて半導体チップ７６ａ、７６ｂを重ね合わせて両者を接着剤などによって固着するとにより、スタッドバンプ９６の接続部９８を下方の半導体チップ７６ｂの電極部７８に接触させ、電気的に接続する。
【００５０】
図７（ｂ）は、第４実施形態の変形例を示したものである。この半導体装置１００は、上側の半導体チップ７６ａの半導体基板８０と電極部７８とに貫通穴９２、９４が形成してある。さらに、上側の半導体チップ７６ａには、電極部７８にスタッドバンプ９６が形成してある。このスタッドバンプ９６は、下部が電極部７８を貫通して電極部７８の下方に突出した接続部９８となっている。そして、接続部９８は、導電性接着剤１０２を介して下側の半導体チップ７６ｂの電極部７８に電気的に接続してある。このように導電性接着剤１０２を用いて下側の半導体チップ７６ｂの電極部７８とスタッドバンプ９６とを接合することにより、電気的接続をより確実にすることができるとともに、半導体チップ７６ａ、７６ｂを相互に接合することができる。なお、貫通穴９２の壁面には、図示しない絶縁膜が設けてある。
【００５１】
このように構成した図７（ｂ）の半導体装置１００は、上側となる半導体チップ７６ａの電極部７８に、前記と同様にしてスタッドバンプ９６を形成する。このスタットバンプ９６は、下端が半導体基板８０の下面から突出しない程度の大きさにする。また、下側となる半導体チップ７６ｂは、電極部７８の上のパッシベーション膜８６を除去したのち、電極部７８の上に適量の導電性接着剤１０２を配置する。そして、半導体チップ７６ａを半導体チップ７６ｂの上に重ねて配置し、両半導体チップ７６ａ、７６ｂの電極部７８を導電性接着剤１０２、スタッドバンプ９６を介して電気的に接続する。
【００５２】
図７（ｃ）は、半導体基板に形成する貫通穴の他の例を示したものである。この貫通穴１０４は、電極部７８を設けた能動面側が半導体基板８０の面と直交した壁面を有するストレート穴部１０６となっており、半導体基板８０の非能動面側が非能動面に向けて漸次拡開した拡大穴部１０８となっている。
【００５３】
このようにストレート穴部１０６と拡大穴部１０８とからなる漏斗状の貫通穴１０４を形成すると、半導体基板８０が厚い場合に、貫通穴１０４の非能動面における開口が必要以上に大きくなるのを防げ、上側の半導体チップの電極部と対応する下側半導体チップの電極部に隣接した電極部と接触する（接続される）危険を避けることができる。さらに、電極部７８が近接して設けてある場合、隣接した貫通穴同士が途中でつながるのを防止できる。また、漏斗状の貫通穴１０４は、導電材を充填する場合、全体がテーパ状に形成されている貫通穴に比較して導電材の充填量を少なくできる。そして、電極部７８の上にスタッドバンプなどのバンプを形成した半導体チップを積層する場合、バンプと貫通穴との位置合わせ、すなわち積層する半導体チップの位置合わせを容易に行うことができる。
【００５４】
この貫通穴１０４は、次のようにして形成することができる。
【００５５】
まず、半導体基板８０を非能動面側からウエットエッチングして拡大孔部１０８を形成する。所定時間エッチングして拡大孔部１０８を形成したならば、半導体チップ７６を洗浄、乾燥し、非能動面側からレーザ光を照射してストレート穴部１０６を形成する。なお、ストレート穴部１０６を形成したのちにウエットエッチングして貫通穴１０４の壁面を滑らかにする整形を行ってもよい。また、電極部７８の貫通穴９４は、前記と同様にして形成する。そして、ストレート穴１０６は、プラズマを用いたドライエッチングによって形成してもよい。さらに、最初に体基板８０を貫通したストレート穴１０６をレーザ光やプラズマエッチングによって形成し、その後、ウエットエッチングによって拡大穴部１０８を形成するようにしてもよい。
【００５６】
【発明の効果】
以上に説明したように、本発明によれば、ワイヤを用いずに積層した半導体チップを相互に電気的に接続することができ、電気的接続が容易となるとともに、積層するほど半導体チップを小さくしなければならないようなことがなく、パッケージの実装効率を高めることができる。また、導電材によって電極部を接合することにより、接着剤を用いずに半導体チップを相互に接合することができる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に係る半導体装置の一部断面図である。
【図２】第１実施形態に係る半導体装置の製造方法の実施形態を説明する要部工程図である。
【図３】本発明の第２実施の形態に係る半導体装置の一部断面図である。
【図４】第２実施形態に係る半導体装置の製造方法の実施形態を説明するフローチャートである。
【図５】本発明の第３実施形態に係る半導体装置の一部断面図である。
【図６】積層した半導体ウエハまたは半導体チップの貫通穴の壁面に絶縁膜を形成する方法を説明する図である。
【図７】本発明の第４実施形態に係る半導体装置の一部断面図と、半導体基板に形成する貫通穴の他の例を示す断面図である。
【符号の説明】
１０ 半導体装置
１２ａ〜１２ｄ 半導体チップ
１４、８０ 半導体基板
１６、１６ａ〜１６ｃ 電極部
１８ 導電材（半田）
２０ 貫通穴（接続穴）
３４ 導電材（半田ペースト）
３６ 半田プラグ
４０、５０ 半導体装置
４２、７８ 電極部
４４、８２ 貫通穴
４５ 絶縁膜
４６ 導電材（金属膜）
７６ａ〜７６ｃ 半導体チップ
８４ 導電材（導電性接着剤）
８８、１１８ 空隙
８９ シリコン酸化膜
９０、１００ 半導体装置
９２、９４、１０４ 貫通穴
９６ スタットバンプ
１０２ 導電性接着剤
１１０ 半導体装置
１１２ａ〜１１２ｃ 半導体チップ
１１６ 電極部
【発明の属する技術分野】
本発明は、複数の半導体チップを有するいわゆるマルチチップパッケージ（ＭＣＰ）に係り、特に複数の半導体チップを積層したスタックドＭＣＰ半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の高性能化、小型化に伴って１つのパッケージ内に複数の半導体チップを配置してマルチチップパッケージとすることにより、半導体装置の高機能化と小型化とが図られている。そして、マルチチップパッケージには、複数の半導体チップを平面的に並べたものと、複数の半導体チップを厚み方向に積層したものとがある。半導体チップを平面的に並べたマルチチップパッケージは、広い実装面積を必要とするため、電子機器の小型化への寄与が小さい。このため、半導体チップを積層したスタックドＭＣＰの開発が盛んに行われている。
【０００３】
【発明が解決しようとする課題】
従来のスタックドＭＣＰは、例えば特開平６−３７２５０号公報に記載されているように、積層した半導体チップを相互に電気的に接続する場合、各半導体チップの周縁部に端子部を形成し、各チップの端子間をワイヤによって接続している。このため、半導体チップ相互の電気的接続が煩雑となるばかりでなく、積層する半導体チップは、上にいくほどサイズを小さくしなければならず、集積効率、実装効率が低下する。また、半導体チップの集積度が向上すると、ワイヤ間の間隔が小さくなってワイヤ間で短絡を生ずるおそれがある。さらに、従来のスタックドＭＣＰにおいては、積層した半導体チップを接着剤によって相互に接合するようにしており、接着剤の塗布などを必要として工程が煩雑となる。
【０００４】
本発明は、前記従来技術の欠点を解消するためになされたもので、ワイヤを用いずに積層した半導体チップを相互に電気的に接続することを目的としている。
【０００５】
また、本発明は、接着剤を用いずに積層した半導体チップを相互に接合することを目的としている。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る半導体装置は、素子が形成された半導体チップの複数を積層した半導体装置において、
上方に位置する半導体チップは、半導体基板の電極部に形成した貫通穴と、前記貫通穴に設けられ、前記貫通穴の一方から他方の面に延在するとともに、前記半導体基板から突出した接続部からなるスタッドバンプを有し、
下方に位置する半導体チップの電極部は、前記スタッドバンプの接続部を介して、前記上方に位置する半導体チップの電極部に電気的に接続してなることを特徴とする。
【０００７】
また、本発明の半導体装置は、前記下方に位置する半導体チップの電極部と前記上方に位置する半導体チップの前記スタッドバンプの接続部とは、導電性接着剤により接合してあることを特徴とする。
【０００８】
また、本発明の半導体装置は、前記貫通穴はストレート穴部と拡大穴部からなる漏斗状をなしていることを特徴とする。
【０００９】
本発明の半導体装置の製造方法は、第１の半導体チップの電極部に貫通穴を形成する工程と、
前記貫通穴に設けられ、前記貫通穴の一方から他方の面に延在するとともに、前記半導体基板から突出した接続部からなるスタッドバンプを形成する工程と、
第２の半導体チップの電極部と、前記スタッドバンプの接続部を介して、第１の半導体チップの電極部を電気的に接続する工程を有することを特徴とする。
【００１０】
本発明の半導体装置の製造方法は、前記第１の半導体チップと前記第２の半導体チップとの電極部を電気的に接続する工程は、
前記第１の半導体チップに形成した前記貫通穴内、または前記第２の半導体チップの前記電極部上に導電性接着剤を配置する工程と、
第１の半導体チップの非能動面側に前記第２の半導体装置を配置して重ね、前記第２の半導体チップの電極部と前記スタッドバンプの接続部とを、前記導電性接着剤によって接合する工程と、
を有することを特徴とする。
【００１１】
本発明の半導体装置の製造方法は、前記貫通穴を形成する工程は、ストレート穴部の形成工程と、拡大穴部の形成工程からなることを特徴とする。
【００２０】
【発明の実施の形態】
本発明に係る半導体装置およびその製造方法の好ましい実施の形態を、添付図面にしたがって詳細に説明する。
【００２１】
図１は、本発明の第１実施の形態に係る半導体装置の一部断面図である。図１において、スタックド型ＭＣＰを構成する半導体装置１０は、複数（実施形態の場合４つ）の半導体チップ１２（１２ａ〜１２ｄ）が積層してある。そして、各半導体チップ１２は、シリコンからなる半導体基板１４を有し、半導体基板１４の上部に図示しないトランジスタや抵抗、コンデンサなどの素子が形成してあるとともに、電極部１６が設けてある。これらの電極部１６は、例えばアルミニウムやアルミニウム合金などの導電材によって形成してあって、半導体基板１４に形成した配線（図示せず）を介してトランジスタなどの素子に電気的に接続してある。
【００２２】
各半導体チップ１２は、予め定めた電極部１６ａ、１６ｂを対応させて積層してあって、隣接した半導体チップ１２の対応させた電極部１６ａ、１６ｂが導電材である半田１８によって電気的に相互に接続してある。
【００２３】
すなわち、最下段の半導体チップ１２ｄを除いた他の半導体チップ１２ａ〜１２ｃには、半導体基板１４の電極部１６ａ、１６ｂと対応した部分に、半導体基板１４を貫通して形成した接続穴（貫通穴）２０が設けてある。これらの接続穴２０は、半導体チップ１２の能動面側である電極部１６を設けた側から非能動面側（図１の下面側）に向けて漸次拡開している。そして、半導体基板１４の非能動面と接続穴２０の壁面とには、例えば二酸化シリコン（ＳｉＯ2 ）からなる絶縁膜２２が設けてあって、接続穴２０内に配置した半田１８と半導体基板１４とが直接電気的に導通しないようにしてある。さらに、図の上側に位置する半導体チップ１２の接続穴２０内に配置した半田１８は、電極部１６の下面と接合しているとともに、半導体基板１４の非能動面から突出し、非能動面側に隣接している下側半導体チップ１２の電極部１６の上面と接合している。
【００２４】
このように形成した第１実施形態に係る半導体装置１０は、各半導体チップ１２ａ〜１２ｄの対応させた電極部１６ａ、１６ｂが半導体基板１４に形成した接続孔２０に設けた半田１８によって直接電気的に接続されているため、各半導体チップ１２を電気的に接続するためのワイヤを必要とせず、半導体チップ１２相互の電気的接続を容易に行うことができる。しかも、変形しやすいワイヤを用いないために電極部１６間の間隔を小さくしても短絡などの発生をなくすことができ、各半導体チップ１２の素子の集積度を向上することが可能となる。また、積層した各半導体チップ１２の周縁部に端子部を形成する必要がないため、半導体チップ１２の積層数を多くしても上方に位置する半導体チップのサイズを小さくする必要がなく、実装効率を高めることができる。
【００２５】
さらに、半導体装置１０は、半田１８を介して隣接する半導体チップ１２の電極部１６を接合したことにより、接着剤によって半導体チップを相互に接合する工程を省略することができる。そして、実施の形態においては、半導体チップ１２に形成した接続穴２０が他の半導体チップを接合する非能動面側に向けて漸次拡開してあるため、半田１８と他の半導体チップの電極部１６（例えば、半導体チップ１２ａの半田１８と半導体チップ１２ｂの電極部１６）との接合力を大きくすることができる。
【００２６】
なお、半導体装置１０をパッケージの基板に電気的に接続する場合、図１の最上段に位置する半導体チップ１２ａの電極部１６をワイヤボンディングやフェースダウンボンディングして行う。
【００２７】
前記実施の形態においては、導電材が半田１８である場合について説明したが、導電材は錫や銀などのいわゆる低融点金属であってもよく、また導電性接着剤であってもよい。
【００２８】
図２は、第１実施の形態に係る半導体装置１０の製造方法を説明する工程図の要部を示したものである
まず、図２（ａ）に示したように、公知の方法により半導体基板１４に図示しない素子を形成したのち、配線を形成するとともに電極部１６を設けて半導体チップ１２を作製する。その後、半導体チップ１２の裏面（非能動面）側から半導体基板１４を例えばウエットエッチングし、半導体基板１４を貫通して電極部１６の裏面に達する接続穴２０を形成する。
【００２９】
次に、図２（ｂ）に示したように、テトラエトキシシラン（ＴＥＯＳ）などを用いたＣＶＤ法などによって、半導体基板１４の非能動面と接続穴２０とを覆って二酸化シリコン（ＳｉＯ2 ）からなる絶縁膜２２を形成する。さらに、絶縁膜２２を覆ってフォトレジスト膜３０を形成し、これをフォトリソグラフィー法によって露光、現像してパターニングし、電極１６と対応した位置に穴３２を設け、電極部１６の面に形成されている絶縁膜２２を露出させる。
【００３０】
その後、フォトレジスト膜３０をマスクとしてエッチングを行い、露出させた絶縁膜２２を除去する（図２（ｃ）参照）。次に、スクリーン印刷法を用いて接続穴２０内に導電材となる半田ペースト３４を設ける。この半田ペースト３４は、後述するように、他の半導体チップの電極部と接合するために、接続穴２０から適宜量食み出すように設ける。その後、半田ペースト３４を配置した半導体チップ１２をリフロー炉に入れ、半田ペースト３４を加熱してフラックスを除去し、図２（ｄ）に示したように半田プラグ３６にする。
【００３１】
次に、図２（ｅ）に示したように、半田接続プラグ３６を形成した所望数の半導体チップ１２を所定の電極部１６を対応させて非能動面が上になるようにして積み重ねる。そして、複数の半導体チップ１２を積み重ねた状態でリフロー炉に配置し、半田プラグ３６を溶融温度まで加熱する。これにより、半田プラグ３６は溶融し、半導体チップ１２の重みによって押しつぶされる。そこで、半導体チップ１２を冷却すると、隣接した上下の半導体チップ１２の電極部１６が半田１８によって相互に電気的に接続され、接合されて図１に示した半導体装置１０を得ることができる。
【００３２】
なお、接続穴２０に配置した導電材が銀などの低融点金属である場合、図２（ｄ）のリフロー工程を省略できる。そして、重ねた複数の各半導体チップを銀などの低融点金属によって相互に接合する場合、最上段または最下段の半導体チップ１２、もしくは両者を加熱するとともに、積層した半導体チップの全体を上下方向に加圧する。これにより、半導体基板１４を介して熱を低融点金属に容易に伝達することができるとともに、各半導体チップの電極部を確実に低融点金属と接合することができる。さらに、導電材として導電性接着剤を用いた場合には、加熱工程を省略することができる。
【００３３】
図３は、第２実施の形態に係る半導体装置の一部断面図である。図３（ａ）に示した半導体装置４０は、複数（この実施形態においては３つ）の半導体チップ１２（１２ａ〜１２ｃ）が積層してある。各半導体チップ１２は、能動面側が図３の上側となるように揃えてあって、予め定めた電極部４２を対応させて積層してある。そして、半導体装置４０は、各半導体チップ１２の電極部４２と半導体基板１４とを貫通した貫通穴４４が形成してあって、この貫通穴４４の壁面に蒸着やメッキなどによって形成した導電材である金属膜４６が設けてあって、各半導体チップ１２の電極部４２が金属膜４６を介して相互に電気的に接続してある。ただし、各半導体チップ１２は、半導体基板１４の貫通穴４４の壁面となる部分にシリコン酸化膜などの絶縁膜４５が形成してあって、金属膜４６と半導体基板１４と間が電気的に遮断してある。
【００３４】
このように形成した半導体装置４０は、図４のようにして製造することができる。まず、図４のステップ６０に示したように、半導体ウエハに通常の方法により素子や電極部などを形成する。その後、素子などを形成した半導体ウエハを所望枚数（この実施形態においては３枚）、能動面を上にするとともに貫通穴４４を形成する電極部４２を対応させて積層する（ステップ６２）。次に、半導体ウエハを積層した状態で電極部４２の部分にレーザ光などを用いて貫通穴４４を形成する（ステップ６４）。この貫通穴４４は、エッチングによって形成してもよい。また、レーザ光を用いて貫通穴４４を形成する場合、穴の壁面が荒れるので、レーザ光によって穴をあけたのち、エッチングして整形するとよい。
【００３５】
その後、ステップ６６に示したように、半導体基板１４の貫通穴４４の壁面となっている部分に絶縁膜４５を形成する。この絶縁膜４５の形成は、例えば貫通穴４４を形成した半導体ウエハを濃硝酸液中に浸漬、酸化雰囲気中で加熱し、半導体基板１４の貫通穴壁面部を酸化してＳｉＯ2 にする。その後、電極部４２に形成されている金属酸化膜（不動態）をアルカリ等によって除去する。
【００３６】
次に、ステップ６８に示したように、蒸着や無電解メッキなどにより絶縁膜を形成した貫通穴４４の壁面に金属膜４６を形成する。なお、メッキによって金属膜４６を形成する場合、Ｔｉ（チタン）などの下地金属を真空蒸着やＣＶＤ法によって形成し、その後に無電解メッキによって銅などの金属膜を形成するとよい。
【００３７】
貫通穴４４内に金属膜４６を形成したならば、ステップ７０に示したように、半導体ウエハを積層したままレーザ光やダイヤモンドブレードなどを用いてチップの大きさに分割する。さらに、チップの大きさに切断した積層品をパッケージの基板に実装し、樹脂封止などを行ってスタックド型のＭＣＰ半導体装置にする（ステップ７２）。
【００３８】
なお、前記実施形態においては、半導体ウエハを積層して貫通穴４４を形成した場合について説明したが、素子と電極部４２などを形成した半導体ウエハを切断して半導体チップ１２を形成したのち、所望数の半導体チップを積層して貫通穴４４を形成するようにしてもよい。
【００３９】
図３（ｂ）は、第２実施形態の変形例の一部断面図である。この半導体装置５０は、２つの半導体チップ１２ａ、１２ｂが非能動面側を合せて積層してある。そして、各半導体チップ１２の対応させた電極部４２と半導体基板１４とを貫通した貫通穴４４が設けられ、この貫通穴４４の壁面に金属膜４６が形成してあり、各半導体チップ１２の電極部４２が金属膜４６によって電気的に接続してある。
【００４０】
なお、半導体基板１４の貫通穴４４の壁面が絶縁膜４５によって絶縁してあることは前記と同様である。また、この半導体装置５０は、半導体装置４０の場合とほぼ同様にして製造することができる。また、図３（ｂ）に示した半導体装置５０は、半導体チップ１２を２つ重ねた場合について説明したが、半導体チップ１２ａ、１２ｂの間に任意の数の半導体チップを積層することができる。
【００４１】
図５は、第３実施の形態に係る半導体装置の一部断面図である。図５（ａ）に示した半導体装置７４は、複数（実施形態の場合３つ）の半導体チップ７６（７６ａ〜７６ｃ）が積層してある。そして、各半導体チップ７６に形成した電極部７８と半導体基板８０とを貫通して貫通穴８２が形成してあり、この貫通穴８２に導電材である導電性接着剤８４が充填してあって、各半導体チップ７６が導電性接着剤８４により接合されてい一体化してある。また、導電性接着剤８４は、図の下方に位置する半導体チップ７６ｂ、７６ｃの、シリコン酸化膜などからなる保護膜としてのパッシベーション膜８６を剥離して形成された空隙８８にも充填されている。
【００４２】
すなわち、半導体チップは、一般に配線や電極部を形成したのち、その上にパッシベーション膜８６を形成して配線などを保護している。そして、電極部７８の上に位置するパッシベーション膜８６は、他の半導体チップやパッケージ基板の電極部などと電気的に接続するために除去される。このため、半導体チップを複数積層すると、パッシベーション膜８６を除去したところが空隙８８となるので、その空隙８６に導電性接着剤８４を充填して各電極部７８の電気的接続を行うことにより、導電性接着剤８４と電極部７８との接触面積を増大させてより確実な電気的接続を行い、また各半導体チップ間の接合力を大きくする。
【００４３】
この半導体装置７４は、次のごとくして製造する。まず、素子や電極部７８などを形成した半導体ウエハまたは半導体チップ７６の電極部７８の上に存在するパッシベーション膜８６をエッチングなどによって除去し、電極部７８を露出させる。次に、電極部７８を露出させた半導体ウエハまたは半導体チップを、電極部７８を対応させて複数積層する。その後、半導体ウエハまたは半導体チップ７６を積層した状態において、各半導体チップ７６の電極部７８と半導体基板８０とを貫通した貫通穴８２を一括して形成し、半導体基板８０の貫通孔８２の壁面に図示しない絶縁膜を設ける。この絶縁膜は、前記第２実施の形態と同様にして形成することができるが、次のようにして形成してもよい。
【００４４】
積層した状態で貫通穴８２を形成した半導体ウエハまたは半導体チップ７６をそのままＣＶＤ装置に入れ、ＴＥＯＳなどを用いてＣＶＤ法によってシリコン酸化膜を貫通穴８２の壁面に形成する。このとき、図６（ａ）に示したように、シリコン酸化膜８９は、一番上の半導体ウエハまたは半導体チップ７６ａの上面と、各半導体ウエハまたは半導体チップ７６ａ〜７６ｃの貫通孔８２の壁面に堆積され、各半導体ウエハまたは各半導体チップ７６間に形成される空隙８８を形成している面にはほとんど形成されない。これは、パッシベーション膜８６が薄いために空隙８８の上下方向の幅が狭く、しかも周囲が密閉状体となっているために原料ガスが空隙８８の奥まで供給されないためである。
【００４５】
このようにしてシリコン酸化膜８９を形成したならば、シリコン酸化膜８９が形成された半導体ウエハまたは半導体チップ７６ａの上方から全面的にエッチングし、図６（ｂ）に示したように、半導体ウエハまたは半導体チップ７６ａの上面に成膜されたシリコン酸化膜８９を除去する。これにより、貫通穴８２の壁面にシリコン酸化膜８９からなる絶縁膜が形成される。
【００４６】
次に、貫通穴８２の下部を密閉し、貫通穴８２の上部から導電性接着剤８４を圧入し、貫通穴８２と空隙８８の内部に導電性接着剤８４を充填するとともに、一番上の電極部７８の上面に被るように配置して硬化させる。その後、前記したと同様に、積層したものが半導体ウエハであればチップサイズに分割し、パッケージ基板に実装する。
【００４７】
図５（ｂ）は、第３実施形態に係る半導体装置の変形例を示したものである。この半導体装置１１０は、半導体チップ１１２（１１２ａ〜１１２ｃ）が積層してある。各半導体チップ１１２は、半導体基板８０の能動面の一部に凹部１１４が形成してあり、この凹部１１４に電極部１１６が形成してある。このため、各半導体チップ１１２を積層すると、下側の半導体チップの電極部１１６の上部に空隙１１８が形成される。また、凹部１１４の中央部には、電極部１１６と半導体基板８０とを貫通した貫通穴８２が設けてある。この貫通穴８２の壁面には、酸化シリコンなどからなる図示しない絶縁膜が形成してある。そして、貫通穴８２と空隙１１８とには、導電性接着剤８４が充填してあって、各半導体チップ１１２の電極部１１６を電気的に接続しているとともに、上下方向に隣接している半導体チップ１１２を相互に接合している。この変形例の半導体装置１１０においても前記と同様の効果を得ることができる。
【００４８】
図７は、第４実施形態に係る半導体装置の一部断面図である。図７（ａ）に示した半導体装置９０は、２つの半導体チップ７６ａ、７６ｂが電極部７８を対応させて積層してある。そして、上側の半導体チップ７６ａは、電極部７８の下方の半導体基板８０に、非能動面側となる下側に向けて漸次拡開しているテーパ状の貫通穴９２が形成してあるとともに、電極部７８にも貫通穴９２より小さな貫通穴９４が形成してある。また、電極部７８には、例えば金からなるスタッドバンプ９６が設けてある。このスタッドバンプ９６は、一部が貫通穴９４を介して電極部７８の下方に延在するとともに、半導体基板８０の下端から突出した接続部９８を有していて、接続部９８の下端が半導体チップ７６ａの下側に配置、固定した半導体チップ７６ｂの電極部７８の上面に接触し、両半導体チップ７６ａ、７６ｂのそれぞれの電極部７８を電気的に接続している。
【００４９】
このように構成した半導体装置９０は、半導体チップ７６ａの電極部７８上のパッシベーション膜８６を除去したのち、半導体基板８０をエッチングして貫通穴９２を形成する。さらに、半導体チップ７６ａの電極部７８をエッチングして貫通穴９４を形成する。その後、ワイヤボンディング装置のキャピラリーを電極部７８の貫通穴９４の上に配置し、金ワイヤを引き出しつつスタッドバンプ９６を形成する。これにより、スタッドバンプ９６が図７（ａ）に示したように、電極部７８の下方に突出し、接続部９８が形成される。そして、電極部７８を対応させて半導体チップ７６ａ、７６ｂを重ね合わせて両者を接着剤などによって固着するとにより、スタッドバンプ９６の接続部９８を下方の半導体チップ７６ｂの電極部７８に接触させ、電気的に接続する。
【００５０】
図７（ｂ）は、第４実施形態の変形例を示したものである。この半導体装置１００は、上側の半導体チップ７６ａの半導体基板８０と電極部７８とに貫通穴９２、９４が形成してある。さらに、上側の半導体チップ７６ａには、電極部７８にスタッドバンプ９６が形成してある。このスタッドバンプ９６は、下部が電極部７８を貫通して電極部７８の下方に突出した接続部９８となっている。そして、接続部９８は、導電性接着剤１０２を介して下側の半導体チップ７６ｂの電極部７８に電気的に接続してある。このように導電性接着剤１０２を用いて下側の半導体チップ７６ｂの電極部７８とスタッドバンプ９６とを接合することにより、電気的接続をより確実にすることができるとともに、半導体チップ７６ａ、７６ｂを相互に接合することができる。なお、貫通穴９２の壁面には、図示しない絶縁膜が設けてある。
【００５１】
このように構成した図７（ｂ）の半導体装置１００は、上側となる半導体チップ７６ａの電極部７８に、前記と同様にしてスタッドバンプ９６を形成する。このスタットバンプ９６は、下端が半導体基板８０の下面から突出しない程度の大きさにする。また、下側となる半導体チップ７６ｂは、電極部７８の上のパッシベーション膜８６を除去したのち、電極部７８の上に適量の導電性接着剤１０２を配置する。そして、半導体チップ７６ａを半導体チップ７６ｂの上に重ねて配置し、両半導体チップ７６ａ、７６ｂの電極部７８を導電性接着剤１０２、スタッドバンプ９６を介して電気的に接続する。
【００５２】
図７（ｃ）は、半導体基板に形成する貫通穴の他の例を示したものである。この貫通穴１０４は、電極部７８を設けた能動面側が半導体基板８０の面と直交した壁面を有するストレート穴部１０６となっており、半導体基板８０の非能動面側が非能動面に向けて漸次拡開した拡大穴部１０８となっている。
【００５３】
このようにストレート穴部１０６と拡大穴部１０８とからなる漏斗状の貫通穴１０４を形成すると、半導体基板８０が厚い場合に、貫通穴１０４の非能動面における開口が必要以上に大きくなるのを防げ、上側の半導体チップの電極部と対応する下側半導体チップの電極部に隣接した電極部と接触する（接続される）危険を避けることができる。さらに、電極部７８が近接して設けてある場合、隣接した貫通穴同士が途中でつながるのを防止できる。また、漏斗状の貫通穴１０４は、導電材を充填する場合、全体がテーパ状に形成されている貫通穴に比較して導電材の充填量を少なくできる。そして、電極部７８の上にスタッドバンプなどのバンプを形成した半導体チップを積層する場合、バンプと貫通穴との位置合わせ、すなわち積層する半導体チップの位置合わせを容易に行うことができる。
【００５４】
この貫通穴１０４は、次のようにして形成することができる。
【００５５】
まず、半導体基板８０を非能動面側からウエットエッチングして拡大孔部１０８を形成する。所定時間エッチングして拡大孔部１０８を形成したならば、半導体チップ７６を洗浄、乾燥し、非能動面側からレーザ光を照射してストレート穴部１０６を形成する。なお、ストレート穴部１０６を形成したのちにウエットエッチングして貫通穴１０４の壁面を滑らかにする整形を行ってもよい。また、電極部７８の貫通穴９４は、前記と同様にして形成する。そして、ストレート穴１０６は、プラズマを用いたドライエッチングによって形成してもよい。さらに、最初に体基板８０を貫通したストレート穴１０６をレーザ光やプラズマエッチングによって形成し、その後、ウエットエッチングによって拡大穴部１０８を形成するようにしてもよい。
【００５６】
【発明の効果】
以上に説明したように、本発明によれば、ワイヤを用いずに積層した半導体チップを相互に電気的に接続することができ、電気的接続が容易となるとともに、積層するほど半導体チップを小さくしなければならないようなことがなく、パッケージの実装効率を高めることができる。また、導電材によって電極部を接合することにより、接着剤を用いずに半導体チップを相互に接合することができる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に係る半導体装置の一部断面図である。
【図２】第１実施形態に係る半導体装置の製造方法の実施形態を説明する要部工程図である。
【図３】本発明の第２実施の形態に係る半導体装置の一部断面図である。
【図４】第２実施形態に係る半導体装置の製造方法の実施形態を説明するフローチャートである。
【図５】本発明の第３実施形態に係る半導体装置の一部断面図である。
【図６】積層した半導体ウエハまたは半導体チップの貫通穴の壁面に絶縁膜を形成する方法を説明する図である。
【図７】本発明の第４実施形態に係る半導体装置の一部断面図と、半導体基板に形成する貫通穴の他の例を示す断面図である。
【符号の説明】
１０ 半導体装置
１２ａ〜１２ｄ 半導体チップ
１４、８０ 半導体基板
１６、１６ａ〜１６ｃ 電極部
１８ 導電材（半田）
２０ 貫通穴（接続穴）
３４ 導電材（半田ペースト）
３６ 半田プラグ
４０、５０ 半導体装置
４２、７８ 電極部
４４、８２ 貫通穴
４５ 絶縁膜
４６ 導電材（金属膜）
７６ａ〜７６ｃ 半導体チップ
８４ 導電材（導電性接着剤）
８８、１１８ 空隙
８９ シリコン酸化膜
９０、１００ 半導体装置
９２、９４、１０４ 貫通穴
９６ スタットバンプ
１０２ 導電性接着剤
１１０ 半導体装置
１１２ａ〜１１２ｃ 半導体チップ
１１６ 電極部
Claims (6)
- 素子が形成された半導体チップの複数を積層した半導体装置において、
上方に位置する半導体チップは、半導体基板の電極部に形成した貫通穴と、前記貫通穴に設けられ、前記貫通穴の一方から他方の面に延在するとともに、前記半導体基板から突出した接続部からなるスタッドバンプを有し、
下方に位置する半導体チップの電極部は、前記スタッドバンプの接続部を介して、前記上方に位置する半導体チップの電極部に電気的に接続してなることを特徴とする半導体装置。 - 前記下方に位置する半導体チップの電極部と前記上方に位置する半導体チップの前記スタッドバンプの接続部とは、導電性接着剤により接合してあることを特徴とする請求項１に記載の半導体装置。
- 前記貫通穴はストレート穴部と拡大穴部からなる漏斗状をなしていることを特徴とする請求項１に記載の半導体装置。
- 第１の半導体チップの電極部に貫通穴を形成する工程と、
前記貫通穴に設けられ、前記貫通穴の一方から他方の面に延在するとともに、前記半導体基板から突出した接続部からなるスタッドバンプを形成する工程と、
第２の半導体チップの電極部と、前記スタッドバンプの接続部を介して、第１の半導体チップの電極部を電気的に接続する工程を有することを特徴とする半導体装置の製造方法。 - 前記第１の半導体チップと前記第２の半導体チップとの電極部を電気的に接続する工程は、
前記第１の半導体チップに形成した前記貫通穴内、または前記第２の半導体チップの前記電極部上に導電性接着剤を配置する工程と、
第１の半導体チップの非能動面側に前記第２の半導体装置を配置して重ね、前記第２の半導体チップの電極部と前記スタッドバンプの接続部とを、前記導電性接着剤によって接合する工程と、
を有することを特徴とする請求項４に記載の半導体装置の製造方法。 - 前記貫通穴を形成する工程は、ストレート穴部の形成工程と、拡大穴部の形成工程からなることを特徴とする請求項４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23457799A JP3726579B2 (ja) | 1999-08-20 | 1999-08-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23457799A JP3726579B2 (ja) | 1999-08-20 | 1999-08-20 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001060654A JP2001060654A (ja) | 2001-03-06 |
| JP3726579B2 true JP3726579B2 (ja) | 2005-12-14 |
Family
ID=16973203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23457799A Expired - Lifetime JP3726579B2 (ja) | 1999-08-20 | 1999-08-20 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3726579B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3910493B2 (ja) | 2002-06-14 | 2007-04-25 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP3908146B2 (ja) * | 2002-10-28 | 2007-04-25 | シャープ株式会社 | 半導体装置及び積層型半導体装置 |
| JP4145301B2 (ja) | 2003-01-15 | 2008-09-03 | 富士通株式会社 | 半導体装置及び三次元実装半導体装置 |
| JP4634045B2 (ja) * | 2003-07-31 | 2011-02-16 | 富士通株式会社 | 半導体装置の製造方法、貫通電極の形成方法、半導体装置、複合半導体装置、及び実装構造体 |
| JP2006100566A (ja) * | 2004-09-29 | 2006-04-13 | Toshiba Corp | プリント配線板構造および電子機器 |
| JP2006287211A (ja) * | 2005-03-08 | 2006-10-19 | Sharp Corp | 半導体装置、積層半導体装置およびそれらの製造方法 |
| US7393770B2 (en) | 2005-05-19 | 2008-07-01 | Micron Technology, Inc. | Backside method for fabricating semiconductor components with conductive interconnects |
| JP4534880B2 (ja) * | 2005-06-29 | 2010-09-01 | セイコーエプソン株式会社 | 積層基板の製造方法、積層型半導体装置 |
| JP4250154B2 (ja) | 2005-06-30 | 2009-04-08 | 新光電気工業株式会社 | 半導体チップ及びその製造方法 |
| JP4536629B2 (ja) | 2005-09-21 | 2010-09-01 | 新光電気工業株式会社 | 半導体チップの製造方法 |
| US7307348B2 (en) | 2005-12-07 | 2007-12-11 | Micron Technology, Inc. | Semiconductor components having through wire interconnects (TWI) |
| KR100743648B1 (ko) * | 2006-03-17 | 2007-07-27 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 시스템 인 패키지의 제조방법 |
| US7659612B2 (en) | 2006-04-24 | 2010-02-09 | Micron Technology, Inc. | Semiconductor components having encapsulated through wire interconnects (TWI) |
| DE102006035864B4 (de) | 2006-08-01 | 2014-03-27 | Qimonda Ag | Verfahren zur Herstellung einer elektrischen Durchkontaktierung |
| US8048479B2 (en) | 2006-08-01 | 2011-11-01 | Qimonda Ag | Method for placing material onto a target board by means of a transfer board |
| JP5087995B2 (ja) * | 2007-05-30 | 2012-12-05 | ソニー株式会社 | 半導体装置とその製造方法 |
| FR2923081B1 (fr) * | 2007-10-26 | 2009-12-11 | 3D Plus | Procede d'interconnexion verticale de modules electroniques 3d par des vias. |
| KR101458958B1 (ko) | 2008-06-10 | 2014-11-13 | 삼성전자주식회사 | 반도체 칩, 반도체 패키지 및 반도체 칩의 제조 방법 |
| JP5445159B2 (ja) * | 2010-01-18 | 2014-03-19 | 株式会社ニコン | 半導体装置製造方法及び積層半導体装置 |
| JP6118015B2 (ja) * | 2011-05-12 | 2017-04-19 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | シリコンボードにおけるシリコン貫通配線（ｔｓｖ）の形成 |
| JP6136260B2 (ja) * | 2012-12-28 | 2017-05-31 | 富士通株式会社 | 電子デバイス及び電子デバイスの製造方法 |
| JP6021125B2 (ja) * | 2015-01-13 | 2016-11-09 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | シリコンボードにおけるシリコン貫通配線（ｔｓｖ）の形成 |
-
1999
- 1999-08-20 JP JP23457799A patent/JP3726579B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001060654A (ja) | 2001-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3726579B2 (ja) | 半導体装置およびその製造方法 | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| JP3684978B2 (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
| US5668409A (en) | Integrated circuit with edge connections and method | |
| JPH07169796A (ja) | 半導体装置とその製造方法 | |
| JP2001127246A (ja) | 半導体装置 | |
| US6717252B2 (en) | Semiconductor device | |
| JP4704800B2 (ja) | 積層型半導体装置及びその製造方法 | |
| JP2001044357A (ja) | 半導体装置およびその製造方法 | |
| JP2002343924A (ja) | 半導体装置およびその製造方法 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2002198463A (ja) | チップサイズパッケージおよびその製造方法 | |
| WO2007023747A1 (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| US6852570B2 (en) | Method of manufacturing a stacked semiconductor device | |
| JP2007142026A (ja) | インターポーザとその製造方法及び半導体装置 | |
| JPH10214919A (ja) | マルチチップモジュールの製造方法 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000260933A (ja) | 半導体装置の製造方法 | |
| JP3671351B2 (ja) | 半導体装置並びにその製造方法および実装方法 | |
| JPH10335366A (ja) | 半導体装置 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JP4791104B2 (ja) | 半導体チップおよび半導体チップの製造方法 | |
| JP2004273561A (ja) | 半導体装置及びその製造方法 | |
| JP2004221351A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050919 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3726579 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |