JPH10214919A - マルチチップモジュールの製造方法 - Google Patents

マルチチップモジュールの製造方法

Info

Publication number
JPH10214919A
JPH10214919A JP9029701A JP2970197A JPH10214919A JP H10214919 A JPH10214919 A JP H10214919A JP 9029701 A JP9029701 A JP 9029701A JP 2970197 A JP2970197 A JP 2970197A JP H10214919 A JPH10214919 A JP H10214919A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
forming
semiconductor
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9029701A
Other languages
English (en)
Inventor
Naoto Ishibashi
尚登 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP9029701A priority Critical patent/JPH10214919A/ja
Publication of JPH10214919A publication Critical patent/JPH10214919A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16111—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 高い実装精度で半導体チップを重ねることが
でき、しかも高精度の実装装置を要せず、高い歩留まり
を実現するマルチチップモジュールの製造方法を提供す
る。 【解決手段】 互いの電極形成面を対向させて複数の半
導体チップを積み重ねるとともに、それら半導体チップ
のそれぞれの電極同士を電気的に接続し、ひとつのパッ
ケージの中に封止して構成するマルチチップモジュール
の製造方法において、それぞれの半導体チップの電極を
凹部内に形成し、金属ボールを溶融・固化して電極同士
を電気的に接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】高い機能を持つ半導体装置
で、さらにその機能を向上させかつそのパッケージの大
きさを小さく保つために、ひとつのパッケージの中に複
数の半導体チップを重ねて組み立てるマルチチップモジ
ュール（ＭＣＭ）に関し、特に簡単な構成でしかも高い
歩留まりを実現できるマルチチップモジュールに関す
る。
【０００２】
【従来の技術】マルチチップモジュール、特に半導体チ
ップの上に別の半導体チップを載せて回路を形成する半
導体装置において、従来は図８に示すように、ベースチ
ップ１とトップチップ２を金線等のワイヤ７で繋ぐ、い
わゆるワイヤボンド方式のものが主流であった。この方
式の場合は金線等のワイヤ７を張るスペースを必要とし
ていた。
【０００３】しかし半導体チップの機能が高まるにつ
れ、そこから出る電極（Ｉ／Ｏ端子）の数が増加したた
め、前記のワイヤボンド方式では金線を接続するスペー
ス（ボンディングパッド）が非常に増加し、集積化に限
界が生じ、マルチチップモジュールの価格を引き上げる
という問題が出てきた。
【０００４】そこで、ワイヤーボンド方式を無くした新
しい接続方式が提案された。すなわち、ベースチップ１
とトップチップ２をお互いのボンディングパッドで直接
繋ごうとするものである（図９）。この方式には電極同
士を繋ぐために、一方の半導体チップの電極上にはんだ
のバンプを形成し、そのはんだバンプと相手の半導体チ
ップの電極で合金を作ることにより接合を行っていた。
この方式をフェースツーフェースボンディング（ｆａｃ
ｅ ｔｏ ｆａｃｅ ｂｏｎｄｉｎｇ）と呼ぶ。
【０００５】
【発明が解決しようとする課題】上記のフェースツーフ
ェースボンディングの場合、リードフレームに固着され
て基板となる第一の半導体チップ（ベースチップ）の上
に第二の半導体チップ（トップチップ）を主面同士が対
向するようにかぶせ、一括して複数の電極同士を接合す
るための電極位置合わせには高い精度の実装装置が要求
された。
【０００６】一般的にこの実装を行う装置は、ベースチ
ップの座標とトップチップの座標を、実装装置が機械的
あるいは光学的に認識し、そこから演算された結果で、
位置補正を行い、半導体チップを所定の位置に載せるも
のであり、半導体チップ自身にその位置を補正する機能
はなく、そのため実装位置の精度は装置の精度によって
一義的に決定されていた。よって実装装置は自ずと高い
位置精度が要求される高価なものとなった。またＩ／Ｏ
端子数の増加はさらに高い位置精度を要求するようにな
り、必然的に実装歩留まりを低下させるという結果とな
った。
【０００７】上記の問題に鑑み、本発明は高い実装精度
で半導体チップを重ねることができ、しかも高精度の実
装装置を要せず、高い実装歩留まりを実現するマルチチ
ップモジュールの製造方法を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、第一及び第二の半導体チップを形成する
工程と、リードフレームに第一の半導体チップを固着す
る工程と、該第一の半導体チップ上にフェースツーフェ
ースボンディングにて前記第二の半導体チップを載置し
前記第一及び第二の半導体チップの電極同士を電気的に
接続する工程とを具備するマルチチップモジュールの製
造方法において、前記第一及び第二の半導体チップを形
成する工程は半導体チップ主面にエッチングにて凹部を
形成する工程と、該凹部内に電極を形成する工程を含
み、前記電極同士を電気的に接続する工程は前記第一の
半導体チップの凹部に金属ボールを装填する工程と、前
記第一の半導体チップの凹部から突出した前記金属ボー
ルに前記第二の半導体チップの凹部が嵌合するよう該第
二の半導体チップを前記第一の半導体チップ上に載置す
る工程と、前記金属ボールを溶融・固化する工程を含む
ことを特徴とする。
【０００９】また、前記第一及び第二の半導体チップを
形成する工程は、前記第一または第二の半導体チップの
どちらか一方の半導体チップ主面にエッチングにて凹部
を形成し、該凹部内に電極を形成する工程と、他方の前
記第一または第二の半導体チップの電極にバンプを形成
する工程を含み、前記電極同士を電気的に接続する工程
は前記凹部に前記バンプが嵌合するよう前記第二の半導
体チップを前記第一の半導体チップ上に載置する工程
と、前記バンプを溶融・固化する工程を含むことを特徴
とする。
【００１０】また、前記第一および第二の半導体チップ
には前記凹部内に形成された電極または前記バンプが形
成された電極の他に第一の半導体チップと第二の半導体
チップを電気的に接続する他の電極を形成し、該他の電
極を前記金属ボールまたは前記バンプの溶融・固化時に
電気的に接続することを特徴とする。
【００１１】また、前記凹部は傾斜した側壁を有し、開
口面積を底面積より大きく形成することを特徴とする。
【００１２】また、前記傾斜した側壁を有する凹部を形
成するにあたって、前記半導体チップ主面の面方位を
（１００）面とし、ヒドラジン−水系のエッチング液を
使用したウェットエッチングで形成することを特徴とす
る。
【００１３】
【発明の実施の形態】以下、図面に沿って本発明の実施
の形態を説明する。なお、複数の図面にわたって同一ま
たは相当するものには同一の符号を付した。
【００１４】まず、電極が凹部内に形成された半導体チ
ップを用意する。図１（ａ）は、発明により形成される
半導体チップの図である。本図はベースチップを示し、
Ｓｉ基板の活性領域に集積回路がモノリシックに形成さ
れ、不活性領域には凹部１ａ及びリードフレーム６との
電気的接続のためのボンディングパッド１３が形成され
ている。
【００１５】凹部１ａは図１（ｂ）の部分断面図に示す
とおり内壁に層間絶縁膜としての酸化シリコン（ＳｉＯ
2）膜９を熱酸化で延在させ、その上にアルミニウム配
線１０を蒸着・パターニングし、さらにその上にバリア
メタル１１を蒸着・パターニングし、ＣＶＤでリンシリ
ケートガラス（ＰＳＧ）膜１２を被着して形成されてい
る。フォトエッチングで開口したリンシリケートガラス
膜１２のコンタクトホールから露出したバリアメタルが
電極となり、これがトップチップとの信号のやりとりを
するためのＩ／Ｏ端子となる。
【００１６】なお、凹部１ａは、面方位（１００）のシ
リコンウェハーを基板としてヒドラジン−水系のエッチ
ング液で選択的に７１．６度の開口角度を持たせる異方
性エッチング技術を利用し、開口面積を底面積より大き
く形成している。
【００１７】次に上記で用意した半導体チップを使用し
てマルチチップモジュールを組み立てる。図２（ａ）〜
（ｄ）は図１の半導体チップ用いてマルチチップモジュ
ールを組み立てる過程を示す図である。本図において、
２はトップチップ、３は金属ボール、５はフィレット、
６はリードフレーム、７はワイヤを示す。
【００１８】まず、図２（ａ）に示すように、図１に示
したベースチップ１をリードフレームのダイアイランド
にダイボンダーにて固着する。次に図２（ｂ）に示すよ
うに、凹部１ａ内にはんだ等でできた低融点の金属ボー
ル３を装填する。
【００１９】この金属ボール３の装填には専用の治具を
使用する。その治具はＸＹテーブルに取り付けられた箱
状体の一面にベースチップ１の凹部１ａに対応して小孔
が空けられ、他面に吸引ノズルが取り付けられ、吸引ノ
ズルより空気を吸引して箱状体内部を真空にする構成の
ものでよい。小孔に吸引力を働かせることにより金属ボ
ールを把持し、これをＸＹテーブルでベースチップ１上
に運び、吸引を停止するこにより金属ボールを凹部１ａ
内に落下させ、装填できる。この間、金属ボールをフラ
ックスの入ったトレーに移動させ、フラックスに浸漬さ
せるのもよい。
【００２０】次に図２（ｃ）に示すように、ベースチッ
プ１上にベースチップ１と同様な凹部（２ａ）を形成し
たトップチップ２をチップマウンターにて載置する。こ
の際、凹部１ａから突出した金属ボール３にトップチッ
プ２の凹部２ａを嵌合させる。凹部２ａはベースチップ
１の凹部１ａに対応して形成され、凹部１ａ同様その内
部には電極が形成されている。嵌合の様子を図３（ａ）
の部分断面図に示す。
【００２１】続いて全体を金属ボール３の溶融温度以上
に加熱すると、図３（ｂ）に示すように金属ボール３が
溶融・固化し、凹部１ａと凹部２ａの間でフィレット５
を形成し、電極同士の電気的接続がなされる。その後、
図２（ｄ）に示すように、ワイヤボンダにてベースチッ
プ１のボンディングパッドとリードフレーム６のインナ
ーリードをワイヤ７で接続する。ただし、トップチップ
とベースチップの大きさの差があまりなく、ワイヤボン
ダのキャピラリがトップチップに当接してしまう虞があ
る場合には、ワイヤボンディングの工程はトップチップ
載置の工程前に行うことが望ましい。以上の工程を経た
後、通常の方法で樹脂封止し、リード成形を行い、最終
的に図４に示すようなマルチチップモジュールを得る。
【００２２】このような構成のため、トップチップ２と
ベースチップ１の位置合わせは、金属ボールの上にトッ
プチップ２の凹部２ａがある程度の精度で合うように置
けば良く、あとは自重でトップチップ２の凹部２ａに金
属ボールが収まるというセルフアライメントによって正
確に行われる。よって従来のようにトップチップ２を置
くときに求められた精度は必要なくなる。また、リフロ
ー時も、金属ボールが溶け、液体になったときに生じる
表面張力でお互いの凹部の位置が一致するように、溶け
た金属がアライメントを行う働きをするので、さらに位
置精度は高まる。また、凹部側壁が傾斜を有し、開口面
積が底面積より大きくなるため、金属ボールが入りやす
くなる。特に面方位（１００）の半導体基板にヒドラジ
ン−水系のウェットエッチングを行うことにより、凹部
側壁の傾斜は直線状になり、等方的にエッチングされて
形成された曲面やスパッタエッチング等で垂直に切り立
った面よりも金属ボールの中心を電極の中心に一致させ
ることができる。
【００２３】上記の例ではトップチップがベースチップ
と同様に凹部を有したが、凹部の代わりにバンプを有す
る半導体チップを使用しても同様な効果が得られる。こ
の際、図５（ａ）に示すようにトップチップ２のバンプ
４をベースチップ１の凹部１ａに勘合させる。従って金
属ボールは要せず、バンプ形成は通常の工程で得られる
ため、上記の例よりもコストが少なくて済む。このバン
プを使用した場合も電極の接続には全体をリフローにか
け、図５（ｂ）に示すようなフィレット５を形成する。
その後通常の工程を経て最終的に図６の半導体装置を得
る。
【００２４】図７は別の応用例を説明するもので、半導
体チップ同士の接合面の部分拡大図を示す。これは金属
ボール３をセルフアライメントのみに使用し、ベースチ
ップ１とトップチップ２の電気的な接続には従来のバン
プ４を使用するものである。
【００２５】特に高い機能の半導体チップの場合はＩ／
Ｏ端子の数が増加するが、金属ボールにより電気的接続
を全て行うと、凹部を確保するための面積が増加する。
その結果として半導体チップの面積を増加させるという
問題が発生する。それを回避しなおかつ、セルフアライ
メント機能を持たせるものである。正確な位置決めを行
うには、少なくとも３個の金属ボールを用いることが望
ましい。なお、アライメント用金属ボールは前述のよう
にトップチップに形成するバンプで置き換えることがで
きる。この際、アライメント用のバンプは凹部に嵌合す
る分、他のバンプよりも大きく形成する。
【００２６】以上、実施の形態について述べたが、本発
明は種々の変更が可能である。例えば、金属ボールはは
んだのみでなく例えばＳｎ−Ｉｎ合金やＳｎ、Ｐｂ等の
純金属等でもよく、銅ボールや金ボールをコアとして回
りにはんだをメッキしたもの等が使用できる。また、上
記実施の形態ではトランスファモールドによる樹脂封止
型パッケージとしたが、セラミックパッケージその他の
パッケージにも利用できることは言うまでもない。
【００２７】
【発明の効果】本発明によって、半導体チップを重ねる
とき、半導体チップ間に介在する金属ボールやバンプが
凹部に嵌合し、セルフアライメントを行うので、位置合
わせのための実装装置の認識機構に高度な技術を必要と
しない。また、位置精度が装置の性能に関係なく、半導
体チップ自身の高いアライメント精度によって行われる
ので生産が安定化し歩留まりの向上が図れる。
【図面の簡単な説明】
【図１】本発明により形成した半導体チップを示す図で
ある。
【図２】本発明によるマルチチップモジュールの組立過
程を示した図である。
【図３】本発明によるマルチチップモジュールの組立過
程で見られる半導体チップ間の状態を示す部分断面図で
ある。
【図４】本発明で得たマルチチップモジュールの例を示
す図である。
【図５】本発明によるマルチチップモジュールの組立過
程で見られる半導体チップ間の状態を示す部分断面図で
ある。
【図６】本発明で得たマルチチップモジュールの例を示
す図である。
【図７】本発明によるマルチチップモジュールの組立過
程で見られる半導体チップ間の状態を示す部分断面図で
ある。
【図８】従来のマルチチップモジュールの例を示す図で
ある。
【図９】従来のマルチチップモジュールの他の例を示す
図である。
【符号の説明】 １：ベースチップ １ａ：凹部 ２：トップチップ ２ａ：凹部 ３：金属ボール ４：バンプ ５：フィレット ６：リードフレーム ７：ワイヤ ８：パッケージ ９：酸化シリコン膜 １０：アルミ配線 １１：バリアメタル １２：リンシリケートガラス膜 １３：ボンディングパッド

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 第一及び第二の半導体チップを形成する
    工程と、リードフレームに第一の半導体チップを固着す
    る工程と、該第一の半導体チップ上にフェースツーフェ
    ースボンディングにて前記第二の半導体チップを載置し
    前記第一及び第二の半導体チップの電極同士を電気的に
    接続する工程を具備するマルチチップモジュールの製造
    方法において、 前記第一及び第二の半導体チップを形成する工程は該半
    導体チップ主面にエッチングにて凹部を形成する工程
    と、該凹部内に電極を形成する工程を含み、前記電極同
    士を電気的に接続する工程は前記第一の半導体チップの
    凹部に金属ボールを装填する工程と、前記第一の半導体
    チップの凹部から突出した前記金属ボールに前記第二の
    半導体チップの凹部が嵌合するよう該第二の半導体チッ
    プを前記第一の半導体チップ上に載置する工程と、前記
    金属ボールを溶融・固化する工程を含むことを特徴とす
    るマルチチップモジュールの製造方法。
  2. 【請求項２】 第一及び第二の半導体チップを形成する
    工程と、リードフレームに第一の半導体チップを固着す
    る工程と、該第一の半導体チップ上にフェースツーフェ
    ースボンディングにて前記第二の半導体チップを載置し
    前記第一及び第二の半導体チップの電極同士を電気的に
    接続する工程を具備するマルチチップモジュールの製造
    方法において、 前記第一及び第二の半導体チップを形成する工程は、前
    記第一または第二の半導体チップのどちらか一方の半導
    体チップ主面にエッチングにて凹部を形成し、該凹部内
    に電極を形成する工程と、他方の前記第一または第二の
    半導体チップの電極にバンプを形成する工程を含み、前
    記電極同士の電気的接続をする工程は前記凹部に前記バ
    ンプが嵌合するよう前記第二の半導体チップを前記第一
    の半導体チップ上に載置する工程と、前記バンプを溶融
    ・固化する工程を含むことを特徴とするマルチチップモ
    ジュールの製造方法。
  3. 【請求項３】 前記第一および第二の半導体チップには
    前記凹部内に形成された電極または前記バンプが形成さ
    れた電極の他に第一の半導体チップと第二の半導体チッ
    プを電気的に接続する他の電極を形成し、該他の電極は
    前記金属ボールまたは前記バンプの溶融・固化時に電気
    的に接続することを特徴とする請求項１または２に記載
    のマルチチップモジュールの製造方法。
  4. 【請求項４】 前記凹部は傾斜した側壁を有し、開口面
    積を底面積より大きく形成することを特徴とする請求項
    １乃至３に記載のマルチチップモジュールの製造方法。
  5. 【請求項５】 前記半導体チップ主面の面方位を（１０
    ０）面とし、前記凹部をヒドラジン−水系のエッチング
    液を使用したウェットエッチングで形成することを特徴
    とする請求項４に記載のマルチチップモジュールの製造
    方法。
JP9029701A 1997-01-29 1997-01-29 マルチチップモジュールの製造方法 Pending JPH10214919A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9029701A JPH10214919A (ja) 1997-01-29 1997-01-29 マルチチップモジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9029701A JPH10214919A (ja) 1997-01-29 1997-01-29 マルチチップモジュールの製造方法

Publications (1)

Publication Number Publication Date
JPH10214919A true JPH10214919A (ja) 1998-08-11

Family

ID=12283426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9029701A Pending JPH10214919A (ja) 1997-01-29 1997-01-29 マルチチップモジュールの製造方法

Country Status (1)

Country Link
JP (1) JPH10214919A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237280A (ja) * 2005-02-25 2006-09-07 Sony Corp 半導体装置及びその製造方法
US7307349B2 (en) 1999-02-24 2007-12-11 Rohm Co., Ltd. Semiconductor device of chip-on-chip structure, assembling process therefor, and semiconductor chip to be bonded to solid surface
JP2009004730A (ja) * 2007-06-22 2009-01-08 Ind Technol Res Inst 自己整合ウェハまたはチップ構造、自己整合積層構造およびそれを製造する方法
JP2009218590A (ja) * 2008-03-06 2009-09-24 Commissariat A L'energie Atomique 少なくとも２つの超小型電子チップのアセンブリを作製する方法および装置
JP2010502030A (ja) * 2006-08-29 2010-01-21 コミサリア、ア、レネルジ、アトミク 柔軟性機械的サポートを構成するワイヤ要素用ハウジングを形成する凹部を具備するベアマイクロエレクトロニクスチップ、製造プロセスおよび微細構造
JP2014110406A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 接続端子構造、電子装置、半導体素子及び回路基板
JP2016122826A (ja) * 2014-12-24 2016-07-07 Ｊｘ金属株式会社 半導体装置
JP2016157900A (ja) * 2015-02-26 2016-09-01 ローム株式会社 電子装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307349B2 (en) 1999-02-24 2007-12-11 Rohm Co., Ltd. Semiconductor device of chip-on-chip structure, assembling process therefor, and semiconductor chip to be bonded to solid surface
JP2006237280A (ja) * 2005-02-25 2006-09-07 Sony Corp 半導体装置及びその製造方法
JP2010502030A (ja) * 2006-08-29 2010-01-21 コミサリア、ア、レネルジ、アトミク 柔軟性機械的サポートを構成するワイヤ要素用ハウジングを形成する凹部を具備するベアマイクロエレクトロニクスチップ、製造プロセスおよび微細構造
JP2009004730A (ja) * 2007-06-22 2009-01-08 Ind Technol Res Inst 自己整合ウェハまたはチップ構造、自己整合積層構造およびそれを製造する方法
JP2012015551A (ja) * 2007-06-22 2012-01-19 Ind Technol Res Inst 自己整合ウェハまたはチップ構造の製造方法
JP2009218590A (ja) * 2008-03-06 2009-09-24 Commissariat A L'energie Atomique 少なくとも２つの超小型電子チップのアセンブリを作製する方法および装置
JP2014110406A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 接続端子構造、電子装置、半導体素子及び回路基板
JP2016122826A (ja) * 2014-12-24 2016-07-07 Ｊｘ金属株式会社 半導体装置
JP2016157900A (ja) * 2015-02-26 2016-09-01 ローム株式会社 電子装置

Similar Documents

Publication Publication Date Title
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
JP5259560B2 (ja) 半導体装置
KR930004246B1 (ko) 수지밀봉형 반도체장치
JP3726579B2 (ja) 半導体装置およびその製造方法
JPH06244231A (ja) 気密半導体デバイスおよびその製造方法
JP2002353398A (ja) 半導体装置
US6717252B2 (en) Semiconductor device
JP3651346B2 (ja) 半導体装置およびその製造方法
JP2009516369A (ja) チップアセンブリ及びそのチップアセンブリの製造方法
JP3823636B2 (ja) 半導体チップモジュール及びその製造方法
JPH10214919A (ja) マルチチップモジュールの製造方法
JP3468132B2 (ja) 半導体装置の製造方法
JPH10154726A (ja) 半導体装置及びその製造方法
JPH07226418A (ja) チップキャリア半導体装置及びその製造方法
JP4130277B2 (ja) 半導体装置および半導体装置の製造方法
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP2713879B2 (ja) 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ
JP3563170B2 (ja) 半導体装置の製造方法
US20030222326A1 (en) Terminal, semiconductor device, terminal forming method and flip chip semiconductor device manufactrring method
JP4356196B2 (ja) 半導体装置組立体
JPH11260850A (ja) 半導体装置およびその製造方法
US6204164B1 (en) Method of making electrical connections to integrated circuit
JPS6197932A (ja) 圧着型半導体パツケ−ジ
JP3674550B2 (ja) 半導体装置
JPH1154695A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060704