JP2001044357A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001044357A
JP2001044357A JP11211232A JP21123299A JP2001044357A JP 2001044357 A JP2001044357 A JP 2001044357A JP 11211232 A JP11211232 A JP 11211232A JP 21123299 A JP21123299 A JP 21123299A JP 2001044357 A JP2001044357 A JP 2001044357A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
hole
electrode portion
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11211232A
Other languages
English (en)
Inventor
Hidekazu Sato
英一 佐藤
Shuji Koeda
周史 小枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP11211232A priority Critical patent/JP2001044357A/ja
Publication of JP2001044357A publication Critical patent/JP2001044357A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Abstract

(57)【要約】 【課題】 半導体チップの周縁部に端子部を設けること
なく積層した半導体チップを相互に電気的に接続する。 【解決手段】 半導体装置１０は、半導体チップ１２
（１２ａ〜１２ｃ）が能動面を同じ向きにして、電極部
１６を対応させて積層してある。各半導体チップ１２
は、電極部１６と半導体基板１４とを貫通した貫通穴２
０（２０ａ〜２０ｃ）が形成してある。貫通穴２０ａは
貫通穴２０ｂより大きく、貫通穴２０ｂは貫通穴２０ｃ
より大きくなっていて、各貫通穴間に段差が形成され、
より小さな貫通穴を有する半導体チップの電極部の一部
がより大きな貫通穴に露出している。各貫通穴２０の内
部には、導電性接着剤２２が設けてあって、各半導体チ
ップ１２の電極部１６を電気的に接続している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プを有するいわゆるマルチチップパッケージ（ＭＣＰ）
に係り、特に複数の半導体チップを積層したスタックド
ＭＣＰ半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】近年、電子機器の高性能化、小型化に伴
って１つのパッケージ内に複数の半導体チップを配置し
てマルチチップとすることにより、半導体装置の高機能
化と小型化とが図られている。そして、マルチチップパ
ッケージには、複数の半導体チップを平面的に並べた平
面型ＭＣＰと、複数の半導体チップを厚み方向に積層し
た積層型（スタックド）ＭＣＰとがある。半導体チップ
を平面的に並べた平面型マルチチップパッケージは、広
い実装面積を必要とするため、電子機器の小型化への寄
与が小さい。このため、半導体チップを積層したスタッ
クドＭＣＰの開発が盛んに行われている。
【０００３】
【発明が解決しようとする課題】従来のスタックドＭＣ
Ｐは、例えば特開平６−３７２５０号公報に記載されて
いるように、積層した半導体チップを相互に電気的に接
続する場合、各半導体チップの周縁部に端子部を形成
し、各チップの端子部間をワイヤによって接続してい
る。このため、半導体チップ相互の電気的接続が煩雑と
なるばかりでなく、積層する半導体チップは、上にいく
ほどサイズを小さくしなければならず、集積効率、実装
効率が低下する。また、半導体チップの集積度が向上す
ると、ワイヤ間の間隔が小さくなってワイヤ間で短絡を
生ずるおそれがある。
【０００４】本発明は、前記従来技術の欠点を解消する
ためになされたもので、半導体チップの周縁部に端子部
を設けることなく積層した半導体チップを相互に電気的
に接続することを目的としている。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係る第１の半導体装置は、複数の半導体
チップが能動面の向きを同じにして積層してある半導体
装置において、前記各半導体チップは、それぞれの電極
部を対応させて積層されており、各半導体チップの前記
電極部と半導体基板とを貫通した貫通穴が設けられ、か
つ前記各半導体チップの貫通穴の大きさがこれらの非能
動面側に位置する他の前記半導体チップの貫通穴より大
きく形成してあるとともに、前記貫通穴内に設けた導電
材により前記各半導体チップの前記電極部が相互に電気
的に接続してあることを特徴としている。
【０００６】このように構成した本発明は、積層した複
数の半導体チップが貫通穴内に設けた導電材により電極
部が相互に接続されるため、ワイヤによる接続が不要と
なって、各半導体チップ間の電気的接続が容易となる。
しかも、各半導体チップの貫通穴は、非能動面側に位置
する他の半導体チップの貫通穴より大きく形成されてお
り、隣接した半導体チップの貫通穴間に段差が形成さ
れ、非能動面側の半導体チップは、電極部の一部がこの
半導体チップの能動面側に位置する半導体チップの貫通
穴に露出するため、導電材と電極部との接触面積が大き
くなってより良好な電気的接続を行うことができる。ま
た、貫通穴を介して各半導体チップを電気的に接続する
ため、半導体チップの周縁部に端子部を設ける必要がな
く、積層する半導体チップの数を多くしたとしてもチッ
プの大きさを順次小さくする必要がなく、実装効率を向
上することができる。
【０００７】そして、本発明に係る第２の半導体装置
は、能動面の向きを同じにして積層した半導体チップを
有する半導体装置において、上側半導体チップは、下側
半導体チップの電極部と対応した位置に貫通穴を有し、
この貫通穴を介してワイヤにより前記下側半導体チップ
の前記電極部と前記上側半導体チップの電極部とを電気
的に接続した、ことを特徴としている。このように構成
した本発明は、上側半導体チップの貫通穴を介して各半
導体チップを電気的に接続することができるため、半導
体チップの周縁部に端子部を形成する必要がない。しか
も、端子部を対応させて積層する必要がなく、異なるパ
ターンの半導体チップを積層することが可能で、積層で
きる半導体チップの自由度が増す。
【０００８】また、本発明に係る第３の半導体装置は、
能動面の向きを同じにして積層した半導体チップを有す
る半導体装置において、上側半導体チップは、下側半導
体チップの電極部と対応した位置に貫通穴を有し、前記
下側半導体チップの前記電極部が前記貫通穴に設けた導
電材と接続してあるとともに、前記上側半導体チップの
電極部がワイヤを介して前記導電材に電気的に接続して
ある、ことを特徴としている。この発明においても、第
２の発明と同様の効果を得ることができる。また、ワイ
ヤを貫通穴に挿入する必要がないため、電極部間の電気
的接続が容易となる。
【０００９】さらに、本発明に係る第４の半導体装置
は、非能動面を対向させて積層した半導体チップを有す
る半導体装置において、前記半導体チップは、少なくと
も１つの電極部を対応させて積層されるとともに、対応
させた前記電極部と半導体基板とを貫通した貫通穴が設
けられ、この貫通穴を挿通した形状記憶合金により、前
記各半導体チップの前記電極部を電気的に接続した、こ
とを特徴としている。
【００１０】この発明においても、貫通穴を介して形状
記憶合金によって各半導体チップを電気的に接続するた
め、半導体チップの周縁部に端子部を設ける必要がな
い。そして、貫通穴を複数設けて形状記憶合金の使用数
を多くすることにより、形状記憶合金によって各半導体
チップを挟持することが可能となり、半導体チップを相
互に接合するための接着剤などが不要となる。
【００１１】前記した第１の半導体装置を得るための半
導体装置の製造方法は、素子が形成してある半導体ウエ
ハまたは半導体チップの複数を、能動面側の向きを同じ
にして電極部を対応させて積層する工程と、前記電極部
と半導体基板とを貫通し、下層の前記半導体チップほど
小さな貫通穴を積層した前記半導体チップの能動面側か
ら形成する工程と、前記貫通穴内に導電材を設けて前記
各半導体チップの前記電極部を相互に電気的に接続する
工程と、を有することを特徴としている。
【００１２】また、本発明の第２の半導体装置を得るた
めの半導体装置の製造方法は、第１の半導体チップの所
定位置に貫通穴を形成する工程と、前記第１の半導体チ
ップの非能動面に第２の半導体チップの能動面を対面さ
せ、第２の半導体チップの電極部を前記第１の半導体チ
ップの前記貫通穴に対応させて積層する工程と、前記貫
通孔を介して前記第２の半導体チップの電極部と前記第
１の半導体チップの電極部とをワイヤによって電気的に
接続する工程と、を有することを特徴としている。
【００１３】そして、本発明の第３に係る半導体装置を
得る製造方法は、第１の半導体チップの所定位置に貫通
穴を形成する工程と、前記第１の半導体チップの非能動
面に第２の半導体チップの能動面を対面させ、第２の半
導体チップの電極部を前記第１の半導体チップの前記貫
通穴に対応させて積層する工程と、前記貫通穴に導電材
を設け、この導電材を前記第２の半導体チップの前記電
極部と接続する工程と、前記導電材と前記第１の半導体
チップに設けた電極部とをワイヤによって電気的に接続
する工程と、を有することを特徴としている。
【００１４】さらに、本発明の第４に係る半導体装置を
得る半導体装置の製造方法は、半導体チップの少なくと
も１つの電極部と半導体基板とを貫通した貫通穴を形成
する工程と、貫通穴を形成した第１の半導体チップと第
２の半導体チップとを、非能動面側を対面させるととも
に前記貫通穴を対応させて積層する工程と、前記貫通穴
に所定の形状記憶合金を挿通したのち、形状記憶合金を
加熱して形状を回復させ、前記第１の半導体チップと前
記第２の半導体チップとの前記電極部を前記形状記憶合
金によって電気的に接続する、工程とを有することを特
徴としている。
【００１５】
【発明の実施の形態】本発明に係る半導体装置およびそ
の製造方法の好ましい実施の形態を、添付図面に従って
詳細に説明する。
【００１６】図１は、本発明の第１実施形態に係る半導
体装置の一部断面図である。図１において、スタックド
型ＭＣＰを構成する半導体装置１０は、複数（実施形態
の場合３つ）の半導体チップ１２（１２ａ〜１２ｃ）が
積層してある。そして、各半導体チップ１２は、シリコ
ンからなる半導体基板１４を有し、半導体基板１４の上
部に図示しないトランジスタや抵抗、コンデンサなどの
素子が形成してあるとともに、電極部１６が設けてあ
る。これらの電極部１６は、例えばアルミニウムやアル
ミニウム合金などの導電材によって形成してあって、半
導体基板１４に形成した配線（図示せず）を介してトラ
ンジスタなどの素子に電気的に接続してある。
【００１７】各半導体チップ１２は、電極部１６を設け
た能動面の向きが同じ（図の上側）にされ、電極部１６
を対応させて積層してある。また、各半導体チップ１２
の非能動面には、シリコン酸化膜などからなる絶縁膜１
８が形成してあって、上下方向に隣接した半導体基板１
４間の絶縁が図られている。そして、各半導体チップ１
２には、電極部１６と半導体基板と１４とを貫通した貫
通穴２０（２０ａ〜２０ｃ）が設けてある。これらの貫
通穴２０は、上層側半導体チップほど大きく形成してあ
って、下層側半導体チップ１２の電極部１６の一部が上
層側の半導体チップ１２の貫通穴２０に露出している。
【００１８】すなわち、半導体チップ１２ａは、貫通穴
２０ａが非能動面側に位置する半導体チップ１２ｂの貫
通穴２０ｂより大きく形成してあって、半導体チップ１
２ｂの電極部１６の一部が半導体チップ１２ａの貫通孔
２０ａに露出している。このことは、半導体チップ１２
ｂと半導体チップ１２ｃとについても同様であって、隣
接した貫通穴２０間に段差が形成されている。
【００１９】各貫通穴２０の内部には、導電材である導
電性接着剤２２が設けてあって、各半導体チップ１２の
電極部１６が導電性接着剤２２を介して相互に電気的に
接続されている。また、各半導体チップ１２は、半導体
基板１４の貫通穴２０の壁面を形成している部分に、シ
リコン酸化膜などからなる絶縁層２４が形成してあっ
て、導電性接着剤２２と半導体基板１４との間が短絡す
るのを防止している。
【００２０】このように形成した第１実施形態に係る半
導体装置１０は、各半導体チップ１２ａ〜１２ｃの対応
させた電極部１６が、半導体基板１４と電極部１６とに
形成した貫通穴２０内に設けた導電性接着剤２２によっ
て電気的に接続されているため、各半導体チップ１２を
電気的に接続するためのワイヤを必要としない。したが
って、各半導体チップ１２の周縁部に端子部を形成する
必要がないため、半導体チップ１２の積層数を多くした
としても上方に位置する半導体チップのサイズを小さく
する必要がなく、実装効率を高めることができる。しか
も、各半導体チップ１２に形成した貫通穴２０は、下層
側（非能動面側）の半導体チップほど小さくなってい
て、上下方向に隣接した半導体チップの貫通穴間におい
て段差が形成され、下層側に位置する半導体チップの電
極部１６の一部が上層側の半導体チップの貫通穴２０に
露出しているため、導電性接着剤２２と電極部１６との
接触を容易、確実に行うことができ、電気的接続をより
良好に行うことができる。
【００２１】さらに、半導体チップ１２を相互に電気的
に接続するのに変形しやすいワイヤを用いないため、電
極部１６間の間隔を小さくしても短絡などをなくすこと
ができ、各半導体チップ１２の素子の集積度を向上する
ことが可能となる。そして、半導体装置１０は、各半導
体チップ１２の貫通穴２０内に導電性接着剤２２を設け
たことにより、各半導体チップ１２が導電性接着剤によ
って相互に結合されるため、半導体チップを相互に接合
するための接着剤が不要となる。
【００２２】なお、半導体装置１０をパッケージの基板
に電気的に接続する場合、図１の最上段に位置する半導
体チップ１２ａの電極部１６をワイヤボンディングやフ
ェースダウンボンディングして行う。また、最下層の半
導体チップ（実施形態の場合、半導体チップ１２ｃ）
は、貫通穴を設けなくともよい。そして、前記実施の形
態においては、導電材が導電性接着剤２２である場合に
ついて説明したが、導電材は無電解メッキなどで貫通穴
２０の内部に堆積させた銅やアルミニウムなどの金属で
あってもよい。また、前記実施形態においては、３つの
半導体チップ１２ａ〜１２ｃを積層した場合について説
明したが、積層する半導体チップの数は２つであっても
４つ以上であってもよい。
【００２３】図２は、第１実施形態に係る半導体装置１
０を製造する方法の１実施形態を説明する工程の要部を
示したものである。
【００２４】まず、半導体ウエハに通常の方法によりト
ランジスタなどの素子やアルミニウムなどからなる電極
部等を形成する。その後、半導体ウエハの非能動面にＰ
ＳＧ（Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓ
ｓ：リンガラス）を塗布して絶縁膜を形成する。次に、
図２（ａ）に示したように、絶縁膜１８を形成した半導
体ウエハ３０（３０ａ〜３０ｃ）を、電極部１６が設け
てある能動面側を上にし、電極部１６を対応させて積層
する。さらに、積層した半導体ウエハ３０ａの上面にフ
ォトレジストを塗布してフォトリソグラフィー法によっ
て露光、現像してパターニングし、電極部１６に対応し
た部分に穴３４を有するフォトレジスト膜３２を形成す
る。
【００２５】次に、図２（ｂ）に示したように、パター
ニングしたフォトレジスト膜３２をマスクとして半導体
ウエハ３０ａの電極部１６をドライエッチングし、電極
部１６に貫通穴を形成する。さらに、エッチングガスを
変え、フォトレジスト膜３２をマスクとして半導体ウエ
ハ３０ａの半導体基板１４と絶縁膜１８とをエッチング
し、半導体ウエハ３０ａを貫通した貫通穴２０ａを形成
する（図２（ｃ）参照）。
【００２６】その後、フォトレジスト膜３２を除去した
のち、再び半導体ウエハ３０ａの上部にフォトレジスト
を塗布して前記と同様にパターニングし、図２（ｄ）に
示したように、フォトレジスト膜３２の穴３４より小さ
な穴３６を有するフォトレジスト膜３８を形成する。そ
して、フォトレジスト膜３８をマスクとして前記と同様
にして半導体ウエハ３０ｂのエッチングを行い、半導体
ウエハ３０ｂに貫通穴２０ｂを形成し、フォトレジスト
膜３８を除去する。さらに、半導体ウエハ３０ｂに貫通
穴２０ｂを形成したと同様にして半導体ウエハ３０ｃに
貫通穴２０ｃを形成する（図２（ｅ）参照）。
【００２７】次に、図３（ａ）に示したように、半導体
ウエハ３０ａの上面と各半導体ウエハ３０の貫通穴２０
の壁面とにテトラエトキシシラン（ＴＥＯＳ）などを用
いたＣＶＤ法によって絶縁膜２４を形成する。その後、
半導体ウエハ３０ａの上方から例えばプラズマを用いた
垂直エッチングによって全体をエッチングし、図３
（ｂ）に示したように、半導体ウエハ３０ａの上面の絶
縁膜２４を除去するとともに、半導体ウエハ３０ｂ、３
０ｃの電極部１６の貫通穴２０ａ、２０ｂに臨んでいる
部分の上に存在する絶縁膜２４を除去し、電極部１６の
上面を露出させる。なお、絶縁膜２４の除去は、レーザ
光を照射して行ってもよい。さらに、各半導体ウエハ３
０の貫通穴２０の内部に本図に図示しない導電性接着剤
を注入して硬化させ、各半導体チップ１２の電極部１６
を相互に電気的に接続する。その後、各半導体ウエハ３
０を積層した状態でレーザ光などを用いてチップサイズ
に切断、分割して図１に示した半導体装置１０にする。
【００２８】なお、前記実施形態においては、半導体ウ
エハ３０を積層した状態で貫通穴２０を形成する場合に
ついて説明したが、貫通穴２０を形成していない半導体
チップ１２を積層し、上記と同様にして貫通穴２０を形
成してもよい。また、大きさの異なる貫通穴２０が形成
してある半導体ウエハ３０または半導体チップ１２を貫
通穴２０の中心を合せて複数積層し、貫通穴２０に導電
性接着剤を注入、硬化させて半導体装置１０を得るよう
にしてもよい。さらに、前記実施の形態においては、ド
ライエッチングによって貫通穴２０を形成する場合につ
いて説明したが、ウエットエッチングによって形成して
もよく、レーザ光を用いて形成してもよい。ただし、レ
ーザ光によって貫通穴２０を形成した場合、貫通穴２０
の壁面が荒れ、また溶融物（いわゆるドロス）が付着し
たりするので、貫通穴２０を形成したのちにウエットエ
ッチングなどによって貫通穴２０を整形することが望ま
しい。
【００２９】そして、前記実施の形態においては、貫通
穴２０に導電性接着剤２２を注入して電極部１６を相互
に電気的に接続する場合について説明したが、図４に示
したように、ワイヤボンディング装置のキャピラリー４
１から突出している金ワイヤ４８を溶融して溶融部（ボ
ール）４９を形成し、その溶融部４９を貫通穴２０内に
挿入し、溶融部４９を介して電極部１６を相互に電気的
に接続するようにしてもよい。なお、図４に示した符号
４４は、半導体チップ１２の能動面に設けたパッシベー
ション膜である。そして、この実施形態の場合、各半導
体ウエハ３０は、電極部１６と対応した部分のパッシベ
ーション膜４４を除去して電極部１６を露出させたのち
に積層され、貫通穴２０が形成される。
【００３０】また、貫通穴２０に導電性接着剤２２を注
入して電極部１６を相互に電気的に接続した場合、図５
に示したように、最上層の半導体チップ１２ａの電極部
１６に延長電極部５１を形成するとともに、この延長電
極部５１に近接して外部接続電極５３を形成し、外部接
続電極５３と延長電極部５１とを金ワイヤ４８によって
接続するとよい。そして、金ワイヤ４８の延長電極部５
１への接続は、超音波接続または加熱接続などにより接
続する。このようにすると、導電性接着剤２２に金ワイ
ヤ４８を直接接続しないため、導電性接着剤２２が熱に
よって劣化するのを防止することができる。
【００３１】図６は、第２実施形態に係る半導体装置の
一部断面図である。図６（ａ）に示した半導体装置４０
は、半導体チップ４２ａと半導体チップ４２ｂとが積層
してある。これらの半導体チップ４２（４２ａ、４２
ｂ）は、それぞれ半導体基板１４の上部に素子や配線
（いずれも図示せず）などともに電極部１６が設けてあ
る。また、電極部１６を設けた能動面には、シリコン酸
化膜などから形成したパッシベーション膜４４を有し、
このパッシベーション膜４４の電極部１６と対応した部
分が除去されて電極部１６が露出させてある。そして、
各半導体チップ４２は、電極部１６を設けた能動面側を
上にして積層してあって、図示しない接着剤などによっ
て相互に接合して一体化してある。
【００３２】第１の半導体チップ（上側半導体チップ）
４２ａは、電極部１６の近傍に半導体チップ４２ａを貫
通した貫通穴４６が設けてある。また、第２の半導体チ
ップ（下側半導体チップ）４２ｂは、電極部１６が貫通
穴４６に対応していて、貫通穴４６の真下に位置してい
る。そして、上側半導体チップ４２ａと下側半導体チッ
プ４２ｂとの電極部１６は、貫通穴４６を介して金ワイ
ヤ４８によって電気的に接続してある。この金ワイヤ４
８は、周面に絶縁被膜（図示せず）が設けてあって、金
ワイヤ４８が貫通穴４６の壁面を形成している半導体基
板１４に接触しても、両者間が短絡しないようにしてあ
る。
【００３３】このように構成した第２実施形態の半導体
装置４０は、上側の半導体チップ４２ａに設けた貫通穴
４６を介して上下の半導体チップ４２の電極部１６を電
気的に接続しているため、半導体チップ４２の周縁部に
端子部を設ける必要がない。また、半導体装置４０は、
第１の半導体チップ４２ａに設けた貫通穴４６が電極部
１６と異なる位置となっていて、上下の半導体チップ４
２の電極部１６を対応させて積層する必要がないため、
第１の半導体チップ４２ａと第２の半導体チップ４２ｂ
とのパターンを任意に形成することが可能で、積層する
半導体チップの自由度を大きくすることができる。
【００３４】この第２実施形態に係る半導体装置４０
は、次のようにして製造する。まず、素子や電極部を形
成した第１半導体チップ４２ａの電極部１６の近傍に貫
通穴４６を設ける。この貫通穴４６は、周知のドライエ
ッチングやウエットエッチング、またはレーザ光を用い
て形成してよい。
【００３５】次に、第１半導体チップ４２ａと第２半導
体チップ４２ｂとの電極部１６上のパッシベーション膜
４４をエッチングして除去し、第２の半導体チップ４２
ｂの電極部１６を第１の半導体チップ４２ａの貫通穴４
６と対応させて両者を積層し、接着剤などによって両者
を接合する。その後、金ワイヤ４８を用いて各半導体チ
ップ４２の電極部１６を相互に電気的に接続する。
【００３６】なお、金ワイヤ４８による電極部１６の電
気的接続は、第２の半導体チップ４２ｂ側から行うこと
が望ましい。これは、第２の半導体チップ４２ｂの電極
部１６が貫通穴４６の下方に位置していて、ワイヤボン
ディング装置のキャピラリーを操作できる自由度が小さ
いことによる。また、貫通穴４６の大きさは、電極部１
６を接続する金ワイヤ４８として例えば直径１８μｍの
ものを使用する場合、６０μｍ以上にすることが望まし
い。これは、キャピラリーの先端に金ワイヤ４８による
溶融ボールを形成する場合、溶融ボールの大きさが金ワ
イヤ４８の直径の３倍程度となることによる。そして、
前記実施の形態においては、半導体チップ４２を積層す
る場合について説明したが、第１の半導体チップ４２ａ
に分割する前の半導体ウエハに貫通穴４６を設け、この
半導体ウエハと、第２の半導体チップ４２ｂに分割する
前の半導体ウエハとを積層したのち、チップの大きさに
切断してもよい。
【００３７】図６（ｂ）は、第２実施形態の変形例を示
したものである。この半導体装置５０は、第１の半導体
チップ４２ａに形成した貫通穴４６の壁面にシリコン酸
化膜などからなる絶縁膜５２が設けてある。また、貫通
穴４６の内部には、導電材であるアルミニウムや銅など
の金属からなるプラグ５４が配置してある。このプラグ
５４は、下端が第２半導体チップ４２ｂの電極部１６に
接触している。そして、第１の半導体チップ４２ａの電
極部１６とプラグ５４との間には、金ワイヤ４８が設け
てあり、第１の半導体チップ４２ａと第２の半導体チッ
プ４２ｂとの電極部１６が金ワイヤ４８、プラグ５４を
介して電気的に接続してある。
【００３８】このように形成した半導体装置５０は、前
記の半導体装置４０と同様の効果が得られる。また、半
導体装置５０は、金ワイヤ４８を狭い貫通穴４６内に挿
入する必要がないために、各半導体チップ４２の電極部
１６の電気的接続が容易となる。そして、この半導体装
置５０は、次のようにして得ることができる。
【００３９】まず、第１の半導体チップ４２ａに分割す
る前の素子などを形成した半導体ウエハの所定位置に貫
通穴４６を設けたのち、貫通穴４６の壁面にＴＥＯＳな
どを用いたＣＶＤ法等によって絶縁膜５２を形成する。
その後、第１の半導体チップ４２ａと第２の半導体チッ
プ４２ｂとに分割する前の半導体ウエハの、電極部１６
上のパッシベーション膜４４を除去して両者を積層す
る。なお、この積層は、半導体チップ４２の状態にして
から行ってもよい。
【００４０】次に、貫通穴４６内にメッキなどによって
導電性金属からなるプラグ５４を形成する。メッキによ
ってプラグ５４を形成する場合、蒸着などによって絶縁
膜５２の表面と半導体チップ４２ｂの電極部１６の上面
とにチタン（Ｔｉ）などの下地金属を形成する。その
後、半導体チップ４２ａの電極部１６とプラグ５４とを
金ワイヤ４８によって接続する。この金ワイヤ４８によ
る接続は、電極部１６とプラグ５４とのどちら側から始
めてもよい。
【００４１】図７は、第３実施形態に係る半導体装置の
一部断面図である。この半導体装置６０は、第１の半導
体チップ６２ａと第２の半導体チップ６２ｂとが電極部
１６を対応させるとともに、非能動面を対向させた状態
で積層してある。そして、各半導体チップ６２（６２
ａ、６２ｂ）は、対応させた電極部１６と半導体基板１
４とを貫通した貫通穴６４が形成してあるとともに、貫
通穴６４の壁面にシリコン酸化膜などからなる絶縁膜６
６が設けてある。そして、各半導体チップ６２の電極部
１６は、その面に貫通穴６６を貫通している形状記憶合
金ワイヤ６８の端面が当接している。この形状記憶合金
ワイヤ６８は、表面に金メッキがしてあって、各電極部
１６との電気的接続が良好に行えるようにしてある。
【００４２】このように構成した半導体装置６０は、次
のようにして製造する。まず、半導体チップ６２ａ、６
２ｂに分割する前の素子や電極部１６などを形成した半
導体ウエハに貫通穴６６を形成する。その後、各半導体
ウエハの貫通穴６４の壁面に絶縁膜６６をＣＶＤなどに
よって形成する。次に、絶縁膜６６を設けた各半導体ウ
エハの電極部１６を対応させ、それぞれの非能動面を対
面させて密着させる。そして、貫通穴６６に形状記憶合
金ワイヤ６８を挿通する。この形状記憶合金ワイヤ６８
は、所定の温度において図７に示したようなＣ形の形状
が記憶させてあり、これを常温において真っ直ぐに引き
伸ばしてある。
【００４３】そこで、貫通穴６４に形状記憶合金ワイヤ
６８を挿通した状態で半導体ウエハごと形状記憶合金ワ
イヤ６８を所定の温度に加熱し、形状記憶合金ワイヤ６
８の記憶を回復させる。これにより、形状記憶合金ワイ
ヤ６８がＣ形に変形し、図７に示したように、形状記憶
合金ワイヤ６８の端面が各半導体ウエハに設けた電極部
１６に当接する。その後、半導体ウエハをチップの大き
さに切断することにより、半導体装置６０が得られる。
【００４４】形状記憶合金ワイヤ６８を所定の温度に加
熱する場合、図８（ａ）に示したように、半導体ウエハ
７０ａ、７０ｂを立てた状態に支持し、形状記憶合金ワ
イヤ６８が貫通穴６４から脱落しないようにする。ま
た、図８（ｂ）に示したように、半導体ウエハ７０ａ、
７０ｂを横に配置するとともに、半導体ウエハ７０ｂを
ベース７２から所定の距離だけ浮かした状態に支持し、
貫通穴６４を挿通させた形状記憶合金ワイヤ６８の下端
をベース７２に接触させた状態で加熱するようにしても
よい。
【００４５】なお、金メッキした形状記憶合金ワイヤ６
８の中間部に絶縁皮膜を形成し、貫通穴６４の壁面への
絶縁膜６６の形成を省略してもよい。これにより、絶縁
膜６６を成膜する工程を省略することができ、製造工程
の簡略化が図れる。また、形状記憶合金ワイヤ６８は、
記憶させた形状がＳ字状であってもよいし、端部の周面
が電極部１６に当接するようにしてもよい。さらに、前
記実施形態においては、半導体ウエハの状態で非能動面
を合せるようにした場合について説明したが、半導体チ
ップ６２ａ、６２ｂにしてから非能動面を合せるように
してもよい。そして、貫通穴６４の数を多くして形状記
憶合金ワイヤ４８を複数使用する場合には、半導体チッ
プ６２ａ、６２が形状記憶合金ワイヤ６８によって挟持
されるため、半導体チップ６２を接着剤などによって相
互に接合する必要がなく、工程を簡略化できる。
【００４６】
【発明の効果】以上に説明したように、本発明の第１に
係る半導体装置によれば、積層した複数の半導体チップ
が貫通穴内に設けた導電材により電極部が相互に接続さ
れるため、ワイヤによる接続が不要となって、半導体チ
ップの周縁部に端子部を設ける必要がなく、積層する半
導体チップの数を多くしたとしてもチップの大きさを順
次小さくする必要がなく、実装効率を向上することがで
きる。しかも、各半導体チップの貫通穴は、非能動面側
に位置する他の半導体チップの貫通穴より大きく形成さ
れており、隣接した半導体チップの貫通穴間に段差が形
成され、非能動面側の半導体チップは、電極部の一部が
この半導体チップの能動面側に位置する半導体チップの
貫通穴に露出するため、導電材と電極部との接触面積が
大きくなってより良好な電気的接続を行うことができ
る。
【００４７】また、本発明の第２、第３に係る半導体装
置によれば、上側半導体チップの貫通穴を介して各半導
体チップを電気的に接続することができるため、半導体
チップの周縁部に端子部を形成する必要がない。しか
も、端子部を対応させて積層する必要がなく、異なるパ
ターンの半導体チップを積層することが可能で、積層で
きる半導体チップの自由度が増す。
【００４８】さらに、本発明の第４に係る半導体装置に
よれば、貫通穴を介して形状記憶合金によって各半導体
チップを電気的に接続しているため、半導体チップの周
縁部に端子部を設ける必要がない。そして、貫通穴を複
数設けて形状記憶合金の使用数を多くすることにより、
形状記憶合金によって各半導体チップを挟持することが
可能となり、半導体チップを相互に接合するための接着
剤などが不要となる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に係る半導体装置の一
部断面図である。
【図２】第１実施形態に係る半導体装置の製造方法の１
実施形態を示す要部工程図の一部である。
【図３】第１実施形態に係る半導体装置の製造方法の１
実施形態を示す要部工程図の一部であって、図２の工程
に続く工程である。
【図４】貫通穴に導電材を配置する他の実施形態の説明
図である。
【図５】実施形態に係る電極部と外部接続電極との電気
的接続方法の説明図である。
【図６】本発明の第２実施形態に係る半導体装置の一部
断面図である。
【図７】本発明の第３実施の形態に係る半導体装置の一
部断面図である。
【図８】実施の形態に係る形状記憶合金ワイヤの支持方
法の説明図である。
【符号の説明】
１０、４０、５０、６０ 半導体装置 １２ａ〜１２ｃ 半導体チップ １４ 半導体基板 １６ 電極部 ２０ａ〜２０ｃ 貫通穴 ２２ 導電材（導電性接着剤） ３０ａ〜３０ｃ 半導体ウエハ ４２ａ、４２ｂ、６２ａ、６２ｂ 半導体チップ ４６、６４ 貫通穴 ４８ ワイヤ（金ワイヤ） ５４ 導電材（プラグ） ６８ 形状記憶合金（形状記憶合金ワイヤ）

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 複数の半導体チップが能動面の向きを同
    じにして積層してある半導体装置において、 前記各半導体チップは、それぞれの電極部を対応させて
    積層されており、 各半導体チップの前記電極部と半導体基板とを貫通した
    貫通穴が設けられ、かつ前記各半導体チップの貫通穴の
    大きさがこれらの非能動面側に位置する他の前記半導体
    チップの貫通穴より大きく形成してあるとともに、前記
    貫通穴内に設けた導電材により前記各半導体チップの前
    記電極部が相互に電気的に接続してあることを特徴とす
    る半導体装置。
  2. 【請求項２】 能動面の向きを同じにして積層した半導
    体チップを有する半導体装置において、 上側半導体チップは、下側半導体チップの電極部と対応
    した位置に貫通穴を有し、 この貫通穴を介してワイヤにより前記下側半導体チップ
    の前記電極部と前記上側半導体チップの電極部とを電気
    的に接続した、 ことを特徴とする半導体装置。
  3. 【請求項３】 能動面の向きを同じにして積層した半導
    体チップを有する半導体装置において、 上側半導体チップは、下側半導体チップの電極部と対応
    した位置に貫通穴を有し、 前記下側半導体チップの前記電極部が前記貫通穴に設け
    た導電材と接続してあるとともに、 前記上側半導体チップの電極部がワイヤを介して前記導
    電材に電気的に接続してある、 ことを特徴とする半導体装置。
  4. 【請求項４】 非能動面を対向させて積層した半導体チ
    ップを有する半導体装置において、 前記半導体チップは、少なくとも１つの電極部を対応さ
    せて積層されるとともに、 対応させた前記電極部と半導体基板とを貫通した貫通穴
    が設けられ、 この貫通穴を挿通した形状記憶合金により、前記各半導
    体チップの前記電極部を電気的に接続した、 ことを特徴とする半導体装置。
  5. 【請求項５】 素子が形成してある半導体ウエハまたは
    半導体チップの複数を、能動面側の向きを同じにして電
    極部を対応させて積層する工程と、 前記電極部と半導体基板とを貫通し、下層の前記半導体
    チップほど小さな貫通穴を積層した前記半導体チップの
    能動面側から形成する工程と、 前記貫通穴内に導電材を設けて前記各半導体チップの前
    記電極部を相互に電気的に接続する工程と、 を有することを特徴とする半導体装置の製造方法。
  6. 【請求項６】 第１の半導体チップの所定位置に貫通穴
    を形成する工程と、 前記第１の半導体チップの非能動面に第２の半導体チッ
    プの能動面を対面させ、第２の半導体チップの電極部を
    前記第１の半導体チップの前記貫通穴に対応させて積層
    する工程と、 前記貫通孔を介して前記第２の半導体チップの電極部と
    前記第１の半導体チップの電極部とをワイヤによって電
    気的に接続する工程と、 を有することを特徴とする半導体装置の製造方法。
  7. 【請求項７】 第１の半導体チップの所定位置に貫通穴
    を形成する工程と、 前記第１の半導体チップの非能動面に第２の半導体チッ
    プの能動面を対面させ、第２の半導体チップの電極部を
    前記第１の半導体チップの前記貫通穴に対応させて積層
    する工程と、 前記貫通穴に導電材を設け、この導電材を前記第２の半
    導体チップの前記電極部と接続する工程と、 前記導電材と前記第１の半導体チップに設けた電極部と
    をワイヤによって電気的に接続する工程と、 を有することを特徴とする半導体装置の製造方法。
  8. 【請求項８】 半導体チップの少なくとも１つの電極部
    と半導体基板とを貫通した貫通穴を形成する工程と、 貫通穴を形成した第１の半導体チップと第２の半導体チ
    ップとを、非能動面側を対面させるとともに前記貫通穴
    を対応させて積層する工程と、 前記貫通穴に所定の形状記憶合金を挿通したのち、形状
    記憶合金を加熱して形状を回復させ、前記第１の半導体
    チップと前記第２の半導体チップとの前記電極部を前記
    形状記憶合金によって電気的に接続する、 工程とを有することを特徴とする半導体装置の製造方
    法。
JP11211232A 1999-07-26 1999-07-26 半導体装置およびその製造方法 Withdrawn JP2001044357A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11211232A JP2001044357A (ja) 1999-07-26 1999-07-26 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11211232A JP2001044357A (ja) 1999-07-26 1999-07-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001044357A true JP2001044357A (ja) 2001-02-16

Family

ID=16602484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11211232A Withdrawn JP2001044357A (ja) 1999-07-26 1999-07-26 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001044357A (ja)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152810A (ja) * 2002-10-28 2004-05-27 Sharp Corp 半導体装置及び積層型半導体装置
EP1662566A2 (en) * 2004-11-25 2006-05-31 Shinko Electric Industries Co., Ltd. Semiconductor device and method of fabricating the same
US7061118B2 (en) 2003-05-06 2006-06-13 Seiko Epson Corporation Semiconductor device, stacked semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
JP2007129233A (ja) * 2005-11-03 2007-05-24 Internatl Business Mach Corp <Ibm> 電子デバイス、マルチチップ・スタック、半導体デバイスおよび方法（アクセス可能チップ・スタックおよびその製造方法）
JP2007520054A (ja) * 2003-10-21 2007-07-19 ジプトロニクス・インコーポレイテッド 単一マスクビア式方法および装置
JP2007294652A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
JP2008042210A (ja) * 2006-08-08 2008-02-21 Samsung Electronics Co Ltd 異なるサイズを有する複数の半導体チップが積層されたマルチチップパッケージ及びその製造方法
JP2008109005A (ja) * 2006-10-27 2008-05-08 Nippon Telegr & Teleph Corp <Ntt> 配線基板、電子回路装置およびその製造方法
US7378732B2 (en) 2003-04-15 2008-05-27 Shinko Electric Industries Co., Ltd. Semiconductor package
EP2016607A2 (en) * 2006-04-24 2009-01-21 Micron Technology, Inc. Semiconductor components and systems having encapsulated through wire interconnects (twi) and wafer level methods of fabrication
JP2009506539A (ja) * 2005-08-24 2009-02-12 マイクロン テクノロジー， インク． マイクロ電子デバイスおよびマイクロ電子支持デバイスならびに関連するアセンブリおよび方法
JP2009076882A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその製造方法
JP2009135423A (ja) * 2007-11-09 2009-06-18 Denso Corp 半導体装置
JP2011096851A (ja) * 2009-10-29 2011-05-12 Sony Corp 半導体装置とその製造方法、及び電子機器
JP2011204915A (ja) * 2010-03-25 2011-10-13 Sony Corp 半導体装置、半導体装置の製造方法、半導体装置の設計方法、及び電子機器
US8053909B2 (en) 2005-04-08 2011-11-08 Micron Technology, Inc. Semiconductor component having through wire interconnect with compressed bump
US8097921B2 (en) 2007-11-09 2012-01-17 Denso Corporation Semiconductor device with high-breakdown-voltage transistor
US8193646B2 (en) 2005-12-07 2012-06-05 Micron Technology, Inc. Semiconductor component having through wire interconnect (TWI) with compressed wire
JP2012174892A (ja) * 2011-02-22 2012-09-10 Toshiba Corp 半導体記憶装置及びその製造方法
US8546931B2 (en) 2005-05-19 2013-10-01 Micron Technology, Inc. Stacked semiconductor components having conductive interconnects
JP2014082514A (ja) * 2013-12-18 2014-05-08 Sony Corp 半導体装置とその製造方法
WO2015087450A1 (ja) * 2013-12-13 2015-06-18 株式会社Ｗｏｗリサーチセンター 半導体装置及びその製造方法
JP2016004835A (ja) * 2014-06-13 2016-01-12 株式会社ディスコ 積層デバイスの製造方法
JP2016046447A (ja) * 2014-08-25 2016-04-04 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 貫通電極を含む半導体構造とその形成方法
JP2016062951A (ja) * 2014-09-16 2016-04-25 国立大学法人東京工業大学 半導体装置の製造方法
EP3113216A1 (en) * 2015-07-01 2017-01-04 IMEC vzw A method for bonding and interconnecting integrated circuit devices
CN109087901A (zh) * 2018-08-31 2018-12-25 长鑫存储技术有限公司 存储装置、半导体器件及其制造方法
WO2020121491A1 (ja) * 2018-12-13 2020-06-18 ウルトラメモリ株式会社 半導体モジュール及びその製造方法

Cited By (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276780B2 (en) 2002-10-28 2007-10-02 Sharp Kabushiki Kaisha Semiconductor device and chip-stack semiconductor device
JP2004152810A (ja) * 2002-10-28 2004-05-27 Sharp Corp 半導体装置及び積層型半導体装置
CN100414702C (zh) * 2003-04-15 2008-08-27 新光电气工业株式会社 半导体封装和制造方法
US7378732B2 (en) 2003-04-15 2008-05-27 Shinko Electric Industries Co., Ltd. Semiconductor package
US7061118B2 (en) 2003-05-06 2006-06-13 Seiko Epson Corporation Semiconductor device, stacked semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
JP2007520054A (ja) * 2003-10-21 2007-07-19 ジプトロニクス・インコーポレイテッド 単一マスクビア式方法および装置
EP1662566A2 (en) * 2004-11-25 2006-05-31 Shinko Electric Industries Co., Ltd. Semiconductor device and method of fabricating the same
EP1662566A3 (en) * 2004-11-25 2010-11-03 Shinko Electric Industries Co., Ltd. Semiconductor device and method of fabricating the same
JP4528100B2 (ja) * 2004-11-25 2010-08-18 新光電気工業株式会社 半導体装置及びその製造方法
JP2006156436A (ja) * 2004-11-25 2006-06-15 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8053909B2 (en) 2005-04-08 2011-11-08 Micron Technology, Inc. Semiconductor component having through wire interconnect with compressed bump
EP3410470A1 (en) * 2005-04-08 2018-12-05 Micron Technology, Inc. Method and system for fabricating semiconductor components with through wire interconnects
US8546931B2 (en) 2005-05-19 2013-10-01 Micron Technology, Inc. Stacked semiconductor components having conductive interconnects
JP2009506539A (ja) * 2005-08-24 2009-02-12 マイクロン テクノロジー， インク． マイクロ電子デバイスおよびマイクロ電子支持デバイスならびに関連するアセンブリおよび方法
US8174101B2 (en) 2005-08-24 2012-05-08 Micron Technology, Inc. Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US7968369B2 (en) 2005-08-24 2011-06-28 Micron Technology, Inc. Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US9129862B2 (en) 2005-08-24 2015-09-08 Micron Technology, Inc. Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US8778732B2 (en) 2005-08-24 2014-07-15 Micron Technology, Inc. Microelectronic devices and microelectronic support devices, and associated assemblies and methods
JP2007129233A (ja) * 2005-11-03 2007-05-24 Internatl Business Mach Corp <Ibm> 電子デバイス、マルチチップ・スタック、半導体デバイスおよび方法（アクセス可能チップ・スタックおよびその製造方法）
US8193646B2 (en) 2005-12-07 2012-06-05 Micron Technology, Inc. Semiconductor component having through wire interconnect (TWI) with compressed wire
US9013044B2 (en) 2005-12-07 2015-04-21 Micron Technology, Inc. Through wire interconnect (TWI) for semiconductor components having wire in via and bonded connection with substrate contact
US8581387B1 (en) 2006-04-24 2013-11-12 Micron Technology, Inc. Through wire interconnect (TWI) having bonded connection and encapsulating polymer layer
EP2016607A4 (en) * 2006-04-24 2011-06-15 Micron Technology Inc SEMICONDUCTOR COMPONENTS, SYSTEMS COMPRISING ENCAPSULATED CROSSWIRE (TWI) INTERCONNECTIONS AND METHODS OF MANUFACTURING SLICED LEVELS
US8741667B2 (en) 2006-04-24 2014-06-03 Micron Technology, Inc. Method for fabricating a through wire interconnect (TWI) on a semiconductor substrate having a bonded connection and an encapsulating polymer layer
JP2009534865A (ja) * 2006-04-24 2009-09-24 マイクロン テクノロジー， インク． 封止スルー・ワイヤ相互接続部（ｔｗｉ）を有する半導体構成要素およびシステムとウェハ・レベル製造方法
JP4853747B2 (ja) * 2006-04-24 2012-01-11 マイクロン テクノロジー， インク． 封止スルー・ワイヤ相互接続部（ｔｗｉ）を有する半導体構成要素およびシステムとウェハ・レベル製造方法
US9018751B2 (en) 2006-04-24 2015-04-28 Micron Technology, Inc. Semiconductor module system having encapsulated through wire interconnect (TWI)
US8120167B2 (en) 2006-04-24 2012-02-21 Micron Technology, Inc. System with semiconductor components having encapsulated through wire interconnects (TWI)
EP2016607A2 (en) * 2006-04-24 2009-01-21 Micron Technology, Inc. Semiconductor components and systems having encapsulated through wire interconnects (twi) and wafer level methods of fabrication
US8404523B2 (en) 2006-04-24 2013-03-26 Micron Technoloy, Inc. Method for fabricating stacked semiconductor system with encapsulated through wire interconnects (TWI)
US8217510B2 (en) 2006-04-24 2012-07-10 Micron Technology, Inc. Semiconductor module system having stacked components with encapsulated through wire interconnects (TWI)
JP2007294652A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
US8421200B2 (en) 2006-04-25 2013-04-16 Panasonic Corporation Semiconductor integrated circuit device and method for fabricating the same
US9761563B2 (en) 2006-08-08 2017-09-12 Samsung Electronics Co., Ltd. Multi-chip package having a stacked plurality of different sized semiconductor chips, and method of manufacturing the same
US8395259B2 (en) 2006-08-08 2013-03-12 Samsung Electronics Co., Ltd. Multi-chip package having a stacked plurality of different sized semiconductor chips, and method of manufacturing the same
US9397034B2 (en) 2006-08-08 2016-07-19 Samsung Electronics Co., Ltd. Multi-chip package having a stacked plurality of different sized semiconductor chips, and method of manufacturing the same
JP2008042210A (ja) * 2006-08-08 2008-02-21 Samsung Electronics Co Ltd 異なるサイズを有する複数の半導体チップが積層されたマルチチップパッケージ及びその製造方法
JP2008109005A (ja) * 2006-10-27 2008-05-08 Nippon Telegr & Teleph Corp <Ntt> 配線基板、電子回路装置およびその製造方法
JP2009076882A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその製造方法
US8097921B2 (en) 2007-11-09 2012-01-17 Denso Corporation Semiconductor device with high-breakdown-voltage transistor
US8436419B2 (en) 2007-11-09 2013-05-07 Denso Corporation Semiconductor device with high-breakdown-voltage transistor
JP2009135423A (ja) * 2007-11-09 2009-06-18 Denso Corp 半導体装置
JP2010206235A (ja) * 2007-11-09 2010-09-16 Denso Corp 半導体装置
US9419041B2 (en) 2009-10-29 2016-08-16 Sony Corporation Semiconductor device, manufacturing method thereof, and electronic apparatus
JP2011096851A (ja) * 2009-10-29 2011-05-12 Sony Corp 半導体装置とその製造方法、及び電子機器
US8848075B2 (en) 2009-10-29 2014-09-30 Sony Corporation Semiconductor device, manufacturing method thereof, and electronic apparatus
JP2011204915A (ja) * 2010-03-25 2011-10-13 Sony Corp 半導体装置、半導体装置の製造方法、半導体装置の設計方法、及び電子機器
US9276033B2 (en) 2010-03-25 2016-03-01 Sony Corporation Semiconductor apparatus, method of manufacturing semiconductor apparatus, method of designing semiconductor apparatus, and electronic apparatus
JP2012174892A (ja) * 2011-02-22 2012-09-10 Toshiba Corp 半導体記憶装置及びその製造方法
WO2015087450A1 (ja) * 2013-12-13 2015-06-18 株式会社Ｗｏｗリサーチセンター 半導体装置及びその製造方法
CN105900233A (zh) * 2013-12-13 2016-08-24 Wow研究中心有限公司 半导体装置及其制造方法
JP2014082514A (ja) * 2013-12-18 2014-05-08 Sony Corp 半導体装置とその製造方法
JP2016004835A (ja) * 2014-06-13 2016-01-12 株式会社ディスコ 積層デバイスの製造方法
JP2016046447A (ja) * 2014-08-25 2016-04-04 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 貫通電極を含む半導体構造とその形成方法
US9466533B2 (en) 2014-08-25 2016-10-11 International Business Machines Corporation Semiconductor structure including a through electrode, and method for forming the same
JP2016062951A (ja) * 2014-09-16 2016-04-25 国立大学法人東京工業大学 半導体装置の製造方法
EP3113216A1 (en) * 2015-07-01 2017-01-04 IMEC vzw A method for bonding and interconnecting integrated circuit devices
CN109087901A (zh) * 2018-08-31 2018-12-25 长鑫存储技术有限公司 存储装置、半导体器件及其制造方法
WO2020121491A1 (ja) * 2018-12-13 2020-06-18 ウルトラメモリ株式会社 半導体モジュール及びその製造方法
JPWO2020121491A1 (ja) * 2018-12-13 2021-02-15 ウルトラメモリ株式会社 半導体モジュール及びその製造方法

Similar Documents

Publication Publication Date Title
JP2001044357A (ja) 半導体装置およびその製造方法
JP4145301B2 (ja) 半導体装置及び三次元実装半導体装置
US5481133A (en) Three-dimensional multichip package
EP1267402B1 (en) Semiconductor device and method of production of same
JP5723915B2 (ja) 貫通シリコンビアを使用する半導体実装プロセス
JP5222459B2 (ja) 半導体チップの製造方法、マルチチップパッケージ
KR100840502B1 (ko) 반도체 장치 및 그 제조 방법
JP3726579B2 (ja) 半導体装置およびその製造方法
JP4704800B2 (ja) 積層型半導体装置及びその製造方法
JP2006237594A (ja) 半導体装置及びその製造方法
JP2000195861A (ja) 半導体装置およびその製造方法
US20050093121A1 (en) Chip package and substrate
JP2002217354A (ja) 半導体装置
JPH04356956A (ja) 半導体装置及びその製造方法
JP2001035995A (ja) 半導体チップの貫通孔形成方法
JP2002093811A (ja) 電極および半導体装置の製造方法
JP2001177048A (ja) 半導体装置及びその製造方法、ならびに電子機器
JP2002076167A (ja) 半導体チップ、積層型半導体パッケージ、及びそれらの作製方法
JP2001320015A (ja) 半導体装置およびその製造方法
JP4046568B2 (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
JP2006041512A (ja) マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ
JP3757766B2 (ja) 半導体装置及びその製造方法、並びに電子機器
JP2006210802A (ja) 半導体装置
JPH06268151A (ja) 半導体装置
JP2003273106A (ja) 半導体装置の製造方法及び半導体装置並びに回路基板及び電子機器

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003