JP2001177048A - 半導体装置及びその製造方法、ならびに電子機器 - Google Patents
半導体装置及びその製造方法、ならびに電子機器Info
- Publication number
- JP2001177048A JP2001177048A JP35913599A JP35913599A JP2001177048A JP 2001177048 A JP2001177048 A JP 2001177048A JP 35913599 A JP35913599 A JP 35913599A JP 35913599 A JP35913599 A JP 35913599A JP 2001177048 A JP2001177048 A JP 2001177048A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrode
- semiconductor
- plating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップを接着剤にて積層するととも
に、半導体チップにあけたビアー内壁に絶縁膜を施した
後、ビアー内に充填したメッキの導電体により、各半導
体チップの電極を電気的に接続したため、製造が容易
で、メッキ接着強度が良く、小型の半導体装置およびそ
の製造方法、ならびにこれを用いた電子機器を提供す
る。 【解決手段】 複数の半導体チップを積層して多層化し
た半導体装置である。複数の半導体チップを接着剤で接
着して多層化した半導体装置である。半導体チップにあ
けたビアー内壁に絶縁膜を施すとともに、ビアー内をメ
ッキにて充填する。このメッキが各半導体チップの電極
を接続する導電体を形成し、各半導体チップを電気的に
接続した構成とするものである。
に、半導体チップにあけたビアー内壁に絶縁膜を施した
後、ビアー内に充填したメッキの導電体により、各半導
体チップの電極を電気的に接続したため、製造が容易
で、メッキ接着強度が良く、小型の半導体装置およびそ
の製造方法、ならびにこれを用いた電子機器を提供す
る。 【解決手段】 複数の半導体チップを積層して多層化し
た半導体装置である。複数の半導体チップを接着剤で接
着して多層化した半導体装置である。半導体チップにあ
けたビアー内壁に絶縁膜を施すとともに、ビアー内をメ
ッキにて充填する。このメッキが各半導体チップの電極
を接続する導電体を形成し、各半導体チップを電気的に
接続した構成とするものである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、ならびに電子機器に係り、特に、半導体チ
ップを簡単な構成で積層し、製造が容易で、かつ、絶縁
性の良い小型化された半導体装置及びその製造方法、な
らびに電子機器に関する。
の製造方法、ならびに電子機器に係り、特に、半導体チ
ップを簡単な構成で積層し、製造が容易で、かつ、絶縁
性の良い小型化された半導体装置及びその製造方法、な
らびに電子機器に関する。
【０００２】
【従来の技術】近年、電子機器の高性能化、小型化に伴
って一つのパッケージ内に複数の半導体チップを配置し
てマルチチップパッケージ（Multi Chip Package）と
することにより、半導体装置の高機能化と小型化とが図
られている。そして、マルチチップパッケージ(ＭＣＰ)
には、複数の半導体チップが平面的に並べられた平面型
ＭＣＰと、複数の半導体チップを厚み方向に積層した積
層型（スタックド）ＭＣＰとがある。半導体チップを平
面的に並べられた平面型ＭＣＰは、広い実装面積を必要
とするため、電子機器の小型化への寄与率が小さい。こ
のため、半導体チップを積層した積層型ＭＣＰの開発が
盛んに行われている。この例として、特開平６−３７２
５０号公報や特開平６−２０４３９９号公報に記載の、
半導体チップをパッケージに封止した後に垂直に積み重
ね、ワイヤ、あるいは、バイアホールやスルーホールを
用いてパッケージ間の電気的接続を行うことによりモジ
ュールを形成する技術、などがある。
って一つのパッケージ内に複数の半導体チップを配置し
てマルチチップパッケージ（Multi Chip Package）と
することにより、半導体装置の高機能化と小型化とが図
られている。そして、マルチチップパッケージ(ＭＣＰ)
には、複数の半導体チップが平面的に並べられた平面型
ＭＣＰと、複数の半導体チップを厚み方向に積層した積
層型（スタックド）ＭＣＰとがある。半導体チップを平
面的に並べられた平面型ＭＣＰは、広い実装面積を必要
とするため、電子機器の小型化への寄与率が小さい。こ
のため、半導体チップを積層した積層型ＭＣＰの開発が
盛んに行われている。この例として、特開平６−３７２
５０号公報や特開平６−２０４３９９号公報に記載の、
半導体チップをパッケージに封止した後に垂直に積み重
ね、ワイヤ、あるいは、バイアホールやスルーホールを
用いてパッケージ間の電気的接続を行うことによりモジ
ュールを形成する技術、などがある。
【０００３】
【発明が解決しようとする課題】しかしながら、この従
来の積層型ＭＣＰでは、特開平６−３７２５０号公報に
おいては、積層した半導体チップを相互に電気的に接続
する場合、各半導体チップの周縁部に端子部を形成し、
各チップの端子部間をワイヤによって接続している。こ
のため、半導体チップ相互の電気的接続が煩雑となるば
かりでなく、積層する半導体チップは、上にいくほどサ
イズを小さくしなければならず、集積効率、実装効率が
低下する。また、半導体チップの集積度が向上させる
と、ワイヤ間が小さくなってワイヤ間で短絡を生ずる恐
れがある。
来の積層型ＭＣＰでは、特開平６−３７２５０号公報に
おいては、積層した半導体チップを相互に電気的に接続
する場合、各半導体チップの周縁部に端子部を形成し、
各チップの端子部間をワイヤによって接続している。こ
のため、半導体チップ相互の電気的接続が煩雑となるば
かりでなく、積層する半導体チップは、上にいくほどサ
イズを小さくしなければならず、集積効率、実装効率が
低下する。また、半導体チップの集積度が向上させる
と、ワイヤ間が小さくなってワイヤ間で短絡を生ずる恐
れがある。
【０００４】また、特開平６−２０４３９９号公報にお
いては、層間接続を行うために、バイアホールやスルー
ホールを形成する必要があるので次のように行うため製
造プロセスが複雑になるという問題がある。すなわち、
積層型ＭＣＰは、半導体チップと配線基板とを電気的に
接続し、積層型ＭＣＰを作る際に積層単位となるチップ
キャリアを複数枚作成し、このチップキャリアとコンデ
ンサフイルムと熱伝導基板とパッケージベースとを接着
フイルムに接着する。そしてスルーホールを形成し、積
層し接着した部品間の電気的接続を行う。このとき、バ
イアホールやスルーホールの加工には、バイアホールや
スルーホールの孔、層間の位置合わせ、および、正確な
穴あけ位置の各加工精度の向上などの製造プロセスが困
難であるという問題がある。
いては、層間接続を行うために、バイアホールやスルー
ホールを形成する必要があるので次のように行うため製
造プロセスが複雑になるという問題がある。すなわち、
積層型ＭＣＰは、半導体チップと配線基板とを電気的に
接続し、積層型ＭＣＰを作る際に積層単位となるチップ
キャリアを複数枚作成し、このチップキャリアとコンデ
ンサフイルムと熱伝導基板とパッケージベースとを接着
フイルムに接着する。そしてスルーホールを形成し、積
層し接着した部品間の電気的接続を行う。このとき、バ
イアホールやスルーホールの加工には、バイアホールや
スルーホールの孔、層間の位置合わせ、および、正確な
穴あけ位置の各加工精度の向上などの製造プロセスが困
難であるという問題がある。
【０００５】本発明は、上記従来の問題点に着目し、半
導体チップを接着剤にて積層するとともに、半導体チッ
プにあけたビアー内壁に絶縁膜を施した後、ビアー内に
充填したメッキの導電体により、各半導体チップの電極
を電気的に接続したため、製造が容易で、メッキ接着強
度が良く、小型の半導体装置およびその製造方法、なら
びにこれを用いた電子機器を提供することを目的として
いる。
導体チップを接着剤にて積層するとともに、半導体チッ
プにあけたビアー内壁に絶縁膜を施した後、ビアー内に
充填したメッキの導電体により、各半導体チップの電極
を電気的に接続したため、製造が容易で、メッキ接着強
度が良く、小型の半導体装置およびその製造方法、なら
びにこれを用いた電子機器を提供することを目的として
いる。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る第１の半導体装置では、複数の半導体
チップを接着剤で接着して多層化した半導体装置におい
て、半導体チップにあけたビアー内壁に絶縁膜を施すと
ともに、ビアー内にメッキを充填し、各半導体チップの
電極を接続するメッキの導電体を設けた構成にしたもの
である。
に、本発明に係る第１の半導体装置では、複数の半導体
チップを接着剤で接着して多層化した半導体装置におい
て、半導体チップにあけたビアー内壁に絶縁膜を施すと
ともに、ビアー内にメッキを充填し、各半導体チップの
電極を接続するメッキの導電体を設けた構成にしたもの
である。
【０００７】このように構成した本発明は、各半導体チ
ップのビアー内に配設された電極にメッキが施されると
ともに、ビアー内が充填されて電気を導通する導電体と
なっているため、ビアー直径の大小、あるいは、ビアー
の孔位置のズレに関係なく各半導体チップに導電するこ
とが出来る。
ップのビアー内に配設された電極にメッキが施されると
ともに、ビアー内が充填されて電気を導通する導電体と
なっているため、ビアー直径の大小、あるいは、ビアー
の孔位置のズレに関係なく各半導体チップに導電するこ
とが出来る。
【０００８】本発明に係る第２の半導体装置では、複数
の半導体チップを接着剤で接着して多層化した半導体装
置において、半導体チップにビアーをあけた後、ビアー
内壁の接着剤を所定直径だけ除去して電極の上面を露出
し、半導体チップを加熱してビアー内壁に絶縁膜を施こ
すとともに、ビアー内にメッキを充填し、各半導体チッ
プの電極を接続するメッキの導電体を設けた構成にした
ものである。
の半導体チップを接着剤で接着して多層化した半導体装
置において、半導体チップにビアーをあけた後、ビアー
内壁の接着剤を所定直径だけ除去して電極の上面を露出
し、半導体チップを加熱してビアー内壁に絶縁膜を施こ
すとともに、ビアー内にメッキを充填し、各半導体チッ
プの電極を接続するメッキの導電体を設けた構成にした
ものである。
【０００９】このように構成した本発明は、各半導体チ
ップのビアー内に配設された電極は、ビアー内壁および
電極上面にメッキが施されるとともに、ビアー内が充填
されて電気を導通する導電体となっているため、電極と
メッキとの接合面積が大きくなり、接合部の強度を増す
とともに、電気の導通が更に良くなっている。また、電
極とメッキとの接合面積が大きくなるため、ビアー直径
の大小、あるいは、ビアーの孔位置のズレに、更に関係
なく各半導体チップに導電することが出来る。
ップのビアー内に配設された電極は、ビアー内壁および
電極上面にメッキが施されるとともに、ビアー内が充填
されて電気を導通する導電体となっているため、電極と
メッキとの接合面積が大きくなり、接合部の強度を増す
とともに、電気の導通が更に良くなっている。また、電
極とメッキとの接合面積が大きくなるため、ビアー直径
の大小、あるいは、ビアーの孔位置のズレに、更に関係
なく各半導体チップに導電することが出来る。
【００１０】また、上記発明に係る半導体装置は、ビア
ーの下端部にプラグを挿入した後にビアー内にメッキを
充填し導電体を設けることが望ましい。
ーの下端部にプラグを挿入した後にビアー内にメッキを
充填し導電体を設けることが望ましい。
【００１１】このように構成した本発明は、電極以外に
ビアー内のプラグからもメッキが施されてビアー内を充
填するためにメッキを施すのが容易になるとともに、メ
ッキ時間の短縮が図れる。
ビアー内のプラグからもメッキが施されてビアー内を充
填するためにメッキを施すのが容易になるとともに、メ
ッキ時間の短縮が図れる。
【００１２】本発明に係る第３の半導体装置は、複数の
半導体チップを接着剤で接着して多層化した半導体装置
において、積層した半導体チップの側面に絶縁膜を施こ
すとともに、各半導体チップの側面端面の電極を露出
し、露出した縦一列の各半導体チップの電極をメッキに
て接続し、電気的に接続する導電体を設けた構成にした
ものである。
半導体チップを接着剤で接着して多層化した半導体装置
において、積層した半導体チップの側面に絶縁膜を施こ
すとともに、各半導体チップの側面端面の電極を露出
し、露出した縦一列の各半導体チップの電極をメッキに
て接続し、電気的に接続する導電体を設けた構成にした
ものである。
【００１３】このように構成した本発明は、各半導体チ
ップの側面端面に露出した電極を電気的に接続して導電
体としたため、実装面積が小さくなる。また、各半導体
チップの側面端面を加工して導電体を形成するために、
外部より加工ができ製造が容易になる。
ップの側面端面に露出した電極を電気的に接続して導電
体としたため、実装面積が小さくなる。また、各半導体
チップの側面端面を加工して導電体を形成するために、
外部より加工ができ製造が容易になる。
【００１４】本発明に係る第１の半導体装置の製造方法
は、複数の半導体チップを接着剤で接着して多層化する
工程と、半導体チップにビアーをあける工程と、半導体
チップを加熱してビアー内壁に絶縁膜を形成する工程
と、ビアー内をエッチングして電極を露出する工程と、
半導体チップをメッキ槽に挿入してビアー内にメッキを
充填して導電体を形成し、各半導体チップの電極を電気
的に接続する工程と、からなるようにしている。
は、複数の半導体チップを接着剤で接着して多層化する
工程と、半導体チップにビアーをあける工程と、半導体
チップを加熱してビアー内壁に絶縁膜を形成する工程
と、ビアー内をエッチングして電極を露出する工程と、
半導体チップをメッキ槽に挿入してビアー内にメッキを
充填して導電体を形成し、各半導体チップの電極を電気
的に接続する工程と、からなるようにしている。
【００１５】このような方法で製造した本発明は、メッ
キにてビアー内を充填して導電体を形成し、各半導体チ
ップの電極を導電体で接続して各半導体チップを電気的
に接続するため、ビアー直径の大小、あるいは、ビアー
の孔位置の精度に関係なく各半導体チップに導電するこ
とが出来るので、積層した半導体チップにビアーをあけ
るようにして製造しても良く、あるいは、半導体チップ
にビアーをあけた後に積層するようにしても良い。これ
により、製品に合わせて半導体チップの積層ができ、且
つ、そのビアー直径あるいは孔位置の精度を低下しても
良いので製造が容易になる。
キにてビアー内を充填して導電体を形成し、各半導体チ
ップの電極を導電体で接続して各半導体チップを電気的
に接続するため、ビアー直径の大小、あるいは、ビアー
の孔位置の精度に関係なく各半導体チップに導電するこ
とが出来るので、積層した半導体チップにビアーをあけ
るようにして製造しても良く、あるいは、半導体チップ
にビアーをあけた後に積層するようにしても良い。これ
により、製品に合わせて半導体チップの積層ができ、且
つ、そのビアー直径あるいは孔位置の精度を低下しても
良いので製造が容易になる。
【００１６】本発明に係る第２の半導体装置の製造方法
は、複数の半導体チップを接着剤で接着して多層化する
工程と、半導体チップにビアーをあける工程と、ビアー
内壁の接着剤を溶剤で除去して電極上面を露出する工程
と、半導体チップを加熱してビアー内壁に絶縁膜を形成
する工程と、ビアー内をエッチングして電極を露出する
工程と、半導体チップをメッキ槽に挿入してビアー内に
メッキを充填して導電体を形成し、電極を電気的に接続
する工程と、からなるようにしている。
は、複数の半導体チップを接着剤で接着して多層化する
工程と、半導体チップにビアーをあける工程と、ビアー
内壁の接着剤を溶剤で除去して電極上面を露出する工程
と、半導体チップを加熱してビアー内壁に絶縁膜を形成
する工程と、ビアー内をエッチングして電極を露出する
工程と、半導体チップをメッキ槽に挿入してビアー内に
メッキを充填して導電体を形成し、電極を電気的に接続
する工程と、からなるようにしている。
【００１７】このような方法で製造した本発明では、各
半導体チップのビアー内に配設された電極は、電極上面
の接着剤が溶剤により容易に除去できるので、電極とメ
ッキとの接合面積を容易に大きくでき、接合加工が容易
になる。電極とメッキよりなる導電体の接合面積が大き
くなるので電気の導通が更に良くなっている。また、前
記と同様に、電極とメッキとの接合面積が大きくなるた
め、ビアー直径の大小、あるいは、ビアーの孔位置の精
度に、更に関係なく各半導体チップに導電することが出
来るのて更に製造が容易になる。
半導体チップのビアー内に配設された電極は、電極上面
の接着剤が溶剤により容易に除去できるので、電極とメ
ッキとの接合面積を容易に大きくでき、接合加工が容易
になる。電極とメッキよりなる導電体の接合面積が大き
くなるので電気の導通が更に良くなっている。また、前
記と同様に、電極とメッキとの接合面積が大きくなるた
め、ビアー直径の大小、あるいは、ビアーの孔位置の精
度に、更に関係なく各半導体チップに導電することが出
来るのて更に製造が容易になる。
【００１８】本発明に係る第３の半導体装置の製造方法
は、複数の半導体チップを接着剤で接着して多層化する
工程と、半導体チップの側面を研削する工程と、半導体
チップを加熱して側面に絶縁膜を形成する工程と、側面
端部の電極を露出する工程と、電極の縦一列の所在個所
以外にメッキ防止剤を塗布して溝を形成する工程と、半
導体チップをメッキ槽に挿入して、溝にメッキを充填し
各半導体チップの電極を電気的に接続する導電体を形成
する工程と、からなるようにしている。
は、複数の半導体チップを接着剤で接着して多層化する
工程と、半導体チップの側面を研削する工程と、半導体
チップを加熱して側面に絶縁膜を形成する工程と、側面
端部の電極を露出する工程と、電極の縦一列の所在個所
以外にメッキ防止剤を塗布して溝を形成する工程と、半
導体チップをメッキ槽に挿入して、溝にメッキを充填し
各半導体チップの電極を電気的に接続する導電体を形成
する工程と、からなるようにしている。
【００１９】このような方法で製造した本発明では、各
半導体チップの側面端部に配設された電極は、メッキ防
止剤で形成された溝にメッキが施される導電体となって
いるため、孔明けなどの加工が不要となり、製造が更に
容易になっている。また、溝にメッキを充填し各半導体
チッブを電気的に接続する導電体としているため、溝の
大小、あるいは、半導体チップの精度に関係なく各半導
体チップに導電することが出来るので、製造が容易にな
る。また、各半導体チップの側面端面を加工して導電体
を形成するために、外部より加工ができ製造が容易にな
る。
半導体チップの側面端部に配設された電極は、メッキ防
止剤で形成された溝にメッキが施される導電体となって
いるため、孔明けなどの加工が不要となり、製造が更に
容易になっている。また、溝にメッキを充填し各半導体
チッブを電気的に接続する導電体としているため、溝の
大小、あるいは、半導体チップの精度に関係なく各半導
体チップに導電することが出来るので、製造が容易にな
る。また、各半導体チップの側面端面を加工して導電体
を形成するために、外部より加工ができ製造が容易にな
る。
【００２０】また、本発明に係る電子機器は、上記構成
の半導体装置を備えることが望ましい。
の半導体装置を備えることが望ましい。
【００２１】このように構成した本発明は、半導体装置
は製造が容易で、かつ、小型で安価になるため、小型で
安価な電子機器を得ることが出来る。
は製造が容易で、かつ、小型で安価になるため、小型で
安価な電子機器を得ることが出来る。
【００２２】
【発明の実施の形態】以下に、本発明に係る半導体装置
及びその製造方法、ならびに電子機器の好ましい実施の
形態を添付図面に従って詳細に説明する。
及びその製造方法、ならびに電子機器の好ましい実施の
形態を添付図面に従って詳細に説明する。
【００２３】図１は本発明の実施形態に係る半導体装置
１の半導体チップ１１を積層した一部側面断面図、図２
は半導体装置１の半導体チップ１１を積層した斜視図、
図３から図６は半導体チップ１１の第１実施例の製造工
程を説明するための一部側面断面図、図７から図１０は
半導体チップ１１の第２実施例の製造工程を説明するた
めの一部側面断面図である。
１の半導体チップ１１を積層した一部側面断面図、図２
は半導体装置１の半導体チップ１１を積層した斜視図、
図３から図６は半導体チップ１１の第１実施例の製造工
程を説明するための一部側面断面図、図７から図１０は
半導体チップ１１の第２実施例の製造工程を説明するた
めの一部側面断面図である。
【００２４】図１あるいは図２において、半導体装置１
（図１７に示す）を構成する半導体チップ１１は、基板
となるシリコン単結晶基板１３（以下、基板１３とい
う）の一面側１３ａにアルミニュームからなる電極１５
が蒸着されている。半導体装置１は、複数の半導体チッ
プ１１、例えば、第１半導体チップ１１ａ、第２半導体
チップ１１ｂ、第３半導体チップ１１ｃ、…のチップが
積層されて構成されている。以下では、各第１半導体チ
ップ１１ａ、第２半導体チップ１１ｂ、第３半導体チッ
プ１１ｃ、…の全体を纏めたものを半導体チップ１１と
いう。
（図１７に示す）を構成する半導体チップ１１は、基板
となるシリコン単結晶基板１３（以下、基板１３とい
う）の一面側１３ａにアルミニュームからなる電極１５
が蒸着されている。半導体装置１は、複数の半導体チッ
プ１１、例えば、第１半導体チップ１１ａ、第２半導体
チップ１１ｂ、第３半導体チップ１１ｃ、…のチップが
積層されて構成されている。以下では、各第１半導体チ
ップ１１ａ、第２半導体チップ１１ｂ、第３半導体チッ
プ１１ｃ、…の全体を纏めたものを半導体チップ１１と
いう。
【００２５】各半導体チップ１１は、複数の電極１５、
例えば、第１電極１５ａ、第２電極１５ｂ、第３電極１
５ｃ、…が蒸着されている。積層されている第１半導体
チップ１１ａ、第２半導体チップ１１ｂ、第３半導体チ
ップ１１ｃ、…の第１電極１５ａは第１導電体１７ａに
より、また、第２電極１５ｂは第２導電体１７ｂによ
り、更に、第３電極１５ｃは第３導電体１７ｃにより電
気的に接続されている。
例えば、第１電極１５ａ、第２電極１５ｂ、第３電極１
５ｃ、…が蒸着されている。積層されている第１半導体
チップ１１ａ、第２半導体チップ１１ｂ、第３半導体チ
ップ１１ｃ、…の第１電極１５ａは第１導電体１７ａに
より、また、第２電極１５ｂは第２導電体１７ｂによ
り、更に、第３電極１５ｃは第３導電体１７ｃにより電
気的に接続されている。
【００２６】また、第１半導体チップ１１ａ、第２半導
体チップ１１ｂ、第３半導体チップ１１ｃ、…は、その
間を絶縁材料からなる接着剤２１、例えば、第１接着剤
２１ａ、第２接着剤２１ｂ、…で接着されて積層されて
いる。なお、上記実施例では、基板１３の図示上側の片
面に電極１５を設け、図示しない回路を構成したが、両
側に電極１５を設けて両側に図示しない回路を構成して
も良い。
体チップ１１ｂ、第３半導体チップ１１ｃ、…は、その
間を絶縁材料からなる接着剤２１、例えば、第１接着剤
２１ａ、第２接着剤２１ｂ、…で接着されて積層されて
いる。なお、上記実施例では、基板１３の図示上側の片
面に電極１５を設け、図示しない回路を構成したが、両
側に電極１５を設けて両側に図示しない回路を構成して
も良い。
【００２７】この半導体チップ１１は、図３および図６
のような第１実施例の工程で製造されている。先ず、図
１に示すように、基板１３の一面側１３ａには、アルミ
ニュームからなる電極１５、例えば、第１電極１５ａ、
第２電極１５ｂ、第３電極１５ｃ…が蒸着されている。
この一面側１３ａの基板１３の表面には、図示しないＳ
ｉＯ2の絶縁膜が形成されていても良い。
のような第１実施例の工程で製造されている。先ず、図
１に示すように、基板１３の一面側１３ａには、アルミ
ニュームからなる電極１５、例えば、第１電極１５ａ、
第２電極１５ｂ、第３電極１５ｃ…が蒸着されている。
この一面側１３ａの基板１３の表面には、図示しないＳ
ｉＯ2の絶縁膜が形成されていても良い。
【００２８】次に、図３に示すように、半導体チップ１
１は、アルミニュームの電極１５の中に図示しないドリ
ルにより第１半導体チップ１１ａ、第２半導体チップ１
１ｂ、第３半導体チップ１１ｃ、…および、第１接着剤
２１ａ、第２接着剤２１ｂ、…を貫通したビアー２５が
あけられる。例えば、この電極１５は、バスライン等で
は、１００μｍの幅に、５０μｍの直径のドリルで孔が
あけられる。このビアー２５があけられた半導体チップ
１１は所定の温度で加熱される。
１は、アルミニュームの電極１５の中に図示しないドリ
ルにより第１半導体チップ１１ａ、第２半導体チップ１
１ｂ、第３半導体チップ１１ｃ、…および、第１接着剤
２１ａ、第２接着剤２１ｂ、…を貫通したビアー２５が
あけられる。例えば、この電極１５は、バスライン等で
は、１００μｍの幅に、５０μｍの直径のドリルで孔が
あけられる。このビアー２５があけられた半導体チップ
１１は所定の温度で加熱される。
【００２９】この結果、図４に示すように、基板１３の
ビアー２５の内壁には、ＳｉＯ2の絶縁膜２７が形成さ
れる。また、ビアー２５のアルミニュームの電極１５に
は、酸化アルミニューム膜２９が形成される。次に、ビ
アー２５のアルミニューム電極１５に形成される酸化ア
ルミニューム膜２９が、図５に示すように、選択エッチ
ングにより除去される。
ビアー２５の内壁には、ＳｉＯ2の絶縁膜２７が形成さ
れる。また、ビアー２５のアルミニュームの電極１５に
は、酸化アルミニューム膜２９が形成される。次に、ビ
アー２５のアルミニューム電極１５に形成される酸化ア
ルミニューム膜２９が、図５に示すように、選択エッチ
ングにより除去される。
【００３０】ＳｉＯ2の絶縁膜２７がビアー２５の内壁
の基板１３に形成されるとともに、酸化アルミニューム
膜２９が除去されアルミニューム電極１５が露出された
半導体チップ１１のビアー２５内は、銅メッキが施され
て充填され、図６に示すように、導電体１７（図１に示
す第１導電体１７ａ、第２導電体１７ｂ、第３導電体１
７ｃ、…）が形成される。これにより、図１に示すよう
に、第１半導体チップ１１ａ、第２半導体チップ１１
ｂ、第３半導体チップ１１ｃ、…の第１電極１５ａは第
１導電体１７ａにより、また、第２電極１５ｂは第２導
電体１７ｂにより、更に、第３電極１５ｃは第３導電体
１７ｃにより電気的に接続されている。
の基板１３に形成されるとともに、酸化アルミニューム
膜２９が除去されアルミニューム電極１５が露出された
半導体チップ１１のビアー２５内は、銅メッキが施され
て充填され、図６に示すように、導電体１７（図１に示
す第１導電体１７ａ、第２導電体１７ｂ、第３導電体１
７ｃ、…）が形成される。これにより、図１に示すよう
に、第１半導体チップ１１ａ、第２半導体チップ１１
ｂ、第３半導体チップ１１ｃ、…の第１電極１５ａは第
１導電体１７ａにより、また、第２電極１５ｂは第２導
電体１７ｂにより、更に、第３電極１５ｃは第３導電体
１７ｃにより電気的に接続されている。
【００３１】この銅メッキは、例えば、ビアー２５の孔
の一端部に、銅等の材料からなるプラグ３３（図１に示
す）が挿入されるとともに、プラグ３３に図示しないメ
ッキ用電極の一方が接続され、かつ、他方のメッキ用電
極がメッキ液に挿入された後に、図示しないメッキ槽に
挿入され、半導体チップ１１はビアー２５の孔内にメッ
キを成長させ充填し、第１導電体１７ａ、第２導電体１
７ｂ、第３導電体１７ｃ、…が形成される。このプラグ
３３は、半導体装置１の電極として用いることができ
る。また、他の例として、プラグ３３を用いずに、半導
体チップ１１の電極１５にメッキ用電極の一方が接続さ
れ、かつ、他方のメッキ用電極がメッキ液に挿入された
後に図示しないメッキ槽に挿入して、ビアー２５の孔内
にメッキを成長させて充填し、第１導電体１７ａ、第２
導電体１７ｂ、第３導電体１７ｃ、…が形成される。
の一端部に、銅等の材料からなるプラグ３３（図１に示
す）が挿入されるとともに、プラグ３３に図示しないメ
ッキ用電極の一方が接続され、かつ、他方のメッキ用電
極がメッキ液に挿入された後に、図示しないメッキ槽に
挿入され、半導体チップ１１はビアー２５の孔内にメッ
キを成長させ充填し、第１導電体１７ａ、第２導電体１
７ｂ、第３導電体１７ｃ、…が形成される。このプラグ
３３は、半導体装置１の電極として用いることができ
る。また、他の例として、プラグ３３を用いずに、半導
体チップ１１の電極１５にメッキ用電極の一方が接続さ
れ、かつ、他方のメッキ用電極がメッキ液に挿入された
後に図示しないメッキ槽に挿入して、ビアー２５の孔内
にメッキを成長させて充填し、第１導電体１７ａ、第２
導電体１７ｂ、第３導電体１７ｃ、…が形成される。
【００３２】上記実施例では、ビアー２５は、各第１半
導体チップ１１ａ、第２半導体チップ１１ｂ、第３半導
体チップ１１ｃ、…の各半導体チップ１１の間が、第１
接着剤２１ａ、第２接着剤２１ｂ、…で接着された後に
ドリルであけられたが、第１半導体チップ１１ａ、第２
半導体チップ１１ｂ、第３半導体チップ１１ｃ、…の各
々にビアー２５の孔をあけた後に治具を用いて貫通した
ビアー２５を形成するようにしても良い。このとき仮
に、第１半導体チップ１１ａ、第２半導体チップ１１
ｂ、第３半導体チップ１１ｃ、…の各々にビアー２５の
孔がズレてもメッキにより充填されるため、電気的に接
続する導電体１７を形成できる。従って、ビアー２５の
孔あけ位置の精度は低下でき、製造が容易になる。
導体チップ１１ａ、第２半導体チップ１１ｂ、第３半導
体チップ１１ｃ、…の各半導体チップ１１の間が、第１
接着剤２１ａ、第２接着剤２１ｂ、…で接着された後に
ドリルであけられたが、第１半導体チップ１１ａ、第２
半導体チップ１１ｂ、第３半導体チップ１１ｃ、…の各
々にビアー２５の孔をあけた後に治具を用いて貫通した
ビアー２５を形成するようにしても良い。このとき仮
に、第１半導体チップ１１ａ、第２半導体チップ１１
ｂ、第３半導体チップ１１ｃ、…の各々にビアー２５の
孔がズレてもメッキにより充填されるため、電気的に接
続する導電体１７を形成できる。従って、ビアー２５の
孔あけ位置の精度は低下でき、製造が容易になる。
【００３３】次に、半導体装置１（図１７に示す）が構
成される半導体チップ１１を製造する第２実施例の工程
について説明する。第１実施例では、ビアー２５の孔の
内壁にＳｉＯ2の絶縁膜２７を基板１３に形成するとと
もに、アルミニューム電極１５の酸化アルミニューム膜
２９が除去されて露出された後に、半導体チップ１１は
銅メッキが施されて導電体を形成している。
成される半導体チップ１１を製造する第２実施例の工程
について説明する。第１実施例では、ビアー２５の孔の
内壁にＳｉＯ2の絶縁膜２７を基板１３に形成するとと
もに、アルミニューム電極１５の酸化アルミニューム膜
２９が除去されて露出された後に、半導体チップ１１は
銅メッキが施されて導電体を形成している。
【００３４】これに対して、第２実施例では、ビアー２
５に接する電極１５の上面の第１接着剤２１ａ、第２接
着剤２１ｂ、…を所定量だけ除去して電極１５の上面も
露出して半導体チップ１１を接着するとともに、半導体
チップ１１を加熱して基板１３に絶縁膜を施した後、半
導体チップ１１は銅メッキが施されて導電体を形成して
いる。
５に接する電極１５の上面の第１接着剤２１ａ、第２接
着剤２１ｂ、…を所定量だけ除去して電極１５の上面も
露出して半導体チップ１１を接着するとともに、半導体
チップ１１を加熱して基板１３に絶縁膜を施した後、半
導体チップ１１は銅メッキが施されて導電体を形成して
いる。
【００３５】先ず、第１実施例と同様に図１に示すよう
に、基板１３の一面側１３ａには、アルミニュームから
なる電極１５が蒸着されている。この一面側１３ａの基
板１３には、図示しないＳｉＯ2の絶縁膜が形成されて
いても良い。また、第１実施例と同様に図１に示すよう
に、電極１５に図示しないドリルにより第１半導体チッ
プ１１ａ、第２半導体チップ１１ｂ、第３半導体チップ
１１ｃ、…および、第１接着剤２１ａ、第２接着剤２１
ｂ、…を貫通したビアー２５があけられる。
に、基板１３の一面側１３ａには、アルミニュームから
なる電極１５が蒸着されている。この一面側１３ａの基
板１３には、図示しないＳｉＯ2の絶縁膜が形成されて
いても良い。また、第１実施例と同様に図１に示すよう
に、電極１５に図示しないドリルにより第１半導体チッ
プ１１ａ、第２半導体チップ１１ｂ、第３半導体チップ
１１ｃ、…および、第１接着剤２１ａ、第２接着剤２１
ｂ、…を貫通したビアー２５があけられる。
【００３６】次に、ビアー２５があけられた半導体チッ
プ１１は、絶縁性の第１接着剤２１ａ、第２接着剤２１
ｂ、…を溶融する有機溶剤により、第１電極１５ａおよ
び第２電極１５ｂの図示上側（Ｍａ）が、図７に示すよ
うに所定量（直径Ｄａ）だけ除去され、電極上面が露出
される。この半導体チップ１１は所定の温度で加熱され
る。この結果、図８に示すように、ビアー２５の基板１
３には、ＳｉＯ2の絶縁膜２７が形成される。ビアー２
５内のアルミニュームの電極１５には、酸化アルミニュ
ーム膜２９が形成された後に第１実施例と同様に除去し
ても良く、また、半導体チップ１１を所定の温度で加熱
する前に、電極１５の図示上面およびビアー２５の内面
に、酸化防止剤を塗布しておいて酸化膜の発生を防止す
るようにしても良い。
プ１１は、絶縁性の第１接着剤２１ａ、第２接着剤２１
ｂ、…を溶融する有機溶剤により、第１電極１５ａおよ
び第２電極１５ｂの図示上側（Ｍａ）が、図７に示すよ
うに所定量（直径Ｄａ）だけ除去され、電極上面が露出
される。この半導体チップ１１は所定の温度で加熱され
る。この結果、図８に示すように、ビアー２５の基板１
３には、ＳｉＯ2の絶縁膜２７が形成される。ビアー２
５内のアルミニュームの電極１５には、酸化アルミニュ
ーム膜２９が形成された後に第１実施例と同様に除去し
ても良く、また、半導体チップ１１を所定の温度で加熱
する前に、電極１５の図示上面およびビアー２５の内面
に、酸化防止剤を塗布しておいて酸化膜の発生を防止す
るようにしても良い。
【００３７】次に、ビアー２５のアルミニューム電極１
５に形成される酸化アルミニューム膜２９が、図９に示
すように、選択エッチングにより除去される。ＳｉＯ2
の絶縁膜２７がビアー２５の基板１３に形成されるとと
もに、酸化アルミニューム膜２９が除去されるか、ある
いは、酸化膜の発生が防止されてアルミニューム電極１
５が露出された半導体チップ１１のビアー２５内には、
銅メッキが施されて充填され、図１０に示すように、導
電体１７（図１に示す第１導電体１７ａ、第２導電体１
７ｂ、第３導電体１７ｃ、…）が形成される。これによ
り、図１に示すように、第１半導体チップ１１ａ、第２
半導体チップ１１ｂ、第３半導体チップ１１ｃ、…の第
１電極１５ａは第１導電体１７ａにより、また、第２電
極１５ｂは第２導電体１７ｂにより、更に、第３電極１
５ｃは第３導電体１７ｃにより電気的に接続されてい
る。
５に形成される酸化アルミニューム膜２９が、図９に示
すように、選択エッチングにより除去される。ＳｉＯ2
の絶縁膜２７がビアー２５の基板１３に形成されるとと
もに、酸化アルミニューム膜２９が除去されるか、ある
いは、酸化膜の発生が防止されてアルミニューム電極１
５が露出された半導体チップ１１のビアー２５内には、
銅メッキが施されて充填され、図１０に示すように、導
電体１７（図１に示す第１導電体１７ａ、第２導電体１
７ｂ、第３導電体１７ｃ、…）が形成される。これによ
り、図１に示すように、第１半導体チップ１１ａ、第２
半導体チップ１１ｂ、第３半導体チップ１１ｃ、…の第
１電極１５ａは第１導電体１７ａにより、また、第２電
極１５ｂは第２導電体１７ｂにより、更に、第３電極１
５ｃは第３導電体１７ｃにより電気的に接続されてい
る。
【００３８】このとき、第２実施例では、絶縁性の第１
接着剤２１ａ、第２接着剤２１ｂ、…が電極１５の図示
上側（Ｍａ）で所定量が除去された分だけ、第１電極１
５ａ、第２電極１５ｂ、第３電極１５ｃ…と銅メッキの
接着量が多くなり、接着強度が増すと共に、導電性が良
くなる。銅メッキの製造方法は、第１実施例と同様なた
め説明は省略する。
接着剤２１ａ、第２接着剤２１ｂ、…が電極１５の図示
上側（Ｍａ）で所定量が除去された分だけ、第１電極１
５ａ、第２電極１５ｂ、第３電極１５ｃ…と銅メッキの
接着量が多くなり、接着強度が増すと共に、導電性が良
くなる。銅メッキの製造方法は、第１実施例と同様なた
め説明は省略する。
【００３９】上記実施例では、ビアー２５の周囲の第１
接着剤２１ａ、第２接着剤２１ｂ、…は、有機溶剤で除
去するようにしたが、ビアー２５の周囲に治具等を用い
て、電極１５の上面が所定量だけ露出するように、所定
の直径Ｄａ（図７に示す）の分だけ塗布しないようにし
ても良い。
接着剤２１ａ、第２接着剤２１ｂ、…は、有機溶剤で除
去するようにしたが、ビアー２５の周囲に治具等を用い
て、電極１５の上面が所定量だけ露出するように、所定
の直径Ｄａ（図７に示す）の分だけ塗布しないようにし
ても良い。
【００４０】次に、半導体装置１が構成される側面電極
用半導体チップ４１を製造する第３実施例の工程につい
て説明する。
用半導体チップ４１を製造する第３実施例の工程につい
て説明する。
【００４１】図１１は、半導体装置１の側面電極用半導
体チップ４１を積層した斜視図、図１２から図１６は側
面電極用半導体チップ４１の第３実施例の製造工程を説
明するための一部側面断面図である。
体チップ４１を積層した斜視図、図１２から図１６は側
面電極用半導体チップ４１の第３実施例の製造工程を説
明するための一部側面断面図である。
【００４２】第１実施例および第２実施例では、積層し
た半導体チップ１１にビアー２５をあけた後、半導体チ
ップ１１を加熱してビアー２５に絶縁膜を施すととも
に、ビアー２５内にメッキを施して充填し、各半導体チ
ップ１１ａ、１１ｂ、１１ｃ、…の各電極１５ａ、１５
ｂ、１５ｃ、…をビアー２５内でそれぞれメッキよりな
る導電体１９により電気的に接続している。
た半導体チップ１１にビアー２５をあけた後、半導体チ
ップ１１を加熱してビアー２５に絶縁膜を施すととも
に、ビアー２５内にメッキを施して充填し、各半導体チ
ップ１１ａ、１１ｂ、１１ｃ、…の各電極１５ａ、１５
ｂ、１５ｃ、…をビアー２５内でそれぞれメッキよりな
る導電体１９により電気的に接続している。
【００４３】これに対して、第３実施例では、半導体装
置１の側面電極用半導体チップ４１は、積層された側面
電極用第１半導体チップ４１ａ、側面電極用第２半導体
チップ４１ｂ、側面電極用第３半導体チップ４１ｃ、…
の一面に側面用電極４３を側面まで蒸着し、側面用電極
４３は側面に側面用電極４３と導通するメッキを施して
側面導電体４５を形成して電気的に接続している。側面
用電極４３は、基板１３の一面側１３ａにアルミニュー
ムが基板１３の側面端部まで蒸着されており、側面に所
定の厚さを有して露出している。この側面用電極４３
は、例えば、側面第１電極４３ａ、側面第２電極４３
ｂ、側面第３電極４３ｃ、…が基板１３の一面側１３ａ
に蒸着されている。また、この側面用電極４３は、基板
１３の図示上側の片面に電極４３を設け、図示しない回
路を構成したが、前記と同様に、両側に電極４３を設け
て両側に図示しない回路を構成しても良い。
置１の側面電極用半導体チップ４１は、積層された側面
電極用第１半導体チップ４１ａ、側面電極用第２半導体
チップ４１ｂ、側面電極用第３半導体チップ４１ｃ、…
の一面に側面用電極４３を側面まで蒸着し、側面用電極
４３は側面に側面用電極４３と導通するメッキを施して
側面導電体４５を形成して電気的に接続している。側面
用電極４３は、基板１３の一面側１３ａにアルミニュー
ムが基板１３の側面端部まで蒸着されており、側面に所
定の厚さを有して露出している。この側面用電極４３
は、例えば、側面第１電極４３ａ、側面第２電極４３
ｂ、側面第３電極４３ｃ、…が基板１３の一面側１３ａ
に蒸着されている。また、この側面用電極４３は、基板
１３の図示上側の片面に電極４３を設け、図示しない回
路を構成したが、前記と同様に、両側に電極４３を設け
て両側に図示しない回路を構成しても良い。
【００４４】積層された側面電極用第１半導体チップ４
１ａ、側面電極用第２半導体チップ４１ｂ、側面電極用
第３半導体チップ４１ｃ、…の側面第１電極４３ａは側
面第１導電体４５ａにより、また、側面第２電極４３ｂ
は側面第２導電体４５ｂにより、更に、側面第３電極４
３ｃは側面第３導電体４５ｃにより電気的に接続されて
いる。
１ａ、側面電極用第２半導体チップ４１ｂ、側面電極用
第３半導体チップ４１ｃ、…の側面第１電極４３ａは側
面第１導電体４５ａにより、また、側面第２電極４３ｂ
は側面第２導電体４５ｂにより、更に、側面第３電極４
３ｃは側面第３導電体４５ｃにより電気的に接続されて
いる。
【００４５】また、側面電極用第１半導体チップ４１
ａ、側面電極用第２半導体チップ４１ｂ、側面電極用第
３半導体チップ４１ｃ、…は、その間を絶縁材料からな
る側面電極用第１接着剤４７ａ、側面電極用第２接着剤
４７ｂ、…で接着されて積層されている。
ａ、側面電極用第２半導体チップ４１ｂ、側面電極用第
３半導体チップ４１ｃ、…は、その間を絶縁材料からな
る側面電極用第１接着剤４７ａ、側面電極用第２接着剤
４７ｂ、…で接着されて積層されている。
【００４６】この側面電極用半導体チップ４１は、図１
２および図１６のような第３実施例の工程で製造されて
いる。先ず、図１２に示すように、基板１３の一面側１
３ａには、アルミニュームからなる側面用電極４３ａが
基板１３の端部（Ｐａ）まで蒸着されている。この一面
側１３ａの基板１３には、電極４３部を除いて図示しな
いＳｉＯ2の絶縁膜が接着前に形成されていても良い。
２および図１６のような第３実施例の工程で製造されて
いる。先ず、図１２に示すように、基板１３の一面側１
３ａには、アルミニュームからなる側面用電極４３ａが
基板１３の端部（Ｐａ）まで蒸着されている。この一面
側１３ａの基板１３には、電極４３部を除いて図示しな
いＳｉＯ2の絶縁膜が接着前に形成されていても良い。
【００４７】次に、側面電極用半導体チップ４１は、図
１２に示すように、全側面（端部Ｐａ）が研削される。
研削された側面電極用半導体チップ４１は、図１３に示
すように、所定の温度で加熱され、側面用電極４３が露
出しているシリコン単結晶よりなる基板１３の全側面に
ＳｉＯ2の側面用絶縁膜４９が形成されるとともに、側
面用電極４３の表面に側面用酸化アルミニューム膜５１
が形成される。この側面用電極４３の表面に形成された
側面用酸化アルミニューム膜５１は、図１４に示すよう
に、選択エッチングにより除去される。
１２に示すように、全側面（端部Ｐａ）が研削される。
研削された側面電極用半導体チップ４１は、図１３に示
すように、所定の温度で加熱され、側面用電極４３が露
出しているシリコン単結晶よりなる基板１３の全側面に
ＳｉＯ2の側面用絶縁膜４９が形成されるとともに、側
面用電極４３の表面に側面用酸化アルミニューム膜５１
が形成される。この側面用電極４３の表面に形成された
側面用酸化アルミニューム膜５１は、図１４に示すよう
に、選択エッチングにより除去される。
【００４８】次に、積層された側面電極用第１半導体チ
ップ４１ａ、側面電極用第２半導体チップ４１ｂ、側面
電極用第３半導体チップ４１ｃ、…の側面第１電極４３
ａの縦一列、側面第２電極４３ｂの縦一列、側面第３電
極４３ｃの縦一列、…のメッキを施す部分を残して、図
１５に示すように、他の側面にメッキ防止剤５３を塗布
して覆い各縦一列の溝５５を形成する。
ップ４１ａ、側面電極用第２半導体チップ４１ｂ、側面
電極用第３半導体チップ４１ｃ、…の側面第１電極４３
ａの縦一列、側面第２電極４３ｂの縦一列、側面第３電
極４３ｃの縦一列、…のメッキを施す部分を残して、図
１５に示すように、他の側面にメッキ防止剤５３を塗布
して覆い各縦一列の溝５５を形成する。
【００４９】ＳｉＯ2の側面用絶縁膜４９が基板１３の
側面に形成されるとともに、側面用酸化アルミニューム
膜５１が除去されて側面用電極４３が露出された側面電
極用半導体チップ４１の溝５５は、銅メッキが施されて
充填され、図１６に示すように、側面電極用第２半導体
チップ４１ｂ、側面電極用第３半導体チップ４１ｃ、…
の端部（Ｐａ）に導電体４５が形成される。これによ
り、図１１に示すように、側面電極用第１半導体チップ
４１ａ、側面電極用第２半導体チップ４１ｂ、側面電極
用第３半導体チップ４１ｃ、…の側面第１電極４３ａは
側面第１導電体４５ａにより、また、側面第２電極４３
ｂは側面第２導電体４５ｂにより、更に、側面第３電極
４３ｃは側面第３導電体４５ｃにより電気的に接続され
ている。
側面に形成されるとともに、側面用酸化アルミニューム
膜５１が除去されて側面用電極４３が露出された側面電
極用半導体チップ４１の溝５５は、銅メッキが施されて
充填され、図１６に示すように、側面電極用第２半導体
チップ４１ｂ、側面電極用第３半導体チップ４１ｃ、…
の端部（Ｐａ）に導電体４５が形成される。これによ
り、図１１に示すように、側面電極用第１半導体チップ
４１ａ、側面電極用第２半導体チップ４１ｂ、側面電極
用第３半導体チップ４１ｃ、…の側面第１電極４３ａは
側面第１導電体４５ａにより、また、側面第２電極４３
ｂは側面第２導電体４５ｂにより、更に、側面第３電極
４３ｃは側面第３導電体４５ｃにより電気的に接続され
ている。
【００５０】この銅メッキは、側面電極用半導体チップ
４１の側面用電極４３に図示しないメッキ用電極の一方
が接続され、かつ、他方のメッキ用電極がメッキ液に挿
入された後に、図示しないメッキ槽に挿入して、図１１
に示すように、側面第１電極４３ａの縦一列、側面第２
電極４３ｂの縦一列、側面第３電極４３ｃの縦一列、…
内にメッキを成長させて充填し、側面電極用第１半導体
チップ４１ａ、側面電極用第２半導体チップ４１ｂ、側
面電極用第３半導体チップ４１ｃ、…が形成される。
４１の側面用電極４３に図示しないメッキ用電極の一方
が接続され、かつ、他方のメッキ用電極がメッキ液に挿
入された後に、図示しないメッキ槽に挿入して、図１１
に示すように、側面第１電極４３ａの縦一列、側面第２
電極４３ｂの縦一列、側面第３電極４３ｃの縦一列、…
内にメッキを成長させて充填し、側面電極用第１半導体
チップ４１ａ、側面電極用第２半導体チップ４１ｂ、側
面電極用第３半導体チップ４１ｃ、…が形成される。
【００５１】上記実施例では、積層した側面電極用半導
体チップ４１を研削したが、研削したものを側面電極用
接着剤４７により積層しても良く、また、研削を省略し
ても良い。また、側面用電極４３は、基板１３の端部ま
で露出するように蒸着する例を示したが、端部まで露出
させずに研削により露出するようにしても良い。
体チップ４１を研削したが、研削したものを側面電極用
接着剤４７により積層しても良く、また、研削を省略し
ても良い。また、側面用電極４３は、基板１３の端部ま
で露出するように蒸着する例を示したが、端部まで露出
させずに研削により露出するようにしても良い。
【００５２】一体化された各半導体チップ１１、およ
び、側面電極用半導体チップ４１は、図１７に示すよう
に、所定の厚さのモールド樹脂５７を流し込むことによ
り半導体装置１が形成される。また、プラグ３３の下
側、導電体１７および導電体４５の上下、あるいは、電
極４３のいずれかから（図示では下側に書いてある）外
部と電気的に接続するように構成されている。また、プ
ラグ３３の下側、導電体１７および導電体４５の上下、
あるいは、電極４３にワイヤーボールバンプ５９を設け
て外部と電気的に接続するように構成するようにしても
良い。
び、側面電極用半導体チップ４１は、図１７に示すよう
に、所定の厚さのモールド樹脂５７を流し込むことによ
り半導体装置１が形成される。また、プラグ３３の下
側、導電体１７および導電体４５の上下、あるいは、電
極４３のいずれかから（図示では下側に書いてある）外
部と電気的に接続するように構成されている。また、プ
ラグ３３の下側、導電体１７および導電体４５の上下、
あるいは、電極４３にワイヤーボールバンプ５９を設け
て外部と電気的に接続するように構成するようにしても
良い。
【００５３】図１８には、本発明の実施の形態に係る半
導体装置１を実装した回路基板１０００を示している。
回路基板１０００には、例えば、ガラスエポシキ基板等
の有機系基板を用いることが一般的である。回路基板１
０００には、例えば、銅からなるボンディング部が所望
の回路となるように形成されている。そして、ボンディ
ング部と半導体装置１の外部電極とを機械的に接続する
ことでそれらの電気的導通が図られる。
導体装置１を実装した回路基板１０００を示している。
回路基板１０００には、例えば、ガラスエポシキ基板等
の有機系基板を用いることが一般的である。回路基板１
０００には、例えば、銅からなるボンディング部が所望
の回路となるように形成されている。そして、ボンディ
ング部と半導体装置１の外部電極とを機械的に接続する
ことでそれらの電気的導通が図られる。
【００５４】なお、半導体装置１は、実装面積をベアチ
ップにて実装する面積にまで小さくすることが出来るの
で、この回路基板１０００を電子機器に用いれば電気機
器自体の小型化が図られる。また、同一面積内において
は、より実装スペースを確保することができ、高機能化
を図ることも可能である。
ップにて実装する面積にまで小さくすることが出来るの
で、この回路基板１０００を電子機器に用いれば電気機
器自体の小型化が図られる。また、同一面積内において
は、より実装スペースを確保することができ、高機能化
を図ることも可能である。
【００５５】そして、この回路基板１０００を備える電
子機器として、図１９にノート型パーソナルコンピュー
タ１２００を示している。このノート型パーソナルコン
ピュータ１２００は、製造容易で小型化された安価な回
路基板１０００を備えているため、小型化で安価にでき
る。
子機器として、図１９にノート型パーソナルコンピュー
タ１２００を示している。このノート型パーソナルコン
ピュータ１２００は、製造容易で小型化された安価な回
路基板１０００を備えているため、小型化で安価にでき
る。
【００５６】
【発明の効果】以上説明したように本発明によれば、各
半導体チップのビアー内に配設された電極にメッキが施
され充填されて電気を導通する導電体となっているた
め、ビアー直径の大小、あるいは、ビアーの孔位置の精
度に関係なく各半導体チップに導電することが出来る。
また、電極は、ビアー内壁および電極上面にメッキが施
され充填されて電気を導通する導電体となっているた
め、電極とメッキとの接合面積が大きくなり、接合部の
強度を増すとともに、電気の導通が更に良くなってい
る。また、メッキがプラグと電極の両方から施されてビ
アー内を充填するために、メッキ施工が容易になるとと
もに、メッキ時間の短縮が図れる。
半導体チップのビアー内に配設された電極にメッキが施
され充填されて電気を導通する導電体となっているた
め、ビアー直径の大小、あるいは、ビアーの孔位置の精
度に関係なく各半導体チップに導電することが出来る。
また、電極は、ビアー内壁および電極上面にメッキが施
され充填されて電気を導通する導電体となっているた
め、電極とメッキとの接合面積が大きくなり、接合部の
強度を増すとともに、電気の導通が更に良くなってい
る。また、メッキがプラグと電極の両方から施されてビ
アー内を充填するために、メッキ施工が容易になるとと
もに、メッキ時間の短縮が図れる。
【００５７】また、各半導体チップの側面端面に露出し
た電極を電気的に接続して導電体としたため、実装面積
が小さくなるとともに、側面端面を加工して導電体を形
成するために、外部より加工ができ製造が容易になる。
各半導体チップの側面端面の溝にメッキを充填し各半導
体チッブを電気的に接続する導電体としているため、溝
の大小、あるいは、半導体チップの精度に関係なく各半
導体チップに導電することが出来るので、製造が容易に
なる。
た電極を電気的に接続して導電体としたため、実装面積
が小さくなるとともに、側面端面を加工して導電体を形
成するために、外部より加工ができ製造が容易になる。
各半導体チップの側面端面の溝にメッキを充填し各半導
体チッブを電気的に接続する導電体としているため、溝
の大小、あるいは、半導体チップの精度に関係なく各半
導体チップに導電することが出来るので、製造が容易に
なる。
【００５８】また、半導体装置は製造が容易で、かつ、
小型で安価になるため、小型で安価な電子機器を得るこ
とが出来る。
小型で安価になるため、小型で安価な電子機器を得るこ
とが出来る。
【図１】本発明の実施形態に係る半導体装置の第１実施
形態の半導体チップを積層した一部側面断面図である。
形態の半導体チップを積層した一部側面断面図である。
【図２】本発明の実施形態に係る半導体装置の第１実施
形態の半導体チップを積層した積層した斜視図である。
形態の半導体チップを積層した積層した斜視図である。
【図３】本発明の実施形態に係る半導体装置の第１実施
形態における半導体チップの孔あけ工程を説明する一部
側面断面図である。
形態における半導体チップの孔あけ工程を説明する一部
側面断面図である。
【図４】本発明の実施形態に係る半導体装置の第１実施
形態における半導体チップの絶縁膜を製造する工程を説
明する一部側面断面図である。
形態における半導体チップの絶縁膜を製造する工程を説
明する一部側面断面図である。
【図５】本発明の実施形態に係る半導体装置の第１実施
形態における半導体チップの電極の絶縁膜をエッチング
する工程を説明する一部側面断面図である。
形態における半導体チップの電極の絶縁膜をエッチング
する工程を説明する一部側面断面図である。
【図６】本発明の実施形態に係る半導体装置の第１実施
形態における半導体チップのビアーにメッキを施す工程
を説明する一部側面断面図である。
形態における半導体チップのビアーにメッキを施す工程
を説明する一部側面断面図である。
【図７】本発明の実施形態に係る半導体装置の第２実施
形態における半導体チップの接着剤を除去する工程を説
明する一部側面断面図である。
形態における半導体チップの接着剤を除去する工程を説
明する一部側面断面図である。
【図８】本発明の実施形態に係る半導体装置の第２実施
形態における半導体チップの絶縁膜を製造する工程を説
明する一部側面断面図である。
形態における半導体チップの絶縁膜を製造する工程を説
明する一部側面断面図である。
【図９】本発明の実施形態に係る半導体装置の第２実施
形態における半導体チップの電極の絶縁膜をエッチング
する工程を説明する一部側面断面図である。
形態における半導体チップの電極の絶縁膜をエッチング
する工程を説明する一部側面断面図である。
【図１０】本発明の実施形態に係る半導体装置の第２実
施形態における半導体チップのビアーにメッキを施す工
程を説明する一部側面断面図である。
施形態における半導体チップのビアーにメッキを施す工
程を説明する一部側面断面図である。
【図１１】本発明の実施形態に係る半導体装置の第３実
施形態の半導体チップを積層した斜視図である。
施形態の半導体チップを積層した斜視図である。
【図１２】本発明の実施形態に係る半導体装置の第３実
施形態における半導体チップの研削工程を説明する一部
側面断面図である。
施形態における半導体チップの研削工程を説明する一部
側面断面図である。
【図１３】本発明の実施形態に係る半導体装置の第３実
施形態における半導体チップの絶縁膜を製造する工程を
説明する一部側面断面図である。
施形態における半導体チップの絶縁膜を製造する工程を
説明する一部側面断面図である。
【図１４】本発明の実施形態に係る半導体装置の第３実
施形態における半導体チップの電極の絶縁膜をエッチン
グする工程を説明する一部側面断面図である。
施形態における半導体チップの電極の絶縁膜をエッチン
グする工程を説明する一部側面断面図である。
【図１５】本発明の実施形態に係る半導体装置の第３実
施形態における半導体チップの側面にメッキを施す工程
を説明する一部側面断面図である。
施形態における半導体チップの側面にメッキを施す工程
を説明する一部側面断面図である。
【図１６】本発明の実施形態に係る半導体装置の第３実
施形態における半導体チップの側面にメッキを施した結
果を示す工程を説明する一部側面断面図である。
施形態における半導体チップの側面にメッキを施した結
果を示す工程を説明する一部側面断面図である。
【図１７】本発明の実施形態に係る半導体装置の側面断
面図である。
面図である。
【図１８】実施形態に係る半導体装置の回路基板への適
用例の説明図である。
用例の説明図である。
【図１９】実施形態に係る半導体装置の電子機器への適
用例の説明図である。
用例の説明図である。
１ 半導体装置 １１ 半導体チップ １３ シリコン単結晶基板 １５ 電極 １７ 導電体 ２１ 接着剤 ２５ ビアー ２７ 絶縁膜 ２９ 酸化アルミニューム膜 ３３ プラグ ４１ 側面電極用半導体チップ ４３ 側面電極 ４５ 側面導電体 ４７ 側面電極用接着剤 ４９ 側面用絶縁膜 ５１ 側面用酸化アルミニューム膜 ５３ メッキ防止剤 ５５ 溝 ５７ モールド樹脂 ５９ ワイヤーボールバンプ １０００ 回路基板 １２００ ノート型パーソナルコンピュータ
Claims (8)
- 【請求項１】 複数の半導体チップを接着剤で接着して
多層化した半導体装置において、半導体チップにあけた
ビアー内壁に絶縁膜を施すとともに、ビアー内にメッキ
を充填し、各半導体チップの電極を接続するメッキの導
電体を設けたことを特徴とする半導体装置。 - 【請求項２】 複数の半導体チップを接着剤で接着して
多層化した半導体装置において、半導体チップにビアー
をあけた後、ビアー内壁の接着剤を所定直径だけ除去し
て電極の上面を露出し、半導体チップを加熱してビアー
内壁に絶縁膜を施こすとともに、ビアー内にメッキを充
填し、各半導体チップの電極を接続するメッキの導電体
を設けたことを特徴とする半導体装置。 - 【請求項３】 請求項１あるいは請求項２に記載の半導
体装置において、ビアーの下端部にプラグを挿入した後
にビアー内にメッキを充填し導電体を設けることを特徴
とする半導体装置。 - 【請求項４】 複数の半導体チップを接着剤で接着して
多層化した半導体装置において、積層した半導体チップ
の側面に絶縁膜を施こすとともに、各半導体チップの側
面端面の電極を露出し、露出した縦一列の各半導体チッ
プの電極を接続するメッキの導電体を設けたことを特徴
とする半導体装置。 - 【請求項５】 複数の半導体チップを接着剤で接着して
多層化する工程と、半導体チップにビアーをあける工程
と、半導体チップを加熱してビアー内壁に絶縁膜を形成
する工程と、ビアー内をエッチングして電極を露出する
工程と、半導体チップをメッキ槽に挿入してビアー内に
メッキを充填して導電体を形成し、各半導体チップの電
極を電気的に接続する工程と、からなることを特徴とす
る半導体装置の製造方法。 - 【請求項６】 複数の半導体チップを接着剤で接着して
多層化する工程と、半導体チップにビアーをあける工程
と、ビアー内壁の接着剤を溶剤で除去して電極上面を露
出する工程と、半導体チップを加熱してビアー内壁に絶
縁膜を形成する工程と、ビアー内をエッチングして電極
を露出する工程と、半導体チップをメッキ槽に挿入して
ビアー内にメッキを充填して導電体を形成し、電極を電
気的に接続する工程と、からなることを特徴とする半導
体装置の製造方法。 - 【請求項７】 複数の半導体チップを接着剤で接着して
多層化する工程と、半導体チップの側面を研削する工程
と、半導体チップを加熱して側面に絶縁膜を形成する工
程と、側面端部の電極を露出する工程と、電極の縦一列
の所在個所以外にメッキ防止剤を塗布して溝を形成する
工程と、半導体チップをメッキ槽に挿入して、溝にメッ
キを充填し各半導体チップの電極を電気的に接続する導
電体を形成する工程と、からなることを特徴とする半導
体装置の製造方法。 - 【請求項８】 請求項１乃至７のいずれかに記載の半導
体装置を備えたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35913599A JP3731420B2 (ja) | 1999-12-17 | 1999-12-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35913599A JP3731420B2 (ja) | 1999-12-17 | 1999-12-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001177048A true JP2001177048A (ja) | 2001-06-29 |
| JP3731420B2 JP3731420B2 (ja) | 2006-01-05 |
Family
ID=18462929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35913599A Expired - Lifetime JP3731420B2 (ja) | 1999-12-17 | 1999-12-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3731420B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005012180A (ja) * | 2003-05-28 | 2005-01-13 | Okutekku:Kk | 半導体装置およびその製造方法 |
| JP2006287211A (ja) * | 2005-03-08 | 2006-10-19 | Sharp Corp | 半導体装置、積層半導体装置およびそれらの製造方法 |
| JP2007294652A (ja) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置及びその製造方法 |
| JP2008042210A (ja) * | 2006-08-08 | 2008-02-21 | Samsung Electronics Co Ltd | 異なるサイズを有する複数の半導体チップが積層されたマルチチップパッケージ及びその製造方法 |
| JP2010226060A (ja) * | 2009-03-25 | 2010-10-07 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2010245534A (ja) * | 2009-03-31 | 2010-10-28 | Samsung Electronics Co Ltd | チップ積層パッケージ及びその製造方法 |
| JP2011146655A (ja) * | 2010-01-18 | 2011-07-28 | Nikon Corp | 半導体装置製造方法及び積層半導体装置 |
| JP2012069555A (ja) * | 2010-09-21 | 2012-04-05 | Disco Abrasive Syst Ltd | スタックデバイスの製造方法 |
| JP2015119110A (ja) * | 2013-12-19 | 2015-06-25 | 国立大学法人東京工業大学 | 半導体装置及びその製造方法 |
| JP2016004835A (ja) * | 2014-06-13 | 2016-01-12 | 株式会社ディスコ | 積層デバイスの製造方法 |
| WO2022257525A1 (zh) * | 2021-06-08 | 2022-12-15 | 中兴通讯股份有限公司 | 一种印刷电路板、印刷电路板制备方法以及电子设备 |
-
1999
- 1999-12-17 JP JP35913599A patent/JP3731420B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005012180A (ja) * | 2003-05-28 | 2005-01-13 | Okutekku:Kk | 半導体装置およびその製造方法 |
| JP2006287211A (ja) * | 2005-03-08 | 2006-10-19 | Sharp Corp | 半導体装置、積層半導体装置およびそれらの製造方法 |
| US8421200B2 (en) | 2006-04-25 | 2013-04-16 | Panasonic Corporation | Semiconductor integrated circuit device and method for fabricating the same |
| JP2007294652A (ja) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置及びその製造方法 |
| JP2008042210A (ja) * | 2006-08-08 | 2008-02-21 | Samsung Electronics Co Ltd | 異なるサイズを有する複数の半導体チップが積層されたマルチチップパッケージ及びその製造方法 |
| JP2010226060A (ja) * | 2009-03-25 | 2010-10-07 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US9202752B2 (en) | 2009-03-25 | 2015-12-01 | Fujitsu Limited | Semiconductor device with first and second semiconductor substrates |
| JP2010245534A (ja) * | 2009-03-31 | 2010-10-28 | Samsung Electronics Co Ltd | チップ積層パッケージ及びその製造方法 |
| JP2011146655A (ja) * | 2010-01-18 | 2011-07-28 | Nikon Corp | 半導体装置製造方法及び積層半導体装置 |
| JP2012069555A (ja) * | 2010-09-21 | 2012-04-05 | Disco Abrasive Syst Ltd | スタックデバイスの製造方法 |
| JP2015119110A (ja) * | 2013-12-19 | 2015-06-25 | 国立大学法人東京工業大学 | 半導体装置及びその製造方法 |
| JP2016004835A (ja) * | 2014-06-13 | 2016-01-12 | 株式会社ディスコ | 積層デバイスの製造方法 |
| WO2022257525A1 (zh) * | 2021-06-08 | 2022-12-15 | 中兴通讯股份有限公司 | 一种印刷电路板、印刷电路板制备方法以及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3731420B2 (ja) | 2006-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100996898B1 (ko) | 반도체 패키지, 그 제조 방법 및 반도체 장치 | |
| US5394303A (en) | Semiconductor device | |
| KR101653856B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP4800606B2 (ja) | 素子内蔵基板の製造方法 | |
| US20090085192A1 (en) | Packaging substrate structure having semiconductor chip embedded therein and fabricating method thereof | |
| JPS6355213B2 (ja) | ||
| TW201351514A (zh) | 具有內建加強層之凹穴基板之製造方法 | |
| JPH0697362A (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
| US20040135243A1 (en) | Semiconductor device, its manufacturing method and electronic device | |
| JP2001320171A (ja) | 多層配線基板及び半導体装置 | |
| US9589942B2 (en) | Package structure and manufacturing method thereof | |
| JP2001044357A (ja) | 半導体装置およびその製造方法 | |
| TW201631701A (zh) | 以聚合物部件爲主的互連體 | |
| TW201507556A (zh) | 具有散熱墊及電性突柱之散熱增益型線路板 | |
| JP3731420B2 (ja) | 半導体装置の製造方法 | |
| TW201409653A (zh) | 具有內嵌元件及電磁屏障之線路板 | |
| JP2005093980A (ja) | 積み重ねが可能な層、ミニスタック、および積層型電子モジュール | |
| US7310239B1 (en) | IC packaging interposer having controlled impedance or optical interconnections and an integral heat spreader | |
| CN111799188A (zh) | 一种利用tsv和tgv的减薄晶圆封装工艺 | |
| JP3757766B2 (ja) | 半導体装置及びその製造方法、並びに電子機器 | |
| JP2001118986A (ja) | 半導体装置、ならびに電子機器 | |
| JP3731453B2 (ja) | 半導体装置の製造方法 | |
| JP2865072B2 (ja) | 半導体ベアチップ実装基板 | |
| TW201029125A (en) | Packaging substrate having semiconductor chip embedded therein, and method for manufacturing the same | |
| JP2006339293A (ja) | 回路モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051003 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3731420 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |