JP3731453B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3731453B2 JP3731453B2 JP2000207078A JP2000207078A JP3731453B2 JP 3731453 B2 JP3731453 B2 JP 3731453B2 JP 2000207078 A JP2000207078 A JP 2000207078A JP 2000207078 A JP2000207078 A JP 2000207078A JP 3731453 B2 JP3731453 B2 JP 3731453B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- thermoplastic film
- semiconductor chips
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、ならびに電子機器に係り、特に、半導体チップを簡単な構成で積層し、製造が容易で、かつ、絶縁性の良い小型化された半導体装置及びその製造方法、ならびに電子機器に関する。
【0002】
【従来の技術】
近年、電子機器の高性能化、小型化に伴って一つのパッケージ内に複数の半導体チップを配置してマルチチップパッケージ(Multi Chip Package)とすることにより、半導体装置の高機能化と小型化とが図られている。そして、マルチチップパッケージ(MCP)には、複数の半導体チップが平面的に並べられた平面型MCPと、複数の半導体チップを厚み方向に積層した積層型(スタックド)MCPとがある。半導体チップを平面的に並べられた平面型MCPは、広い実装面積を必要とするため、電子機器の小型化への寄与率が小さい。このため、半導体チップを積層した積層型MCPの開発が盛んに行われている。この例として、特開平6−37250号公報や特開平6−204399号公報に記載の、半導体チップをパッケージに封止した後に垂直に積み重ね、ワイヤ、あるいは、バイアホールやスルーホールを用いてパッケージ間の電気的接続を行うことによりモジュールを形成する技術、などがある。
【0003】
【発明が解決しようとする課題】
しかしながら、この従来の積層型MCPでは、特開平6−37250号公報においては、積層した半導体チップを相互に電気的に接続する場合、各半導体チップの周縁部に端子部を形成し、各チップの端子部間をワイヤによって接続している。このため、半導体チップ相互の電気的接続が煩雑となるばかりでなく、積層する半導体チップは、上にいくほどサイズを小さくしなければならず、集積効率、実装効率が低下する。また、半導体チップの集積度が向上させると、ワイヤ間が小さくなってワイヤ間で短絡を生ずる恐れがある。
【0004】
また、特開平6−204399号公報においては、層間接続を行うために、バイアホールやスルーホールを形成する必要があるので次のように行うため製造プロセスが複雑になるという問題がある。すなわち、積層型MCPは、半導体チップと配線基板とを電気的に接続し、積層型MCPを作る際に積層単位となるチップキャリアを複数枚作成し、このチップキャリアとコンデンサフイルムと熱伝導基板とパッケージベースとを接着フイルムに接着する。そしてスルーホールを形成し、積層し接着した部品間の電気的接続を行う。このとき、バイアホールやスルーホールの加工には、層間の位置合わせ、および、正確な穴あけ位置を得るための加工精度の向上などの製造プロセスが困難であるという問題がある。
【0005】
本発明は、上記従来の問題点に着目し、半導体チップのスルーホールにバンプを挿入した後に加圧して電極と接合して電気的に導電状態にするとともに、半導体チップと熱可塑性フイルムを中空ブロックに挿入し、中空ブロックを加熱して熱可塑性フイルムを溶融接合させることにより、半導体チップを積層して多層化した製造が容易で絶縁性が良く、小型の半導体装置およびその製造方法、ならびにこれを用いた電子機器を提供することを目的としている。
【0006】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体装置は、複数の半導体チップを積層して多層化した半導体装置において、半導体チップにスルーホールをあけるとともに、スルーホールに入るバンプを挿入し、加圧、あるいは、加圧と加熱によりバンプを電極と接合し、各半導体チップを電気的に接続するように構成したものである。
【0007】
このように構成した本発明は、半導体チップにスルーホールをあけるとともに、スルーホールに入るバンプを挿入した後、少なくとも加圧を与えることによりバンプを電極と接合して各半導体チップを電気的に導電するよう接続する。また、半導体チップ間に挿入された熱可塑性フイルムが加熱されて溶融し、半導体チップを接合することにより多層化された半導体装置が構成される。
【0008】
また、本発明に係る半導体装置は、半導体チップ間を熱可塑性フイルムで絶縁することが望ましい。
【0009】
このように構成した本発明は、熱可塑性フイルムが半導体チップ間を絶縁するため、絶縁性がより確実になる。
【0010】
また、本発明に係る半導体装置は、ほぼ同一外形形状で形成した半導体チップ及び熱可塑性フイルムを中空ブロックに挿入した後に、加熱をおこない積層して多層化することが望ましい。
【0011】
このように構成した本発明は、半導体チップ及び熱可塑性フイルムが中空ブロックに挿入された後に、加熱により熱可塑性フイルムを溶融して積層するようにしている。
【0012】
本発明に係る半導体装置の製造方法は、複数の半導体チップを積層して多層化した半導体装置の製造方法において、中空ブロックの穴に半導体チップと熱可塑性フイルムとを順次交互に挿入するとともに、少なくとも中空ブロックを加熱して熱可塑性フイルムを溶融し半導体チップを接合して多層化して製造したものである。
【0013】
このような方法で製造した本発明は、半導体チップは、中空ブロックに挿入した後に、加熱、あるいは加熱と加圧のいずれかをおこない熱可塑性フイルムを溶融して接合し積層するため、簡単な構成による製造装置で積層することが可能となり半導体装置の製造が容易になる。
【0014】
また、本発明に係る他の半導体装置の製造方法は、基板にあけたスルーホールの内壁に絶縁膜を形成するとともに、スルーホールに挿入するバンプとで電気的に導通状態となる半導体チップを製造する工程と、半導体チップの平面の寸法に合わせて熱可塑性フイルムを形成する工程と、中空ブロックの穴に半導体チップと熱可塑性フイルムとを順次交互に挿入する工程と、熱可塑性フイルムを軟化し貫通したバンプを電極と接合するとともに、熱可塑性フイルムを溶融し半導体チップ間を接合し、電気的に各半導体チップを接続する中空ブロックを加熱する工程と、を有する製造するような方法でも良い。
【0015】
このような方法で製造した本発明の半導体チップは、中空ブロックの穴に半導体チップと熱可塑性フイルムとを順次交互に挿入し、
熱可塑性フイルムを加熱により溶融し接合するため、簡単な構成により多層化することをおこなっているため、製造が容易におこなえる。また、半導体チップのバンプは加熱により溶融し、かつ、加圧してスルホールに挿入したバンプと電極とを接合するため確実に接合するとともに、熱可塑性フイルムを介して半導体チップを接合するため、半導体チップ間の絶縁を確実にすることができる。また、前記と同様に、中空ブロックの穴に半導体チップと熱可塑性フイルムとを順次交互に挿入するため、簡単な構成により積層することができので製造が容易になる。
【0016】
また、本発明に係る電子機器は、上記構成の半導体装置を備えることが望ましい。
【0017】
このように構成した本発明は、半導体装置は製造が容易で、かつ、小型で安価になるため、小型で安価な電子機器を得ることが出来る。
【0018】
【発明の実施の形態】
以下に、本発明に係る半導体装置及びその製造方法、ならびに電子機器の好ましい実施の形態を添付図面に従って詳細に説明する。
【0019】
図1は本発明の実施形態に係る半導体装置1の半導体チップ11の一部側面断面図、図2から図4は半導体チップ11の製造工程を説明するための一部側面断面図、図5は半導体チップ11のスルーホールをあけるためのレーザ装置13の概念図、図6は半導体チップ11間に挿入される熱可塑性フイルム15の斜視図、図7は半導体装置1を製造するため中空ブロック装置17の一部斜視図である。
【0020】
図1において、半導体装置1(図9に示す)を構成する半導体チップ11は、基板となるシリコン単結晶基板21(以下、基板21という)の一面側21aにアルミニウムからなる電極23が蒸着されるとともに、SiO2の絶縁膜25が形成されている。また、半導体チップ11には、一面側21aの全周囲近傍に複数のワイヤーボールバンプ27(以下、バンプ27という)が並べられて形成されている。このバンプ27は、電極23の上に形成されている。また、半導体チップ11は、電極23の下側で、基板21の他面側21bに所定の穴径Daのスルーホール29が形成されている。
【0021】
この半導体チップ11は、図2および図4のような工程で製造されている。先ず、図1に示すように、基板21の一面側21aには、アルミニウムからなる電極23が蒸着されるとともに、SiO2の絶縁膜25が形成される。次に、図2に示すように、電極23の下側にあけられたスルーホール29は、先ず、レーザ装置13からのレーザ光によりあけられた有底(寸止め)の下穴31があけられる。この下穴31は、例えば、図5に示すようなレーザ装置13によりあけられている。レーザ光源35からのレーザ光は、ビームエクスパンダ37および反射ミラー39を経て位相格子41に到達する。そして、位相格子41で分岐されたレーザ光は、集光レンズ43を経て基板21に照射され、下穴31(図示では4個の孔)があけられる。この分岐は、例えば、最初にX方向に分岐し、次に方向を切換えて(位相格子41と基板21との相対移動により)Y方向に分岐させる。あるいは、位相格子41によりX方向とY方向とを同時に分岐させるようにしても良い。このようにして、同時に複数の下穴31をあけることが出来るので、加工時間の短縮化が可能となっている。また、通常のように、位相格子41を設けずに1個所ずつ下穴31をあけても良い。
【0022】
このレーザ光によりあけられた下穴31は、エッチングにより図3に示すように、所定の大きさの内径孔45に形成される。その内径孔45および他面側21bには、図4に示すように、CVD法(又はPVD法)等により酸化シリコン膜の第1絶縁膜47が形成され、図1に示すように所定の穴径Daのスルーホール29があけられる。このスルーホール29は、電極23に繋がり電極23を露出している。更に、電極23の上側には、金あるいは金メッキがされたバンプ27が付設される。このバンプ27は、前記の基板21の穴径Daに挿入されるバンプ外径daを有する円錐、円柱、あるいは、台形円柱等により形成されている。このバンプ27の高さHaは、基板21の厚さTiより大きく形成されている。この半導体チップ11は、外形寸法が、図示の横方向の寸法がKaで、また、図示されていないが紙面の上下方向の縦方向がKb(図6のSbに対応している寸法)で形成されている。
【0023】
図6に示すように、熱可塑性フィルム15は、例えば、ポリエチレン、ポリアセタール等の結晶性プラスチック材料、あるいは、ポリスチレン、ポリカーボネート等の非結晶プラスチック材料等の絶縁性を有する材料からなっている。また、その外形寸法は、図示の横方向の寸法がSaで、また、縦方向がSbで形成されている。即ち、外形形状が半導体チップ11の基板21の外形寸法(横寸法Ka×縦寸法Kb)とほぼ同一に形成されている。又は、熱可塑性フィルム15の外形寸法は、半導体チップ11の基板21の外形寸法(横寸法Ka×縦寸法Kb)よりも若干小さく形成されるようにしても良い。
【0024】
図7に示すように、中空ブロック装置17は、有底の穴51を有する中空ブロック部53と、加圧する押圧蓋55(図8に示す)により構成されている。押圧蓋55は、有底の穴51よりも小さくされており、加圧時に押圧蓋55は穴51に挿入されるように構成されている。この中空ブロック部53の底部材53aおよび側面53bには図示しないヒータ等の加熱装置が付設されており、所定の温度に上昇するように構成されている。また、押圧蓋55にも加熱装置が付設されるようにしても良い。穴51の内形寸法の横寸法Laと縦寸法Lbは、半導体チップ11の基板21の外形寸法(横寸法Kaと縦寸法Kb)より若干大きめに出来ており、半導体チップ11および熱可塑性フィルム15を容易に挿入することが出来るように構成されている。また、半導体チップ11は、中空ブロック部53の穴51に挿入されたとき、下側に配置された半導体チップ11のバンプ27と、その隣接して上側に配置された半導体チップ11のスルーホール29が一致されるように構成されている。
【0025】
次に、上記の部品により構成された半導体装置1の組立てについて、図7あるいは図8を用いて説明する。
【0026】
半導体装置1を組立てるときには、図7に示す中空ブロック部53の中、あるいは、中空ブロック部53の外で、半導体チップ11および熱可塑性フィルム15を交互に積層して収納する。このとき、図8で示す一番下に配置される最下層チップの第1半導体チップ11a、および、一番上に配置される最表層チップの第n半導体チップ11nは前記半導体チップ11の工程を一部省略した形状としている。最下層チップの第1半導体チップ11aは電極23の下側に設けられているスルーホール29を、また、最上層チップの第n半導体チップ11nは電極23の上側に設けられているバンプ27を製作する工程を図8に示すように省略している。
【0027】
次に、図7に示す中空ブロック部53の中に半導体チップ11および熱可塑性フィルム15を交互に積層して半導体装置1が製造される場合について説明する。先ず、中空ブロック部53の中に、最下層チップとなるスルーホール29が明けられていない第1半導体チップ11aが挿入される。次に、第1熱可塑性フィルム15aが挿入される。このとき、第1熱可塑性フィルム15aは、第1半導体チップ11aのバンプ27の上に載置され、バンプ27により保持されている。
【0028】
第1熱可塑性フィルム15aが第1半導体チップ11aの上に載置されたら、第2半導体チップ11bがバンプ27を上側にして挿入される。これにより、第1熱可塑性フィルム15aは、第1半導体チップ11aと第2半導体チップ11bとの間に挟まれて、中空ブロック装置17の有底の穴51に挿入される。次に、前記と同様に、第2熱可塑性フィルム15bが挿入される。この作業を順次繰り返して、半導体チップ11と熱可塑性フィルム15とが順次交互に所定の枚数だけ挿入される。
【0029】
一番上となる最上層チップの第n半導体チップ11n(図示では4個目)が挿入され、所定の枚数(n)の半導体チップ11と、その間に熱可塑性フィルム15とが挿入されたら、中空ブロック装置17は、一番上の第n半導体チップ11nの上に、押圧蓋55が中空ブロック部53に挿入される。所定の枚数(n)の半導体チップ11と、その間に熱可塑性フィルム15とを収納した中空ブロック装置17は、押圧蓋55が図示しない加圧機により加圧される。また、このとき、中空ブロック装置17は、ブロック部53の底部材53aおよび側面53bに付設された図示しない加熱装置からの加熱を与える。このとき,前記のごとく、押圧蓋55から加熱するようにしても良い。なお、上記において、半導体装置1を組立てるときに中空ブロック部53の中に順次挿入したが、中空ブロック部53の外で交互に積層して組み立てて、それを中空ブロック部53の中に収納するようにしても良い。
【0030】
これにより、収納している半導体チップ11と熱可塑性フィルム15の温度を上昇させる。この所定の温度の上昇により、まず、熱可塑性フィルム15が、軟化するとともに、押圧蓋55により加圧されてバンプ27により突き破られる。更に、温度の上昇により、熱可塑性フィルム15は溶融して、隣接する各半導体チップ11を接合するとともに、電気的に絶縁する。また、このとき、溶融した熱可塑性フィルム15は、基板21の穴径Da内とバンプ27の外周との間に入り電気的に絶縁する。さらに、押圧蓋55の加圧により、隣接する半導体チップ11の下側バンプ27が上側に配置された基板21の穴径Da内に挿入されるとともに、下側バンプ27が上側の半導体チップ11の電極23に当接して共昌により接着し、導電状態にしている。
【0031】
例えば、図8の工程で接着され、図示を上下方向に角度で180度反転して示されている図9の半導体装置1において、第1半導体チップ11aの第1バンプ27aの先端部と電極23とを共昌接合させて導電状態にしている。また、同時に、第1熱可塑性フィルム15aは、挿入されたブロック部53の底部材53aと側面53bにより加熱されて軟化してバンプ27を貫通させる。貫通したバンプ27は、下側に配置された第1半導体チップ11aのバンプ27の先端部と、上側に配置された第2半導体チップ11bの電極23とを共昌させて、下側に配置された第1導体チップ11aのバンプ27と、上側に配置された第2導体チップ11bの電極23とを加圧、あるいは、加圧と加熱により共昌接合させて導電状態にしている。このような状態が、例えば、他の第2導体チップ11bと第3導体チップ11cの間でも生じる。これにより、半導体装置1は、半導体チップ11を熱可塑性フィルム15で接合するとともに、熱可塑性フィルム15を軟化貫通したバンプ27で電気的に各半導体チップ11を接続し一体化されて構成される。なお、上記例では、加圧、あるいは、加圧と加熱により行っているが、更に、超音波を与えることにより、バンプ27の先端部と電極23との共昌を促進することができる。
【0032】
一体化された各半導体チップ11および各熱可塑性フィルム15は、
図9に示すように、最上層チップの第n半導体チップ11nの下側を除いて所定の厚さのモールド樹脂57を流し込むとともに、最上層チップの第n半導体チップ11nに半田ボール等からなる外部接続端子59を付設して半導体装置1が形成される。外部接続端子59は外部と電気的に接続するように構成されている。
【0033】
図10は、他の実施例である半導体チップ11Aの一部断面を示している。前記半導体装置1では、半導体チップ11は、電極23の下側で、基板21の他面側21bに所定の穴径Daのスルーホール29が形成され、そのスルーホール29の中に第1絶縁膜47が形成されており、第1絶縁膜47の内径の中にバンプ27が入り隣接する各半導体チップ11の電極23を共昌接合させて導電状態にしている。
【0034】
これに対して、図10の他の半導体チップ11Aでは、スルーホール29の第1絶縁膜47の中に円筒形状よりなり電極23に繋がる導通層61を設け、導通層61の所定の穴径Daにより明けられた孔63にバンプ27が入るように構成されている。これにより、各半導体チップ11間は、電極23より導通層61とバンプ27とを接合させて更に確実に導電状態にするようにしている。この導通層61は、スパッタでも、無電界メッキでも、あるいは他の手段でも良い。
【0035】
図11には、本発明の実施の形態に係る半導体装置1を実装した回路基板1000を示している。回路基板1000には、例えば、ガラスエポシキ基板等の有機系基板を用いることが一般的である。回路基板1000には、例えば、銅からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体装置1の外部電極とを機械的に接続することでそれらの電気的導通が図られる。
【0036】
なお、本実施形態においては、スルーホール29の内壁に絶縁膜を形成した半導体基板21を用いたが、本発明はそれに限らない。例えば、半導体基板が、スルーホール29の内壁に絶縁膜を形成した後に、導電層を形成した者であっても好適に用いることができる。この場合、導電層の形成方法としては、スパッタ、CVD、無電解めっき等が好適に用いられる。
【0037】
なお、半導体装置1は、実装面積をベアチップにて実装する面積にまで小さくすることが出来るので、この回路基板1000を電子機器に用いれば電気機器自体の小型化が図られる。また、同一面積内においては、より実装スペースを確保することができ、高機能化を図ることも可能である。
【0038】
そして、この回路基板1000を備える電子機器として、図12にノート型パーソナルコンピュータ1200を示している。このノート型パーソナルコンピュータ1200は、製造容易で小型化された安価な回路基板1000を備えているため、小型化で安価にできる。
【0039】
【発明の効果】
以上説明したように本発明によれば、熱可塑性フイルムを貫通したバンプで電気的に各半導体チップを接続するとともに、半導体チップを熱可塑性フイルムで加圧により接合したため、同じ加圧によりバンプと導電材を共昌して接続するために製造が容易になる。
【0040】
また、半導体チップ及び熱可塑性フイルムはほぼ同一外形形状で形成し、中空ブロックに挿入した後に、加圧、あるいは、加圧と加熱のいずれかをおこない積層して多層化するため、製造が容易になる。また、半導体チップ間に樹脂を入れずに、熱可塑性フイルムのみで接合すると樹脂が少なく出来て厚さを薄くでき、小型化ができる。また、同一の半導体チップを用いるために、部品管理が容易になるとともに、同一部品の用いるため製作個数が多くなり安価になる。
【0041】
また、半導体装置は製造が容易で、かつ、小型で安価になるため、小型で安価な電子機器を得ることが出来る。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体装置の半導体チップの一部側面断面図である。
【図2】本発明の実施形態に係る半導体装置の半導体チップの下穴工程を説明するための一部側面断面図である。
【図3】本発明の実施形態に係る半導体装置の半導体チップのエッチング工程を説明するための一部側面断面図である。
【図4】本発明の実施形態に係る半導体装置の半導体チップの絶縁膜工程を説明するための一部側面断面図である。
【図5】半導体チップのスルーホールをあけるためのレーザ装置の概念図である。
【図6】本発明の実施形態に係る半導体チップ間に挿入される熱可塑性フイルムの斜視図である。
【図7】本発明の半導体装置を製造する中空ブロック装置の一部の斜視図である。
【図8】本発明の半導体装置を製造するときの中空ブロック装置の説明図である。
【図9】本発明の実施形態に係る半導体装置の側面断面図である。
【図10】本発明の実施形態に係る半導体装置の他の半導体チップの一部側面断面図である。
【図11】実施形態に係る半導体装置の回路基板への適用例の説明図である。
【図12】実施形態に係る半導体装置の電子機器への適用例の説明図である。
【符号の説明】
1……半導体装置
11、11A……半導体チップ
13……レーザ装置
15……熱可塑性フイルム
17……中空ブロック装置
21……シリコン単結晶基板
23……電極
25……絶縁膜
27……ワイヤーボールバンプ
29……スルーホール
31……下穴
51……有底の穴
53……中空ブロック部
55……押圧蓋
57……モールド樹脂
59……外部接続端子
61……導通層
Claims (2)
- 複数の半導体チップを積層して多層化した半導体装置の製造方法において、中空ブロックの穴に半導体チップと熱可塑性フイルムとを順次交互に挿入するとともに、少なくとも中空ブロックを加熱して熱可塑性フイルムを溶融し半導体チップを接合して多層化したことを特徴とする半導体装置の製造方法。
- 基板にあけたスルーホールの内壁に絶縁膜を形成するとともに、スルーホールに挿入するバンプとで電気的に導通状態となる半導体チップを製造する工程と、
半導体チップの平面の寸法に合わせて熱可塑性フイルムを形成する工程と、
中空ブロックの穴に半導体チップと熱可塑性フイルムとを順次交互に挿入する工程と、
熱可塑性フイルムを軟化し貫通したバンプを電極と接合するとともに、熱可塑性フイルムを溶融し半導体チップ間を接合し、電気的に各半導体チップを接続する中空ブロックを加熱する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000207078A JP3731453B2 (ja) | 2000-07-07 | 2000-07-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000207078A JP3731453B2 (ja) | 2000-07-07 | 2000-07-07 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002026241A JP2002026241A (ja) | 2002-01-25 |
JP3731453B2 true JP3731453B2 (ja) | 2006-01-05 |
Family
ID=18703900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000207078A Expired - Lifetime JP3731453B2 (ja) | 2000-07-07 | 2000-07-07 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3731453B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4551255B2 (ja) * | 2005-03-31 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
TWI473245B (zh) | 2006-10-31 | 2015-02-11 | Sumitomo Bakelite Co | 半導體電子零件及使用該半導體電子零件之半導體裝置 |
JP4937842B2 (ja) * | 2007-06-06 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
DE102008038946A1 (de) * | 2008-03-10 | 2009-09-24 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum Herstellen einer halbleiterbasierten Schaltung und halbleiterbasierte Schaltung mit dreidimensionaler Schaltungstopologie |
JP4997198B2 (ja) * | 2008-08-28 | 2012-08-08 | 日立アプライアンス株式会社 | 真空断熱材およびそれを用いた断熱箱体並びに冷蔵庫 |
-
2000
- 2000-07-07 JP JP2000207078A patent/JP3731453B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002026241A (ja) | 2002-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5432604B2 (ja) | 積層チップパッケージの製造方法 | |
JP5576962B2 (ja) | 積層チップパッケージの製造方法 | |
US9054090B2 (en) | Power semiconductor package | |
TWI508196B (zh) | 具有內建加強層之凹穴基板之製造方法 | |
EP1683198B1 (en) | Semiconductor device and manufacturing method thereof | |
JP5461077B2 (ja) | 積層チップパッケージ | |
JP2819284B2 (ja) | 半導体パッケージ用基板およびその製造方法と その基板を利用した積層型半導体パッケージ | |
TWI418001B (zh) | 半導體封裝結構及其製造方法 | |
JP5451204B2 (ja) | 積層チップパッケージの製造方法 | |
JP2006210745A (ja) | 半導体装置及びその製造方法 | |
JP2005209689A (ja) | 半導体装置及びその製造方法 | |
JP5769293B2 (ja) | 積層チップパッケージの製造方法 | |
TW201507556A (zh) | 具有散熱墊及電性突柱之散熱增益型線路板 | |
JP4074040B2 (ja) | 半導体モジュール | |
JP3731453B2 (ja) | 半導体装置の製造方法 | |
JP3731420B2 (ja) | 半導体装置の製造方法 | |
JP2871636B2 (ja) | Lsiモジュールとその製造方法 | |
CN111799188A (zh) | 一种利用tsv和tgv的减薄晶圆封装工艺 | |
US6981320B2 (en) | Circuit board and fabricating process thereof | |
JP3757766B2 (ja) | 半導体装置及びその製造方法、並びに電子機器 | |
JP2001102516A (ja) | 半導体装置およびその製造方法 | |
JP4135616B2 (ja) | 半導体モジュールの製造方法 | |
JP2002016214A (ja) | 半導体装置及びその製造方法、ならびに電子機器 | |
JP2001358280A (ja) | リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051003 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3731453 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |