JP4135616B2 - 半導体モジュールの製造方法 - Google Patents

半導体モジュールの製造方法 Download PDF

Info

Publication number
JP4135616B2
JP4135616B2 JP2003367484A JP2003367484A JP4135616B2 JP 4135616 B2 JP4135616 B2 JP 4135616B2 JP 2003367484 A JP2003367484 A JP 2003367484A JP 2003367484 A JP2003367484 A JP 2003367484A JP 4135616 B2 JP4135616 B2 JP 4135616B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
chip
resin layer
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003367484A
Other languages
English (en)
Other versions
JP2005135984A (ja
Inventor
充彦 植田
貞幸 角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2003367484A priority Critical patent/JP4135616B2/ja
Publication of JP2005135984A publication Critical patent/JP2005135984A/ja
Application granted granted Critical
Publication of JP4135616B2 publication Critical patent/JP4135616B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体を重ねて配置することで三次元的に構成される半導体装置、半導体モジュール、並びにそれらの製造方法に関するものである。
近年、電子機器の小型化、薄型化に対する要求は益々大きくなり、電子機器の高機能化、高周波化も進んでいる。このような電子機器に対応するために、小型高密度化、高周波対応を実現する様々な実装構造、基板構造が提案されてきている。その中でも、基板内に回路部品を複数積層して内臓する構造は、三次元の部品配置によりモジュールを小型化でき、配線距離も短縮できることから、最も注目されている技術の一つである。
このように、半導体チップを積層しての三次元化により、小型化された半導体モジュールの例としては、特許文献１において開示されたものが知られている。つまり、特許文献１における図１に示されるように、絶縁性基板に、２段積層された半導体チップを配置し、下側の半導体チップ上に形成された絶縁性樹脂層に、各半導体チップの一対の電極に導通される金属ポストが植設された構造のモジュールである。
その構造を詳述すると、第１半導体チップと、これより平面視形状が小さい第２半導体チップとを積層し、第１半導体チップの第２半導体チップ積層側面に、第２半導体チップが埋設される状態に絶縁性樹脂層を形成するとともに、絶縁性樹脂層に、これの厚さ方向に貫通して第１及び第２半導体チップ夫々の電極に導通される導電部材が形成される構造の半導体モジュールである。
特開２００３−０５１５６９号公報
このように、半導体チップを直接積層することにより、高さ寸法のコンパクトが図れるものではある。しかしながら、その配線は、全て、絶縁性樹脂層に形成された金属ポストの先端露出部を用いて行われ構造であるから、場合によっては、配線長さが却って長くなってしまうことがあり、その点では改善の余地が残されているものであった。
本発明の目的は、半導体チップに別の半導体チップを直接に載置して多層化する構造を踏襲しながら、配線長さが却って長くなってしまうことが無いよう、改良された半導体装置、半導体モジュール、並びにその製造方法を提供する点にある。
第１発明は、半導体装置において、第１の半導体チップと、これより平面視形状が小さい第２の半導体チップとを、前記第２の半導体チップが前記第１の半導体チップにフリップチップ実装された状態で積層され、前記第１の半導体チップの第２の半導体チップ積層側面に、前記第２の半導体チップが埋設される状態の絶縁性樹脂層を形成するとともに、前記絶縁性樹脂層に、これの厚さ方向に貫通して前記第１の半導体チップの電極に導通される導電部材が形成されていることを特徴とする。
この半導体装置においては、二つ以上の第１の半導体チップを、それらのうちの平面視形状の大きいものから順に上下に積み重ねて積層し、平面視形状が最も大きい第１の半導体チップの半導体チップ積層側面に、平面視形状が最も小さい第１の半導体チップが埋設される状態の絶縁性樹脂層を形成し、この絶縁性樹脂層に、これの厚さ方向に貫通して各前記第１の半導体チップの電極に導通される導電部材を形成するとともに、
前記絶縁性樹脂層に埋設される状態で、かつ、いずれかの前記第１の半導体チップにフリップチップ実装される第２の半導体チップを積層配備してもよい。
また、この半導体装置おいて、
前記第２の半導体チップにおける第１の半導体チップへのフリップチップ面と反対側の面に、第３の半導体チップを前記絶縁性樹脂層に埋設される状態でフリップチップを実装してもよい。
また、この半導体装置おいて、
前記絶縁性樹脂層が熱可塑性樹脂から形成されてもよい。
第２発明の半導体モジュールは、上記に記載の半導体装置の最も平面視形状の大きい第１の半導体チップにおける半導体チップ積層側面と反対側の面に、転写箔による被実装体が積層形成されて成ることを特徴とする。
第３発明の半導体装置の製造方法は、被実装体に第１の半導体チップを形成する工程と、前記第１の半導体チップに、これより平面視形状が小さい第２の半導体チップをフリップチップ実装する工程と、前記第１の半導体チップの第２の半導体チップ積層側面に、前記第２の半導体チップが埋設される状態に絶縁性樹脂層を形成する工程と、前記絶縁性樹脂層に、これの厚さ方向に貫通して前記第１の半導体チップの電極に臨む貫通孔を形成する工程と、前記電極に導通される状態で前記貫通孔に導電部材を挿入する工程と、前記被実装体を前記第１の半導体チップよりも大となる平面視形状に切断する工程と、を有することを特徴とする。
第４発明の半導体モジュールの製造方法は、被実装体に接合された半導体ウェハに第１の半導体チップを形成する工程と、前記第１の半導体チップに、これより平面視形状が小さい第２の半導体チップをフリップチップ実装する工程と、前記第１の半導体チップの第２の半導体チップ積層側面に、前記第２の半導体チップが埋設される状態に絶縁性樹脂層を形成する工程と、前記絶縁性樹脂層に、これの厚さ方向に貫通して前記第１の半導体チップの電極に臨む貫通孔を形成する工程と、前記電極に導通される状態で前記貫通孔に導電部材を挿入する工程と、前記被実装体及び前記半導体ウェハを各前記第１の半導体チップ毎に切断して分離させる工程と、を有することを特徴とする。
第１発明によれば、半導体チップを積層実装するに当り、ワイヤボンディング実装する場合に比べて、取出し配線長さを短縮化できて、短い取出し配線長さを実現することができるとともに、バンプ高さ限界による半導体チップの積層数限界の問題を解決可能になる。そして、半導体チップ間での接続では、配線を一旦全て外部に取出して配線するより、直接電極間を配線する方が配線長を短くできる場合があるので、そのような部分にフリップチップ実装構造を用いてバンプ接合し、かつ、他の外部への配線取出しには、導通部材による取出しを行うという組合わせが行えるものとなる。
また、面積の小型化を図るべく、半導体チップが多層化された半導体装置においても、フリップチップ実装構造が１段以上あれば、配線長の短縮化と厚み軽減化との効果を得ることができる。また、必要に応じて、請求項３のように、フリップチップ実装構造を二段又はそれ以上積層することも可能である。
また、半導体チップを埋設して封止する絶縁性樹脂層として、熱可塑性樹脂を用いれば、加熱加圧によって樹脂を溶融させて、第１の半導体チップへの塗布を容易化できる。加えて、例えば、半導体装置をパッケージ搭載基板に搭載する場合には、樹脂の溶融によって半導体チップを直接に基板に固定したり、半導体チップの電極と導通部材とを電気的に接続したりが可能となり、半導体装置の製造プロセスの簡略化が可能になる利点もある。
第２発明によれば、転写箔による被実装体上にも半導体チップの積層プロセスが適用できるとともに、基板電極の配線取出しも同時に一括して形成でき、製造プロ説の簡略化が可能になる。また、チップ部品との組合わせも可能であり、半導体チップとチップ部品とを組合わせた半導体モジュールを実現して提供することが可能になる。
第３発明による半導体装置の製造方法は、第１発明による半導体装置を方法化したものであり、第１発明による効果と同等の効果を得ることができる。すなわち、ワイヤボンディング方法に比べて、取出し配線長の短縮化やフリップチップ実装による短い取出し配線の半導体装置を製造することができるとともに、バンプ高さ限界による積層数の限界に関する問題も解決可能となり、さらに積層工程の簡略化も可能になる。
第４発明による半導体モジュールの製造方法は、第２発明による半導体モジュールを方法化したものであり、第２発明による効果と同等の効果を得ることができる。
以下に、本発明の実施の形態を、図面を参照して説明する。尚、各実施例においては、同じ部品や部材には、同一の符号を付すものとし、先の実施例において説明されたものは、後の実施例においては説明を省略することを基本とする。
先ず、第１発明である半導体装置について、幾つかの実施例を挙げて説明する。
実施例１による半導体装置は、図１に示すように、第１半導体チップ１（第１の半導体チップの一例）に第２半導体チップ（第２の半導体チップの一例）２をフリップチップ実装したものである。つまり、第１半導体チップ１と、これより平面視形状が小さい第２半導体チップ２とを、第２半導体チップ２が第１半導体チップ１にフリップチップ実装された状態で積層され、第１半導体チップ１の上側面（第２半導体チップ積層側面）に、第２半導体チップ２が埋設される状態の絶縁性樹脂層３を形成してあるとともに、絶縁性樹脂層３に、これの厚さ方向に貫通して第１半導体チップ１の電極１ａに導通される導電部材４を形成して、実施例１による半導体装置Ａ１が構成されている。
フリップチップ実装の際には、径７０μｍのＡｕスタッドバンプ６を第２半導体チップ２の電極として形成し、エポキシ系のアンダーフィル材料５を第１及び第２半導体チップ１，２の間に封入する。第１半導体チップ１の上側には、絶縁性樹脂を第２半導体チップ２が埋設される高さまで塗布し、外表面が平らな絶縁性樹脂層３を形成する。絶縁性樹脂層３の形成後に、第１半導体チップ１の電極１ａの上面に臨む貫通孔３ａを形成し、その貫通孔３ａに導電部材４を充填し、実質的に電極１ａを、絶縁性樹脂層３の外表面に延設させてある。
絶縁性樹脂層３の厚みは、第２半導体チップ２を埋めるために厚くなるので、第１半導体チップ１の電極１ａに向けて、導電部材４を形成するための孔加工を行い易くするには、第２半導体チップ２の厚みを５０μｍ以下に設定するのが望ましい。例えば、絶縁性樹脂層３の厚みが１００μｍ程度になると、ＣＯ２レーザによる孔加工では孔径が１００μｍ程度になるため、第１半導体チップ１の電極１ａの径は１２０μｍ以上に設定することとなる。孔径を小径化するには、ＵＶレーザによる孔加工を行う必要がある。
絶縁性樹脂層３の表面と第１半導体チップ１の電極１ａとを電気的に接続すべく、孔加工された貫通孔３ａに導電部材４を形成する手段としては、Ｃｕメッキ又は導電性ペーストの印刷を用いる。Ｃｕメッキを貫通孔３ａに満たして導電部材４を形成する手段を採る場合には、電極（電極パッド）１ａにＣｕメッキを施しておく。また、導電性ペーストを貫通孔３ａに充填させる手段では、貫通孔３ａが小径であるため、粒子径が５０μｍ以下のＡｕ或いはＡｇナノペーストを用いて充填する。
そして、図２に示すように、図１に示す半導体装置Ａ１を、上下逆さまにした状態において、貫通孔３ａに充填されたメッキ或いはペーストによる導電部材（ビア）４の形成後、必要に応じて導電部材４の頂面にはんだ電極７を形成して、第２半導体装置Ａ２を構成しても良い。
また、図３に示すように、図１に示す半導体装置Ａ１において、導電部材（ビア）４だけでは電極としての取出し面積が小さい場合には、絶縁性樹脂層３の外表面に、導電部材４に導通する状態の再配線パターンによる取出し電極８を形成して、その取出し電極８にはんだボール９を実装し、パッケージとすることにより、第３半導体装置Ａ３を構成しても良い。
実施例２による半導体装置Ａ４は、図４に示すように、第１半導体チップ１に第２半導体チップ２をフリップチップ実装し、かつ、第２半導体チップ２の上に第３半導体チップ（第１の半導体チップの一例）１０をエポキシ系の樹脂或いはシリコン樹脂によるダイボンドペースト１１を用いてダイボンドする、という構造である。絶縁性樹脂層３は、第２及び第３半導体チップ２，１０を埋設して封止する高さに形成されている。
絶縁性樹脂層３に、第１及び第３半導体チップ１，１０に対する貫通孔３ａを形成後、それら貫通孔３ａに銅メッキ或いは導電性ペーストを充填することにより、第１半導体チップ１の電極１ａ、及び第３半導体チップ１０の電極１０ａに導通接続される導通部材４を形成する。半導体チップの積層数が増えるに従って、貫通孔３ａの孔加工、メッキ若しくはペースト充填のアスペクト比が大きくなるので、各半導体チップ１，２，１０の厚み（特に、第２及び第３半導体チップ２，１０の厚み）を５０μｍ以下に薄型化することが望ましい。
図５に示すように、図４の半導体装置Ａ４における第１半導体チップ１と第２半導体チップ２との間に、第１半導体チップ１にダイボンド実装され、かつ、第２半導体チップ２がフリップチップ実装される第４半導体チップ（第１の半導体チップの一例）１２を積層して、四層構造の半導体装置Ａ５とすることもできる。
図６に示すように、第１半導体チップ１にフリップチップ実装される第２半導体チップ２に、大きさの小さい第３半導体チップ１０と大きさの小さい第５半導体チップ（第２の半導体チップの一例）１３とを、横に並べてた配置して、複合積層構造の半導体装置Ａ６を構成することもできる。第３半導体チップ１０は第２半導体チップ２にダイボンド実装され、かつ、第５半導体チップ１３は第２半導体チップ２にフリップチップ実装されている。
実施例３による半導体装置は、図７に示すように、絶縁性樹脂層３が熱可塑性樹脂から形成されている半導体装置Ａ７である。この半導体装置Ａ７は、第１半導体チップ１と、これにフリップチップ実装される第２半導体チップ２と、これにダイボンド実装される第３半導体チップ１０と、これにダイボンド実装される第６半導体チップ（第１の半導体チップの一例）１４とを有した四層構造のものに構成されている。
図７において、絶縁性樹脂層３が下となる姿勢の半導体装置Ａ７の下側に描かれたものは、上面に複数の基板配線１５を有したパッケージ搭載基板１６である。半導体装置Ａ７をパッケージ搭載基板１６に仮搭載させた後、約３００℃に加熱しながら加圧することで、絶縁性樹脂層３が溶融する。従って、溶融後に再冷却することにより、硬化してゆく熱可塑性樹脂を利用して半導体装置Ａ７をパッケージ搭載基板１６に一体的に固定することができる。
この溶融された絶縁性樹脂層３の硬化により、半導体装置Ａ７とパッケージ搭載基板１６とを一体化する際には、導電部材４としての導電性ペーストが基板配線１５に接触し、導通されるようになる。
実施例４による半導体装置は、図８に示すように、一部にワイヤボンディングを用いた多層構造の半導体装置Ａ８である。すなわち、第１半導体チップ１と、これにフリップチップ実装される第２半導体チップ２と、これにダイボンド実装構造で三層に積層された第３，６，７半導体チップ１０，１４，１７とから成る五層構造の半導体装置Ａ８である。
この例では、第３半導体チップ１０の電極１０ａと第１半導体チップ１の電極１ａと、及び、第６半導体チップ１４の電極１４ａと第３半導体チップ１０の電極１０ａとの夫々が、ワイヤ１８によってワイヤボンディングされている。ワイヤ１８も埋設する絶縁性樹脂層３にレーザ加工によって貫通孔３ａを形成し、それら貫通孔３ａへのメッキ又は導電性ペースト充填により、第１半導体チップ１の片方の電極１ａ、第６半導体チップ１４の片方の電極１４ａ、及び第７半導体チップ（第１の半導体チップの一例）１７の一対の電極１７ａに導通部材４を導通接続させて、電気信号の取出しが行えるようにする。
実施例５による半導体装置は、図１２に示すように、第１半導体チップ１に第２半導体チップ２をフリップチップ実装し、かつ、第２半導体チップ２における第１半導体チップへのフリップチップ面と反対側の面に、第３の半導体チップ３３を絶縁性樹脂層３に埋設される状態でフリップチップ実装されたものである。つまり、フリップチップ実装を二段連続で有したダブルフリップチップ構造で三層の半導体装置Ａ９であり、図１に示す半導体装置Ａ１を複数段積層したような構造である。フリップチップ実装構造を、三段以上積層した多層構造の半導体装置でも良い。
次に、第２発明である半導体モジュールについて説明する。
実施例１による半導体モジュールＭ１は、図９に示すように、複数段に積層された半導体チップ１，２，１０群と、小型チップ部品２０とを基板１９に実装して構成されている。半導体チップ群Ｇは、第１半導体チップ１に第２半導体チップ２をフリップチップ実装し、その第２半導体チップ２に第３半導体チップ１０がダイボンド実装された三層構造のものであり、第１半導体チップ１を用いて基板１９にダイボンド実装されている。
小型チップ部品２０は、基板配線１５に導通接続される状態で基板１９に実装されている。絶縁性樹脂層３には、第１半導体チップ１の電極１ａに導通される導電部材４、及び小型チップ部品２０用の基板配線１５に導通する基板配線ビア２１が形成されている。これら導通部材４や基板配線ビア２１は、絶縁性樹脂層３にレーザ加工によって貫通孔３ａを形成し、その貫通孔３ａにメッキ又は導電性ペースト充填により形成されている。このように、半導体チップ群Ｇと小型チップ部品２０とを基板１９に混載実装することが可能であり、これによって半導体モジュールＭ１を構成してある。
実施例２による半導体モジュールＭ２は、図１０に示すように、図９に示す半導体モジュールＭ１における基板１９を、パターン形成した転写箔２２に置換えた構造のものである。つまり、半導体チップ群Ｇや小型チップ部品２０を転写箔２２に実装し、絶縁性樹脂層３を形成した後に、転写箔２２を除去し、絶縁性樹脂層３に埋設されて一体化されている部分のみによる半導体モジュールＭ２が形成される。
実施例３による半導体モジュールＭ３は、図１１に示すように、基板１９の表裏の両側に、半導体チップ群や小型チップ部品２０を配して絶縁性樹脂層３で埋設してある多層構造のものである。基板１９の上側には、第８半導体チップ（第２の半導体チップの一例）２６によるフリップチップ実装構造を含んで積層された半導体チップ群Ｇが装備され、下側にはダイボンド実装のみによって積層された半導体チップ群Ｇが装備されている。
表裏側の小型チップ部品２０どうしを導通接続するために、基板１９に形成された接続部材２３や、その接続部材を絶縁性樹脂層３の表面にまで延設し、取出し電極２４を設けるための長接続部材２５が形成されている。表側の半導体チップ群Ｇにおける第１半導体チップ１、及びこれにダイボンド実装された第３半導体チップ１０の各電極１ａ，１０ａに導通部材４を介して導通接続される表層部品２７が積層されており、この半導体モジュールＭ３は四層基板として構成されている。
尚、基板１９の下側の半導体チップ群Ｇは、ダイボンド実装のみによる三層構造であるが、フリップチップ実装に置換えた構成としても良い。
このように、半導体チップ群Ｇや小型チップ品回２０等のＩＣ部品を、絶縁性樹脂層３を用いて基板１９に内蔵する構造を基本とした半導体モジュールＭ１〜Ｍ３においては、部品内蔵によるモジュールの小型化や、配線長の短縮により高周波対応が行えるとともに、バンプ電極を持たないバンプレス構造により、製造工程においてはその電極形成の固定が簡略化できる利点もある。
第３発明である半導体装置の製造方法について説明する。
半導体装置の製造方法は、図１３（ａ）〜（ｇ）に示すように、第１〜第７工程から成り立っている。先ず、図１３（ａ）に示すように、半導体ウェハ３０に、一対の電極１ａを複数組形成して、複数の第１半導体チップ１を作る第１工程を行い、次いで、図１３（ｂ）に示すように、半導体ウェハ３０に形成された第１半導体チップ１に、これより平面視形状が小さい第２半導体チップ２をフリップチップ実装する第２工程を行う。この第２工程では、径７０μｍのスタッドバンプ６を第２半導体チップ２の電極として形成し、エポキシ系のアンダーフィル材料５を、第１、第２半導体チップ１，２の間に封入する。
それから、図１（ｃ）に示すように、各第２半導体チップ２の上に、第３半導体チップ１０を、エポキシ系の樹脂或いはシリコン樹脂によるダイボンドペースト１１を用いてダイボンド実装する第３工程を行う。ダイボンドされたら、図１（ｄ）に示すように、第１半導体チップ１の上側に、絶縁性樹脂を第３半導体チップ１０が埋設される高さまで塗布し、外表面が平らな絶縁性樹脂層３を形成する第４工程を行う。
絶縁性樹脂層３が塗布及び硬化したら、図１（ｅ）に示すように、絶縁性樹脂層３に、第１及び第３半導体チップ１，１０の電極１ａ，１０ａに臨む貫通孔３ａを形成する第５工程を行う。そして、貫通孔３ａに、図１（ｆ）に示すように、銅メッキ或いは導電性ペーストを充填することにより、第１半導体チップ１の電極１ａ、及び第３半導体チップ１０の電極１０ａに導通接続される導通部材４を形成する第６工程を行う。
そして、導通部材４の形成後には、図１（ｇ）に示すように、ダイヤモンドブレード等により、半導体ウェハ３０を、隣合う第１半導体チップ１の電極１ａどうしの中央位置において切断して個片化する第７工程を行う。これにより、第１半導体チップ１の上側に塗布された絶縁性樹脂層３に、第１半導体チップ１にフリップチップ実装された第２半導体チップ２と、これにダイボンド実装された第３半導体チップ１０とが埋設された積層構造の半導体装置Ａを製造することができる。
以上の製造方法では、半導体チップが三層のものであったが、第１、第２半導体チップ１，２による二層構造の場合には、次のようになる。すなわち、半導体ウェハ３０に第１半導体チップ１を形成する第１工程と、第１半導体チップ１に、これより平面視形状が小さい第２半導体チップ２をフリップチップ実装する第２工程と、第１半導体チップ１の第２半導体チップ積層側面に、第２半導体チップ２が埋設される状態に絶縁性樹脂層３を形成する第４工程と、絶縁性樹脂層３に、これの厚さ方向に貫通して第１半導体チップ１の電極１ａに臨む貫通孔３ａを形成する第５工程と、電極１ａに導通される状態で貫通孔３ａに導電部材を挿入して導通部材４を形成する第６工程と、半導体ウェハ３０を第１半導体チップ１毎に切断して分離させる第７工程と、を有する半導体装置の製造方法である。
第４発明である半導体モジュールの製造方法について説明する。
半導体モジュールの製造方法の一例は、図１３に示す半導体装置の製造方法と基本的には殆ど同じであり、違いは、半導体ウェハ３０の下側に、被実装体である転写箔２２を設けたことである。すなわち、図１３（ａ）に仮想線で示すように、第１工程においては、転写箔２２に接合された半導体ウェハ３０に、一対の電極１ａを複数組形成して、複数の第１半導体チップ１を形成する。
以後、図１（ｆ）までの各工程は、半導体装置の製造方法と同じであり、最後の第７工程は少し異なる。つまり、第７工程においては、転写箔２２が下側に一体化されている半導体ウェハ３０を、ダイヤモンドブレード等により、隣合う第１半導体チップ１の電極１ａどうしの中央位置において切断して個片化される。これにより、転写箔２２上の第１半導体チップ１の上側に塗布された絶縁性樹脂層３に、第１半導体チップ１にフリップチップ実装された第２半導体チップ２と、これにダイボンド実装された第３半導体チップ１０とが埋設された積層構造の半導体装置モジュールＭを製造することができる。
以上の製造方法では、半導体チップが三層のものであったが、第１、第２半導体チップ１，２による二層構造の場合には、次のようになる。すなわち、被実装体（転写箔）２２に接合された半導体ウェハ３０に第１半導体チップ１を形成する第１工程と、第１半導体チップ１に、これより平面視形状が小さい第２半導体チップ２をフリップチップ実装する第２工程と、第１半導体チップ１の第２半導体チップ積層側面に、第２半導体チップ２が埋設される状態に絶縁性樹脂層３を形成する第４工程と、絶縁性樹脂層３に、これの厚さ方向に貫通して第１半導体チップ１の電極１ａに臨む貫通孔３ａを形成する第５工程と、電極１ａに導通される状態で貫通孔３ａに導電部材を挿入して導通部材４を形成する第６工程と、被実装体（転写箔）２２に接合された半導体ウェハ３０を、第１半導体チップ１毎に切断して分離させる第７工程と、から成る半導体モジュールの製造方法である。
第１発明の実施例１による半導体装置の構造を示す縦断面図 第１発明の実施例１の他例による半導体装置の構造を示す縦断面図 第１発明の実施例１の他例による半導体装置の構造を示す縦断面図 第１発明の実施例２による半導体装置の構造を示す縦断面図 第１発明の実施例２の他例による半導体装置の構造を示す縦断面図 第１発明の実施例２の他例による半導体装置の構造を示す縦断面図 第１発明の実施例３による半導体装置の構造を示す縦断面図 第１発明の実施例４による半導体装置の構造を示す縦断面図 第２発明の実施例６による半導体モジュールの構造を示す縦断面図 第２発明の実施例７による半導体モジュールの構造を示す縦断面図 第２発明の実施例８による半導体モジュールの構造を示す縦断面図 第１発明の実施例５による半導体装置の構造を示す縦断面図 第３発明による半導体装置の製造方法、及び第４発明による半導体モジュールの製造方法を示す工程図
符号の説明
１，１０，１２，１４，１７ 第１の半導体チップ
２，１３ 第２の半導体チップ
３ 絶縁性樹脂層
３ａ 貫通孔
４，２１ 導電部材
１５ 基板配線
１６ パッケージ搭載基板
１８ ワイヤ
１９ 基板
２０ チップ部品
２２ 転写箔（被実装体）
３３ 第３の半導体チップ
Ａ 半導体装置
Ｍ 半導体モジュール
Ｇ 半導体チップ群

Claims (1)

  1. 転写箔による被実装体に接合された半導体ウェハに第１の半導体チップを形成する工程と、前記第１の半導体チップに、これより平面視形状が小さい第２の半導体チップをフリップチップ実装する工程と、前記第１の半導体チップの第２の半導体チップ積層側面に、前記第２の半導体チップが埋設される状態に絶縁性樹脂層を形成する工程と、前記絶縁性樹脂層に、これの厚さ方向に貫通して前記第１の半導体チップの電極に臨む貫通孔を形成する工程と、前記電極に導通される状態で前記貫通孔に導電部材を挿入する工程と、前記被実装体及び前記半導体ウェハを各前記第１の半導体チップ毎に切断して分離させる工程とから成る半導体モジュールの製造方法。
JP2003367484A 2003-10-28 2003-10-28 半導体モジュールの製造方法 Expired - Fee Related JP4135616B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003367484A JP4135616B2 (ja) 2003-10-28 2003-10-28 半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003367484A JP4135616B2 (ja) 2003-10-28 2003-10-28 半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2005135984A JP2005135984A (ja) 2005-05-26
JP4135616B2 true JP4135616B2 (ja) 2008-08-20

Family

ID=34645477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003367484A Expired - Fee Related JP4135616B2 (ja) 2003-10-28 2003-10-28 半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP4135616B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4023512B1 (ja) 2006-06-15 2007-12-19 ダイキン工業株式会社 液処理装置、空気調和装置、及び加湿器
JP7501133B2 (ja) 2020-06-12 2024-06-18 株式会社レゾナック 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2005135984A (ja) 2005-05-26

Similar Documents

Publication Publication Date Title
US5689091A (en) Multi-layer substrate structure
US9153562B2 (en) Stacked packaging improvements
JP5601751B2 (ja) 半導体装置
US7768119B2 (en) Carrier structure embedded with semiconductor chip
US9099459B2 (en) Semiconductor device and manufacturing method of the same
TWI489564B (zh) 層疊封裝結構及其製作方法
JP2005209689A (ja) 半導体装置及びその製造方法
JP2005286036A (ja) 電子部品実装構造及びその製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP2002170906A (ja) 半導体装置及び半導体装置の製造方法
JP2001217337A (ja) 半導体装置及びその製造方法
JP2008034534A (ja) スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
KR20120127185A (ko) 반도체 장치와 그 제조 방법, 및 그것을 사용한 반도체 모듈
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP2005317861A (ja) 半導体装置およびその製造方法
JP2008300854A (ja) 半導体装置及びその製造方法
US9972560B2 (en) Lead frame and semiconductor device
TW550768B (en) Flip-chip on film assembly for ball grid array packages
JP5358089B2 (ja) 半導体装置
JP4379693B2 (ja) 半導体装置およびその製造方法
CN112768437B (zh) 多层堆叠封装结构和多层堆叠封装结构的制备方法
TW200847363A (en) Structure of pachaging substrate and package structure thereof having chip embedded therein
JP2008182039A (ja) 多層配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080526

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees