TWI489564B - 層疊封裝結構及其製作方法 - Google Patents

層疊封裝結構及其製作方法 Download PDF

Info

Publication number
TWI489564B
TWI489564B TW101131638A TW101131638A TWI489564B TW I489564 B TWI489564 B TW I489564B TW 101131638 A TW101131638 A TW 101131638A TW 101131638 A TW101131638 A TW 101131638A TW I489564 B TWI489564 B TW I489564B
Authority
TW
Taiwan
Prior art keywords
conductive
package
pads
substrate
circuit carrier
Prior art date
Application number
TW101131638A
Other languages
English (en)
Other versions
TW201409584A (zh
Inventor
Chien Chih Chen
hong-xia Shi
Shih Ping Hsu
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201409584A publication Critical patent/TW201409584A/zh
Application granted granted Critical
Publication of TWI489564B publication Critical patent/TWI489564B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

層疊封裝結構及其製作方法
本發明涉及一種半導體封裝技術，特別涉及一種層疊封裝（package-on-package, POP）結構及其製作方法。
隨著半導體器件尺寸的不斷減小，具有半導體器件的層疊封裝結構也逐漸地備受關注。層疊封裝結構一般藉由層疊製作方法製成。於傳統的層疊製作方法中，為了實現高密度集成及小面積安裝，通常藉由環氧模塑膠層將上封裝器件及下封裝器件機械相連，藉由環氧模塑膠層內的導電柱將上封裝器件及下封裝器件電性相連。所述環氧模塑膠層具有多個收容所述導電柱的通孔。所述導電柱通常採用填充導電膏的方式形成於所述通孔內。常用的環氧模塑膠層較厚，故，通孔的長度也較長。由於通孔的長度較長，故，導電膏不易充滿通孔，且容易產生較多氣泡，從而影響上封裝器件與下封裝器件之間的電連接性能，進而降低了層疊封裝結構的成品率及可靠性。
本發明提供一種可靠性較高的層疊封裝結構及其製作方法。
一種層疊封裝結構的製作方法，包括步驟：提供一個連接基板，所述連接基板包括基板本體及設於所述基板本體中的多個導電柱，所述基板本體具有相對的第一及第二表面，每個導電柱均貫穿所述第一及第二表面，且每個導電柱的兩端均凸出所述基板本體；於所述連接基板的第一表面一側設置一個第一封裝器件，於所述連接基板的第二表面一側設置一個封裝膠體，從而形成一個層疊封裝結構半成品，所述第一封裝器件包括電路載板及構裝於所述電路載板的半導體晶片，所述電路載板具有多個第一焊盤，多個第一焊盤與多個導電柱一一對應，且每個第一焊盤均與其對應的導電柱一端相接觸且電連接，所述封裝膠體覆蓋所述連接基板的第二表面及所述半導體晶片，每個導電柱遠離所述第一封裝器件的端面均從所述封裝膠體暴露出；以及於所述封裝膠體遠離所述第一封裝器件一側設置一個第二封裝器件，以獲得一個層疊封裝結構，所述第二封裝器件具有多個錫球，多個錫球與多個導電柱一一對應，且每個錫球均與其對應的導電柱的從所述封裝膠體暴露出的端面焊接為一體。
一種層疊封裝結構的製作方法，包括步驟：提供一個連接基板，所述連接基板包括基板本體及設於所述基板本體中的多個導電柱，所述基板本體具有相對的第一及第二表面，每個導電柱均貫穿所述第一及第二表面，且每個導電柱的兩端均凸出所述基板本體；於所述連接基板的第一表面一側設置一個第一封裝器件，於所述連接基板的第二表面一側設置一個封裝膠體，所述第一封裝器件包括電路載板及構裝於所述電路載板的半導體晶片，所述電路載板具有多個第一焊盤，多個第一焊盤與多個導電柱一一對應，且每個第一焊盤均與其對應的導電柱一端相接觸且電連接，所述封裝膠體覆蓋所述連接基板的第二表面、多個導電柱及所述半導體晶片，所述封裝膠體包括一個封裝膠體本體；於所述封裝膠體本體中形成多個盲孔，並於每個盲孔內形成一個導電塊，從而形成一個層疊封裝結構半成品，每個所述盲孔均由所述封裝膠體本體遠離所述連接基板的表面向所述連接基板凹陷形成，多個盲孔與多個導電柱一一對應，以使每個導電柱遠離所述電路載板的端面均從相應的盲孔底部暴露出，每個導電塊與相應的導電柱相接觸且電連接，且每個導電塊遠離所述電路載板的端面均從所述封裝膠體本體遠離所述電路載板的表面暴露出；以及於所述封裝膠體遠離所述第一封裝器件一側設置一個第二封裝器件，以獲得一個層疊封裝結構，所述第二封裝器件具有多個錫球，多個錫球與多個導電塊一一對應，且每個錫球均與其對應的導電塊的從所述封裝膠體本體暴露出的端面焊接為一體。
一種層疊封裝結構，其包括：連接基板、封裝膠體、第一封裝器件及第二封裝器件。所述連接基板包括基板本體及設於所述基板本體中的多個導電柱。所述基板本體具有相對的第一及第二表面。每個導電柱均貫穿所述第一及第二表面，且每個導電柱的兩端均凸出所述基板本體。所述第一封裝器件設置於所述連接基板的第一表面一側。所述第一封裝器件包括電路載板及構裝於電路載板的半導體晶片。所述電路載板具有多個第一焊盤。所述多個第一焊盤與多個導電柱一一對應。每個第一焊盤與其對應的導電柱的一端相接觸且電連接。所述封裝膠體設置於所述連接基板的第二表面一側。所述封裝膠體覆蓋所述連接基板的第二表面及所述半導體晶片。每個導電柱遠離所述第一封裝器件的端面均從所述封裝膠體暴露出。所述第二封裝器件構裝於所述多個導電柱遠離所述第一封裝器件的端面上。所述第二封裝器件具有多個錫球。多個錫球與多個導電柱一一對應，且每個錫球均與其對應的導電柱的從所述封裝膠體暴露出的端面焊接為一體。
一種層疊封裝結構，其包括：連接基板、封裝膠體、第一封裝器件及第二封裝器件。所述連接基板包括基板本體及設於所述基板本體中的多個導電柱。所述基板本體具有相對的第一及第二表面。每個導電柱均貫穿所述第一及第二表面，且每個導電柱的兩端均凸出所述基板本體。所述第一封裝器件設置於所述連接基板的第一表面一側。所述第一封裝器件包括電路載板及構裝於電路載板的半導體晶片。所述電路載板具有多個第一焊盤。所述多個第一焊盤與多個導電柱一一對應。每個第一焊盤與其對應的導電柱的一端相接觸且電連接。所述封裝膠體設置於所述連接基板的第二表面一側。所述封裝膠體包括封裝膠體本體及設於所述封裝膠體本體內的多個導電塊。所述封裝膠體本體覆蓋所述連接基板的第二表面、多個導電柱及所述半導體晶片。多個導電塊與多個導電柱一一對應。每個導電柱與相應的導電柱相接觸且電連接。每個導電塊遠離所述第一封裝器件的端面均從所述封裝膠體本體暴露出。所述第二封裝器件構裝於所述多個導電塊遠離所述第一封裝器件的端面上。所述第二封裝器件具有多個錫球。多個錫球與多個導電塊一一對應，且每個錫球均與其對應的導電塊的從所述封裝膠體本體暴露出的端面焊接為一體。
採用上述方法形成的層疊封裝結構中，所述封裝器件與第二半導體晶片藉由所述連接基板中的導電柱電性相連，而形成於連接基板中的導電柱插入所述封裝膠體。故，相比於先前技術，無需長距離的填充所述封裝膠體內的用於收容導電柱的收容孔來形成電連接所述封裝器件與第二半導體晶片的電連接體，降低了封裝膠體內的電連接體產生氣泡的概率，提高層疊封裝結構的成品率及可靠性。此外，上述製作方法不僅製作工藝簡單，生產成本較低，並且可以大批量生產，進而提高生產效率。
下面將結合附圖及實施例，對本技術方案提供的層疊封裝結構及其製作方法作進一步的詳細說明。
本發明第一實施方式提供的層疊封裝結構的製作方法包括以下步驟：
第一步：請一併參閱圖1至圖3，提供一個連接基板10。所述連接基板10包括一個基板本體11及設於所述基板本體11中的多個導電柱13。所述基板本體11具有相對的第一表面11a及第二表面11b。所述基板本體11開設有多個第一收容通孔111及一個第二收容通孔113。多個所述第一收容通孔111及一個第二收容通孔113中的每個通孔均貫穿所述第一表面11a及第二表面11b，且所述多個第一收容通孔111圍繞所述第二收容通孔113。多個第一收容通孔111與多個導電柱13一一對應，以供一個導電柱13穿設於一個第一收容通孔111內，且每個導電柱13的兩端均凸出所述基板本體11。也就是說，每個導電柱13靠近所述第一表面11a的端面均凸出所述第一表面11a。每個導電柱13靠近所述第二表面11b的端面均凸出所述第二表面11b。本實施方式中，每個導電柱13靠近所述第一表面11a的端面與所述第一表面11a之間的距離小於相應的導電柱13靠近所述第二表面11b的端面與所述第二表面11b之間的距離。優選地，每個導電柱13靠近所述第一表面11a的端面與所述第一表面11a之間的距離為相應的導電柱13靠近所述第二表面11b的端面與所述第二表面11b之間的距離的八分之一至六分之一，更優選地，為七分之一。所述第二收容通孔113用於收容後續所述半導體晶片22。
於本實施例中，所述連接基板10可以藉由如下步驟製作形成：
首先，提供如圖1所示的基板本體11。所述基板本體11包括所述第一表面11a及所述第二表面11b。所述基板本體11可以由酚醛樹脂、環氧樹脂、聚醯亞胺等熱固性樹脂製成，也可以由聚乙烯、聚丙烯、聚氯乙烯等熱塑性樹脂製成，還可以由玻璃或陶瓷製成。本實施方式中，所述基板本體11由聚醯亞胺製成。
其次，如圖2所示，採用雷射鑽孔工藝或者定深機鑽孔工藝於所述基板本體11中形成多個所述第一收容通孔111及一個所述第二收容通孔113。
最後，如圖3所示，藉由於每個第一收容通孔111中填充金屬導電膏或者於每個第一收容通孔111中插入導電柱的方式，於每個第一收容通孔111中形成一個所述導電柱13，從而獲得所述連接基板10。本實施例中，藉由於每個第一收容通孔111中插入導電柱（例如銅柱、銀柱、金柱或者錫柱等）的方式，於每個第一收容通孔111中形成一個所述導電柱13。優選地，所述導電柱13為銅柱。
第二步，請參閱圖4，提供一個第一封裝器件20。所述第一封裝器件20包括電路載板21及構裝於所述電路載板21上的半導體晶片22。
電路載板21可以為形成有導電圖形的單面電路板、雙面電路板或者多層電路板，其包括電路基底211、第一導電圖形212、第二導電圖形213、第一防焊層214及第二防焊層215。電路基底211具有相對的上側表面211a及下側表面211b。本實施例中，電路載板21為四層電路板，所述電路基底211內具有兩層導電圖形層。
電路基底211包括第一絕緣層2111、第一導電圖形層2112、第二絕緣層2113、第二導電圖形層2114及第三絕緣層2115。所述第一導電圖形層2112和第二導電圖形層2114位於第二絕緣層2113的相對兩個表面，且藉由設置於第二絕緣層2113內的第一導電孔217電性相連。所述第一絕緣層2111覆蓋第一導電圖形層2112。所述第一絕緣層2111遠離所述第二絕緣層2113的表面即為所述電路基底211的上側表面211a。所述第三絕緣層2115覆蓋第二導電圖形層2114。所述第三絕緣層2115遠離所述第二導電圖形層2114的表面即為所述電路基底211的下側表面211b。
所述第一導電圖形212設置於所述第一絕緣層2111遠離所述第二絕緣層2113的表面（即所述電路基底211的上側表面211a），且藉由設置於所述第一絕緣層2111內的第二導電孔218與第一導電圖形層2112電性相連。第一導電圖形212包括多個第一焊盤2121、多個第二焊盤2123及多條導電線路（圖未示）。每個第二焊盤2123均位於多第一焊盤2121之間。也就是說，多個第一焊盤2121圍繞多個第二焊盤2123。多個第一焊盤2121與多個導電柱13一一對應，以藉由多個導電柱13電導通所述電路載板21及後續所述的第二封裝器件50。多個第二焊盤2123與半導體晶片22電性相連。所述半導體晶片22藉由打線結合技術（Wire bonding）、表面貼裝技術（Surface Mounted Technology）或者覆晶封裝技術(Flip Chip Technology)構裝於電路載板21。本實施方式中，所述半導體晶片22藉由覆晶封裝技術構裝於電路載板21上，且所述半導體晶片22藉由多個焊錫凸塊221與多個第二焊盤2123電性相連。所述第一防焊層214覆蓋於至少部分所述第一導電圖形212的多條導電線路及從所述第一導電圖形212暴露出的上側表面211a，並暴露出所述多個第一焊盤2121及多個第二焊盤2123。所述第一防焊層214用於覆蓋保護第一導電圖形212中的多條導電線路。
所述第二導電圖形213設置於所述第三絕緣層2115遠離所述第二絕緣層2113的表面(即所述電路基底211的下側表面211b)，且藉由設置於所述第三絕緣層2115內的第三導電孔219與所述第二導電圖形層2114電性相連。所述第二導電圖形213包括多個第三焊盤2131。所述第二防焊層215暴露出所述多個第三焊盤2131。從所述第二防焊層215暴露出的多個第三焊盤2131表面設置有多個焊球突起37，用於將所述電路載板21與其他電路板或者電子元件電性相連。
半導體晶片22可以為記憶體晶片、邏輯晶片或者數位晶片。本實施方式中，半導體晶片22為邏輯晶片。所述半導體晶片22藉由絕緣膠層28黏結於所述電路載板21的第一防焊層214表面，且藉由覆晶封裝技術、表面貼裝技術或者打線結合技術與多個第二焊盤2123電性相連。於本實施例中，所述半導體晶片22藉由覆晶封裝技術構裝於所述電路載板21上。半導體晶片22藉由所述多個焊錫凸塊221與多個第二焊盤2123電性相連。
所述第一封裝器件20可以藉由以下方法制得：首先，提供一個雙面線路板，所述雙面線路板包括所述第二絕緣層2113、第一導電圖形層2112及第二導電圖形層2114，所述第一導電圖形層2112及第二導電圖形層2114位於所述第二絕緣層2113相對的兩個表面，所述第一導電圖形層2112與所述第二導電圖形層2114藉由設於所述第二絕緣層2113內的第一導電孔217相互電導通；其次，於所述第一導電圖形層2112上壓合一個上側單面覆銅基板，所述上側單面覆銅基板包括所述第一絕緣層2111及貼合於所述第一絕緣層2111的上側銅箔，並使所述第一絕緣層2111位於所述第一導電圖形層2112及所述上側銅箔之間，於所述第二導電圖形層2114上壓合一個下側單面覆銅基板，所述下側單面覆銅基板包括所述第三絕緣層2115及貼合於所述第三絕緣層2115的下側銅箔，並使所述第三絕緣層2115位於所述第二導電圖形層2114及所述下側銅箔之間；再次，將上側銅箔選擇性蝕刻製成所述第一導電圖形212，將下側銅箔選擇性蝕刻製成所述第二導電圖形213，且所述第一導電圖形212藉由第二導電孔218與所述第一導電圖形層2112電性相連，所述第二導電圖形213藉由第三導電孔219與所述第二導電圖形層2114電性相連，如此，即實現所述第一導電圖形212與所述第二導電圖形213之間的電連接；然後，藉由印刷、貼合或者噴塗的方式於至少部分第一導電圖形212及從所述第一導電圖形212暴露出的第一絕緣層2111的上側表面211a上形成第一防焊層214，且多個第一焊盤2121及多個第二焊盤2123中每一個焊盤均從所述第一防焊層214至少部分露出，藉由印刷、貼合或者噴塗的方式於至少部分第二導電圖形213及從所述第二導電圖形213暴露出的第三絕緣層2115的下側表面211b上形成所述第二防焊層215，且多個第三焊盤2131中的每一個焊盤均從所述第二防焊層215至少部分露出，如此即可獲得所述電路載板21；接著，藉由打線技術或者覆晶技術將所述半導體晶片22電連接於多個第二焊盤2123上，從而獲得所述第一封裝器件20。
本領域具有通常知識者可以理解，第一封裝器件20還可以具有其他的結構，例如第一封裝器件20還可以再包括一個安裝於所述半導體晶片22遠離所述電路載板21的表面上的新增半導體晶片，此種情況下，所述第一導電圖形212還應包括與該新增半導體晶片電性相連的多個焊盤。再例如，所述第一封裝器件20的電路載板21可以為多層電路板，而半導體晶片22可以內嵌入該多層電路板中，此種情況下的電路載板21即為內嵌有晶片的嵌入式多層電路板，多個第二焊盤2123及所述連接基板10的第二收容通孔113也可省略不要。
第三步，請參閱圖5至圖7，於所述連接基板10的第一表面11a一側設置所述第一封裝器件20，於所述連接基板10的第二表面11b一側設置一個封裝膠體30，從而獲得一個層疊封裝結構半成品40。所述層疊封裝結構半成品40中，所述半導體晶片22收容於所述第二收容通孔113中；所述多個第一焊盤2121與多個導電柱13一一對應，且每個導電柱13靠近所述電路載板21的端部與其相對應的第一焊盤2121相接觸且電性相連；所述封裝膠體30覆蓋所述連接基板10的第二表面11b及所述半導體晶片22，每個導電柱13遠離所述第一封裝器件20的端面均從所述封裝膠體30遠離所述連接基板10的表面暴露出。優選地，本實施例中，每個導電柱13遠離所述第一封裝器件20的端面均與所述封裝膠體30遠離所述連接基板10的表面平齊。
具體地，可以藉由如下步驟形成所述層疊封裝結構半成品40：
首先，請參閱圖5，藉由絕緣膠層41將所述第一封裝器件20黏結於所述連接基板10的第一表面11a一側，使得所述電路載板21的多個第一焊盤2121分別與所述連接基板10的多個導電柱13一一對應，且每個第一焊盤2121與其對應的導電柱13的一端相接觸且電連接，所述半導體晶片22收容於所述第二收容通孔113中。本領域具有通常知識者可以理解，所述半導體晶片22也可以於電路載板21與所述連接基板10黏結於一起之後，被構裝於所述電路載板上，具體地，包括步驟：首先，藉由第一絕緣膠層41將所述電路載板21黏結於所述連接基板10的第一表面11a一側，使得所述電路載板21的多個第一焊盤2121分別與所述連接基板10的多個導電柱13一一對應，且每個第一焊盤2121與其對應的導電柱13的一端相接觸且電連接，所述多個第二焊盤2123從所述第二收容通孔113暴露出；然後，再將所述半導體晶片22藉由打線結合技術、表面貼裝技術或者覆晶封裝技術構裝於暴露出的所述多個第二焊盤2122上。
其次，請參閱圖6，藉由模制（molding）技術於所述連接基板10的第二表面11b一側形成環氧模塑膠層30a。所述環氧模塑膠層30a覆蓋所述連接基板10的第二表面11b、所述連接基板10的多個導電柱13及所述半導體晶片22。所述環氧模塑膠層30a的材料為環氧模塑膠（epoxy molding compound）。
最後，請一併圖6及圖7，採用研磨工藝自所述環氧模塑膠層30a遠離所述連接基板10的表面向靠近所述連接基板10的方向研磨所述環氧模塑膠層30a，使得每個導電柱13遠離所述電路載板21的端面均從研磨後的所述環氧模塑膠層30a暴露出，且與研磨後的所述環氧模塑膠層30a遠離所述連接基板10的表面平齊，以形成具有所述封裝膠體30的層疊封裝結構半成品40，其中，所述研磨後的所述環氧模塑膠層30a即為封裝膠體30。優選地，所述封裝膠體30於平行於所述連接基板10的第一表面11a的橫截面上的面積等於所述連接基板10的第一表面11a的面積。
第四步，請參閱圖8，於所述封裝膠體30遠離所述第一封裝器件20一側設置一個第二封裝器件50，以形成一個層疊封裝結構100。所述第二封裝器件50包括構裝於其內的半導體晶片（圖未示），其具有多個錫球51。多個錫球51與多個導電柱13一一對應，且每個錫球51均與其對應的導電柱13的從所述封裝膠體30暴露出的端面焊接為一體。具體地，將所述第二封裝器件50設置於所述封裝膠體30遠離所述第一封裝器件20一側可以包括以下步驟：首先，將所述第二封裝器件50放置於所述封裝膠體30遠離所述第一封裝器件20一側，使得所述多個錫球51與多個導電柱13一一對應，且每個錫球51均與其對應的導電柱13的從所述封裝膠體30暴露出的端面相接觸，從而形成一個堆疊結構；然後對所述堆疊結構進行回焊處理，以融熔並固化多個錫球51，從而將所述連接基板10的每個導電柱13靠近所述第二封裝器件50的端部與相應的錫球51焊接為一體。如此，即獲得一個層疊封裝結構100。
所述層疊封裝結構100包括所述連接基板10、位於所述連接基板10第一表面11a一側的第一封裝器件20、位於所述連接基板10第二表面11b一側的封裝膠體30及位於所述封裝膠體30遠離所述連接基板10的一側的第二封裝器件50。所述連接基板10、第一封裝器件20、封裝膠體30及第二封裝器件50如上所述。具體地，所述連接基板10包括多個導電柱13。所述第一封裝器件20設置於所述連接基板10的第一表面11a一側。所述第一封裝器件20包括電路載板21及構裝於電路載板的半導體晶片22。所述電路載板21具有多個第一焊盤2121及多個第二焊盤2123。所述多個第一焊盤2121及多個第二焊盤2123暴露於所述電路載板21的同一側，且所述多個第一焊盤2121圍繞多個第二焊盤2123。所述多個第一焊盤2121與多個導電柱13一一對應。每個第一焊盤2121與其對應的導電柱13的一端相接觸且電連接。多個第二焊盤2123與所述半導體晶片22電性相連。所述半導體晶片22收容於所述第二收容通孔113內。所述封裝膠體30設置於所述連接基板10的第二表面11b一側。所述封裝膠體30覆蓋所述連接基板10的第二表面11b及所述半導體晶片22。每個導電柱13遠離所述第一封裝器件20的端面均從所述封裝膠體30遠離所述連接基板10的表面暴露出。優選地，本實施例中，每個導電柱13遠離所述第一封裝器件20的端面均與所述封裝膠體30遠離所述連接基板10的表面平齊。所述第二封裝器件50構裝於所述多個導電柱13遠離所述第一封裝器件20的端面上。
所述層疊封裝結構100中，所述第一封裝器件20與第二封裝器件50藉由所述連接基板10中的導電柱13電性相連，而形成於連接基板10中的導電柱13插入所述封裝膠體30，且從覆蓋所述連接基板10的封裝膠體30露出，故，相比於現有技術，無需填充封裝膠體30內的用於收容導電柱13的長度較長的收容孔來形成電連接所述第一封裝器件20與第二封裝器件50的電連接體，降低了封裝膠體30內的電連接體產生氣泡的概率，提高層疊封裝結構100的成品率及可靠性。此外，上述製作方法不僅製作工藝簡單，生產成本較低，並且可以大批量生產，進而提高生產效率。
本技術方案第二實施提供的層疊封裝結構的製作方法包括步驟：
第一步，請參閱圖3，提供如第一實施例所述的連接基板10。本第二實施例中的連接基板10與第一實施例中的連接基板10完全相同，故本第二實施例不再贅述。
第二步，請參閱圖4至圖6，如第一實施例所述，於所述連接基板10的第一表面11a一側設置所述第一封裝器件20，於所述連接基板10的第二表面11b一側設置一個環氧模塑膠層30a。所述環氧模塑膠層30a即為第二實施例中的封裝膠體本體31b。所述封裝膠體本體31b覆蓋所述連接基板10的第二表面11b、所述連接基板10的多個導電柱13及所述半導體晶片22。
第三步，請參閱圖6及圖9，於圖6所示的環氧模塑膠層30a（即封裝膠體本體31b）中形成多個盲孔301b。每個盲孔301b均由所述封裝膠體本體31b遠離所述連接基板10的表面向所述連接基板10凹陷形成。多個盲孔301b與多個導電柱13一一對應。每個盲孔301b均由所述封裝膠體本體31b遠離所述電路載板21的表面向所述電路載板21凹陷形成。多個盲孔301b也與多個導電柱13一一對應，以使每個導電柱13遠離所述電路載板21的端面均從相應的盲孔301b底部暴露出。本實施例中，所述盲孔301b於垂直於所述封裝膠體30b遠離所述電路載板21的表面的橫截面的截面形狀為梯形。也就是說，所述盲孔301b可以為圓臺型盲孔。所述梯形的上底遠離所述電路載板21。所述梯形的下底靠近所述電路載板21，且所述梯形的上底長度大於所述倒梯形的下底長度。所述導電柱13的為圓柱體，且所述導電柱13與其相應的盲孔301b共軸。所述梯形的下底長度者等於相應的導電柱13的直徑。本領域具有通常知識者可以理解，所述梯形的下底長度也可以大於相應的導電柱13的直徑，以更好地實現收容於盲孔301b內的後續所述的導電塊33b與相應的導電柱13之間的電連接。本領域具有通常知識者還可以理解，所述盲孔301b於垂直於所述封裝膠體30b遠離所述電路載板21的表面的橫截面的截面形狀也可以為矩形，不限於本實施例中的梯形。也就是說，所述盲孔301b還可以為圓柱型盲孔、三棱柱型盲孔、四棱柱型盲孔等其他形狀的盲孔。
第四步，請參閱圖10，藉由於每個盲孔301b內填充並固化導電膏的方式，於每個盲孔301b內形成一個導電塊33b，從而獲得一個層疊封裝結構半成品40b。多個導電塊33b及所述封裝膠體本體31b共同構成第二實施例所提供的封裝膠體30b。每個導電塊33b與相應的導電柱13遠離所述電路載板21的端面相接觸且電連接。每個導電塊33b均從所述封裝膠體本體31b遠離所述電路載板21的表面暴露出。優選地，本實施例中，每個導電塊33b遠離相應的導電柱13的端面均與所述封裝膠體本體31b遠離所述電路載板21的表面平齊。
第五步，請參閱圖11，於所述封裝膠體30b遠離所述第一封裝器件20一側設置一個所述第二封裝器件50，以形成一個層疊封裝結構100b。所述第二封裝器件50的多個錫球51與多個導電塊33b一一對應，且每個錫球51均與其對應的導電塊33b的從所述封裝膠體30b暴露出的端面焊接為一體。具體地，將所述第二封裝器件50設置於所述封裝膠體30b遠離所述第一封裝器件20一側可以包括以下步驟：首先，將所述第二封裝器件50放置於所述封裝膠體30b遠離所述第一封裝器件20一側，使得所述多個錫球51與多個導電塊33b一一對應，且每個錫球51均與其對應的導電塊33b的從所述封裝膠體30b暴露出的端面相接觸，從而形成一個堆疊結構；然後對所述堆疊結構進行回焊處理，以融熔並固化多個錫球51，從而將所述連接基板10的每個導電塊33b靠近所述第二封裝器件50的端部與相應的錫球51焊接為一體。如此，即獲得一個層疊封裝結構100b。
所述層疊封裝結構100包括所述連接基板10、位於所述連接基板10第一表面11a一側的第一封裝器件20、位於所述連接基板10第二表面11b一側的封裝膠體30b及位於所述封裝膠體30遠離所述連接基板10的一側的第二封裝器件50。所述連接基板10、第一封裝器件20、封裝膠體30b及第二封裝器件50如上所述。具體地，所述連接基板10包括多個導電柱13。所述第一封裝器件20設置於所述連接基板10的第一表面11a一側。所述第一封裝器件20包括電路載板21及構裝於電路載板的半導體晶片22。所述電路載板21具有多個第一焊盤2121及多個第二焊盤2123。所述多個第一焊盤2121及多個第二焊盤2123暴露於所述電路載板21的同一側，且所述多個第一焊盤2121圍繞多個第二焊盤2123。所述多個第一焊盤2121與多個導電柱13一一對應。每個第一焊盤2121與其對應的導電柱13的一端相接觸且電連接。多個第二焊盤2123與所述半導體晶片22電性相連。所述半導體晶片22收容於所述第二收容通孔113內。所述封裝膠體30b設置於所述連接基板10的第二表面11b一側。所述封裝膠體30b覆蓋所述連接基板10的第二表面11b、多個導電柱13及所述半導體晶片22。所述封裝膠體30b包括所述封裝膠體本體31b及設於所述封裝膠體本體31b中的多個導電塊33b。所述封裝膠體本體31b開設有多個盲孔301b。每個盲孔301b均由所述封裝膠體本體31b遠離所述電路載板21的表面向所述電路載板21凹陷形成。多個盲孔301b與多塊導電塊33b一一對應，以使一個導電塊33b收容於一相應的盲孔301b。多個盲孔301b也與多個導電柱13一一對應，以使每個導電柱13遠離所述電路載板21的端面均從相應的盲孔301b底部暴露出，且與相應的導電塊33b相接觸且電連接。每個導電塊33b遠離所述電路載板21的端面均從所述封裝膠體本體31b遠離所述電路載板21的表面暴露出。優選地，本實施例中，每個導電塊33b遠離所述電路載板21的端面均從所述封裝膠體30b遠離所述連接基板10的表面平齊。所述第二封裝器件50構裝於所述多個導電塊33b遠離所述第一封裝器件20的端面上。
所述層疊封裝結構100b中，所述第一封裝器件20與第二封裝器件50藉由所述連接基板10中的導電柱13及封裝膠體30b內的導電塊33b電性相連。導電柱13插入所述封裝膠體30b，從而減小了於封裝膠體30b中形成的導電塊33b的厚度。故，相比於現有技術，無需填充封裝膠體30b內的用於收容導電柱13及導電塊33b的長度較長的收容孔來形成厚度遠遠大於導電塊33b的導電塊，降低了封裝膠體30b內的用於電連接所述第一封裝器件20與第二封裝器件50的電連接體產生氣泡的概率，提高層疊封裝結構100b的成品率及可靠性。
惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10．．．連接基板
11．．．基板本體
13．．．導電柱
11a．．．第一表面
11b．．．第二表面
111．．．第一收容通孔
113．．．第二收容通孔
105．．．第二導電孔
20．．．第一封裝器件
21．．．電路載板
22．．．半導體晶片
211．．．電路基底
211a、311b．．．下側表面
211b、311a．．．上側表面
212．．．第一導電圖形
213．．．第二導電圖形
214．．．第一防焊層
215．．．第二防焊層
217．．．第一導電孔
218．．．第二導電孔
219．．．第三導電孔
2121．．．第一焊盤
2123．．．第二焊盤
2131．．．第三焊盤
28、41．．．絕緣膠層
221．．．焊錫凸塊
30．．．封裝膠體
30a．．．環氧模塑膠層
40、40b．．．層疊封裝結構半成品
50．．．第二封裝器件
51．．．錫球
100、100b．．．層疊封裝結構
31b．．．封裝膠體本體
301b．．．盲孔
33b．．．導電塊
30b．．．封裝膠體
圖1為本技術方案第一實施例提供的基板本體的剖面示意圖。
圖2為於圖1所示的基板本體上形成多個第一收容通孔及一個第二收容通孔後的剖面示意圖。
圖3為於圖2所示的每個第一收容通孔中形成一個導電柱後的的剖面示意圖。
圖4為本技術方案第一實施例提供的第一封裝器件的示意圖。
圖5為於圖3所示的連接基板的一側設置圖4所示的第一封裝器件後的剖面示意圖。
圖6為於圖5所示的連接基板的另一側設置一個環氧模塑膠層後的剖面示意圖。
圖7為研磨圖6所示的環氧模塑膠層後所形成的層疊封裝結構半成品的剖面示意圖。
圖8為於圖7所示的層疊封裝結構半成品上構裝一個第二封裝器件後所形成的層疊封裝結構的剖面示意圖。
圖9為本技術方案第二實施例提供的於如圖6所示的環氧模塑膠層中開設多個盲孔後的剖面示意圖。
圖10為於圖9所示的每個盲孔內形成一個導電塊後所形成的層疊封裝結構半成品的剖面示意圖。
圖11為於圖10所示的層疊封裝結構半成品上構裝一個第二封裝器件後所形成的層疊封裝結構的剖面示意圖。
10．．．連接基板
20．．．第一封裝器件
30．．．封裝膠體
50．．．第二封裝器件
51．．．錫球
100．．．層疊封裝結構

Claims (18)

  1. 一種層疊封裝結構的製作方法，包括步驟：
    提供一個連接基板，所述連接基板包括基板本體及設於所述基板本體中的多個導電柱，所述基板本體具有相對的第一及第二表面，每個導電柱均貫穿所述第一及第二表面，且每個導電柱的兩端均凸出所述基板本體；
    於所述連接基板的第一表面一側設置一個第一封裝器件，於所述連接基板的第二表面一側設置一個封裝膠體，從而形成一個層疊封裝結構半成品，所述第一封裝器件包括電路載板及構裝於所述電路載板的半導體晶片，所述電路載板具有多個第一焊盤，多個第一焊盤與多個導電柱一一對應，且每個第一焊盤均與其對應的導電柱一端相接觸且電連接，所述封裝膠體覆蓋所述連接基板的第二表面及所述半導體晶片，每個導電柱遠離所述第一封裝器件的端面均從所述封裝膠體暴露出；以及
    於所述封裝膠體遠離所述第一封裝器件一側設置一個第二封裝器件，以獲得一個層疊封裝結構，所述第二封裝器件具有多個錫球，多個錫球與多個導電柱一一對應，且每個錫球均與其對應的導電柱的從所述封裝膠體暴露出的端面焊接為一體。
  2. 如請求項1所述的層疊封裝結構的製作方法，其中，所述連接基板的形成方法包括步驟：
    提供基板本體，所述基板本體具有所述第一及第二表面；
    於所述基板本體中形成多個第一收容通孔，每個所述第一收容通孔均貫穿所述第一及第二表面；以及
    藉由於每個第一收容通孔內填充並固化導電膏或者於每個第一收容通孔內插入導電柱的方式，於每個第一收容通孔內形成一個所述導電柱，從而獲得所述連接基板。
  3. 如請求項1所述的層疊封裝結構的製作方法，其中，於所述連接基板的第一表面一側設置一個第一封裝器件時，所述連接基板藉由絕緣膠層與所述第一封裝器件的電路載板黏結為一體。
  4. 如請求項1所述的層疊封裝結構的製作方法，其中，所述連接基板還包括一個第二收容通孔，所述多個導電柱圍繞所述第二收容通孔，所述電路載板還包括多個第二焊盤，所述多個第二焊盤與所述多個第一焊盤位於所述電路載板同一側，且所述多個第一焊盤圍繞所述多個第二焊盤，所述層疊封裝結構半成品的形成方法包括步驟：
    於所述連接基板的第一表面一側設置所述電路載板，使得所述電路載板的多個第一焊盤分別與所述連接基板的多個導電柱一一對應，且每個第一焊盤與其對應的導電柱的一端相接觸且電連接，所述多個第二焊盤從所述收容通孔暴露出；
    藉由打線結合技術、表面貼裝技術或者覆晶封裝技術將所述半導體晶片構裝於暴露出的多個第二焊盤上，從而獲得所述第一封裝器件；
    藉由模制技術於所述連接基板的第二表面一側形成環氧模塑膠層，所述環氧模塑膠層覆蓋所述連接基板的第二表面、所述連接基板的多個導電柱及所述半導體晶片；以及
    採用研磨工藝自所述環氧模塑膠層遠離所述連接基板的表面向靠近所述連接基板的方向研磨所述環氧模塑膠層，使得每個導電柱遠離所述電路載板的端面均從研磨後的所述環氧模塑膠層暴露出，以獲得所述層疊封裝結構半成品，所述研磨後的環氧模塑膠層為所述封裝膠體。
  5. 如請求項1所述的層疊封裝結構的製作方法，其中，所述導電柱靠近所述第一表面的端面與所述第一表面之間的距離小於所述導電柱靠近所述第二表面的端面與所述第二表面之間的距離。
  6. 一種層疊封裝結構的製作方法，包括步驟：
    提供一個連接基板，所述連接基板包括基板本體及設於所述基板本體中的多個導電柱，所述基板本體具有相對的第一及第二表面，每個導電柱均貫穿所述第一及第二表面，且每個導電柱的兩端均凸出所述基板本體；
    於所述連接基板的第一表面一側設置一個第一封裝器件，於所述連接基板的第二表面一側設置一個封裝膠體，所述第一封裝器件包括電路載板及構裝於所述電路載板的半導體晶片，所述電路載板具有多個第一焊盤，多個第一焊盤與多個導電柱一一對應，且每個第一焊盤均與其對應的導電柱一端相接觸且電連接，所述封裝膠體覆蓋所述連接基板的第二表面、多個導電柱及所述半導體晶片，所述封裝膠體包括一個封裝膠體本體；
    於所述封裝膠體本體中形成多個盲孔，並於每個盲孔內形成一個導電塊，從而形成一個層疊封裝結構半成品，每個所述盲孔均由所述封裝膠體本體遠離所述連接基板的表面向所述連接基板凹陷形成，多個盲孔與多個導電柱一一對應，以使每個導電柱遠離所述電路載板的端面均從相應的盲孔底部暴露出，每個導電塊與相應的導電柱相接觸且電連接，且每個導電塊遠離所述電路載板的端面均從所述封裝膠體本體遠離所述電路載板的表面暴露出；以及
    於所述封裝膠體遠離所述第一封裝器件一側設置一個第二封裝器件，以獲得一個層疊封裝結構，所述第二封裝器件具有多個錫球，多個錫球與多個導電塊一一對應，且每個錫球均與其對應的導電塊的從所述封裝膠體本體暴露出的端面焊接為一體。
  7. 如請求項6所述的層疊封裝結構的製作方法，其中，所述導電柱靠近所述第一表面的端面與所述第一表面之間的距離小於所述導電柱靠近所述第二表面的端面與所述第二表面之間的距離。
  8. 如請求項6所述的層疊封裝結構的製作方法，其中，所述盲孔於垂直於所述封裝膠體遠離所述電路載板的表面的橫截面的截面形狀為梯形，所述梯形的上底遠離所述電路載板，所述梯形的下底靠近所述電路載板，且所述梯形的上底長度大於所述梯形的下底長度，所述導電柱為圓柱體導電柱，且所述導電塊與其相應的盲孔共軸，所述梯形的下底長度大於或者等於所述導電柱的直徑。
  9. 如請求項6所述的層疊封裝結構的製作方法，其中，所述封裝膠體於平行於所述連接基板的第一表面的橫截面上的面積等於所述連接基板的第一表面的面積。
  10. 如請求項6所述的層疊封裝結構的製作方法，其中，所述連接基板還包括一個第二收容通孔，所述多個導電柱圍繞所述第二收容通孔，所述電路載板還包括多個第二焊盤，所述多個第二焊盤與所述多個第一焊盤位於所述電路載板同一側，且所述多個第一焊盤圍繞所述多個第二焊盤，於所述連接基板的第一表面一側設置一個第一封裝器件時，包括步驟：
    於所述連接基板的第一表面一側設置所述電路載板，使得所述電路載板的多個第一焊盤分別與所述連接基板的多個導電柱一一對應，且每個第一焊盤與其對應的導電柱的一端相接觸且電連接，所述多個第二焊盤從所述收容通孔暴露出；以及
    藉由打線結合技術、表面貼裝技術或者覆晶封裝技術將所述半導體晶片構裝於暴露出的多個第二焊盤上。
  11. 一種層疊封裝結構，其包括：
    連接基板，所述連接基板包括基板本體及設於所述基板本體中的多個導電柱，所述基板本體具有相對的第一及第二表面，每個導電柱均貫穿所述第一及第二表面，且每個導電柱的兩端均凸出所述基板本體；
    第一封裝器件，所述第一封裝器件設置於所述連接基板的第一表面一側，所述第一封裝器件包括電路載板及構裝於電路載板的半導體晶片，所述電路載板具有多個第一焊盤，所述多個第一焊盤與多個導電柱一一對應，每個第一焊盤與其對應的導電柱的一端相接觸且電連接；
    封裝膠體，所述封裝膠體設置於所述連接基板的第二表面一側，所述封裝膠體覆蓋所述連接基板的第二表面及所述半導體晶片，每個導電柱遠離所述第一封裝器件的端面均從所述封裝膠體暴露出；以及
    第二封裝器件，所述第二封裝器件構裝於所述多個導電柱遠離所述第一封裝器件的端面上，所述第二封裝器件具有多個錫球，多個錫球與多個導電柱一一對應，且每個錫球均與其對應的導電柱的從所述封裝膠體暴露出的端面焊接為一體。
  12. 如請求項11所述的層疊封裝結構，其中，所述連接基板的第一表面藉由第一絕緣膠層與所述第一封裝器件的電路載板黏結為一體。
  13. 如請求項11所述的層疊封裝結構，其中，所述封裝膠體於平行於所述連接基板的第一表面的橫截面上的面積等於所述連接基板的第一表面的面積。
  14. 如請求項11所述的層疊封裝結構，其中，所述導電柱靠近所述第一表面的端面與所述第一表面之間的距離小於所述導電柱靠近所述第二表面的端面與所述第二表面之間的距離。
  15. 如請求項11所述的層疊封裝結構，其中，所述連接基板還包括一個第二收容通孔，所述多個導電柱圍繞所述第二收容通孔，所述電路載板還包括多個第二焊盤，所述多個第二焊盤與所述多個第一焊盤位於所述電路載板同一側，且所述多個第一焊盤圍繞所述多個第二焊盤，所述半導體晶片構裝於所述多個第二焊盤上，且收容於所述第二收容通孔中。
  16. 一種層疊封裝結構，其包括：
    連接基板，所述連接基板包括基板本體及設於所述基板本體中的多個導電柱，所述基板本體具有相對的第一及第二表面，每個導電柱均貫穿所述第一及第二表面，且每個導電柱的兩端均凸出所述基板本體；
    第一封裝器件，所述第一封裝器件設置於所述連接基板的第一表面一側，所述第一封裝器件包括電路載板及構裝於電路載板的半導體晶片，所述電路載板具有多個第一焊盤，所述多個第一焊盤與多個導電柱一一對應，每個第一焊盤與其對應的導電柱的一端相接觸且電連接；
    封裝膠體，所述封裝膠體設置於所述連接基板的第二表面一側，所述封裝膠體包括封裝膠體本體及設於所述封裝膠體本體內的多個導電塊，所述封裝膠體本體覆蓋所述連接基板的第二表面、多個導電柱及所述半導體晶片，多個導電塊與多個導電柱一一對應，每個導電柱與相應的導電柱相接觸且電連接，每個導電塊遠離所述第一封裝器件的端面均從所述封裝膠體本體暴露出；以及
    第二封裝器件，所述第二封裝器件構裝於所述多個導電塊遠離所述第一封裝器件的端面上，所述第二封裝器件具有多個錫球，多個錫球與多個導電塊一一對應，且每個錫球均與其對應的導電塊的從所述封裝膠體本體暴露出的端面焊接為一體。
  17. 如請求項16所述的層疊封裝結構，其中，所述連接基板還包括一個第二收容通孔，所述多個導電柱圍繞所述第二收容通孔，所述電路載板還包括多個第二焊盤，所述多個第二焊盤與所述多個第一焊盤位於所述電路載板同一側，且所述多個第一焊盤圍繞所述多個第二焊盤，所述半導體晶片構裝於所述多個第二焊盤上，且收容於所述第二收容通孔中。
  18. 如請求項16所述的層疊封裝結構，其中，所述導電柱靠近所述第一表面的端面與所述第一表面之間的距離小於所述導電柱靠近所述第二表面的端面與所述第二表面之間的距離。
TW101131638A 2012-08-28 2012-08-30 層疊封裝結構及其製作方法 TWI489564B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210309530.5A CN103632988B (zh) 2012-08-28 2012-08-28 层叠封装结构及其制作方法

Publications (2)

Publication Number Publication Date
TW201409584A TW201409584A (zh) 2014-03-01
TWI489564B true TWI489564B (zh) 2015-06-21

Family

ID=50186343

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131638A TWI489564B (zh) 2012-08-28 2012-08-30 層疊封裝結構及其製作方法

Country Status (3)

Country Link
US (2) US8853000B2 (zh)
CN (1) CN103632988B (zh)
TW (1) TWI489564B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
CN103378179B (zh) * 2012-04-16 2016-08-31 源杰科技股份有限公司 光电元件封装体及可拆卸式封装结构
JP2014060211A (ja) * 2012-09-14 2014-04-03 Omron Corp 基板構造、半導体チップの実装方法及びソリッドステートリレー
TWI556379B (zh) 2014-01-02 2016-11-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US9735134B2 (en) * 2014-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
CN105097757B (zh) * 2014-04-21 2018-01-16 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及制作方法
CN105590914B (zh) * 2014-10-24 2018-04-06 碁鼎科技秦皇岛有限公司 电子元件封装结构及制作方法
US9768108B2 (en) * 2015-02-20 2017-09-19 Qualcomm Incorporated Conductive post protection for integrated circuit packages
US9788425B2 (en) 2015-04-09 2017-10-10 Via Alliance Semiconductor Co., Ltd. Electronic package assembly
TWI581392B (zh) * 2015-04-09 2017-05-01 上海兆芯集成電路有限公司 電子封裝組件
CN106941101A (zh) * 2016-01-05 2017-07-11 恒劲科技股份有限公司 封装基板及其制作方法
TWI590349B (zh) * 2016-04-27 2017-07-01 南茂科技股份有限公司 晶片封裝體及晶片封裝製程
KR20190014993A (ko) * 2017-08-04 2019-02-13 에스케이하이닉스 주식회사 지시 패턴을 포함하는 반도체 패키지
CN207852654U (zh) * 2017-12-27 2018-09-11 中芯长电半导体（江阴）有限公司 具有天线组件的半导体封装结构
US10461005B2 (en) * 2018-04-02 2019-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package
CN112309998B (zh) * 2019-07-30 2023-05-16 华为技术有限公司 封装器件及其制备方法、电子设备
CN211150513U (zh) * 2019-08-30 2020-07-31 无锡天芯互联科技有限公司 封装体
KR20240036628A (ko) * 2021-07-23 2024-03-20 엘지이노텍 주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201214587A (en) * 2007-12-12 2012-04-01 Stats Chippac Ltd Integrated circuit package system with offset stacking and anti-flash structure
US20120175732A1 (en) * 2008-12-08 2012-07-12 Stats Chippac, Ltd. Semiconductor Package with Semiconductor Core Structure and Method of Forming Same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280398B1 (ko) * 1997-09-12 2001-02-01 김영환 적층형 반도체 패키지 모듈의 제조 방법
DE102004022884B4 (de) * 2004-05-06 2007-07-19 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
KR20120048991A (ko) * 2010-11-08 2012-05-16 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201214587A (en) * 2007-12-12 2012-04-01 Stats Chippac Ltd Integrated circuit package system with offset stacking and anti-flash structure
US20120175732A1 (en) * 2008-12-08 2012-07-12 Stats Chippac, Ltd. Semiconductor Package with Semiconductor Core Structure and Method of Forming Same

Also Published As

Publication number Publication date
US20140061903A1 (en) 2014-03-06
TW201409584A (zh) 2014-03-01
US8853000B2 (en) 2014-10-07
US20140374894A1 (en) 2014-12-25
CN103632988A (zh) 2014-03-12
US9000573B2 (en) 2015-04-07
CN103632988B (zh) 2016-10-19

Similar Documents

Publication Publication Date Title
TWI489564B (zh) 層疊封裝結構及其製作方法
TWI461124B (zh) 層疊封裝結構及其製作方法
TWI512926B (zh) 電路板層疊封裝結構及其製作方法
US9165900B2 (en) Semiconductor package and process for fabricating same
KR20160091050A (ko) 전자부품 내장 기판 및 그 제조방법
JP2008277570A (ja) 半導体装置及びその製造方法
JP2008218979A (ja) 電子パッケージ及びその製造方法
KR101640078B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
KR101332859B1 (ko) 원 레이어 섭스트레이트를 갖는 반도체 패키지를 이용한 팬 아웃 타입 반도체 패키지 및 이의 제조 방법
TW201417642A (zh) 連接基板及層疊封裝結構
KR100991623B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI506758B (zh) 層疊封裝結構及其製作方法
CN112768437B (zh) 多层堆叠封装结构和多层堆叠封装结构的制备方法
TWI495078B (zh) 連接基板及層疊封裝結構
CN106358415B (zh) 电子装置模块及其制造方法
CN109427725B (zh) 中介基板及其制法
TWI483321B (zh) 層疊封裝結構及其製作方法
KR102205195B1 (ko) 반도체 칩 적층 패키지 및 그 제조 방법
TWI602274B (zh) 半導體封裝
KR101548801B1 (ko) 전자 소자 모듈 및 그 제조 방법
TWI455664B (zh) 連接基板及層疊封裝結構
JP4135616B2 (ja) 半導体モジュールの製造方法
KR100907730B1 (ko) 반도체 패키지 및 그 제조 방법
KR101681400B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101195463B1 (ko) 반도체 패키지 및 그 형성방법