TW201417642A - 連接基板及層疊封裝結構 - Google Patents

連接基板及層疊封裝結構 Download PDF

Info

Publication number
TW201417642A
TW201417642A TW101139787A TW101139787A TW201417642A TW 201417642 A TW201417642 A TW 201417642A TW 101139787 A TW101139787 A TW 101139787A TW 101139787 A TW101139787 A TW 101139787A TW 201417642 A TW201417642 A TW 201417642A
Authority
TW
Taiwan
Prior art keywords
substrate
conductive
electrical contact
package
connection
Prior art date
Application number
TW101139787A
Other languages
English (en)
Other versions
TWI531283B (zh
Inventor
Shih-Ping Hsu
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Priority to TW101139787A priority Critical patent/TWI531283B/zh
Priority to US14/064,202 priority patent/US9271388B2/en
Publication of TW201417642A publication Critical patent/TW201417642A/zh
Application granted granted Critical
Publication of TWI531283B publication Critical patent/TWI531283B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明提供一種連接基板，其包括絕緣基材、多個導電柱及導熱金屬框，所述絕緣基材具有相對的第一表面和第二表面，所述導電柱嵌設於所述絕緣基材內，所述導電柱沿著垂直於第二表面的方向延伸，所述導電柱凸出於第二表面的長度大於所述絕緣基材的厚度，所述導熱金屬框嵌設於絕緣基材的第二表面一側，用於收容電子元件。本發明還提供一種包括所述連接基板的層疊封裝結構。

Description

連接基板及層疊封裝結構
本發明涉及一種半導體封裝技術，特別涉及一種連接基板及層疊封裝（package-on-package, POP）結構。
隨著半導體器件尺寸的不斷減小，具有半導體器件的層疊封裝結構也逐漸地備受關注。層疊封裝結構一般通過層疊製作方法製成。在傳統的層疊製作方法中，為了實現高密度集成及小面積安裝，通常通過直徑為200微米至300微米的焊球將上下兩個封裝器件電連接。然而，直徑為200微米至300微米的焊球不僅體積較大，而且容易在焊球與其連接的電性接觸墊之間產生斷裂，因此，不僅使得下封裝器件上與錫球對應的焊盤的面積也較大，進而難以縮小層疊封裝結構的體積，而且降低了層疊封裝結構的成品率及可靠性。下封裝器件封裝於上下兩個電路載板之間，其產生的熱量並不容易發散出，下封裝器件的散熱性較差，影響整個層疊封裝結構使用壽命。
有鑑於此，提供一種可靠性較高並且散熱性良好的連接基板及層疊封裝結構實屬必要。
一種連接基板，其包括絕緣基材、多個導電柱及導熱金屬框，所述絕緣基材具有相對的第一表面和第二表面，所述導電柱嵌設於所述絕緣基材內，所述導電柱沿著垂直於第二表面的方向延伸，所述導電柱凸出於第二表面的長度大於所述絕緣基材的厚度，所述導熱金屬框嵌設於絕緣基材的第二表面一側，用於收容電子元件。
一種連接基板，其包括絕緣基材、多個導電柱、多個導電盲孔及導熱金屬框，所述絕緣基材具有相對的第一表面和第二表面，多個導電盲孔設置於所述絕緣基材內，多個所述導電柱一一對應地連接於所述導電盲孔的一端，所述導電柱沿著垂直於第二表面的方向延伸，所述導電柱凸出於第二表面的長度大於所述絕緣基材的厚度，所述導熱金屬框形成於絕緣基材的第二表面一側，用於收容電子元件。
一種層疊封裝結構，其包括第一封裝基板、封裝於第一封裝基板的第一晶片、第二封裝基板、封裝於第二封裝基板的第二晶片、第一焊接材料、第二焊接材料及所述的連接基板，所述第一封裝基板設置於所述連接基板的第二表面一側，所述第一封裝基板與連接基板相接觸的表面具有多個第三電性接觸墊及多個第四電性接觸墊，所述第一晶片通過多個第三電性接觸墊與第一封裝基板電連接，每個所述導電柱的一端通過第一焊接材料與一個對應的第三電性接觸墊相互電連接，所述第一晶片收容於所述連接基板的導熱金屬框內，所述第二封裝基板設置於連接基板的第一表面的一側，所述第二封裝基板具有與多個導電柱一一對應的第七電性接觸墊，每個導電柱的另一端通過第二焊接材料與對應的第七電性接觸墊電連接。
本技術方案提供的連接基板，其內部形成有導熱金屬框，以用於收容晶片並將晶片產生的熱量快速傳導。本技術方案提供的層疊封裝機構，由於第一晶片收容於連接基板的導熱金屬框中，從而第一晶片產生的熱量能夠快速地從第一晶片傳導出來，使得第一晶片在使用過程中不會溫度過高，提高第一晶片的使用壽命。
下面將結合附圖及實施例，對本技術方案提供的連接基板及層疊封裝結構作進一步的詳細說明。
請一併參閱圖1及圖2，本技術方案第一實施例提供一種連接基板100，連接基板100包括絕緣基材110、多個導電柱120及導熱金屬框130。
絕緣基材110具有相對的第一表面111和第二表面112。在絕緣基材110內形成有多個貫穿第一表面111和第二表面112的相互分離的多個通孔113。自第二表面112向絕緣基材110還形成有收容槽114。多個導電柱120一一對應地形成於多個通孔113中。每個導電柱120具有相對的第一端面121和第二端面122。本實施例中，每個導電柱120的長度均大於絕緣基材110的厚度。第一端面121與第一表面111平齊。第二端面122凸出於第二表面112。其中，每個導電柱120凸出於絕緣基材110的長度大於絕緣基材110的厚度。
導熱金屬框130嵌設於絕緣基材110內。本實施例中，導熱金屬框130包括頂板131及與頂板131相互垂直連接多個導熱柱132。多個導熱柱132沿著頂板131的邊界延伸。頂板131的中心區域並不形成有導熱柱132。多個導熱柱132相互分離。頂板131收容於收容槽114內。多個導熱柱132的延伸方向與多個導電柱120的延伸方向相同。導熱金屬框130採用導熱金屬，如銅、鋁及銀等製成。優選地，導熱金屬框130的材料與導電柱120的材料相同，均採用金屬銅製成。優選地，多個導電柱120凸出於絕緣基材110的長度與多個導熱柱132凸出於絕緣基材110的長度相等。
連接基板100還包括多個第一電性接觸墊150，其形成於絕緣基材110的第一表面111，每個第一電性接觸墊150於對應的一個導電柱120的第一端面121相互連接。
本實施例中，連接基板100的絕緣基材110的第一表面111還可以形成有第五防焊層101，所述第五防焊層101形成有多個開口1011，多個第一電性接觸墊150從對應的開口1011露出。
請參閱圖3，本技術方案第二實施例提供一種連接基板200，所述連接基板200的結構與第一實施例提供的連接基板100的結構相近。連接基板200包括絕緣基材210、多個導電柱220、導熱連接體240、多個導電盲孔250及導熱金屬框230。
絕緣基材210具有相對的第一表面211和第二表面212。自第一表面211向第二表面212形成有多個導電盲孔250。自第一表面211向第二表面212，導電盲孔250的孔徑逐漸減小。多個導電柱220與多個導電盲孔250一一對應連接。每個導電柱220自對應的導電盲孔250的一端向遠離導電盲孔250的方向延伸。每個導電柱220的長度大於絕緣基材210的厚度。
導熱金屬框230形成於絕緣基材210的第二表面212一側。導熱金屬框230包括頂板231及多個導熱柱232。多個導熱柱232沿著頂板231的邊界設置。多個導熱柱232相互分離。頂板231的中心區域並未設置有導熱柱232。所述頂板231具有遠離所述多個導熱柱232的頂面2311，所述頂面2311與第二表面212相接觸。導熱金屬框230採用導熱金屬，如銅、鋁及銀等製成。優選地，導熱金屬框230的材料與導電柱220的材料相同，均採用金屬銅製成。
導熱連接體240也形成於第二表面212。導熱連接體240連接於導熱金屬框230與一根導電柱220之間。
本實施例中，連接基板200還包括第一電性接觸墊260。每個第一電性接觸墊260均與一個導電盲孔250電連接。第一電性接觸墊260形成於第一表面211。優選地，每個第一電性接觸墊260與其相互電連接的導電盲孔250一體成形。所述連接基板200還可以包括第二電性接觸墊，每個第二電性接觸墊均與一個導電柱220遠離導電盲孔250的一端電連接。
請參閱圖4，本技術方案第三實施例提供一種連接基板300，連接基板300的結構與第一實施例提供的連接基板100的結構相近，連接基板300包括絕緣基材310、多個導電柱320及導熱金屬框330。
絕緣基材310具有相對的第一表面311和第二表面312。在絕緣基材310內形成有多個貫穿第一表面311和第二表面312的相互分離的多個通孔313。自第二表面312向第一表面311還形成有收容孔314。多個通孔313環繞所述收容孔314設置，且並不與收容孔314相互連通。
多個導電柱320一一對應地形成於多個通孔313中。每個導電柱320具有相對的第一端面321和第二端面322。本實施例中，每個導電柱320的長度均大於絕緣基材110的厚度。第一端面321與第一表面311平齊。第二端面322凸出於第二表面312。導電柱320凸出於絕緣基材310的長度大於所述絕緣基材310的厚度。
導熱金屬框330收容於收容孔314內。導熱金屬框330的週邊形狀與收容孔314的形狀相對應。本實施例中，導熱金屬框330包括頂板331及與頂板331相互垂直連接的多個導熱柱332。多個導熱柱332沿著頂板331的邊界延伸。多個導熱柱332的延伸方向與多個導電柱320的延伸方向相同。頂板331具有遠離所述導熱柱332的頂面3311。頂面3311與第一表面311平齊。導熱金屬框330採用導熱金屬，如銅、鋁及銀等製成。優選地，導熱金屬框330的材料與導電柱320的材料相同，均採用金屬銅製成。
本實施例中，連接基板300還包括多個第一電性接觸墊350。所述第一電性接觸墊350形成於絕緣基材310的第一表面311，並與對應的一個導電柱320相互電連接。
可以理解的是，本技術方案第二實施例及第三實施例提供的連接基板均可以包括防焊層，所述防焊層形成於絕緣基材的第一表面，所述防焊層內形成有多個開口，使得第一電性接觸墊從對應的開口露出。
可以理解的是，第一實施例和第三實施例提供的連接基板中也可以包括導熱連接體，從而使得導熱金屬框與部分導電柱相互連接。
請參閱圖5，本技術方案第四實施例提供一種層疊封裝結構10，其包括第一封裝基板20、封裝於第一封裝基板20的第一晶片30、第二封裝基板40、封裝於第二封裝基板40的第二晶片50、第一焊接材料60、第二焊接材料70及本技術方案第一實施例至第三實施例提供的任意一個連接基板。本實施例中，以本技術方案第一實施例提供的連接基板100為例來進行說明。
第一封裝基板20包括第一基底層21、分別設置於該第一基底層21相對的兩個表面的第一導電線路圖形22和第二導電線路圖形23、以及分別形成於該第一導電線路圖形22和第二導電線路圖形23上的第一防焊層24和第二防焊層25及多個錫球26。
該第一基底層21為多層基板，包括交替排列的多個層樹脂層與多個層導電線路圖形（圖未示）。該第一基底層21包括相對的第三表面2110及第四表面2120，該第一導電線路圖形22設置於該第一基底層21的第三表面2110上，該第二導電線路圖形23設置於該第一基底層21的第四表面2120上。該第一基底層21的多個層導電線路圖形之間及該第一基底層21的多個層導電線路圖形與該第一導電線路圖形22和第二導電線路圖形23分別通過導電孔（圖未示）電連接。
該第一防焊層24覆蓋部分該第一導電線路圖形22及從該第一導電線路圖形22露出的第三表面2110，使部分該第一導電線路圖形22從該第一防焊層24露出，構成多個第三電性接觸墊2210及多個第四電性接觸墊2220。該第三電性接觸墊2210呈陣列式排布，該多個第四電性接觸墊2220圍繞該多個第三電性接觸墊2210設置，該多個第四電性接觸墊2220設置於該多個第三電性接觸墊2210的四周。
該第二防焊層25覆蓋部分該第二導電線路圖形23及從該第二導電線路圖形23露出的第四表面2120，使部分該第二導電線路圖形23從該第二防焊層25露出，構成多個第五電性接觸墊2310，該第五電性接觸墊2310呈陣列式排布。該多個第三電性接觸墊2210和多個第四電性接觸墊2220通過第一導電線路圖形22、第二導電線路圖形23的導電線路及第一基底層21內的導電線路圖形及導電孔與該多個第五電性接觸墊2310電連接。
多個錫球26一一對應地形成於多個第五電性接觸墊2310上。
第一晶片30封裝於第一封裝基板20的第一防焊層24的一側。本實施例中，第一晶片30通過第一封裝膠體32黏結於第一封裝基板20的第一防焊層24表面。所述第一封裝膠體32採用高散熱黏著材料製成，其可以為導熱膠。所述第一晶片30通過覆晶封裝技術構裝於所述第一封裝基板20上。第一晶片30具有多個與第三電性接觸墊2210一一對應的多個電連接墊（圖未示），第三電性接觸墊2210與對應的電連接墊之間通過導電孔31相互電連接。可以理解的是，所述導電孔31可以為錫球或者銅膏，也可以為金屬導電柱與錫球相互結合，或者銅膏與銅導電盲孔相互結合。
連接基板100的導電柱120的一端與第一封裝基板20的第四電性接觸墊2220一一對應。相互對應的一個導電柱120與一個第四電性接觸墊2220通過第一焊接材料60相互電連接。第一晶片30收容於所述導熱金屬框130內。在第一晶片30與頂板131之間通過散熱膠片33相互連接，以便於第一晶片30產生的熱量可以快速的通過散熱膠片33傳送至頂板131。
第二封裝基板40形成於連接基板100遠離第一封裝基板20的一側。第二封裝基板40包括包括第二基底層42、分別設置於該第二基底層42相對的兩個表面的第三導電線路圖形43和第四導電線路圖形44、以及分別形成於該第三導電線路圖形43和第四導電線路圖形44上的第三防焊層45和第四防焊層46。
該第二基底層42括相對的第五表面421及第六表面422，該第三導電線路圖形43設置於該第二基底層42的第五表面421上，該第四導電線路圖形44設置於該第二基底層42的第六表面422上。該第三導電線路圖形43與該第四導電線路圖形44通過多個導電孔47電導通。
該第三防焊層45覆蓋部分該第三導電線路圖形43及從該第三導電線路圖形43露出的第五表面421，使部分該第三導電線路圖形43從該第三防焊層45露出，構成多個第六電性接觸墊431。該第三防焊層45的表面具有晶片固定區用於使晶片固定於其上。該多個第六電性接觸墊431圍繞該晶片固定區設置。
該第四防焊層46覆蓋部分該第四導電線路圖形44及從該第四導電線路圖形44露出的第二基底層42的第六表面422，使部分該第四導電線路圖形44從該第四防焊層46露出，構成多個第七電性接觸墊441，該多個第七電性接觸墊441與該多個第一電性接觸墊150一一對應。該多個第六電性接觸墊431通過第三導電線路圖形43和第四導電線路圖形44的導電線路及導電孔47與該多個第七電性接觸墊441電導通。第七電性接觸墊441與多個第一電性接觸墊150一一對應，每個第一電性接觸墊150與其對應的第七電性接觸墊441通過第二焊接材料70相互電連接。
該第三導電線路圖形43和第四導電線路圖形44可以採用選擇性蝕刻銅層的方法製成。本實施例中，該第二封裝基板40為雙面線路板，當然，該第二封裝基板40也可以為導電線路圖形多於兩層的多層板，即第二基底層42可以為多層基板，包括交替排列的多層樹脂層與多層導電線路圖形。
第二晶片50封裝於第二封裝基板40的第三防焊層45的表面。本實施例中，該第二晶片50為導線鍵合（wire bonding, WB）晶片，並將第二晶片50與第六電性接觸墊431電性連接。具體的，第二晶片50具有多個鍵合接點以及自多個鍵合接點延伸的多個條鍵合導線501，鍵合導線501與第六電性接觸墊431一一對應。多個條鍵合導線501的一端電性連接該第二晶片50，另一端分別電性連接該多個第六電性接觸墊431，從而使第二晶片50與第三導電線路圖形43電連接。
優選的，該第二晶片50通過一黏膠層固定於該第三防焊層45表面的晶片固定區，該鍵合導線501可通過焊接的方式連接於第六電性接觸墊431。該鍵合導線501的材料一般為金。本實施例中，採用第二封裝膠體502將鍵合導線501、第二晶片50及第二封裝基板40外露的第三防焊層45和第六電性接觸墊431表面進行包覆封裝。該鍵合導線501、第二晶片50均完全包覆於該第二封裝膠體502內。本實施例中，該第二封裝膠體502為黑膠，當然，該第二封裝膠體502也可以其他封裝膠體材料，並不以本實施例為限。
本實施例中，當連接基板100及第二封裝基板40的橫截面積小於第一封裝基板20的橫截面積，可以在連接基板100及第二封裝基板40的側面、連接基板100於第二封裝基板40之間以及連接基板100的絕緣基材110與第一封裝基板20之間也形成第二封裝膠體502，從而將連接基板100及第二封裝基板40也被第二封裝膠體502包覆。另外，當第二封裝膠體502的材料不是高散熱膠時，可以在頂板131與第一晶片30之間通過高散熱膠片相互結合。
本技術方案提供的層疊封裝結構10，由於第一晶片30收容於連接基板100的導熱金屬框130內，第一晶片30在工作過程中產生的熱量可以快速的傳遞至導熱金屬框130，並傳送至連接基板100的絕緣基材110，使得熱量快速擴散出層疊封裝結構10，從而可以提高第一晶片30產生的熱量的傳導速率。
本技術方案提供的層疊封裝結構也可以採用本技術方案第二實施例提供的連接基板，請參閱圖6，即連接基板內還包括導電盲孔160，則第二封裝基板40的第七電性接觸墊441與對應的導電盲孔或者形成於導電盲孔160上的第一電性接觸墊150通過第二焊接材料70相互對電連接。並在導熱金屬框130與部分導電柱120之間形成導熱連接體140，從而使得第一晶片30產生的熱量可以通過導熱金屬框130傳遞至導電柱120，並傳導致第一封裝基板20及第二封裝基板40，進一步提高第一晶片30產生的熱量的傳導速率。
如圖7所示，本技術方案提供的層疊封裝結構也可以採用本技術方案第三實施例提供的連接基板，即導熱金屬框130的頂板131與第一表面111平齊，從而可以減小連接基板100的厚度，從而減小層疊封裝結構的厚度。
本技術方案提供的連接基板，其內部形成有導熱金屬框，以用於收容晶片並將晶片產生的熱量快速傳導。本技術方案提供的層疊封裝機構，由於第一晶片收容於連接基板的導熱金屬框中，從而第一晶片產生的熱量能夠快速地從第一晶片傳導出來，使得第一晶片在使用過程中不會溫度過高，提高第一晶片的使用壽命。
惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10．．．層疊封裝結構
20．．．第一封裝基板
21．．．第一基底層
2110．．．第三表面
2120．．．第四表面
22．．．第一導電線路圖形
2210．．．第三電性接觸墊
2220．．．第四電性接觸墊
23．．．第二導電線路圖形
2310．．．第五電性接觸墊
24．．．第一防焊層
25．．．第二防焊層
26．．．錫球
30．．．第一晶片
31．．．導電孔
32．．．第一封裝膠體
33．．．散熱膠片
40．．．第二封裝基板
42．．．第二基底層
421．．．第五表面
422．．．第六表面
43．．．第三導電線路圖形
431．．．第六電性接觸墊
44．．．第四導電線路圖形
441．．．第七電性接觸墊
45．．．第三防焊層
46．．．第四防焊層
47．．．導電孔
50．．．第二晶片
501．．．鍵合導線
502．．．第二封裝膠體
60．．．第一焊接材料
70．．．第二焊接材料
100、200、300．．．連接基板
110、210、310．．．絕緣基材
111、211、311．．．第一表面
112、212、312．．．第二表面
113、313．．．通孔
114．．．收容槽
120、220、320．．．導電柱
121、321．．．第一端面
122、322．．．第二端面
130、230、330．．．導熱金屬框
131、231、331．．．頂板
1311、2311、3311．．．頂面
132、、232、332．．．導熱柱
150、260、350．．．第一電性接觸墊
250、160．．．導電盲孔
240、140．．．導熱連接體
101．．．第五防焊層
1011．．．開口
圖1為本技術方案第一實施例提供的連接基板的剖面示意圖。
圖2為圖1的仰視圖。
圖3為本技術方案第二實施例提供的連接基板的剖面示意圖。
圖4為本技術方案第三實施例提供的連接基板的剖面示意圖。
圖5-7分別為本技術方案提供的層疊封裝結構的剖面示意圖。
100．．．連接基板
110．．．絕緣基材
111．．．第一表面
112．．．第二表面
113．．．通孔
114．．．收容槽
120．．．導電柱
121．．．第一端面
122．．．第二端面
130．．．導熱金屬框
131．．．頂板
1311．．．頂面
132．．．導熱柱
150．．．第一電性接觸墊
101．．．第五防焊層
1011．．．開口

Claims (16)

  1. 一種連接基板，其包括絕緣基材、多個導電柱及導熱金屬框，所述絕緣基材具有相對的第一表面和第二表面，所述導電柱嵌設於所述絕緣基材內，所述導電柱沿著垂直於第二表面的方向延伸，所述導電柱凸出於第二表面的長度大於所述絕緣基材的厚度，所述導熱金屬框嵌設於絕緣基材的第二表面一側，用於收容電子元件。
  2. 如請求項1所述的連接基板，其中，所述導熱金屬框包括頂板及垂直連接於頂板的多根導熱柱，所述頂板嵌設於所述絕緣基材，所述多根導熱柱沿著垂直於第二表面的方向延伸，所述導熱柱凸出於第二表面的長度大於所述絕緣基材的厚度。
  3. 如請求項2所述的連接基板，其中，所述導熱柱凸出於第二表面的長度等於導電柱凸出於第二表面的長度。
  4. 如請求項2所述的連接基板，其中，所述頂板具有遠離所述導熱柱的頂面，所述頂面與所述第一表面平齊。
  5. 如請求項2所述的連接基板，其中，所述頂板具有遠離所述導熱柱的頂面，所述頂面嵌設於所述絕緣基材內。
  6. 如請求項1所述的連接基板，其中，所述導電柱具有相對的第一端面和第二端面，所述第一端面與第一表面平齊，所述第二端面凸出於所述第二表面。
  7. 如請求項2所述的連接基板，其中，所述連接基板還包括與多個導電柱一一對應連接的多個第一電性接觸墊，所述第一電性接觸墊形成於絕緣基材的第一表面。
  8. 如請求項1所述的連接基板，其中，所述連接基板還包括導熱連接體，所述導熱連接體連接於導熱金屬框與導電柱之間。
  9. 一種連接基板，其包括絕緣基材、多個導電柱、多個導電盲孔及導熱金屬框，所述絕緣基材具有相對的第一表面和第二表面，多個導電盲孔設置於所述絕緣基材內，多個所述導電柱一一對應地連接於所述導電盲孔的一端，所述導電柱沿著垂直於第二表面的方向延伸，所述導電柱凸出於第二表面的長度大於所述絕緣基材的厚度，所述導熱金屬框形成於絕緣基材的第二表面一側，用於收容電子元件。
  10. 如請求項9所述的連接基板，其中，所述導熱金屬框包括頂板及垂直連接於頂板的多根導熱柱，所述頂板具有遠離所述多根導熱柱的頂面，所述頂面設置於所述絕緣基材的第二表面，所述多根導熱柱沿著垂直於第二表面的方向延伸，所述導熱柱凸出於第二表面的長度大於所述絕緣基材的厚度。
  11. 如請求項10所述的連接基板，其中，所述導熱柱凸出於第二表面的長度等於導電柱凸出於第二表面的長度。
  12. 如請求項9所述的連接基板，其中，所述連接基板還包括導熱連接體，所述導熱連接體連接於導熱金屬框與導電柱之間。
  13. 如請求項9所述的連接基板，其中，所述連接基板還包括防焊層及多個第一電性接觸墊，所述第一電性接觸墊形成於第一表面，多個第一電性接觸墊與多個導電柱一一對應電連接，所述防焊層形成於第一表面，所述防焊層內形成有與第一電性接觸墊一一對應的開口，每個第一電性接觸墊從對應的開口露出。
  14. 一種層疊封裝結構，其包括第一封裝基板、封裝於第一封裝基板的第一晶片、第二封裝基板、封裝於第二封裝基板的第二晶片、第一焊接材料、第二焊接材料及如權利要求1至12任一項所述的連接基板，所述第一封裝基板設置於所述連接基板的第二表面一側，所述第一封裝基板與連接基板相接觸的表面具有多個第三電性接觸墊及多個第四電性接觸墊，所述第一晶片通過多個第三電性接觸墊與第一封裝基板電連接，每個所述導電柱的一端通過第一焊接材料與一個對應的第三電性接觸墊相互電連接，所述第一晶片收容於所述連接基板的導熱金屬框內，所述第二封裝基板設置於連接基板的第一表面的一側，所述第二封裝基板具有與多個導電柱一一對應的第七電性接觸墊，每個導電柱的另一端通過第二焊接材料與對應的第七電性接觸墊電連接。
  15. 如請求項14所述的層疊封裝結構，其中，所述連接基板及第二封裝基板的橫截面積均小於第一封裝基板的橫截面積，在連接基板及第二封裝基板的側面、連接基板與第二封裝基板之間以及連接基板的絕緣基材與第一封裝基板之間形成第二封裝膠體，使得連接基板及第二封裝基板被封裝膠體包覆。
  16. 如請求項14所述的層疊封裝結構，其中，所述第一封裝基板遠離連接基板的表面具有多個第四電性接觸墊，每個所述第四電性接觸墊上形成有錫球。
TW101139787A 2012-10-26 2012-10-26 連接基板及層疊封裝結構 TWI531283B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101139787A TWI531283B (zh) 2012-10-26 2012-10-26 連接基板及層疊封裝結構
US14/064,202 US9271388B2 (en) 2012-10-26 2013-10-28 Interposer and package on package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101139787A TWI531283B (zh) 2012-10-26 2012-10-26 連接基板及層疊封裝結構

Publications (2)

Publication Number Publication Date
TW201417642A true TW201417642A (zh) 2014-05-01
TWI531283B TWI531283B (zh) 2016-04-21

Family

ID=50546966

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101139787A TWI531283B (zh) 2012-10-26 2012-10-26 連接基板及層疊封裝結構

Country Status (2)

Country Link
US (1) US9271388B2 (zh)
TW (1) TWI531283B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107623994A (zh) * 2016-07-14 2018-01-23 塞舌尔商元鼎音讯股份有限公司 电路板组件及芯片模块

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211204A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 回路基板及びその製造方法
KR101640341B1 (ko) * 2015-02-04 2016-07-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지
CN107978584B (zh) * 2016-10-21 2020-03-31 力成科技股份有限公司 芯片封装结构及其制造方法
US10606327B2 (en) * 2017-06-16 2020-03-31 Qualcomm Incorporated Heat reduction using selective insulation and thermal spreading
KR102327548B1 (ko) 2017-10-17 2021-11-16 삼성전자주식회사 반도체 패키지
DE102019219238A1 (de) * 2019-12-10 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mehrlagiges 3D-Folienpackage

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0754868B2 (ja) * 1991-09-30 1995-06-07 松下電器産業株式会社 高周波モジュール基板
WO1994029900A1 (en) * 1993-06-09 1994-12-22 Lykat Corporation Heat dissipative means for integrated circuit chip package
US5390078A (en) * 1993-08-30 1995-02-14 At&T Global Information Solutions Company Apparatus for using an active circuit board as a heat sink
US6064573A (en) * 1998-07-31 2000-05-16 Litton Systems, Inc. Method and apparatus for efficient conduction cooling of surface-mounted integrated circuits
US6249434B1 (en) * 2000-06-20 2001-06-19 Adc Telecommunications, Inc. Surface mounted conduction heat sink
TW501755U (en) * 2001-01-08 2002-09-01 Micro Star Int Co Ltd Impact-proof and vibration-proof reinforcing structure of a fixed heat dissipation device for computer housing
US6948943B2 (en) * 2002-03-06 2005-09-27 Intel Corporation Shunting arrangements to reduce high currents in grid array connectors
US7158381B2 (en) * 2003-06-27 2007-01-02 Intel Corporation Heat sink assembly and method of attaching a heat sink to an electronic device on a motherboard
KR100865125B1 (ko) * 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
CN102548351A (zh) * 2010-12-31 2012-07-04 鸿富锦精密工业（深圳）有限公司 散热装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107623994A (zh) * 2016-07-14 2018-01-23 塞舌尔商元鼎音讯股份有限公司 电路板组件及芯片模块

Also Published As

Publication number Publication date
US20140118951A1 (en) 2014-05-01
US9271388B2 (en) 2016-02-23
TWI531283B (zh) 2016-04-21

Similar Documents

Publication Publication Date Title
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
TWI587759B (zh) 三維空間封裝結構及其製造方法
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
TWI531283B (zh) 連接基板及層疊封裝結構
US7129572B2 (en) Submember mounted on a chip of electrical device for electrical connection
KR20110085481A (ko) 적층 반도체 패키지
JP2014512688A (ja) フリップチップ、フェイスアップおよびフェイスダウンセンターボンドメモリワイヤボンドアセンブリ
TW201735293A (zh) 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法
TWI385780B (zh) 晶片封裝結構及堆疊式晶片封裝結構
US8746308B2 (en) Manufacturing method of package carrier
JP2007158279A (ja) 半導体装置及びそれを用いた電子制御装置
TW201409640A (zh) 層疊封裝結構及其製作方法
KR20060100250A (ko) 반도체 장치
TW201410089A (zh) 層疊封裝結構及其製作方法
TWI495078B (zh) 連接基板及層疊封裝結構
TWI455664B (zh) 連接基板及層疊封裝結構
JP3910391B2 (ja) 積層型半導体装置
CN115700906A (zh) 电子封装件及其制法
KR101548801B1 (ko) 전자 소자 모듈 및 그 제조 방법
TWI423405B (zh) 具載板之封裝結構
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置
KR20040037561A (ko) 반도체패키지
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
US11948852B2 (en) Semiconductor device package