KR101548801B1 - 전자 소자 모듈 및 그 제조 방법 - Google Patents

전자 소자 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR101548801B1
KR101548801B1 KR1020130102355A KR20130102355A KR101548801B1 KR 101548801 B1 KR101548801 B1 KR 101548801B1 KR 1020130102355 A KR1020130102355 A KR 1020130102355A KR 20130102355 A KR20130102355 A KR 20130102355A KR 101548801 B1 KR101548801 B1 KR 101548801B1
Authority
KR
South Korea
Prior art keywords
substrate
wire
terminal groove
terminal
bonding
Prior art date
Application number
KR1020130102355A
Other languages
English (en)
Other versions
KR20150025128A (ko
Inventor
유도재
임재현
김선호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130102355A priority Critical patent/KR101548801B1/ko
Priority to US14/339,075 priority patent/US9633923B2/en
Publication of KR20150025128A publication Critical patent/KR20150025128A/ko
Application granted granted Critical
Publication of KR101548801B1 publication Critical patent/KR101548801B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

본 발명은 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다. 이를 위한 본 발명의 실시예에 따른 전자 소자 모듈은, 양면에 실장용 전극이 형성된 기판; 상기 실장용 전극에 실장되는 다수의 전자 소자; 상기 전자 소자들을 봉지하는 몰드부; 일단이 상기 기판의 일면에 접합되고 타단이 상기 몰드부의 외부로 노출되는 적어도 하나의 접속 와이어; 및 상기 접속 와이어의 타단에 체결되는 외부 접속 단자;를 포함하며, 상기 접속 와이어는 본딩 와이어를 이용하여 형성될 수 있다.

Description

전자 소자 모듈 및 그 제조 방법{ELECTRIC COMPONENT MODULE AND MANUFACTURING METHOD THREROF}
본 발명은 전자 소자 모듈 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다.
최근 전자제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장되는 전자 소자들의 소형화 및 경량화가 지속적으로 요구되고 있다.
이러한 전자 소자들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다.
한편, 소형이면서도 고성능을 갖는 전자 소자 모듈을 제조하기 위해, 기판의 양면에 전자 부품을 실장하는 구조도 개발되고 있는 추세이다.
그런데 이처럼 기판의 양면에 전자 부품을 실장하는 경우, 기판에 외부 접속단자를 형성하기 어렵다는 문제가 있다.
즉, 기판의 양면에 실장된 전자 부품이 실장되므로, 외부 접속 단자가 형성될 위치가 명확하지 않으며, 이에 따라, 외부 접속 단자를 보다 용이하게 형성할 수 있는 양면 실장형의 전자 소자 모듈과 이를 용이하게 제조할 수 있는 제조 방법이 요구되고 있다.
미국공개특허공보 제2012-0320536호
본 발명의 목적은 기판의 양면에 전자 제품을 실장할 수 있는 양면 실장형 전자 소자 모듈을 제공하는 데에 있다.
또한 본 발명의 다른 목적은 양면 실장형 전자 소자 모듈을 용이하게 제조할 수 있는 제조 방법을 제공하는 데에 있다.
또한 본 발명의 다른 목적은 양면 실장형 전자 소자 모듈의 외부 접속 단자를 용이하게 형성할 수 있는 제조 방법을 제공하는 데에 있다.
본 발명의 실시예에 따른 전자 소자 모듈은, 양면에 실장용 전극이 형성된 기판; 상기 실장용 전극에 실장되는 다수의 전자 소자; 상기 전자 소자들을 봉지하는 몰드부; 일단이 상기 기판의 일면에 접합되고 타단이 상기 몰드부의 외부로 노출되는 적어도 하나의 접속 와이어; 및 상기 접속 와이어의 타단에 체결되는 외부 접속 단자;를 포함할 수 있다.
본 실시예에 있어서 상기 몰드부는, 일면에 적어도 하나의 단자 홈이 형성되며 상기 접속 와이어는 타단이 상기 단자 홈 내로 노출될 수 있다.
본 실시예에 있어서 상기 외부 접속 단자는, 상기 단자 홈 내부로 돌출된 상기 접속 와이어에 체결될 수 있다.
본 실시예에 있어서 상기 외부 접속 단자는, 적어도 일부가 상기 단자 홈 내에 수용될 수 있다.
본 실시예에 있어서, 상기 단자 홈의 내부면과 상기 접속 와이어의 표면에 형성되는 금속층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 단자 홈에 충진되어 전극 패드를 형성하는 금속층을 더 포함할 수 있다.
본 실시예에 있어서 상기 외부 접속 단자는, 상기 전극 패드에 접합될 수 있다.
본 실시예에 있어서 상기 접속 와이어는, 본딩 와이어로 형성될 수 있다.
또한 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법은, 양면에 실장용 전극이 형성된 기판을 준비하는 단계; 상기 실장용 전극에 적어도 하나의 전자 소자를 실장하는 단계; 상기 기판의 하부면에 적어도 하나의 접속 와이어를 접합하는 단계; 및 상기 기판의 접속 와이어를 봉지하는 단계;를 포함할 수 있다.
본 실시예에 있어서 상기 전자 소자를 실장하는 단계 이후, 상기 기판의 상면에 실장된 상기 전자 소자들을 봉지하는 단계를 더 포함할 수 있다.
본 실시예에 있어서 상기 봉지하는 단계 이후, 상기 기판의 하부면을 연마하여 상기 접속 와이어를 외부로 노출시키는 단계를 더 포함할 수 있다.
본 실시예에 있어서 상기 봉지하는 단계 이후, 상기 접속 와이어의 타단과 외부 접속 단자를 전기적으로 연결하는 단계를 더 포함할 수 있다.
본 실시예에 있어서 상기 봉지하는 단계 이후, 상기 봉지된 표면에 상기 접속 와이어의 타단이 노출되도록 단자 홈을 형성하는 단계; 및 상기 접속 와이어에 외부 접속 단자를 전기적으로 연결하는 단계;를 더 포함할 수 있다.
본 실시예에 있어서 상기 단자 홈을 형성하는 단계 이후, 상기 단자 홈의 내부면과 상기 접속 와이어의 표면에 금속층을 형성하는 단계를 더 포함할 수 있다.
본 실시예에 있어서 상기 단자 홈을 형성하는 단계 이후, 도전성 물질을 상기 단자 홈에 충진하여 접합 패드를 형성하는 단계를 더 포함할 수 있다.
본 실시예에 있어서 상기 단자 홈을 형성하는 단계는, 레이저 드릴링을 이용하여 상기 단자 홈을 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 접속 와이어를 접합하는 단계는, 상기 접속 와이어의 일단을 상기 기판의 외부 전극용 패드에 접합하는 단계; 상기 기판의 하부로 상기 접속 와이어를 길게 연장하는 단계; 및 상기 접속 와이어를 상기 기판의 다른 외부 전극용 패드에 접합하는 단계;를 포함할 수 있다.
본 실시예에 있어서 상기 접속 와이어를 접합하는 단계는, 상기 접속 와이어의 일단을 상기 기판의 외부 전극용 패드에 접합하는 단계; 상기 기판의 하부로 상기 접속 와이어를 길게 연장하는 단계; 및 상기 접속 와이어를 절단하는 단계;를 포함할 수 있다.
본 발명에 따른 전자 소자 모듈은 기판의 양면에 전자 소자들이 실장된다. 그리고 기판의 하부면에 배치되는 접속 와이어에 의해 외부 접속 단자가 형성된다. 따라서, 하나의 기판(즉 기판)에 다수의 전자 소자들을 실장할 수 있으므로 집적도를 높일 수 있다.
또한 별도의 기판인 접속 와이어를 이용하여 전자 소자들이 실장된 기판의 외부 접속 단자를 형성하므로, 양면 실장형 전자 소자 모듈의 외부 접속 단자를 용이하게 형성할 수 있다.
또한, 본 발명에 따른 전자 소자 모듈은 제1, 제2 몰드부의 두께가 내부에 내장되는 전자 소자의 최대 실장 높이와 대응하는 두께로 형성된다. 따라서 전자 소자 모듈 전체의 두께를 최소화할 수 있으므로 박형의 전자 기기에 용이하게 채용될 수 있다. 더하여 전자 소자의 일부가 외부로 노출되므로 방열 효과를 높일 수 있다.
또한 본 발명에 따른 전자 소자 모듈은 접속 와이어의 하부면과 전자 소자의 일면을 금형의 내부면에 접촉시킨 상태에서 제2 몰드부를 형성한다. 이로 인해, 제2 몰드부, 접속 와이어의 관통부에 실장된 전자 소자의 일면이 제2 몰드부의 외부로 노출되는 구성, 및 접속 와이어의 하부면과 제2 몰드부의 하부면이 동일한 평면상에 배치되는 구성을 일괄적으로 구현할 수 있다. 따라서, 다양한 구성을 포함하더라도 제조가 매우 용이하다는 이점이 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도.
도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도.
도 3은 도 1에 도시된 전자 소자 모듈의 분해 사시도.
도 4는 도 1에 도시된 전자 소자 모듈의 저면도.
도 5a 내지 도 5k는 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도.
도 6은 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
도 7은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 더하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도이다. 또한 도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도이고, 도 3은 도 1에 도시된 전자 소자 모듈의 분해 사시도이다. 또한 도 4는 도 1에 도시된 전자 소자 모듈의 저면도이다. 여기서 설명의 편의를 위해, 도 4의 확대도에서는 접속 와이어의 위치가 표현되도록 외부 접속 단자를 투시하여 도시하였다.
도 1 내지 도 4를 참조하면, 본 실시예에 따른 전자 소자 모듈(100)는 전자 소자(1), 기판(10), 접속 와이어(20), 및 몰드부(30)를 포함하여 구성될 수 있다.
전자 소자(1)는 수동 소자(1a)와 능동 소자(1b)와 같은 다양한 소자들을 포함하며, 기판 상에 실장될 수 있는 소자들이라면 모두 전자 소자(1)로 이용될 수 있다.
이러한 전자 소자(1)는 후술되는 기판(10)의 상면과 하부면에 모두 실장될 수 있다. 도 1에서는 기판(10)의 상면에 능동 소자(1b)와 수동 소자(1a)가 함께 실장되고, 하부면에 수동 소자(1a)만 실장되는 경우를 예로 들었다. 그러나 본 발명은 이에 한정되지 않으며, 전자 소자들(1)의 크기나 형상, 그리고 전자 소자 모듈(100)의 설계에 따라 기판(10)의 양면에서 다양한 형태로 전자 소자들(1)이 배치될 수 있다.
기판(10)은 양면에 각각 적어도 하나의 전자 소자(1)가 실장된다. 기판(10)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. 또한 기판(10)의 양면에는 전자 소자(1)를 실장하기 위한 실장용 전극(13)이나 도시하지는 않았지만 실장용 전극들(13) 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
이러한 본 실시예에 따른 기판(10)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(15)이 형성될 수 있다.
또한, 본 실시예에 따른 기판(10)은 양면에 형성되는 실장용 전극(13)과 기판(10)의 내부에 형성되는 회로 패턴(15)들을 전기적으로 연결하는 도전성 비아(14)를 포함할 수 있다.
더하여 본 실시예에 따른 기판(10)은 기판(10)의 내부에 전자 소자들(1)을 내장할 수 있는 캐비티(cavity, 도시되지 않음)가 형성될 수도 있다.
또한 본 실시예에 따른 기판(10)은 하부면에 외부 접속용 패드(16)가 형성될 수 있다. 외부 접속용 패드(16)는 후술되는 접속 와이어(20)와 전기적으로 연결되기 위해 구비되며, 접속 와이어(20)를 통해 외부 접속 단자(28)와 연결된다.
한편, 본 실시예에 따른 기판(10)은 다수의 개별 모듈을 동시에 제조하기 위해 동일한 실장 영역이 다수개 반복적으로 배치된 기판일 수 있으며, 구체적으로 넓은 면적을 갖는 사각 형상이거나 긴 스트립(strip) 형태의 기판일 수 있다. 이 경우, 다수의 개별 모듈 실장 영역별로 전자 소자 모듈이 제조될 수 있다.
접속 와이어(20)는 기판(10)의 하부에 배치되어 기판(10)과 접합된다.
접속 와이어(20)는 금, 은, 알루미늄 또는 구리나 이들의 합금으로 형성될 수 있으며, 일반적으로 사용되는 본딩 와이어(bonding wire)가 이용될 수 있다.
접속 와이어(20)는 볼 본딩(ball-bonding) 방식으로 기판(10)에 접합될 수 있다. 구체적으로, 접속 와이어(20)는 일단이 와이어 볼(wire ball)을 형성하여 볼 본딩 방식으로 기판(10)에 접합된 후, 기판(10)의 하부 방향을 따라 직선 형태로 길게 인출된다. 따라서 접속 와이어(20)는 기판(10)의 하부면으로부터 대략 수직하게 외부로 인출되는 형태로 형성될 수 있다.
접속 와이어(20)의 타단에는 외부 접속 단자(28)가 형성된다. 외부 접속 단자(28)는 전자 소자 모듈(100)과, 전자 소자 모듈(100)이 실장되는 메인 기판(도시되지 않음)을 전기적, 물리적으로 연결한다.
따라서 기판(10)은 접속 와이어(20)를 통해 외부 접속 단자(28)와 전기적으로 연결될 수 있다.
외부 접속 단자(28)는 범프 형태로 형성될 수 있으나, 이에 한정되지 않으며 솔더 볼 등 다양한 형태로 형성될 수 있다.
몰드부(30)는 기판(10)의 상면에 형성되는 제1 몰드부(31)와, 기판(10)의 하면에 형성되는 제2 몰드부(35)를 포함할 수 있다.
몰드부(30)는 기판(10)의 양면에 실장된 전자 소자들(1)을 밀봉한다. 또한 기판(10)에 실장된 전자 소자들(1) 사이에 충진됨으로써, 전자 소자들(1) 상호 간의 전기적인 단락이 발생되는 것을 방지하고, 전자 소자들(1)의 외부를 둘러싸며 전자 소자(1)를 기판 상에 고정시켜 외부의 충격으로부터 전자 소자들(1)을 안전하게 보호한다.
이러한 몰드부(30)는 에폭시 등과 같은 수지재를 포함하는 절연성의 재료로 형성될 수 있다. 또한, 본 실시예에 따른 몰드부(30)는 전자 소자들(1)이 실장된 기판(10)을 금형(도시되지 않음)에 안치하고, 금형 내부에 성형수지를 주입하여 형성할 수 있다.
본 실시예에 따른 제1 몰드부(31)는 기판(10)의 일면 전체를 덮는 형태로 형성된다. 또한 본 실시예에서는 모든 전자 소자들(1)이 제1 몰드부(31)의 내부에 매립되는 경우를 예로 들고 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 몰드부(31)의 내부에 매립되는 전자 소자들(1) 중 적어도 하나는 일부가 제1 몰드부(31)의 외부로 노출되도록 구성하는 등 다양한 응용이 가능하다.
제2 몰드부(35)는, 기판(10)의 하면에서 접속 와이어(20)를 매립하는 형태로 형성될 수 있다.
제2 몰드부(35)는 제1 몰드부(31)와 마찬가지로 전자 소자들(1)을 모두 매립하는 형태로 형성될 수 있으나, 전자 소자들(1)의 일부가 외부로 노출되는 형태로 형성하는 것도 가능하다.
또한 제2 몰드부(35)는 접속 와이어(20)의 타단이 배치되는 부분에 단자 홈(36)이 형성될 수 있다. 그리고 외부 접속 단자(28)는 적어도 일부가 단자 홈(36)에 수용되는 형태로 접속 와이어(20)의 타단에 접합된다. 여기서, 접속 와이어(20)의 타단 즉, 끝단은 도 1에 도시된 바와 같이 단자 홈(36) 내부로 돌출되어 외부 접속 단자(28) 내에 삽입되는 형태로 외부 접속 단자(28)에 결합된다.
본 실시예에 따른 단자 홈(36)이 없이, 외부 접속 단자(28)가 접속 와이어(20)의 끝단 단면에만 접합되는 경우, 접합 면적이 접속 와이어(20)의 단면적으로 국한되므로, 접합 면적이 매우 협소하여 외부 접속 단자(28)가 접속 와이어(20)로부터 쉽게 분리될 가능성이 높다.
그러나 본 실시예에 따른 전자 소자 모듈(100)은 도 1에 도시된 바와 같이, 단자 홈(36)에 의해, 접속 와이어(20)의 끝단뿐만 아니라 끝단 부분의 외주면 일부분이 외부 접속 단자(28) 내에 매립되는 형태로 외부 접속 단자(28)와 접합될 수 있다.
따라서, 외부 접속 단자(28)와 접속 와이어(20) 간의 접합 면적을 최대로 확보할 수 있어 외부 접속 단자(28)와의 접합 신뢰도를 확보할 수 있다.
또한, 본 실시예와 같이 단자 홈(36)을 형성하는 경우, 외부 접속 단자(28)와 접속 와이어(20)를 보다 용이하게 연결할 수 있다. 접속 와이어(20)의 경우, 와이어 본딩 방식으로 기판(10)에 접합되기 때문에, 끝단의 위치를 정밀하게 제어하기 어렵다. 따라서 도 4에 도시된 바와 같이 끝단이 정확한 위치(예컨대 단자 홈의 중심)에 배치되지 않고 일측으로 치우쳐 오차가 발생할 수 있다.
이로 인해 단자 홈(36) 없이 접속 와이어(20)의 끝단에 직접 외부 접속 단자(28)를 체결하는 경우, 접속 와이어(20) 끝단의 오차 거리에 대한 보정 없이 그대로 외부 접속 단자들(28)이 배치되어야 한다. 따라서 외부 접속 단자(28)들의 배치에도 오차가 발생하게 된다.
그러나 본 발명의 경우, 정확한 위치에 단자 홈(36)을 형성할 수 있으며, 접속 와이어(20)의 끝단은 단자 홈(36) 내에서 일부가 돌출되는 형태로 형성된다. 여기서 접속 와이어(20)의 끝단의 오차 거리는 단자 홈(36)의 크기(예컨대 직경)보다 작으므로, 오차가 발생하더라도 접속 와이어(20)의 끝단은 단자 홈(36)의 범위 내에서 배치된다.
따라서 단자 홈(36) 내에 외부 접속 단자(28)를 형성하게 되면, 단자 홈(36) 내에 돌출된 접속 와이어(20)와 용이하게 전기적으로 연결될 뿐만 아니라. 정확한 위치에 형성된 단자 홈(36) 내에 외부 접속 단자(28)가 배치되므로 외부 접속 단자(28)를 정확한 위치에 형성할 수 있다.
이상과 같이 구성되는 본 실시예에 따른 전자 소자 모듈(100)은 기판(10)의 양면에 전자 소자들(1)이 실장된다. 또한 기판(10)의 하부면에 배치되는 접속 와이어(20)에 의해 기판(10)과 외부 접속 단자(28)가 전기적으로 연결된다.
이에 따라, 하나의 기판(즉 기판)에 다수의 전자 소자들(1)을 실장할 수 있으므로 소자의 집적도를 높일 수 있다.
또한 접속 와이어(20)을 이용하여 기판(10)과 외부 접속 단자(28)를 전기적으로 연결하므로, 양면 몰딩 구조에서 용이하게 외부 접속 단자(28)를 형성할 수 있다.
또한, 본 실시예에 따른 전자 소자 모듈(100)은 몰드부(30)의 표면 중, 접속 와이어(20)의 끝단이 배치되는 부분에는 단자 홈(36)이 형성되며, 외부 접속 단자(28)는 단자 홈(36)에 수용되며 접속 와이어(20)와 접합된다.
이에, 접속 와이어(20)의 일부가 외부 접속 단자(28) 내에 매립되는 형태로 접합되므로, 접속 와이어(20)를 이용하더라도 외부 접속 단자(28)와의 접합 신뢰성을 확보할 수 있다.
다음으로, 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기로 한다.
도 5a 내지 도 5k는 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도이다.
먼저 도 5a에 도시된 바와 같이 기판(10)을 준비하는 단계가 수행된다. 전술한 바와 같이 기판(10)은 다층 기판일 수 있으며, 양면에 실장용 전극(13)이 형성될 수 있다. 또한 하부면에는 외부 접속용 패드(16)가 형성될 수 있다.
이어서, 도 5b에 도시된 바와 같이 기판(10)의 일면 즉 상면에 전자 소자(1)를 실장하는 단계가 수행된다. 본 단계는 기판(10)의 일면에 형성된 실장용 전극(13) 상에 스크린 프린팅 방식 등을 통해 솔더 페이스트(solder paste)를 인쇄하고, 그 위에 전자 소자들(1)을 안착시킨 후, 열을 가하여 솔더 페이스트를 경화시키는 과정을 통해 수행될 수 있다.
이어서 기판(10)의 일면에 제1 몰드부를 형성하는 단계가 수행된다. 본 단계는 도 5c에 도시된 바와 같이 먼저 금형(90) 내에 전자 소자(1)가 실장된 기판(10)을 배치하는 단계가 수행된다.
이어서 금형(90) 내부에 성형수지를 주입하여 제1 몰드부를 형성한다. 이에 도 5d에 도시된 바와 같이, 기판(10)의 일면 즉 상면에 실장된 전자 소자들(1)은 제1 몰드부(31)에 의해 외부로부터 보호될 수 있다.
이어서 도 5e에 도시된 바와 같이, 기판(10)의 하부면 상에 전자 소자들(1)을 실장하는 단계가 수행된다. 본 단계는 실장용 전극(13) 상에 스크린 프린팅 방식 등을 통해 솔더 페이스트(solder paste)를 인쇄하고, 그 위에 전자 소자들(1)을 안착시킨 후, 열을 가하여 솔더 페이스트를 경화시키는 과정을 통해 수행될 수 있다.
다음으로, 기판(10)의 하부면에 접속 와이어(20)를 형성하는 단계가 수행된다. 본 단계는 도 5f에 도시된 바와 같이, 접속 와이어(20)의 일단을 기판(10)의 외부 접속용 패드(16)에 접합한 상태에서 접속 와이어(20)를 길게 인출한 후, 접속 와이어(20)의 타단을 다른 외부 접속용 패드(16)에 본딩하는 방식으로 수행될 수 있다.
따라서 본 단계에서 접속 와이어(20)는 두 개의 외부 접속용 패드(16)를 연결하는 와이어 루프(wire loop) 형태로 형성될 수 있다.
여기서 접속 와이어(20)는 볼 본딩(ball-bonding) 방식으로 기판(10)에 접합될 수 있다. 그러나 이에 한정되지 않으며 필요에 따라 에지 본딩(wedge-bonding) 방식을 이용하는 등 다양한 변형이 가능하다.
한편, 본 단계에서 접속 와이어(20)는 다양한 형태로 기판(10)에 접합될 수 있다. 예를 들어, 접속 와이어(20)를 와이어 루프로 형성하지 않고, 도 5g에 도시된 바와 같이 각각의 외부 접속용 패드(16)에 직선 형태로 접속 와이어(20)를 각각 형성하는 것도 가능하다.
본 실시예의 경우, 접속 와이어(20)는 일단을 기판(10)의 외부 전극용 패드(16)에 접합하고 기판(10)의 외측으로 길게 연장한 후, 타단을 절단함에 따라 형성될 수 있다.
한편, 본 실시예에서는 전자 소자들(1)을 기판(10)의 하부면에 실장하는 단계 이후, 접속 와이어(20)를 형성하는 단계가 진행되는 경우를 예로 들었으나, 본 발명이 이에 한정되는 것은 아니다. 즉, 먼저 접속 와이어(20)를 기판(10)에 형성한 후, 전자 소자들(1)을 실장하는 것도 가능하다.
다음으로, 기판(10)의 하부에 제2 몰드부(35)를 형성하는 단계가 수행된다. 본 단계는 도 5c에 도시된 경우와 마찬가지로, 금형(90)내에 기판(10)을 배치한 후, 금형(90) 내부에 성형수지를 주입함에 따라 수행될 수 있다. 한편 본 실시예에서는 도 5h에 도시된 바와 같이 접속 와이어(20)가 제2 몰드부(35) 내에 완전하게 매립되도록 제2 몰드부(35)를 형성한다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니다.
예를 들어 접속 와이어(20)의 끝단이 금형(90)의 내부면과 접촉한 상태에서 성형수지를 주입하여 접속 와이어(20)의 일부(즉 끝단)를 제2 몰드부(35)의 외부로 노출시킬 수도 있다. 이 경우, 접속 와이어(20)의 끝단 위치를 육안으로 식별할 수 있으므로 접속 와이어(20)의 위치를 보다 용이하게 파악할 수 있다.
또한 도 5i에 도시된 바와 같이, 접속 와이어(20)의 끝단 일부가 제2 몰드부(35)의 외부로 돌출되도록 제2 몰드부(35)를 형성하는 등 다양한 응용이 가능하다.
이어서 도 5j에 도시된 바와 같이 제2 몰드부(35)의 하부면을 연마하여 불필요한 부분을 제거하고, 외부 접속 단자(28)가 부착될 접속 와이어(20)의 끝단을 외부로 노출시킨다. 여기서 제2 몰드부(35)는 그라인더 등에 의해 연마될 수 있다.
이어서, 도 5k에 도시된 바와 같이 접속 와이어(20)의 끝단이 배치된 부분에 단자 홈(36)을 형성한다. 단자 홈(36)은 접속 와이어(20)에 부착되는 외부 접속 단자(28)의 크기에 대응하는 크기로 형성될 수 있다.
본 실시예에 따른 단자 홈(36)은 레이저 드릴링을 통해 형성될 수 있다. 그러나 이에 한정되는 것은 아니다.
이어서, 단자 홈(36) 내에 외부 접속 단자(28)들을 형성하여 접속 와이어(20)에 체결함에 따라 도 1에 도시된 본 실시예에 따른 전자 소자 모듈(100)을 완성하게 된다.
여기서 외부 접속 단자(28)는 범프나 솔더 볼 등의 다양한 형태로 형성될 수 있다.
이상과 같은 단계들을 통해 제조되는 본 실시예에 따른 전자 소자 모듈(100)은 기판(10)의 양면에 전자 소자들(1)이 실장되고, 몰드부(30)에 의해 전자 소자들(1)이 모두 봉지된다. 따라서 하나의 전자 소자 모듈(100) 내에 많은 소자들을 실장하면서도 이들을 외부로부터 용이하게 보호할 수 있다.
또한 본 실시예에 따른 전자 소자 모듈(100)은 접속 와이어(20)를 매개로 하여 기판(10)이 외부와 전기적으로 연결된다. 따라서 기판(10)의 양면에 몰드부(30)를 형성하더라도 용이하게 외부 접속 단자(28)를 배치할 수 있다.
한편, 전술한 실시예에서는 단자 홈을 형성하고 단자 홈 내에 외부 접속 단자를 배치하는 경우를 예로 들었다. 그러나 접속 와이어로 직경이 충분히 큰 와이어(예컨대 150㎛ 이상)가 이용되는 경우, 외부 접속 단자는 접속 와이어의 끝단에만 접합되고 단자 홈은 생략될 수 있다.
또한, 전술한 실시예에서는 접속 와이어에 외부 접속 단자가 직접 체결되는 경우를 예로 들었다. 그러나 접속 와이어와 외부 접속 단자의 결합력을 높이기 위해 접속 와이어와 외부 접속 단자 사이에 금속층을 형성하는 것도 가능하다.
도 6은 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 6을 참조하면, 본 실시예에 따른 전자 소자 모듈(200)은 접속 와이어(20)와 외부 접속 단자(28) 사이에 금속층(26)이 개재된다.
본 실시예에 따른 금속층(26)은 접속 와이어(20)의 표면이나, 단자 홈(36)의 내벽을 따라 형성된 도금층일 수 있다.
이를 위해, 본 실시예에 따른 전자 소자 모듈(200)의 제조 방법은, 전술한 도 5k의 단계 이후, 단자 홈(36)의 내벽과 단자 홈(36)에 돌출된 접속 와이어(20)의 표면에 도금층을 형성하는 단계를 더 포함할 수 있다.
여기서 도금층은 전해 도금 또는 무전해 도금을 통해 형성될 수 있으며, 스퍼터링이나 박막 증착 등의 방법을 이용하는 것도 가능하다.
도 7은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 7을 참조하면, 본 실시예에 따른 전자 소자 모듈(300)은 접속 와이어(20)와 외부 접속 단자(28) 사이에 개재되는 금속층이 전극 패드(28)로 형성된다.
전극 패드(28)는 전술한 도 5k의 단계 이후, 단자 홈(36) 내에 솔더 페이스트와 같은 도전성 물질을 충진하고 이를 경화시킴에 따라 형성할 수 있다. 또한 전술한 실시예와 마찬가지로 도금을 이용하는 것도 가능하다.
도 6과 도 7에 도시된 실시예들의 경우, 외부 접속 단자(28)는 금속층(26)이나 전극 패드(28)에 면접합되므로 보다 넓은 접합면적을 확보할 수 있어 접합 신뢰성을 높일 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
예를 들어 전술한 실시예들에서는 기판의 하부에만 접속 와이어를 배치하는 경우를 예로 들었으나 이에 한정되지 않는다. 즉, 기판의 상부에도 접속 와이어와 외부 접속 단자를 배치하는 등 다양한 응용이 가능하다.
또한 전술한 실시예들에서는 접속 와이어가 수직 방향으로 곧게 배치되는 경우를 예로 들었으나, 필요에 따라 비스듬하게 배치되도록 구성하는 것도 가능하다.
100, 200, 300: 전자 소자 모듈
1: 전자 소자
10: 기판 20: 접속 와이어
13: 실장용 전극
26: 금속층
27: 전극 패드
28: 외부 접속 단자
30: 몰드부
31: 제1 몰드부 35: 제2 몰드부
36: 단자 홈

Claims (18)

  1. 양면에 실장용 전극이 형성된 기판;
    상기 실장용 전극에 실장되는 다수의 전자 소자;
    상기 전자 소자들을 봉지하는 몰드부;
    일단이 상기 기판의 일면에 접합되고 타단이 상기 몰드부의 외부로 노출되는 적어도 하나의 접속 와이어; 및
    상기 접속 와이어의 타단에 체결되는 외부 접속 단자;
    를 포함하며,
    상기 접속 와이어는 본딩 와이어를 이용하여 형성되는 전자 소자 모듈.
  2. 제1항에 있어서, 상기 몰드부는,
    일면에 적어도 하나의 단자 홈이 형성되며 상기 접속 와이어는 타단이 상기 단자 홈 내로 노출되는 전자 소자 모듈.
  3. 제2항에 있어서, 상기 외부 접속 단자는,
    상기 단자 홈 내부로 돌출된 상기 접속 와이어에 체결되는 전자 소자 모듈.
  4. 제2항에 있어서, 상기 외부 접속 단자는,
    적어도 일부가 상기 단자 홈 내에 수용되는 전자 소자 모듈.
  5. 제2항에 있어서,
    상기 단자 홈의 내부면과 상기 접속 와이어의 표면에 형성되는 금속층을 더 포함하는 전자 소자 모듈.
  6. 제2항에 있어서,
    상기 단자 홈에 충진되어 전극 패드를 형성하는 금속층을 더 포함하는 전자 소자 모듈.
  7. 제2항에 있어서, 상기 외부 접속 단자는,
    상기 전극 패드에 접합되는 전자 소자 모듈.
  8. 삭제
  9. 양면에 실장용 전극이 형성된 기판을 준비하는 단계;
    상기 실장용 전극에 적어도 하나의 전자 소자를 실장하는 단계;
    상기 기판의 하부면에 적어도 하나의 접속 와이어를 접합하는 단계; 및
    상기 기판의 접속 와이어를 봉지하는 단계;
    를 포함하며
    상기 접속 와이어는 본딩 와이어를 이용하여 형성되는 전자 소자 모듈 제조 방법.
  10. 제9항에 있어서, 상기 전자 소자를 실장하는 단계 이후,
    상기 기판의 상면에 실장된 상기 전자 소자들을 봉지하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
  11. 제9항에 있어서, 상기 봉지하는 단계 이후,
    상기 기판의 하부면을 연마하여 상기 접속 와이어를 외부로 노출시키는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
  12. 제9항에 있어서, 상기 봉지하는 단계 이후,
    상기 접속 와이어의 타단과 외부 접속 단자를 전기적으로 연결하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
  13. 제9항에 있어서, 상기 봉지하는 단계 이후,
    상기 봉지된 표면에 상기 접속 와이어의 타단이 노출되도록 단자 홈을 형성하는 단계; 및
    상기 접속 와이어에 외부 접속 단자를 전기적으로 연결하는 단계;
    를 더 포함하는 전자 소자 모듈 제조 방법.
  14. 제13항에 있어서, 상기 단자 홈을 형성하는 단계 이후,
    상기 단자 홈의 내부면과 상기 접속 와이어의 표면에 금속층을 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
  15. 제13항에 있어서, 상기 단자 홈을 형성하는 단계 이후,
    금속 재질로 상기 단자 홈을 충진하여 접합 패드를 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
  16. 제13항에 있어서, 상기 단자 홈을 형성하는 단계는,
    레이저 드릴링을 이용하여 상기 단자 홈을 형성하는 단계인 전자 소자 모듈 제조 방법.
  17. 제9항에 있어서, 상기 접속 와이어를 접합하는 단계는,
    상기 접속 와이어의 일단을 상기 기판의 외부 전극용 패드에 접합하는 단계;
    상기 기판의 하부로 상기 접속 와이어를 길게 연장하는 단계; 및
    상기 접속 와이어를 상기 기판의 다른 외부 전극용 패드에 접합하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
  18. 제9항에 있어서, 상기 접속 와이어를 접합하는 단계는,
    상기 접속 와이어의 일단을 상기 기판의 외부 전극용 패드에 접합하는 단계;
    상기 기판의 하부로 상기 접속 와이어를 길게 연장하는 단계; 및
    상기 접속 와이어를 절단하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
KR1020130102355A 2013-08-28 2013-08-28 전자 소자 모듈 및 그 제조 방법 KR101548801B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130102355A KR101548801B1 (ko) 2013-08-28 2013-08-28 전자 소자 모듈 및 그 제조 방법
US14/339,075 US9633923B2 (en) 2013-08-28 2014-07-23 Electronic device module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130102355A KR101548801B1 (ko) 2013-08-28 2013-08-28 전자 소자 모듈 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150025128A KR20150025128A (ko) 2015-03-10
KR101548801B1 true KR101548801B1 (ko) 2015-08-31

Family

ID=52582960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130102355A KR101548801B1 (ko) 2013-08-28 2013-08-28 전자 소자 모듈 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9633923B2 (ko)
KR (1) KR101548801B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768349B (zh) * 2017-09-25 2019-11-01 江苏长电科技股份有限公司 双面SiP三维封装结构
KR102107025B1 (ko) 2018-09-14 2020-05-07 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353766A (ja) 1999-04-06 2000-12-19 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2012033885A (ja) 2010-06-28 2012-02-16 Murata Mfg Co Ltd 電子部品モジュールの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071437A (ko) 2001-03-06 2002-09-12 유승균 고분자 소재 표면의 금속피막 도금방법 및 이를 이용한전자파 차폐방법
JP4072816B2 (ja) 2002-08-08 2008-04-09 太陽誘電株式会社 複合モジュール及びその製造方法
US20040158978A1 (en) 2003-02-14 2004-08-19 Lee Sang-Hyeop Molding method and mold for encapsulating both sides of PCB module with wafer level package mounted PCB
KR100532436B1 (ko) 2003-02-14 2005-11-30 삼성전자주식회사 웨이퍼 레벨 패키지가 탑재된 ｐｃｂ 모듈의 양면 몰딩 방법
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4926787B2 (ja) 2007-03-30 2012-05-09 アオイ電子株式会社 半導体装置の製造方法
JP4329884B2 (ja) 2007-11-20 2009-09-09 株式会社村田製作所 部品内蔵モジュール
JP5171726B2 (ja) 2009-05-11 2013-03-27 ルネサスエレクトロニクス株式会社 半導体装置
JP5510461B2 (ja) 2010-04-13 2014-06-04 株式会社村田製作所 モジュール基板、及びモジュール基板の製造方法
JP2012217136A (ja) * 2011-03-30 2012-11-08 Nippon Dempa Kogyo Co Ltd 圧電デバイスの製造方法、およびこの方法で製造した圧電デバイス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353766A (ja) 1999-04-06 2000-12-19 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2012033885A (ja) 2010-06-28 2012-02-16 Murata Mfg Co Ltd 電子部品モジュールの製造方法

Also Published As

Publication number Publication date
US9633923B2 (en) 2017-04-25
KR20150025128A (ko) 2015-03-10
US20150062829A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
TWI489564B (zh) 層疊封裝結構及其製作方法
KR101994715B1 (ko) 전자 소자 모듈 제조 방법
US8623753B1 (en) Stackable protruding via package and method
KR20150053579A (ko) 전자 소자 모듈 및 그 제조 방법
US20150062854A1 (en) Electronic component module and method of manufacturing the same
US9585260B2 (en) Electronic component module and manufacturing method thereof
KR101477392B1 (ko) 전자 소자 모듈
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
TW201417642A (zh) 連接基板及層疊封裝結構
KR101772490B1 (ko) 인쇄회로기판 어셈블리
US10667419B2 (en) Manufacturing method of an electronic component module
KR101548801B1 (ko) 전자 소자 모듈 및 그 제조 방법
CN106358415B (zh) 电子装置模块及其制造方法
US20160007463A1 (en) Electronic device module and method of manufacturing the same
US10219380B2 (en) Electronic device module and manufacturing method thereof
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
US10431548B2 (en) Electronic component module and method of manufacturing the same
KR20150000174A (ko) 전자 소자 모듈 및 그 제조 방법
KR20160010246A (ko) 전자 소자 모듈 및 그 제조 방법
KR101681400B1 (ko) 전자 소자 모듈 및 그 제조 방법
TWI455664B (zh) 連接基板及層疊封裝結構
KR20160051310A (ko) 센서 패키지 및 그 제조 방법
KR101580355B1 (ko) 반도체 패키지 및 그 제조 방법
KR101983175B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101474127B1 (ko) 반도체 기판의 방열구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 5