KR20180101832A - 전자 소자 모듈 및 그 제조 방법 - Google Patents

전자 소자 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20180101832A
KR20180101832A KR1020170028271A KR20170028271A KR20180101832A KR 20180101832 A KR20180101832 A KR 20180101832A KR 1020170028271 A KR1020170028271 A KR 1020170028271A KR 20170028271 A KR20170028271 A KR 20170028271A KR 20180101832 A KR20180101832 A KR 20180101832A
Authority
KR
South Korea
Prior art keywords
substrate
sealing portion
shielding film
external connection
electronic
Prior art date
Application number
KR1020170028271A
Other languages
English (en)
Inventor
류종인
최종우
김희선
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170028271A priority Critical patent/KR20180101832A/ko
Publication of KR20180101832A publication Critical patent/KR20180101832A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다. 이를 위한 본 발명의 실시예에 따른 전자 소자 모듈은, 기판, 상기 기판의 일면에 실장되는 전자 소자, 상기 전자 소자를 매립하며 상기 기판의 일면에 형성되는 밀봉부, 상기 밀봉부를 관통하며 일단이 상기 기판에 연결되고 타단이 상기 밀봉부의 외부로 노출되는 접속 도체, 및 상기 밀봉부의 표면에 전체에 배치되는 차폐막을 포함할 수 있다.

Description

전자 소자 모듈 및 그 제조 방법{ELECTRIC COMPONENT MODULE AND MANUFACTURING METHOD THEREOF}
본 발명은 전자 소자 모듈 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다.
최근 전자제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장되는 전자 소자들의 소형화 및 경량화가 지속적으로 요구되고 있다.
이러한 전자 소자들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다.
한편, 소형이면서도 고성능을 갖는 전자 소자 모듈을 제조하기 위해, 기판의 양면에 전자 부품을 실장하는 구조도 개발되고 있는 추세이다.
그런데 이처럼 기판의 양면에 전자 부품을 실장하는 경우, 기판에 외부 접속단자를 형성하기 어렵다는 문제가 있다.
즉, 기판의 양면에 실장된 전자 부품이 실장되므로, 외부 접속 단자가 형성될 위치가 명확하지 않으며, 이에 따라, 외부 접속 단자를 보다 용이하게 형성할 수 있는 양면 실장형의 전자 소자 모듈과 이를 용이하게 제조할 수 있는 제조 방법이 요구되고 있다.
본 발명의 목적은 기판의 양면에 전자 제품을 실장할 수 있는 양면 실장형 전자 소자 모듈을 제공하는 데에 있다.
또한 본 발명의 다른 목적은 전체 면에 차폐막이 배치되는 양면 실장형 전자 소자 모듈과 그 제조 방법을 제공하는 데에 있다.
본 발명의 실시예에 따른 전자 소자 모듈은, 기판, 상기 기판의 일면에 실장되는 전자 소자, 상기 전자 소자를 매립하며 상기 기판의 일면에 형성되는 밀봉부, 상기 밀봉부를 관통하며 일단이 상기 기판에 연결되고 타단이 상기 밀봉부의 외부로 노출되는 접속 도체, 및 상기 밀봉부의 표면에 전체에 배치되는 차폐막을 포함할 수 있다.
또한 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법은, 기판을 준비하는 단계, 상기 기판의 일면에 전자 소자들을 실장하는 단계, 상기 전자 소자들을 매립하는 밀봉부를 형성하는 단계, 상기 밀봉부 내에 접속 도체를 형성하는 단계, 및 상기 밀봉부의 표면에 전체에 차폐막을 형성하는 단계를 포함할 수 있다.
본 발명에 따른 전자 소자 모듈은 차폐막이 전자 소자 모듈(100)의 모든 면에 배치되므로, 차폐 성능을 높일 수 있다. 또한 차폐막이 접지 단자를 통해 메인 기판과 직접 연결될 수 있으므로, 차폐막을 통해 노이즈가 기판 내부로 유입되는 것을 방지할 수 있다. 그리고 차폐막이 접지 단자와 직접 물리적으로 연결되므로, 차폐막과 접지 간의 접합 신뢰성을 높일 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도.
도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도.
도 3a 내지 도 3l은 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 더하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도이다. 또한 도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 전자 소자 모듈(100)은 전자 소자(1), 기판(10), 밀봉부(30), 및 차폐막(40)을 포함하여 구성될 수 있다.
전자 소자(1)는 수동 소자(1a)와 능동 소자(1b)와 같은 다양한 소자들을 포함하며, 기판 상에 실장될 수 있는 소자들이라면 모두 전자 소자(1)로 이용될 수 있다.
이러한 전자 소자(1)는 후술되는 기판(10)의 상면과 하면 중 적어도 어느 한곳에 실장될 수 있다. 전자 소자들(1)은 그 크기나 형상, 그리고 전자 소자 모듈(100)의 설계에 따라 기판(10)의 양면에서 다양한 형태로 배치될 수 있다.
기판(10)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. 또한 기판(10)의 양면에는 전자 소자(1)를 실장하기 위한 실장용 전극(13)이나 도시하지는 않았지만 실장용 전극들(13) 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
이러한 본 실시예에 따른 기판(10)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(15)이 형성될 수 있다.
또한, 본 실시예에 따른 기판(10)은 양면에 형성되는 실장용 전극(13)과 기판(10)의 내부에 형성되는 회로 패턴(15)들을 전기적으로 연결하는 층간 접속 도체(14)를 포함할 수 있다.
또한 본 실시예에 따른 기판(10)은 하면에 외부 접속용 전극(16)이 형성될 수 있다. 외부 접속용 전극(16)은 후술되는 접속 도체(20)와 전기적으로 연결되기 위해 구비되며, 접속 도체(20)를 통해 외부 접속 단자(28)와 연결된다.
따라서, 외부 접속용 전극(16)은 기판(10)의 하면 중, 접속 도체(20)와 대면하는 위치에 형성될 수 있으며, 필요에 따라 다수개가 다양한 형태로 배치될 수 있다.
밀봉부(30)는 기판(10)의 상면에 형성되는 제1 밀봉부(31)와, 기판(10)의 하면에 형성되는 제2 밀봉부(35)를 포함할 수 있다.
밀봉부(30)는 기판(10)의 양면에 실장된 전자 소자들(1)을 밀봉한다. 또한 기판(10)에 실장된 전자 소자들(1) 사이에 충진됨으로써, 전자 소자들(1) 상호 간의 전기적인 단락이 발생되는 것을 방지하고, 전자 소자들(1)의 외부를 둘러싸며 전자 소자(1)를 기판 상에 고정시켜 외부의 충격으로부터 전자 소자들(1)을 안전하게 보호한다.
본 실시예에 따른 밀봉부(30)는 EMC(Epoxy Molding Compound)와 같이 수지재를 포함하는 절연성의 재료로 형성된다. 그러나 이에 한정되는 것은 아니다.
본 실시예에 따른 제1 밀봉부(31)는 기판(10)의 일면 전체를 덮는 형태로 형성된다. 또한 본 실시예에서는 모든 전자 소자들(1)이 제1 밀봉부(31)의 내부에 완전히 매립되는 경우를 예로 들고 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 밀봉부(31)의 내부에 매립되는 전자 소자들(1) 중 적어도 하나는 일부가 제1 밀봉부(31)의 외부로 노출되도록 구성하는 등 다양한 응용이 가능하다.
이러한 본 실시예에 따른 제1 밀봉부(31)는 상면에 전자 소자들(1)이 실장된 기판(10)을 금형(도시되지 않음)에 안치하고, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 그러나 이에 한정되는 것은 않는다.
제2 밀봉부(35)는 기판(10)의 하면에 형성되며, 내부에 적어도 하나의 접속 도체(20)가 배치된다.
제2 밀봉부(35)는 제1 밀봉부(31)와 마찬가지로 전자 소자들(1)을 모두 매립하는 형태로 형성될 수 있으나, 전자 소자들(1)의 일부가 외부로 노출되는 형태로 형성하는 것도 가능하다.
제2 밀봉부(35)는 제1 밀봉부(31)와 마찬가지로 성형수지를 주입하는 몰딩 방식으로 형성될 수 있다. 즉, 하면에 전자 소자들(1)과 접속 도체(20)가 실장된 기판(10)을 금형(도시되지 않음)에 안치하고, 금형 내부에 성형 수지를 주입하여 형성할 수 있다. 그러나 이에 한정되는 것은 않는다.
접속 도체(20)는 밀봉부(30)를 관통하는 형태로 밀봉부(30) 내에 형성된다. 접속 도체(20)는 일단이 기판(10)의 외부 접속용 전극(16)에 연결되고 타단은 외부 단자(28)와 연결된다.
접속 도체(20)는 도전성 재질로 형성되며, 예를 들어 구리나, 금, 은, 알루미늄 또는 이들의 합금으로 형성될 수 있다.
본 실시예에 따른 접속 도체(20)는 전극들(13, 16)과 동일한 재질로 형성될 수 있다. 구체적으로, 접속 도체(20)는 접속 도체(20)가 연결되는 외부 접속용 전극(16)과 동일한 재질로 형성된다.
따라서 외부 접속용 전극(16)이 구리(Cu)로 형성되는 경우, 접속 도체(20)도 구리(Cu)로 형성되어 접속 도체(20)와 외부 접속용 전극(16)은 동일한 재질로 이루어진 일체로 형성된다.
이 경우, 외부 접속용 전극(16)과 접속 도체(20) 사이에 니켈(Ni)이나 금(Au)과 같은 별도의 이종 금속이 개재되지 않으므로 상호 간의 결합 신뢰도를 높일 수 있다.
본 실시예에 따른 접속 도체(20)는 원뿔 형태로 형성될 수 있다. 그러나 이에 한정되지 않으며, 원 기둥 형태로 형성하는 등 필요에 따라 다양한 형상으로 변형될 수 있다.
접속 도체(20)의 타단에는 외부 단자(28)가 접합될 수 있다. 외부 단자(28)는 전자 소자 모듈(100)과, 전자 소자 모듈(100)이 실장되는 메인 기판(도시되지 않음)을 전기적, 물리적으로 연결한다. 이러한 외부 단자(28)는 패드 형태로 형성될 수 있으나 이에 한정되지 않으며 범프나 솔더 볼 등과 같은 다양한 형태로 형성될 수 있다.
본 실시예에서는 접속 도체(20)가 제2 밀봉부(35)에만 형성되는 경우를 예로 들고 있다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니며 필요에 따라 제1 밀봉부(31) 내에 형성하는 것도 가능하다.
본 실시예에 따른 접속 도체(20)는 도금을 통해 형성될 수 있다. 이 경우, 기판(10)의 적어도 어느 한 면에는 전해 도금에 이용되는 도금선(미도시)이 형성될 수 있다. 그러나 이에 한정되지 않으며, 도전성 페이스트를 이용하는 등 다양한 변형이 가능하다.
차폐막(40)은 외부로부터 유입되는 불필요한 전자파를 차폐한다. 또한, 전자 소자들(1)에서 발생되는 전자파가 외부로 방사되는 것을 차단한다.
차폐막(40)은 전자 소자 모듈(100)의 표면을 덮는 형태로 배치된다. 보다 구체적으로, 본 실시예에 따른 차폐막(40)은 기판(10)의 측면과 밀봉부(30)의 외부면을 따라 형성되며 외부 접속 단자들(28)이 배치되는 전자 소자 모듈(100)의 하부면에도 배치된다. 그리고 외부 접속 단자들(28) 중 접지와 연결된 단자(28a, 이하 접지 단자)와 전기적으로 연결된다.
차폐막(40)은 도전성을 갖는 다양한 재료로 형성될 수 있다. 본 실시예에 따른 차폐막(40)은 밀봉부(30)의 외부면에 도전성 분말을 포함하는 수지재를 도포하거나, 금속 박막을 형성함으로써 이루어질 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.
예를 들어, 본 실시예에 따른 차폐막(40)은 밀봉부(30)의 외부면에 스프레이 코팅법으로 형성된 금속 박막일 수 있다. 스프레이 코팅법은 균일한 도포막을 형성할 수 있으며 다른 공정에 비해 설비 투자에 소요되는 비용이 적은 장점이 있다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니다.
한편, 도 1을 참조하면, 본 실시예에 따른 차폐막(40)은 일부가 접지 단자(28a)와 접속 도체(20) 사이에 개재된다. 이에 따라 차폐막(40)은 접속 도체(20)와 접지 단자(28a)에 견고하게 접합되어 접합 신뢰성을 확보할 수 있다.
그러나 본 발명의 구성이 이에 한정되는 것은 아니며, 다양한 변형이 가능하다. 예를 들어, 접속 도체(20)의 타단 전체에 차폐막(40)을 형성하고, 접지 단자(28a)를 차폐막(40) 상에 접합하는 것도 가능하다.
또한 본 실시예에 따른 전자 소자 모듈(100)은 차폐막(40) 상에 배치되는 절연 보호층(50)을 포함할 수 있다.
절연 보호층(50)은 솔더 레지스트(solder resist)로 형성될 수 있으나 이에 한정되는 것은 아니다.
본 실시예에 따른 절연 보호층(50)은 전자 소자 모듈(100)에서 외부 접속 단자(28)들이 배치되는 하부면에 형성된다. 그러나 이에 한정되는 것은 아니며, 필요에 따라 전자 소자 모듈(100)의 다른 면에도 형성할 수 있다.
절연 보호층(50)에는 다수의 개구가 형성된다. 개구는 접속 도체(20)의 타단과 대응하는 위치에 형성되며, 외부 접속 단자들(28)은 상기한 개구를 통해 접속 도체(20)에 접합된다.
이상에서 설명한 본 실시예에 따른 전자 소자 모듈(100)은 기판(10)의 양면에 전자 소자들(1)이 실장된다. 또한 기판(10)의 하부면에 배치되는 접속 도체(20)에 의해 기판(10)과 외부 접속 단자(28)가 전기적으로 연결된다.
이에 따라, 하나의 기판(10)에 다수의 전자 소자들(1)을 실장할 수 있으므로 소자의 집적도를 높일 수 있다.
또한 본 실시예에 따른 전자 소자 모듈(100)은 기판(10)의 양면에 전자 소자들(1)이 실장되더라도 제1, 제2 밀봉부(30)에 의해 모두 봉지된다. 이에 전자 소자 모듈(100)이 메인 기판에 실장되는 과정에서 가해지는 고열로 인해 전자 소자들(1)이 기판(10)으로부터 분리되더라도, 밀봉부(30)에 의해 움직임이 고정된다.
따라서, 전자 소자들(1)과 기판(10) 사이의 접합 신뢰도를 높일 수 있다.
또한 본 실시예에 따른 전자 소자 모듈(100)은 차폐막(40)이 기판(10)의 접지와 직접 연결되지 않고 접지 단자(28a)와 연결된다. 따라서 차폐막(40)이 접지 단자(28a)를 통해 메인 기판(미도시)과 직접 연결될 수 있으므로, 차폐막(40)을 통해 노이즈가 기판(10) 내부로 유입되는 것을 방지할 수 있다. 그리고 차폐막(40)이 접지 단자(28a)와 직접 물리적으로 연결되므로, 차폐막(40)과 접지 간의 접합 신뢰성을 높일 수 있다.
또한, 차폐막(40)이 전자 소자 모듈(100)의 모든 면에 배치되므로, 차폐 성능을 높일 수 있다.
더하여, 전자 소자 모듈(100)의 전체 면에 배치된 차폐막(40)이 방열 기능도 수행할 수 있으므로, 열에 의해 전자 소자 모듈(100)의 성능이 저하되는 것을 최소화할 수 있다.
다음으로, 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명한다. 도 3a 내지 도 3l은 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도이다.
먼저 도 3a에 도시된 바와 같이 기판(10)을 준비하는 단계가 수행된다. 전술한 바와 같이 기판(10)은 다층 기판일 수 있으며, 양면에 실장용 전극(13)이 형성될 수 있다. 또한 하면에는 외부 접속용 전극(16)이 형성될 수 있다.
특히, 본 단계에서 준비되는 기판(10)은 동일한 실장 영역(A)이 다수개 반복적으로 배치된 기판으로, 넓은 면적을 갖는 사각 형상이거나 긴 스트립(strip) 형태의 기판일 수 있다.
이러한 기판(10)은 다수의 개별 모듈을 동시에 제조하기 형성하기 위한 것으로, 기판(11) 상에는 다수의 개별 모듈 실장 영역(A)이 구분되어 있으며, 이러한 다수의 개별 모듈 실장 영역(A)별로 전자 소자 모듈이 제조될 수 있다.
이어서, 도 3b에 도시된 바와 같이 기판(10)의 일면 즉 상면에 전자 소자들(1)을 실장하는 단계가 수행된다. 본 단계는 기판(10)의 일면에 형성된 실장용 전극(13) 상에 스크린 프린팅 방식 등을 통해 솔더 페이스트(solder paste)를 인쇄하고, 그 위에 전자 소자들(1)을 안착시킨 후, 열을 가하여 솔더 페이스트를 경화시키는 과정을 통해 수행될 수 있다.
이때, 각각의 개별 모듈 실장 영역(A)에는 동일한 전자 소자들(1)이 동일한 배치를 따라 실장될 수 있다.
이어서 도 3c에 도시된 바와 같이 전자 소자들(1)을 밀봉하며 기판(10)의 일면 상에 제1 밀봉부(31)를 형성하는 단계가 수행된다. 본 단계는 전술한 바와 같이 금형 내에 전자 소자(1)가 실장된 기판(10)을 배치한 후, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 제1 밀봉부(31)가 형성됨에 따라, 기판(10)의 일면 즉 상면에 실장된 전자 소자들(1)은 제1 밀봉부(31)에 의해 외부로부터 보호될 수 있다.
한편, 본 실시예에 따른 제1 밀봉부(31)는 기판(10) 상에서 여러 개별 모듈 실장 영역(A)들을 모두 덮는 일체형으로 형성된다. 그러나 이에 한정되는 것은 아니며, 필요에 따라 제1 밀봉부(31)를 개별 모듈 실장 영역(A)별로 각각 분리하여 서로 독립적으로 형성하는 것도 가능하다.
이어서, 도 3d에 도시된 바와 같이 제1 밀봉부(31)가 형성된 기판(10)의 타면 즉 하면 상에 솔더 페이스트(P)를 인쇄하는 단계가 수행된다. 이때, 솔더 페이스트(P)는 외부 접속용 전극(16)을 제외한 실장용 전극(13) 상에만 인쇄된다.
다음으로, 도 3e에 도시된 바와 같이, 솔더 페이스트(P)가 인쇄되어 있는 기판(10)의 타면에 전자 소자들(1)을 실장하는 단계가 수행된다.
본 단계는 먼저 실장용 전극(13) 상에 전자 소자들(1)을 안착시키는 과정이 수행되고, 이어서 열을 가하여 솔더 페이스트(도 3d의 P)를 경화시키는 과정이 수행된다.
이 과정을 통해 솔더 페이스트(P)는 용융 및 경화되며, 이에 기판(10)의 하면에 안착된 전자 소자들(1) 은 기판(10)에 견고하게 고정 접합되어 기판(10)과 전기적, 물리적으로 연결된다.
이어서, 도 3f에 도시된 바와 같이, 기판(10)의 하부면에 제2 밀봉부(35)를 형성하는 단계가 수행된다. 본 단계는 제1 밀봉부(31)와 마찬가지로, 하부면에 전자 소자(1)가 실장된 기판(10)을 금형 내에 배치한 후, 금형 내부에 성형수지를 주입하여 형성할 수 있다.
제2 밀봉부(35)에 의해, 기판(10)의 하면에 실장된 전자 소자들(1)은 제2 밀봉부(35)의 내부에 매립된다.
이어서, 도 3g에 도시된 바와 같이 제2 밀봉부(35)에 비아 홀(37)을 형성한다. 비아 홀(37)은 레이저 드릴(Laser drill) 방식을 통해 형성될 수 있으나, 이에 한정되는 것은 아니다.
이 과정에서, 비아 홀(37)은 전체적인 형상이 기판(10) 측으로 갈수록 수평 단면적이 작아지는 원추 형태로 형성될 수 있다.
이어서, 도 3h에 도시된 바와 같이, 비아 홀(37)의 내부를 도전성 재질로 채워 접속 도체(20)를 형성한다.
본 단계는 비아 홀(37) 내에 도전성 페이스트를 채운 후, 이를 경화시켜 접속 도체(20)를 완성할 수 있다. 또한 기판(10)에 형성된 도금선을 이용하여 전해 도금으로 비아 홀(37) 내부를 도금하여 접속 도체(20)를 형성하는 것도 가능하다.
이어서, 도 3i에 도시된 바와 같이 밀봉부(30)가 형성된 기판(10)을 절단한다. 이에 다수의 개별화된 반제품 상태의 모듈(이하, 반제품 모듈)을 얻을 수 있다.
이 단계는 블레이드(80)를 이용하여 개별 모듈 실장 영역(도 3h의 A)의 경계를 따라 밀봉부(30)가 형성된 기판(10)을 절단함에 따라 이루어질 수 있다.
이어서, 도 3j에 도시된 바와 같이 개별화된 반제품 모듈들 표면에 도전성 재질의 차폐막(40)을 형성한다. 차폐막(40)은 전술한 바와 같이 스퍼터링, 기상증착법, 전해 도금, 비전해 도금, 스프레이 코팅법 등을 통해 형성될 수 있다.
본 단계에서 차폐막(40)은 반제품 모듈 표면 전체에 형성된다.
이어서, 도 3k에 도시된 바와 같이 개별화된 반제품 모듈의 하부면에 형성된 차폐막(40)의 일부를 제거한다. 차폐막(40)을 제거함에 따라, 외부 접속 단자(28)들이 실장되는 접속 도체들(20)이 차폐막(40)의 외부로 노출된다.
이때, 기판(10)의 접지와 연결된 접속 도체들(20)은 외부로 완전히 노출되지 않으며, 부분적으로 차폐막(40)에 덮인 상태가 유지된다. 그러나 이에 한정되는 것은 아니며, 필요에 따라 차폐막(40)이 완전히 덮이도록 형성하는 것도 가능하다
이어서, 도 3l에 도시된 바와 같이 반제품 모듈의 하부면에 절연 보호층(50)을 형성한다.
절연 보호층(50)은 솔더 레지스트(solder resist)로 형성될 수 있으나 이에 한정되는 것은 아니다.
절연 보호층(50)에는 다수의 개구가 형성되며, 외부 접속 단자들(28)이 실장되는 접속 도체들(20)은 상기한 개구를 통해 외부로 노출된다.
이어서, 외부 접속 단자들(28)과 접지 단자들(28a)을 절연 보호층(50)의 개구를 통해 접속 도체(20)에 접합하여 도 1에 도시된 전자 소자 모듈(100)을 완성한다. 외부 접속 단자들(28)은 절연 보호층(50)에 의해 차폐막(40)과의 접촉이 차단되며, 이에 외부 접속 단자들(28)과 차폐막(40)과의 절연을 확보할 수 있다.
또한 외부 접속 단자들(28) 중, 접지 단자들(28a)은 적어도 일부가 차폐막(40)에 접촉하며 접속 도체(20)에 접합된다. 예를 들어 접지 단자들(28a)은 일부가 접속 도체(20)에 접합되고 일부는 차폐막(40)에 접합될 수 있다. 또한 접지 단자들(28a)은 전체가 차폐막(40)을 매개로 하여 접속 도체(20)에 접합될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
1: 전자 소자
10: 기판
13: 실장용 전극
20: 접속 도체
28: 외부 접속 단자
28a: 접지 단자
30: 밀봉부
31: 제1 밀봉부
35: 제2 밀봉부
40: 차폐막
50: 절연 보호층
100: 전자 소자 모듈

Claims (10)

  1. 기판;
    상기 기판의 일면에 실장되는 전자 소자;
    상기 전자 소자를 매립하며 상기 기판의 일면에 형성되는 밀봉부;
    상기 밀봉부를 관통하며 일단이 상기 기판에 연결되고 타단이 상기 밀봉부의 외부로 노출되는 접속 도체; 및
    상기 밀봉부의 표면에 전체에 배치되는 차폐막;
    을 포함하는 전자 소자 모듈.
  2. 제1항에 있어서,
    상기 접속 도체의 타단에 접합되며, 상기 밀봉부의 외부에 배치되는 외부 접속 단자를 더 포함하는 전자 소자 모듈.
  3. 제1항에 있어서,
    상기 기판의 타면에 실장되는 전자 소자와, 상기 기판의 타면에 형성되는 밀봉부를 더 포함하는 전자 소자 모듈.
  4. 제2항에 있어서, 상기 외부 접속 단자는,
    상기 기판의 접지와 연결되는 접지 단자를 포함하며,
    상기 차폐막은 상기 접지 단자와 연결되는 전자 소자 모듈.
  5. 제4항에 있어서, 상기 접지 단자는,
    상기 차폐막을 매개로 상기 접속 도체에 접합되는 전자 소자 모듈.
  6. 제2항에 있어서,
    상기 외부 접속 단자가 접합되는 상기 밀봉부의 일면에 형성되며, 상기 차폐막 상에 배치되는 절연 보호층을 더 포함하는 전자 소자 모듈.
  7. 기판을 준비하는 단계;
    상기 기판의 일면에 전자 소자들을 실장하는 단계;
    상기 전자 소자들을 매립하는 밀봉부를 형성하는 단계;
    상기 밀봉부 내에 접속 도체를 형성하는 단계; 및
    상기 밀봉부의 표면에 전체에 차폐막을 형성하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
  8. 제7항에 있어서, 상기 차폐막을 형성하는 단계 이후,
    상기 접속 도체의 하단에 외부 접속 단자를 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
  9. 제8항에 있어서,
    상기 외부 접속 단자는 상기 기판의 접지와 연결되는 접지 단자를 포함하며,
    상기 접지 단자는 적어도 일부가 상기 차폐막에 접합되는 전자 소자 모듈 제조 방법.
  10. 제8항에 있어서, 상기 차폐막을 형성하는 단계 이후,
    상기 외부 접속 단자가 접합된 상기 밀봉부의 일면에 상기 차폐막을 보호하는 절연 보호층을 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
KR1020170028271A 2017-03-06 2017-03-06 전자 소자 모듈 및 그 제조 방법 KR20180101832A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170028271A KR20180101832A (ko) 2017-03-06 2017-03-06 전자 소자 모듈 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170028271A KR20180101832A (ko) 2017-03-06 2017-03-06 전자 소자 모듈 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20180101832A true KR20180101832A (ko) 2018-09-14

Family

ID=63599540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170028271A KR20180101832A (ko) 2017-03-06 2017-03-06 전자 소자 모듈 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20180101832A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554674A (zh) * 2020-05-15 2020-08-18 甬矽电子(宁波)股份有限公司 具有电磁屏蔽功能的封装体和封装工艺
KR20200117819A (ko) * 2019-04-05 2020-10-14 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR20210017857A (ko) * 2019-08-09 2021-02-17 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US11071196B2 (en) 2019-04-05 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module
US11206731B2 (en) 2020-03-17 2021-12-21 Samsung Electro-Mechanics Co., Ltd. Communication module

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200117819A (ko) * 2019-04-05 2020-10-14 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US11071196B2 (en) 2019-04-05 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module
US11382207B2 (en) 2019-04-05 2022-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module
KR20210017857A (ko) * 2019-08-09 2021-02-17 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US11206731B2 (en) 2020-03-17 2021-12-21 Samsung Electro-Mechanics Co., Ltd. Communication module
CN111554674A (zh) * 2020-05-15 2020-08-18 甬矽电子(宁波)股份有限公司 具有电磁屏蔽功能的封装体和封装工艺
CN111554674B (zh) * 2020-05-15 2022-02-08 甬矽电子(宁波)股份有限公司 具有电磁屏蔽功能的封装体和封装工艺

Similar Documents

Publication Publication Date Title
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
KR101994715B1 (ko) 전자 소자 모듈 제조 방법
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
US20150062854A1 (en) Electronic component module and method of manufacturing the same
KR101477392B1 (ko) 전자 소자 모듈
KR20120045893A (ko) 반도체 패키지 모듈
US9510461B2 (en) Electric component module and method of manufacturing the same
KR102428340B1 (ko) 전자 소자 모듈 및 이를 구비하는 전자 기기
KR20150009728A (ko) 전자 소자 모듈 및 그 실장 구조
KR20200123572A (ko) 전자 소자 모듈 및 그 제조 방법
JP7494432B2 (ja) 電子素子モジュール及びその製造方法
KR20170002830A (ko) 전자 소자 모듈 및 그 제조 방법
KR102107025B1 (ko) 전자 소자 모듈 및 그 제조 방법
CN112259528A (zh) 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
KR102146802B1 (ko) 전자 소자 모듈
CN105244327A (zh) 电子装置模块及其制造方法
US20180240738A1 (en) Electronic package and fabrication method thereof
KR102387747B1 (ko) 전자 소자 모듈
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
KR20170137023A (ko) 반도체 패키지 및 그 제조 방법
KR101829936B1 (ko) 반도체 패키지 및 그 제조 방법
KR20220000087A (ko) 전자 소자 모듈
KR20150000174A (ko) 전자 소자 모듈 및 그 제조 방법
KR20180016451A (ko) 회로기판 연결 구조체