KR20170002830A - 전자 소자 모듈 및 그 제조 방법 - Google Patents

전자 소자 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20170002830A
KR20170002830A KR1020150092651A KR20150092651A KR20170002830A KR 20170002830 A KR20170002830 A KR 20170002830A KR 1020150092651 A KR1020150092651 A KR 1020150092651A KR 20150092651 A KR20150092651 A KR 20150092651A KR 20170002830 A KR20170002830 A KR 20170002830A
Authority
KR
South Korea
Prior art keywords
substrate
layer
module
electronic device
sealing
Prior art date
Application number
KR1020150092651A
Other languages
English (en)
Inventor
박노일
정태성
박승욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150092651A priority Critical patent/KR20170002830A/ko
Priority to US15/058,655 priority patent/US20170006707A1/en
Priority to CN201610151379.5A priority patent/CN106328633B/zh
Publication of KR20170002830A publication Critical patent/KR20170002830A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명은 전자 소자들을 포함하면서도 전체적인 크기를 최소화할 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다. 이를 위한 본 발명의 실시예에 따른 전자 소자 모듈은, 기판, 상기 기판의 일면에 실장되는 적어도 하나의 제1 소자, 상기 기판의 일면과 상기 제1 소자의 윤곽을 따라 형성되는 재배선부, 및 상기 재배선부 상에 실장되는 적어도 하나의 제2 소자를 포함할 수 있다.

Description

전자 소자 모듈 및 그 제조 방법{ELECTRONIC COMPONENT MODULE AND MANUFACTURING METHOD THREROF}
본 발명은 패키지 사이즈를 최소화할 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다.
전자 소자들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다.
또한 소형이면서도 고성능을 갖는 전자 소자 모듈을 제조하기 위해, 기판의 양면에 전자 부품을 실장하는 구조와, 패키지의 양면에 외부 단자를 형성하는 구조도 개발되고 있다.
그러나 기판의 양면에 전자 부품을 실장하는 경우, 모듈의 전체적인 크기가 증가하게 되는 단점이 있다.
한국등록특허 제10-1382706호
본 발명의 목적은 많은 전자 소자들을 포함하면서도 전체적인 크기를 최소화할 수 있는 전자 소자 모듈 및 그 제조 방법을 제공하는 데에 있다.
본 발명의 실시예에 따른 전자 소자 모듈은, 기판, 상기 기판의 일면에 실장되는 적어도 하나의 제1 소자, 상기 기판의 일면과 상기 제1 소자의 윤곽을 따라 형성되는 재배선부, 및 상기 재배선부 상에 실장되는 적어도 하나의 제2 소자를 포함할 수 있다.
또한 본 발명의 다른 실시예에 따른 전자 소자 모듈 제조 방법은, 상기 기판의 일면에 적어도 하나의 제1 소자를 실장하는 단계, 상기 기판의 일면과 상기 제1 소자의 윤곽을 따라 재배선부를 형성하는 단계, 및 상기 재배선부 상에 제2 소자를 실장하는 단계를 포함할 수 있다.
본 발명에 따른 전자 소자 모듈은 기판에 실장된 제1 소자의 상부에 제2 소자들이 실장된다. 또한 기판이 아닌 필름 형태의 절연층을 재배선부로 이용하므로, 2개의 기판을 이용하는 경우에 비해 두께의 증가를 최소화할 수 있다.
더하여, 언더필층이나 밀봉층에 의해 형성되는 경사면에도 제2 소자를 실장할 수 있다.
따라서 전자 소자 모듈의 부피를 최소화하면서 많은 수의 전자 소자들을 실장할 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도.
도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도.
도 3은 도 1의 A 부분을 확대하여 도시한 부분 확대 단면도.
도 4 내지 도 11는 도 1에 도시된 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도.
도 12는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도.
도 13은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 더하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도이다. 또한 도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도이고, 도 3은 도 1의 A 부분을 확대하여 도시한 부분 확대 단면도이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 전자 소자 모듈(100)는 전자 소자(1), 기판(10), 재배선부(20), 및 몰드부(30)를 포함하여 구성된다.
전자 소자(1)는 적어도 하나의 제1 소자(2)와 적어도 하나의 제2 소자(3)를 포함한다.
전자 소자(1)는 기판(10) 상에 실장될 수 있는 전자 부품들이라면 모두 전자 소자(1)로 이용될 수 있다. 예를 들어, 전자 소자(1)는 능동 소자 또는 수동 소자일 수 있다.
제1 소자(2)는 실장 면적이 큰 소자일 수 있다. 예를 들어, 제1 소자(2)는 실장 면적이 기판(10)의 절반 이상을 차지하는 크기의 소자일 수 있으며, 상부면이 편평하게 형성되는 소자일 수 있다. 그러나 이에 한정되는 것은 아니다.
제1 소자(2)는 기판(10)의 일면에 실장된다. 제1 소자(2)는 편평한 몸체를 구비하며, 몸체의 하부면에는 다수의 접속 단자가 배치되어 기판(10)의 일면에 접합된다. 따라서 제1 소자(2)로는 IC 칩이나 패키지 소자와 같은 능동 소자가 주로 이용될 수 있다.
제2 소자(3)는 기판(10)의 일면 상이나, 제1 소자(2)의 상부에 배치된다. 따라서 제2 소자(3)로는 제1 소자(2)에 비해 상대적으로 크기가 작은 전자 부품들이 이용된다. 예를 들어, 제2 소자(3)는 제1 소자(2)에 비해 상대적으로 실장 면적이 작은 전자 부품들이 이용될 수 있다.
제2 소자들(3) 중, 다른 소자들에 비해 상대적으로 두께(또는 높이)가 두꺼운 소자의 경우, 제1 소자(2)의 주변에 배치된다. 이때, 상기한 두께가 두꺼운 소자의 실장 높이는 제1 소자(2)의 두께보다 두껍고, 후술되는 몰드부(30)의 두께보다 작을 수 있다.
또한 제2 소자(3)들 중 두께(또는 높이)가 얇은 소자의 경우, 제1 소자(2)의 상부에 주로 배치된다. 그러나 필요에 따라 제1 소자(2)의 주변에도 배치될 수도 있다.
전자 소자들(1)은 플립 칩(flip chip)형태로 기판(10)에 실장될 수 있다. 그러나 이에 한정되지 않으며, 필요에 따라 본딩 와이어(bonding wire)를 통해 기판(10)에 전기적으로 연결될 수도 있다.
언더필층(50)은 제1 소자(2)와 기판(10) 사이의 틈에 충진된다. 또한, 제1 소자(2)의 몸체 측면에도 형성된다. 여기서, 제1 소자(2)의 몸체 측면에 형성되는 언더필층(50)은 제1 소자(2)의 상부면과 기판(10)의 일면을 연결하는 형태로 형성된다.
따라서 언더필층(50)의 상단부는 제1 소자(2)의 상부면과 동일한 평면 상에 배치되거나 대략 유사한 위치에 배치된다.
또한, 언더필층(50)의 표면은 제1 소자(2)의 상부면과 기판(10)의 일면을 연결하는 형태의 경사면으로 형성된다. 도 1에서는 언더필층(50)의 경사면이 평면으로 형성되는 경우를 예로 들고 있으나, 이에 한정되지 않으며, 곡면으로 형성될 수도 있다.
이러한 언더필층(50)은 에폭시 수지가 이용될 수 있다. 또한 높은 점도를 언더필 수지를 선택적으로 이용함으로써, 언더필층(50)의 상단부를 제1 소자(2)의 상부면과 연결되도록 구성할 수 있다.
재배선부(20)는 기판(10)의 일면과 제1 소자(2)의 상부면을 따라 형성된다.
재배선부(20)는 기판(10)의 일면에서 기판(10)과 전기적으로 연결되며 제1 소자(2)의 상부면에 배치되는 제2 소자들(3)과 기판(10)을 전기적으로 연결한다.
따라서 재배선부(20)는 기판(10)의 제1 소자(2)의 외부로 노출된 기판(10)의 일면 전체에 형성되거나, 부분적으로 형성될 수 있다. 또한 제1 소자(2)의 상부면 전체에 형성되거나 부분적으로 형성될 수 있다.
재배선부(20)는 적어도 하나의 절연층(21)과 절연층(21) 상에 형성되는 패턴층(22)을 포함할 수 있다.
절연층(21)은 연성을 갖는 절연 필름이나 절연 테이프 등에 의해 형성될 수 있다.
절연층(21)에는 적어도 하나의 접속 비아(23)가 형성될 수 있다. 접속 비아(23)는 절연층(21)을 관통하여 기판(10)의 실장용 전극(13)에 접합된다. 따라서 패턴층(22)은 접속 비아(23)를 통해 기판(10)과 전기적으로 연결된다.
절연층(21)은 감광성 절연 필름을 이용하여 형성할 수 있다. 그러나 이에 한정되지 않으며, 일면에 도체 패턴을 형성할 수 있는 절연성 재질이라면 다양한 소재가 이용될 수 있다.
절연층(21)이 기판(10)이나 제1 소자(2)와 견고하게 접착될 수 있도록, 절연층(21)과 기판(10), 제1 소자(2) 사이에는 접합 부재(미도시)가 개재될 수 있다. 접합 부재(미도시)는 양면에 접착성을 갖는 박막 필름이 이용될 수 있으나, 이에 한정되지 않으며, 접착성 물질을 도포하여 형성하는 등 다양한 변형이 가능하다. 또한 절연층(21)의 타면에 접착성 물질이 도포된 경우, 접합 부재는 생략될 수 있다.
패턴층(22)은 배선 패턴과 접속 비아(23)를 포함할 수 있으며, 제2 소자들(1) 상호 간, 또는 제2 소자(1)와 기판(10)을 전기적으로 연결한다.
패턴층(22)은 인쇄회로기판(10)의 패턴 형성 공정을 활용하여 형성할 수 있다. 예를 들어 패턴층(22) 형성을 위해 포토리소그래피(Photolithography) 공정이 적용될 수 있다. 그러나 이에 한정되는 것은 아니다.
기판(10)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유리 기판, 연성 기판 등)이 이용될 수 있으며 적어도 어느 한 면에 적어도 하나의 전자 소자(1)가 실장될 수 있다.
기판(10)의 양면에는 다수의 전극들(13, 16)이 형성될 수 있다. 여기서 전극은 전자 소자(1)를 실장하기 위한 다수의 실장용 전극(13)과 외부 단자(28)가 접합되는 다수의 외부 접속용 전극(16)을 포함할 수 있다.
실장용 전극(13)은 제1 소자(2) 또는 재배선부(20)와 전기적으로 연결된다. 그리고 외부 접속용 전극(16)은 외부 단자(28)를 통해 외부와 전기적으로 연결된다.
도시되어 있지 않지만, 기판(10)의 양면에는 실장용 전극들(13)이나 외부 접속용 전극들(16) 상호 간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
이러한 본 실시예에 따른 기판(10)은 복수의 층으로 형성된 다층 기판(10)일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(15)이 형성될 수 있다.
또한, 본 실시예에 따른 기판(10)은 전극들(13, 16)과 기판(10)의 내부에 형성되는 회로 패턴들(15)을 전기적으로 연결하는 도전성 비아(14)를 포함할 수 있다.
이러한 본 실시예에 따른 기판(10)은 다수의 개별 모듈을 동시에 제조하기 위해 동일한 실장 영역이 다수개 반복적으로 배치된 기판일 수 있으며, 구체적으로 넓은 면적을 갖는 사각 형상이거나 긴 스트립(strip) 형태의 기판일 수 있다. 이 경우, 다수의 개별 모듈 실장 영역별로 전자 소자 모듈이 제조될 수 있다.
몰드부(30)는 기판(10)에 실장된 전자 소자들(1)을 밀봉한다. 또한 기판(10)에 실장된 전자 소자들(1) 사이에 충진됨으로써, 전자 소자들(1) 상호 간의 전기적인 단락이 발생되는 것을 방지하고, 전자 소자들(1)의 외부를 둘러싸며 전자 소자(1)를 기판(10) 상에 고정시켜 외부의 충격으로부터 전자 소자들(1)을 안전하게 보호한다.
몰드부(30)는 사출 형성이나 몰딩(molding) 방식에 의해 형성될 수 있으며, 예를 들어, 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)가 몰드부(30)의 재질로 사용될 수 있다. 그러나 본 발명은 이에 한정되지 않으며, 몰드부(30)를 형성하기 위해 필요에 따라 반경화 상태의 수지를 압착하는 방법을 이용하는 등 다양한 방법이 이용될 수 있다.
본 실시예에 따른 몰드부(30)는 기판(10)의 일면 전체를 덮는 형태로 형성된다. 본 실시예에서는 모든 전자 소자들(1)이 모두 몰드부(30)의 내부에 매립되는 경우를 예로 들고 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 몰드부(30)의 내부에 매립되는 전자 소자들(1) 중 적어도 하나는 일부가 몰드부(30)의 외부로 노출되도록 구성하는 등 다양한 응용이 가능하다.
실드부(40)는 몰드부(30)를 내부에 수용하는 형태로 형성된다. 즉, 몰드부(30)에 밀착하여 몰드부(30)의 외부면을 덮도록 형성된다.
실드부(40)는 전자파 차폐를 위해 기판(10)의 접지 패턴(미도시)과 전기적으로 연결된다.
실드부(40)는 도전성을 갖는 다양한 재료로 형성될 수 있다. 예를 들어, 실드부(40)는 도전성 분말을 포함하는 수지재로 형성되거나, 직접 금속 박막을 형성하여 완성될 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.
특히 본 실시예에 따른 실드부(40)는 스프레이 코팅법으로 형성된 금속 박막일 수 있다. 스프레이 코팅법은 균일한 도포막을 형성할 수 있으며 다른 공정에 비해 설비 투자에 소요되는 비용이 적은 장점이 있다. 그러나 이에 한정되지 않으며 다양한 응용이 가능하다.
다음으로, 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명한다.
도 4 내지 도 11은 도 1에 도시된 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도이다.
이를 참조하면, 먼저 도 4에 도시된 바와 같이 기판(10)의 일면 즉 상면에 제1 소자(2)를 실장하는 단계가 수행된다.
전술한 바와 같이 본 실시예에 따른 기판(10)은 다층 복수의 층으로 형성된 다층 회로 기판(10)일 수 있다. 각 층 사이에는 전기적으로 연결되는 패턴들이 형성될 수 있다.
또한, 본 실시예에 따른 기판(10)은 스트립의 형태의 기판(이하 스트립 기판)을 이용한다. 스트립 기판(10)은 다수의 개별 전자 소자 모듈(100)을 동시에 제조하기 형성하기 위한 것으로, 스트립 기판(10) 상에는 절단선(C)에 의해 다수의 소자 모듈 영역(P)이 구분되어 있으며, 이러한 다수의 개별 소자 모듈 영역(P)별로 전자 소자 모듈(100)이 제조된다.
제1 소자(2)는 기판(10)의 모든 개별 소자 모듈 영역(P)에 반복적으로 실장될 수 있다. 즉 전자 소자 모듈(100)은 개별 소자 모듈 영역(P)별로 동일한 종류, 수량이 동일하게 배치되며 실장될 수 있다.
한편, 본 실시예에서는 하나의 개별 소자 모듈 영역(P) 하나의 제1 소자(2)만을 실장하는 경우를 예로 들고 있다. 그라나 이에 한정되지 않으며, 필요에 따라 복수의 제1 소자(2)를 실장하는 것도 가능하다.
제1 소자(2)를 기판(10)에 실상하는 단계는 기판(10)의 일면에 형성된 실장용 전극(13) 상에 스크린 프린팅 방식 등을 통해 솔더 페이스트(solder paste)를 인쇄하고, 그 위에 제1 소자(2)를 안착시킨 후, 리플로우(reflow) 공정을 통해 열을 가하여 솔더 페이스트를 용융 및 경화시킴으로써 수행될 수 있다.
그러나 이에 한정되는 것은 아니며, 제1 소자(2)를 기판(10)의 일면에 부착시킨 후, 본딩 와이어를 이용하여 기판(10)에 형성된 실장용 전극(13)과 전자 소자(1)의 전극을 전기적으로 연결하는 등 제1 소자(2)의 형상에 따라 다양한 방법이 이용될 수 있다.
이어서, 도 5에 도시된 바와 같이, 제1 소자(2)와 기판(10) 사이에 언더필(Underfill)용액을 주입하여 언더필층(50)을 형성한다. 언더필 용액은 제1 소자(2)와 기판(10) 사이의 틈에 채워질 뿐만 아니라, 제1 소자(2)의 몸체 측면을 따라서도 주입된다.
언더필층(50)의 상단부는 제1 소자(2)의 상부면과 동일한 평면 상에 배치되거나 대략 유사한 위치에 배치된다. 이로 인해, 언더필층(50)의 표면은 제1 소자(2)의 상부면과 기판(10)의 일면을 연결하는 형태의 경사면으로 형성된다.
이러한 언더필층(50)은 에폭시 수지가 이용될 수 있다. 또한 높은 점도를 언더필 수지를 선택적으로 이용함으로써, 언더필층(50)의 상단부를 제1 소자(2)의 상부면과 연결되도록 구성할 수 있다. 또한 필요에 따라 점도가 다른 다수의 언더필 용액을 순차적으로 이용하는 것도 가능하다.
이어서 재배선부(20)를 형성한다.
먼저 도 6에 도시된 바와 같이, 절연층(21)을 형성한다.
절연층(21)은 기판(10)과 제1 소자(2), 그리고 언더필층(50)이 형성하는 표면을 따라 부착된다. 이때, 절연층(21)은 상기한 표면 전체에 부착될 수 있으며, 필요에 따라 부분적으로 부착될 수도 있다.
절연층(21)은 별도의 접착 부재를 매개로 상기한 표면에 부착될 수 있다. 그러나 이에 한정되지 않으며, 절연층(21)에 접착성 물질이 도포되어 있는 경우, 상기한 접착 부재는 생략될 수 있다.
절연층(21)은 진공 접착(Vacuum Lamination) 방식을 통해 상기한 표면에 견고하게 부착될 수 있다. 그러나 이에 한정되는 것은 아니다.
또한 절연층(21) 상에 패턴층(22)을 용이하게 형성하기 위해, 본 실시예에 따른 절연층(21)은 감광성 절연 필름을 이용하여 형성할 수 있다. 그러나 이에 한정되는 것은 아니다.
한편 절연층(21)을 형성한 후, 패턴층(22)과 절연층(21)과의 밀착력을 높이기 위해, 절연층(21)에 표면처리를 실시할 수 있다. 표면 처리는 화학적 약품을 이용하거나 레이저, UV 등을 이용하여 수행할 수 있으나 이에 한정되지 않는다.
이어서 도 7에 도시된 바와 같이 절연층(21) 상에 패턴층(22)을 형성한다.
본 단계는 먼저 절연층(21)에 적어도 하나의 관통 비아를 형성한다. 관통 비아에 의해, 기판(10)의 실장용 전극은 외부로 노출된다.
이어서, 패턴층(22)을 형성한다. 패턴층(22)은 일반적인 기판(10)의 패턴 형성 공정을 활용하여 형성할 수 있다. 예를 들어 패턴층(22) 형성을 위해 포토리소그래피(Photolithography) 공정이 적용될 수 있으나 이에 한정되는 것은 아니다.
또한 이 과정에서 관통 비아에 도전성 물질이 충진되어 접속 비아(23)가 형성된다. 접속 비아(23)에 의해 패턴층(22)은 기판(10)의 실장용 전극과 전기적으로 연결된다.
한편 도 7은 절연층(21)과 패턴층(22)이 각각 한층씩만 형성된 재배선부(20)를 도시하고 있다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니며, 도 8에 도시된 바와 같이, 필요에 따라 다층으로 패턴층(22)을 형성할 수 있다. 이는 전술한 도 6과 도 7의 과정을 반복적으로 수행함에 따라 구현될 수 있다.
재배선부(20)가 완성되면, 도 8에 도시된 바와 같이, 재배선부(20) 상에 제2 소자(3)를 실장한다.
제2 소자(3)는 재배선부(20) 상에서 다양한 위치에 실장될 수 있다. 예를 들어, 제2 소자(3)는 기판(10) 상에 형성된 재배선부(20)에 실장되거나, 제1 소자(2) 상에 형성된 재배선부(20)에 실장될 수 있다.
이에 더하여, 본 실시예에 따른 제2 소자(3)는 언더필층(50) 상에 형성된 재배선부(20)에도 형성될 수 있다. 이 경우, 재배선부(20)는 경사면으로 형성된다. 따라서 제2 소자(3)도 해당 경사면을 따라 경사지게 실장된다.
경사면에 실장되는 제2 소자(3)의 경우, 솔더 페이스트와 같은 도전성 접착제를 매개로 경사면에 안착되므로 칩 소자와 같은 가벼운 소자들이 주로 이용될 수 있다.
또한, 제2 소자들(3) 중 기판(10) 상에 형성된 재배선부(20)에 실장되는 소자는 두께(또는 높이)가 두꺼운 소자를 포함할 수 있다. 여기서, 상기한 두꺼운 소자의 두께는 제1 소자(2)보다 두껍고 몰드부(30)의 두께와 대응되거나 그보다 작을 수 있다.
제1 소자(2) 상에 형성된 재배선부(20)에는 두께가 얇은 소자들이 주로 배치된다.
이처럼 제2 소자(3)는 크기나 두께에 따라 다양한 위치에 배치될 수 있다.
제2 소자(3)를 실장하는 단계는 재배선부(20) 상에 스크린 프린팅 방식 등을 통해 솔더 페이스트(solder paste)를 인쇄하고, 그 위에 제2 소자들(3)을 안착시킨 후, 리플로우(reflow) 공정을 통해 열을 가하여 솔더 페이스트를 용융 및 경화시킴으로써 수행될 수 있다.
그러나 이에 한정되는 것은 아니며, 본딩 와이어를 이용하는 등 다양한 변형이 가능하다.
이어서 도 9에 도시된 바와 같이, 기판(10)의 일면에 몰드부(30)를 형성하는 단계가 수행된다.
먼저 금형(미도시) 내에 전자 소자들(1)이 실장된 기판(10)을 배치한 후, 금형 내부에 성형수지를 주입하여 몰드부(30)를 형성한다. 이에 기판(10)에 실장된 전자 소자들(1)은 몰드부(30)에 의해 외부로부터 보호될 수 있다.
이때, 몰드부(30)는 스트립 기판(10) 상에서 각각의 개별 소자 모듈 영역(P)을 모두 덮는 일체형으로 형성된다. 그러나 필요에 따라 몰드부(30)를 개별 소자 모듈 영역(P)별로 각각 분리하여 형성하는 것도 가능하다.
다음으로, 도 10에 도시된 바와 같이, 1차 절단 단계가 수행된다.
본 단계는 블레이드(70)를 이용하여 수행될 수 있다. 즉, 블레이드(70)로 개별 소자 모듈 영역(P)의 경계(C, 또는 절단선)를 따라 몰드부(30)와 형성된 기판(10)의 일부를 절단한다. 이때, 블레이드(70)에 의해 기판(10)의 접지 패턴도 일부분이 절단되며, 이에 접지 패턴이 기판(10)의 외부로 노출된다.
이처럼 본 단계에서는 스트립 기판(10)의 일부분 까지만 절단하는 하프 다이싱(half dicing) 공정이 수행된다. 이로 인해 스트립 기판(10)은 완전하게 절단되지 않고 연결된 상태를 유지하게 된다.
이어서 도 11에 도시된 바와 같이, 실드부(40)를 형성하는 단계가 수행된다. 도면에 도시된 바와 같이, 실드부(40)는 몰드부(30)의 외부면과, 1차 절단을 통해 노출된 기판(10)의 내부면에 전체적으로 형성된다. 이에 따라 실드부(40)는 기판(10)의 절단면을 통해 외부로 노출된 접지 패턴과 전기적으로 연결된다.
전술한 바와 같이, 이러한 실드부(40)는 금속 박막으로 구현될 수 있다. 이 경우 금속 박막은 스프레이 코팅법(conformal coating)을 적용하여 형성될 수 있다. 스프레이 코팅법은 균일한 도포막을 형성하는데 적합한 공정일 뿐만 아니라, 타 박막 형성 공정(예를 들어, 전해 도금법, 무전해 도금법, 스퍼터링법)에 비해 설비 투자비용이 적고 생산성이 우수하며 친환경적인 장점이 있다. 그러나 이에 한정되지 않으며 필요에 따라 다양한 방법들이 이용될 수 있다.
한편, 본 발명에 따른 전자 소자 모듈 제조 방법은 실드부(40)를 형성한 이후, 실드부(40) 표면의 내마모성 및 내부식성을 향상시키기 위해 실드부(40)에 플라즈마 처리 공정을 수행할 수 있다.
마지막으로, 실드부(40)가 형성된 스트립 기판(10)의 나머지 부분을 절단하여 도 1에 도시된 개별 전자 소자 모듈(100)을 형성하는 2차 절단 단계가 수행된다. 이 단계의 절단 공정은 블레이드(미도시)를 이용하여 실드부(40)가 형성된 기판(10)의 상하면을 한번에 절단하며 이루어진다. 이때, 블레이드는 몰드부(30) 측이 아닌 기판(10) 측으로 접근하여 기판(10)을 절단하게 된다.
이를 통해 스트립 형태의 기판(10)은 각각의 개별 전자 소자 모듈(도 1의 100)로 완전히 분리된다.
이상과 같은 단계들을 통해 제조되는 본 실시예에 따른 전자 소자 모듈은 기판(10)에 실장된 제1 소자(2)의 상부에 제2 소자(3)들이 실장된다. 또한 기판(10)이 아닌 필름 형태의 절연층(21)을 재배선부(20)로 이용하므로, 2개의 기판(10)을 이용하는 경우에 비해 두께의 증가를 최소화할 수 있다.
더하여, 언더필층(50)에 의해 형성되는 경사면에도 제2 소자(3)를 실장할 수 있다.
따라서 전자 소자 모듈의 부피를 최소화하면서 많은 수의 전자 소자들을 실장할 수 있다.
또한 기판(10)의 하부면이 외부로 노출되어 있으므로, 기판(10)에 실장된 제1 소자(2)에서 열이 많이 발생하더라도 기판(10)을 통해 열이 원활하게 방출될 수 있다.
한편 본 발명은 전술한 실시예에 한정되지 않으며 다양한 변형이 가능하다.
도 12는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 12를 참조하면, 본 실시예에 따른 전자 소자 모듈(200)은 언더필층(도 1의 50)이 아닌 밀봉층(60)을 이용한다.
밀봉층(60)은 몰드부(30)와 동일한 재질로 형성될 수 있으며, 몰드부(30)와 마찬가지로 사출 성형을 통해 형성될 수 있다. 예를 들어 밀봉층(60)은 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)를 이용하여 형성할 수 있다.
밀봉층(60)은 제1 소자(2)의 상부면을 덮는 형태로 형성될 수 있다. 따라서 재배선부(20)는 기판(10)과 밀봉층(60)의 표면을 따라 형성된다.
본 실시예에 따른 밀봉층(60)이 전술한 실시예의 언더필층(50)보다 두께가 증가함에 따라, 본 실시예에 따른 전자 소자 모듈은 전술한 실시예보다 두께가 증가될 수 있다. 그러나 이에 한정되지 않으며, 전술한 실시예와 마찬가지로, 제1 전자 소자(2)의 상부면이 노출되도록 밀봉층(60)을 형성한 후, 재배선부(20)를 형성하는 것도 가능하다.
도 13은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 13을 참조하면, 본 실시예에 따른 전자 소자 모듈(300)은 언더필층(50)을 구비한다. 언더필층(50)이 제1 소자(2)의 상부면과 기판(10)을 연결하는 형태로 형성되지 않고, 제1 소자(2)와 기판(10) 사이의 틈에 충진되는 형태로 형성된다.
따라서, 재배선부(20)는 제1 소자(2)의 측면을 따라 대략 수직 방향으로 배치되는 영역이 포함될 수 있다.
이 경우, 언더필층(50) 상에 형성된 재배선부(20)에는 제2 소자(3)를 실장하기 어렵다. 그러나 언더필층(50)의 구현이 용이하므로 제조가 용이하다는 이점이 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100, 200, 300: 전자 소자 모듈
1: 전자 소자
10: 기판
20: 재배선부
30: 몰드부
40: 실드부
50: 언더필층
60: 밀봉층

Claims (15)

  1. 기판;
    상기 기판의 일면에 실장되는 적어도 하나의 제1 소자;
    상기 기판의 일면과 상기 제1 소자의 윤곽을 따라 형성되는 재배선부; 및
    상기 재배선부 상에 실장되는 적어도 하나의 제2 소자;
    를 포함하는 전자 소자 모듈.
  2. 제1항에 있어서, 상기 재배선부는;
    상기 기판의 일면과 상기 전자 소자의 표면을 따라 부착되는 적어도 하나의 절연층; 및
    상기 절연층 상에 형성되는 패턴층;
    을 포함하는 전자 소자 모듈.
  3. 제2항에 있어서, 상기 절연층은,
    감광성 절연 필름으로 형성되는 전자 소자 모듈.
  4. 제1항에 있어서,
    상기 제1 소자의 표면과 상기 기판의 일면을 연결하는 언더필층을 더 포함하는 전자 소자 모듈.
  5. 제4항에 있어서, 상기 제2 소자는,
    상기 기판의 일면에 형성된 재배선부와, 상기 제1 소자의 상부면에 형성된 재배선부, 및 상기 언더필층에 형성된 재배선부 중 적어도 어느 한 곳에 배치되는 전자 소자 모듈.
  6. 제1항에 있어서,
    상기 제2 소자를 밀봉하는 몰드부를 더 포함하는 전자 소자 모듈.
  7. 제6항에 있어서, 상기 기판의 일면에 형성된 상기 재배선부에 실장되는 상기 제2 소자들 중 적어도 하나는,
    두께가 상기 제1 소자의 두께보다 크고 상기 몰드부의 두께보다 작은 소자인 전자 소자 모듈.
  8. 제1항에 있어서,
    상기 제1 소자를 밀봉하는 밀봉층을 더 포함하며,
    상기 재배선층은 상기 기판의 일면과 상기 밀봉층의 표면을 따라 배치되는 전자 소자 모듈.
  9. 제7항에 있어서,
    상기 제2 소자를 밀봉하는 몰드부를 더 포함하고, 상기 몰드부와 상기 밀봉층은 동일한 재질로 형성되는 전자 소자 모듈.
  10. 상기 기판의 일면에 적어도 하나의 제1 소자를 실장하는 단계;
    상기 기판의 일면과 상기 제1 소자의 윤곽을 따라 재배선부를 형성하는 단계; 및
    상기 재배선부 상에 제2 소자를 실장하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
  11. 제10항에 있어서, 상기 재배선부를 형성하는 단계 이전에,
    언더필 수지를 이용하여 상기 기판의 일면과 상기 제1 소자의 상부면 사이를 연결하는 언더필층을 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
  12. 제10항에 있어서, 상기 재배선부를 형성하는 단계 이전에,
    사출 성형을 통해 제1 소자를 밀봉하여 밀봉층을 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
  13. 제10항에 있어서, 상기 재배선부를 형성하는 단계는,
    상기 기판의 일면과 상기 제1 소자의 윤곽을 따라 절연층을 부착하는 단계; 및
    상기 절연층 상에 도전성 패턴층을 형성하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
  14. 제10항에 있어서, 상기 제2 소자를 실장하는 단계 이후,
    상기 제2 소자를 밀봉하는 몰드부를 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
  15. 제14항에 있어서, 상기 제2 소자를 실장하는 단계는,
    상기 기판의 일면에 형성된 상기 재배선부 상에 두께가 상기 제1 소자의 두께보다 크고 상기 몰드부의 두께보다 작은 제2 소자를 실장하는 단계를 포함하는 전자 소자 모듈.
KR1020150092651A 2015-06-30 2015-06-30 전자 소자 모듈 및 그 제조 방법 KR20170002830A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150092651A KR20170002830A (ko) 2015-06-30 2015-06-30 전자 소자 모듈 및 그 제조 방법
US15/058,655 US20170006707A1 (en) 2015-06-30 2016-03-02 Electronic device module and method of manufacturing the same
CN201610151379.5A CN106328633B (zh) 2015-06-30 2016-03-16 电子装置模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150092651A KR20170002830A (ko) 2015-06-30 2015-06-30 전자 소자 모듈 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20170002830A true KR20170002830A (ko) 2017-01-09

Family

ID=57684494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150092651A KR20170002830A (ko) 2015-06-30 2015-06-30 전자 소자 모듈 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20170006707A1 (ko)
KR (1) KR20170002830A (ko)
CN (1) CN106328633B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10652996B2 (en) * 2015-12-21 2020-05-12 3M Innovative Properties Company Formable shielding film
US12002615B2 (en) 2018-11-02 2024-06-04 Delta Electronics (Shanghai) Co., Ltd. Magnetic element, manufacturing method of magnetic element, and power module
CN115359999A (zh) 2018-11-02 2022-11-18 台达电子企业管理（上海）有限公司 变压器模块及功率模块
CN110808214A (zh) * 2019-11-07 2020-02-18 记忆科技(深圳)有限公司 一种具有电磁屏蔽的芯片加工工艺方法
CN112151470B (zh) * 2020-09-28 2022-07-22 青岛歌尔微电子研究院有限公司 一种芯片封装结构及其制备方法、以及电子器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101382706B1 (ko) 2007-01-30 2014-04-08 엘지이노텍 주식회사 적층형 반도체 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750547B2 (en) * 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
US6862184B2 (en) * 2002-06-27 2005-03-01 Intel Corporation High performance microprocessor power delivery solution using flex connections
US7626817B2 (en) * 2005-06-01 2009-12-01 Robert J Rapp 3 dimensional layered flex circuit electronic assembly designed to maximize the cooling of electronics that are contained within the assembly such that the component density within said electronic assembly can be maximized
KR100809718B1 (ko) * 2007-01-15 2008-03-06 삼성전자주식회사 이종 칩들을 갖는 적층형 반도체 칩 패키지 및 그 제조방법
JP4730426B2 (ja) * 2008-11-19 2011-07-20 ソニー株式会社 実装基板及び半導体モジュール
US7642128B1 (en) * 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8779601B2 (en) * 2011-11-02 2014-07-15 Stmicroelectronics Pte Ltd Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
KR20160040927A (ko) * 2014-10-06 2016-04-15 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101382706B1 (ko) 2007-01-30 2014-04-08 엘지이노텍 주식회사 적층형 반도체 패키지

Also Published As

Publication number Publication date
US20170006707A1 (en) 2017-01-05
CN106328633A (zh) 2017-01-11
CN106328633B (zh) 2019-07-26

Similar Documents

Publication Publication Date Title
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
US10490478B2 (en) Chip packaging and composite system board
KR101858952B1 (ko) 반도체 패키지 및 이의 제조 방법
US7981730B2 (en) Integrated conformal shielding method and process using redistributed chip packaging
US9706661B2 (en) Electronic device module and manufacturing method thereof
JP4899604B2 (ja) 三次元半導体パッケージ製造方法
US20110298111A1 (en) Semiconductor package and manufactring method thereof
KR20170002830A (ko) 전자 소자 모듈 및 그 제조 방법
KR20130016557A (ko) 반도체 패키지 및 그의 제조 방법
KR20150000173A (ko) 전자 소자 모듈 및 그 제조 방법
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
US11337346B2 (en) Electronic component module and manufacturing method thereof
KR20170097345A (ko) 전자 소자 모듈 및 그 제조 방법
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
KR20200123572A (ko) 전자 소자 모듈 및 그 제조 방법
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
JP7494432B2 (ja) 電子素子モジュール及びその製造方法
CN100472780C (zh) 电子零部件及其制造方法
CN105244327A (zh) 电子装置模块及其制造方法
US20170263571A1 (en) Electronic component built-in substrate and method for manufacturing the same
KR20170137023A (ko) 반도체 패키지 및 그 제조 방법
KR101829936B1 (ko) 반도체 패키지 및 그 제조 방법
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
KR20220000087A (ko) 전자 소자 모듈
CN106653734B (zh) 具有电磁干扰屏蔽的半导体装置及其制造方法