CN106328633B - 电子装置模块及其制造方法 - Google Patents

电子装置模块及其制造方法 Download PDF

Info

Publication number
CN106328633B
CN106328633B CN201610151379.5A CN201610151379A CN106328633B CN 106328633 B CN106328633 B CN 106328633B CN 201610151379 A CN201610151379 A CN 201610151379A CN 106328633 B CN106328633 B CN 106328633B
Authority
CN
China
Prior art keywords
wiring portion
plate
electronic apparatus
apparatus module
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610151379.5A
Other languages
English (en)
Other versions
CN106328633A (zh
Inventor
朴鲁逸
郑泰成
朴昇旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN106328633A publication Critical patent/CN106328633A/zh
Application granted granted Critical
Publication of CN106328633B publication Critical patent/CN106328633B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明提供一种电子装置模块及其制造方法。所述电子装置模块包括第一装置、再布线部分及第二装置。所述第一装置安装在板的表面上。所述再布线部分沿所述板的表面和所述第一装置的轮廓形成。所述第二装置安装在所述再布线部分上。

Description

电子装置模块及其制造方法
本申请要求于2015年6月30日提交到韩国知识产权局的第10-2015-0092651号韩国专利申请的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
以下描述涉及一种具有紧凑封装尺寸的电子装置模块及其制造方法。
背景技术
为实现电子装置的小型化和轻量化，需要在一个芯片上实施多个单独的器件的片上系统(SOC)技术、将多个单独的器件集成在一个封装件中的系统级封装(SIP)技术或其它类似的技术以及用于减小安装在电子装置中的各个部件尺寸的技术。
另外，为了制造具有小尺寸和高性能的电子装置模块，已开发了电子部件安装在电子装置的板的两个表面上的结构以及外部端子形成在封装件的两个表面上的结构。
然而，在将电子部件安装在板的两个表面上的情况下，电子装置模块的整体尺寸增大。因此，需要即使电子部件可被设置或安装在板的两个面上也能保持电子装置尺寸紧凑的电子装置模块。
发明内容
提供该发明内容以按照简化形式来介绍选择的发明构思，以下在具体实施方式中进一步描述该发明构思。本发明内容并不意在限定所要求保护的主题的主要特征或必要特征，也不意在用于帮助确定所要求保护的主题的范围。
根据实施例，提供一种电子装置模块，包括安装在板的表面上的第一装置，沿板的所述表面和所述第一装置的轮廓形成的再布线部分以及安装在所述再布线部分上的第二装置。
所述再布线部分可包括：沿所述板的一个表面和所述第一装置表面贴附的绝缘层；形成在所述绝缘层上的图案层。
所述绝缘层可为光敏绝缘膜。
所述电子装置模块还可包括：被构造为将所述第一装置的表面连接到板的所述表面的底部填充层。
所述第二装置可设置在形成于板的所述表面上的再布线部分、形成于所述第一装置的上表面上的再布线部分以及形成于所述底部填充层上的再布线部分中的至少一个上。
所述底部填充层的上端部分可与所述第一装置的上表面设置在同一平面或靠近所述第一装置的上表面设置。
所述电子装置模块还可包括被构造为密封第二装置的成型部分。
安装在形成于所述板的一个表面的再布线部分上的第二装置中的至少一个的厚度可以大于所述第一装置的厚度且小于所述成型部分的厚度。
所述电子装置模块还可包括：密封所述第一装置的密封层，其中，所述再布线部分可沿板的所述表面和所述密封层的表面设置。
所述电子装置模块还可包括：密封所述第二装置的成型部分，其中，所述成型部分和密封层由相同材料形成。
根据实施例，提供一种电子装置模块的制造方法，包括：在板的表面上安装第一装置；沿板的所述表面和所述第一装置的轮廓形成再布线部分；以及在所述再布线部分上安装第二装置。
所述方法还可包括：在形成再布线部分之前，用底部填充树脂形成底部填充层以将板的所述表面连接到所述第一装置的上表面。
所述方法还可包括：在形成所述再布线部分之前，通过注射成型形成密封所述第一装置的密封层。
形成再布线部分的步骤可包括：沿所述板的所述表面和所述第一装置的轮廓贴附绝缘层；在所述绝缘层上形成导电的图案层。
所述方法还可包括：在安装第二装置之后形成密封所述第二装置的成型部分。
所述安装第二装置的步骤可包括：安装具有相较于所述第一装置的厚度大且相较于形成在板的表面上的再布线部分上的成型部分的厚度小的厚度的第二装置。
所述方法还可包括：执行初切割以将所述板的内表面暴露到板的外部；以及在成型部分的整个外表面和所述板的内表面上形成屏蔽部分。
根据实施例，提供一种电子装置模块，包括：安装在板的表面的一部分上的第一装置；在所述第一装置和所述板的之间的间隙中并沿所述第一装置主体的侧表面填充的底部填充层，其中，所述底部填充层的上端部分设置按照以下方式中的一个进行设置：与所述第一装置的上表面处于同一平面以及靠近所述第一装置的上表面；沿板的所述表面和所述第一装置的上部轮廓形成的再布线部分；安装在所述再布线部分上的第二装置。
所述第二装置可包括置于形成在板的所述表面上的再布线部分、形成在所述第一装置的上表面的再布线部分以及形成在所述底部填充层上的再布线部分中的至少一个上的装置。
所述电子装置模组还可包括：被构造为密封所述第二装置的成型部分。
其他特征和方面将通过以下的具体实施方式、附图和权利要求而明显。
附图说明
通过下面结合附图进行的实施例的描述，这些和/或其他方面将变得明显，并且更易于理解，在附图中：
图1是示意性地示出根据实施例的电子装置模块的剖视图；
图2是示出图1中示出的电子装置模块的内部的局部切开透视图；
图3是图1的A部分的局部放大剖视图；
图4至图11是描述制造图1中示出的电子装置模块的方法的剖视图；
图12是示意性地示出根据另一实施例的电子装置模块的剖视图；
图13是示意性地示出根据另一实施例的电子装置模块的剖视图；以及
图14示出了根据实施例的制造电子装置模块的方法。
具体实施方式
提供以下详细描述，以帮助读者获得对这里所描述的方法、设备和/或系统的全面理解。然而，这里所描述的方法、设备和/或系统的各种变化、修改及其等同物对于本领域普通技术人员将是显而易见的。在此描述的操作的顺序仅为示例，操作的顺序不限于在此所阐述的，除了必须以特定顺序出现的操作之外，可以如本领域所知的那样进行改变。另外，为了更加清楚简洁，可省去对于本领域普通技术人员公知的功能和结构的描述。
这里描述的特征可按照不同的形式实施，并且将不被解释为局限于这里所描述的示例。更确切地说，已经提供这里所描述的示例，使得本公开是彻底的和完整的，且将把本公开的全部范围传达给本领域的普通技术人员。
除非另外限定，否则在这里所使用的全部术语(包括技术术语和科学术语)具有与对于本公开所属技术领域的普通技术人员所通常理解的相同的含义。在通用词典中所限定的任何术语应当被理解为在相关技术领域的背景下具有相同含义，且除非另外限定，否则不应当被解读为具有理想地或过分形式上的含义。
相同或相应的元件不管图号都将被赋予相同的标号，并且将不重复对相同或相应的元件的多余描述。贯穿本公开的说明书，当确定描述一种特定的相关传统技术规避了本公开的要点时，将省略相关的详细描述。诸如“第一”和“第二”的术语可被用于描述各种元件，但以上元件不应局限于以上术语。以上术语只用于使一个元件与其他元件区分开。在附图中，一些元件可被夸大、省略或简要示出，并且元件的尺寸不一定反映这些元件的实际尺寸。
图1是示意性地示出根据示例性实施例的电子装置模块的剖视图；另外，图2是示出图1中示出的电子装置模块的内部的局部切开透视图；图3是图1的A部分的局部放大剖视图。
参照图1至图3，根据实施例的电子装置模块100包括电子装置1、板10、再布线部分20和成型部分30。
电子装置1包括第一装置2和多个第二装置3。本领域的技术人员将理解在所述电子装置中可包括一个以上第一装置2而仅有一个第二装置3。
电子装置1为可被安装于板10上的电子部件。例如，电子装置1可以为有源装置或无源装置。所述有源装置包括但不限于电子管、晶体管、可控硅整流器(SCR)和TRIAC。所述无源装置包括但不限于电阻器、电容器、电感器、变压器和二极管。
第一装置2具有较大的安装面积。例如，第一装置2具有占据板10一半或以上的安装面积且具有平坦的上表面。然而，所述第一装置2并不限于此。比如，第一装置2可具有不平坦的上表面。第一装置2安装于板10的一个表面上。第一装置2具有平的主体，所述主体的下表面上设有多个连接端子以将第一装置2结合于板10的一个表面上。因此，可主要使用诸如集成电路(IC)芯片或封装装置的有源装置作为第一装置2。
第二装置3中的至少一个设置在板10的一个表面或第一装置2上。因此，具有比第一装置2的尺寸相对小的尺寸的电子部件可被用作第二装置3中的所述至少一个。例如，具有比第一装置2的安装面积相对小的安装面积的电子部件可被用作第二装置3中的所述至少一个。
第二装置3中的至少一个(具有比第二装置3中的其他装置更大的厚度)设置在第一装置2的附近。在示例中，第二装置3中的具有以上描述的更大的厚度的至少一个的安装高度比第一装置2的厚度大，且比下文将描述的成型部分30的厚度小。
另外，第二装置3中的至少另一个在第三装置3中具有减小的厚度(高度)，并且在结构上通常设置在第一装置2上。然而，若有必要，具有减小的厚度的另一第二装置3也可被设置在第一装置2附近。
电子装置1以倒装芯片的形式安装在板10上。然而，电子装置1并不限于此，若有必要，也可通过结合线电连接到板10。
在第一装置2和板10的间隙之间设置有底部填充层50。另外，底部填充层50形成在第一装置2的主体的侧表面上。在示例中，形成于第一装置2的主体的侧面的底部填充层50将第一装置2的上表面和板10的一个表面相互连接。
因此，底部填充层50的上端部分与第一装置2的上表面设置在同一平面或与第一装置2的上表面基本平齐设置或靠近第一装置2的上表面设置。
另外，底部填充层50的表面形成为将第一装置2的上表面与板10一个表面相互连接的斜面。尽管图1以示例方式示出了所述底部填充层50的斜面形成为一个平面的情况，但底部填充层50的斜面并不限于此。在可选的实施例中，底部填充层50形成为曲面或不平坦的面。
底部填充层50由环氧树脂形成。另外，可选择性地使用具有高粘度的底部填充树脂来连接底部填充层50的上端部分和第一装置2的上表面。
再布线部分20沿板10的一个表面和第一装置2的上表面形成。
再布线部分20在板10的一个表面上与板10电连接，且将设置在第一装置2的上表面的第二装置3与板10相互电连接。
因此，再布线部分20形成于板10的一个表面的全部或部分上，所述表面暴露于板10的第一装置2的外部。另外，再布线部分20形成于第一装置2的上表面的全部或部分上。
再布线部分20包括至少一个绝缘层21和形成在绝缘层21上的图案层22。
绝缘层21由具有柔性的绝缘膜、绝缘带或其他绝缘材料形成。
如图3所示，至少一个连接过孔23形成在绝缘层21中。连接过孔23在穿透绝缘层21的同时结合到板10的安装电极13上。进而，图案层22通过连接过孔23电连接到板10。
绝缘层21由光敏绝缘膜形成。然而，绝缘层21并不限于由光敏绝缘膜形成，并可也由在其一个表面上包括导体图案的多种绝缘材料形成。
结合构件(未示出)介于绝缘层21与板10或绝缘层21与第一装置2之间，以使绝缘层21稳固地结合到板10或第一装置2。结合构件(未示出)由两个表面具有粘附性能的薄膜形成。然而，结合构件并不限于由薄膜形成，并且可被进行多种修改。例如，结合构件可通过涂覆粘合材料形成。另外，在粘合材料已被涂覆至绝缘层21的其他表面的情况下，结合构件可省略。
如图3所示，图案层22包括布线图案和连接过孔23。图案层22将第二装置3相互电连接或将第二装置3和板10相互电连接。
在实施例中，使用在板10上形成图案的工艺来形成图案层22。例如，可使用光刻工艺以形成图案层22。然而，形成图案层22的工艺并不限于此，可使用其他工艺(例如，图案化工艺)来形成图案层22。
板10包括不同种类的板，例如陶瓷板、印刷电路板(PCB)、玻璃板或柔性板。另外，板10还可包括安装在其至少一个表面上的至少一个电子装置1。
板10具有设置在其两个表面上的多个电极13和16。在可选实施例中，电极13和16设置在板10的一个表面上。在实施例中，安装电极被构造为安装电子装置1和外部连接电极，所述外部连接电极结合到外部端子28。
安装电极13电连接到第一装置2或再布线部分20。另外，外部连接电极16通过外部端子28连接到外部装置。
虽未示出，但板10在其两个表面具有布线图案以使安装电极13或外部连接电极16相互电连接。
根据上述实施例的板10为包含多个层的多层板10，并且用于形成电连接的电路图案15形成在多层板10的多个层之间。
另外，根据实施例的板10包括导电过孔14，导电过孔14将电极13、16和形成在板10中的电路图案15相互电连接。
根据上述实施例的板10是这样的板：多个安装区域重复地设置或布置在上表面或下表面或板10的中间层上以同时制造多个单独的模块。比如，板10为具有较大面积的四边形并具有长条形的板。在此情况下，针对多个单独的模块安装区域中的每个，制造电子装置模块100。
成型部分30密封安装在板10上的电子装置1。另外，成型部分30设置于安装在板10上的电子装置1之间，以防止电子装置1间发生电短路。成型部分30还在围绕电子装置1的外部的同时将电子装置1固定在板10上，从而安全地保护电子装置1免受外部冲击。
在实施例中，成型部分30利用注射成型或模制方法来形成，且由诸如环氧树脂模塑化合物(EMC)等形成。然而，成型部分30并不限于由上述注射成型或模制方法形成，并且也可由各种方法形成(例如压制半硬化状态下的树脂以便形成成型部分30)。
根据实施例，成型部分30覆盖板10的一个表面的全部。在本实施例中，已通过示例的方式描述所有电子装置1均被嵌入到成型部分30的情况。然而，并不限于将所有电子装置1嵌于成型部分30中，并且可被不同地应用。例如，嵌入到成型部分30中的电子装置1中的至少一个可部分地暴露在成型部分30的外部。
屏蔽部分40将成型部分30容纳于其中。即，屏蔽部分40紧贴于成型部分30以覆盖成型部分30的外表面。
屏蔽部分40与板10的接地图案(未示出)电连接，以屏蔽电磁波。
屏蔽部分40由具有导电性的各种材料形成。例如，屏蔽部分40由含有导电粉末的树脂形成或可通过直接形成金属薄膜而形成。在形成金属薄膜的情况下，可使用各种技术，例如溅射法、气相沉积法、电镀法以及非电镀法等。
具体地，根据实施例的屏蔽部分40为由保形涂覆法(conformal coating method)形成的金属薄膜。根据实施例，相较于其他工艺，保形涂覆法的优势至少在于形成的薄膜均匀以及设备投资花费小。然而，根据实施例的屏蔽部分40并不限于此，并可不同地应用用于形成屏蔽部分40的其他工艺形成。
接下来，将描述根据实施例的用于制备电子装置模块100的方法。
图4至11是用于描述制造图1示出的电子装置模块的方法的剖视图。
参照图4至11，第一装置2安装在板10的一个表面(即，如图4所示，上表面)上。
如上所述，根据实施例的板10为包括多个层的多层电路板10。相互电连接的图案可形成在各个层之间。此外，相互电连接的图案也可形成于板10的上部或下部。
另外，根据实施例，使用具有条形形状的板(下文称为条形板)作为板10。根据实施例，条形板10的目的之一在于同时制造多个单独的电子装置模块100，多个单独的装置模块区域P被条形板10上的切割线C划分，并且在多个单独的装置模块区域P中的每个中制造电子装置模块100。
第一装置2被重复地安装在板10的所有单独的装置模块区域P之中。即，设置并安装在每个单独的装置模块区域P中的电子装置模块100的类型或数量可相同。
另外，一个单独的装置模块区域P中只安装一个第一装置2的情况已根据实施例以示例的方式进行了描述。然而，安装于一个单独的装置模块区域P中的第一装置2的数量并不限定于一个，若有必要，也可以为多个。
第一装置2通过以下方法安装在板10上：通过丝网印刷法在形成于板10的一个表面上的安装电极13上印刷焊膏、将第一装置2安放于焊膏上、然后通过回流工艺对焊膏加热以使焊膏熔化、以及使焊膏硬化。
然而，安装第一装置2的方法并不限于此，且可根据第一装置2的形状变化。例如，在第一装置2被贴附到板10的一个表面上后，可利用结合线使形成在板10上的安装电极13和电子装置1的电极相互电连接。
然后，如图5所示，在第一装置2和板10之间注射底部填充溶液形成底部填充层50。在一种构造中，所述底部填充溶液填充于第一装置2与板10的间隙中，且沿第一装置2的主体的侧表面注射。
底部填充层50的上端部分与第一装置2的上表面设置在同一平面或与第一装置2的上表面基本平齐或接近地设置。因此，底部填充层50的表面形成为将第一装置2上表面和板10的一个表面相互连接的斜面。
底部填充层50由环氧树脂形成。另外，选择性地使用具有高粘度的底部填充树脂来连接底部填充层50的上端部分和第一装置2的上表面。另外，若有必要，也可顺序地使用具有不同粘度的多种底部填充溶液。
然后，形成再布线部分20。
如图6所示，形成绝缘层21。
将绝缘层21沿板10、第一装置2和底部填充层50形成的表面贴附。在示例中，若有必要，将绝缘层21贴附于整个上述表面上，或者贴附于上述表面的一部分上。
绝缘层21通过单独的粘合构件贴附于上述表面。然而，绝缘层21并不限于通过粘合构件贴附于上述表面。即，在粘合材料被涂覆于绝缘层21的情况下，所述粘合构件可被省略。
利用真空层压方法将绝缘层21牢固地贴附到上述表面上。然而，贴附所述绝缘层21的方法并不限于此。
另外，为容易地在绝缘层21上形成图案层22，根据实施例的绝缘层21由光敏绝缘膜形成。然而，也可用其他种类的绝缘膜形成绝缘层21。
更进一步地，在形成绝缘层21之后，对绝缘层21进行表面处理以增加图案层22和绝缘层21之间的粘合致密性。所述表面处理可利用诸如化学品、激光、紫外(UV)光等执行，但并不限于此。
如图7所示，图案层22形成在绝缘层21上。
在示例中，在绝缘层21中形成至少一个通孔，板10的安装电极可通过所述通孔暴露到外部。
然后，形成图案层22。图案层22利用形成板10图案的一般工艺形成。例如，可利用光刻工艺形成图案层22，但不限于此。
另外，根据实施例，将导电材料填充在通孔中以形成连接过孔23。图案层22通过连接过孔23与板10的安装电极电连接。
另外，图7示出了只形成一个绝缘层21和一个图案层22的再布线部分20。然而，再布线部分20的构造并不限于此。即，若有必要，图案层22形成为如图8所示的多层，这可通过重复执行图6和7的工艺来实现。
如图8所示，当再布线部分20完成时，将第二装置3安装在再布线部分20上。
第二装置3安装于再布线部分20上的多个位置。例如，第三装置3中的至少一个安装在形成于板10上的再布线部分20上或安装在形成于第一装置2上的再布线部分20上。
另外，根据实施例，第二装置3中的至少一个还形成在形成于底部填充层50上的再布线部分20上。在此情况下，再布线部分20被形成为斜面。因此，第二装置3中的至少一个还可沿着相应斜面被倾斜地安装。
由于安装在斜面上的第二装置3通过例如焊膏的导电粘合剂安放在斜面上，因此使用例如芯片装置的轻的装置作为安装在所述斜面上的第二装置3。
另外，第二装置3中安装在形成于板10上的再布线部分20上的装置包括具有增大的厚度(高度)的装置。在示例中，如上所述的具有增大的厚度的装置的厚度比第一装置2的厚度薄，并对应于或小于成型部分30的厚度。
具有减小的厚度的装置主要设置在形成于第一装置2上的再布线部分20上。
综上所述，第二装置3根据其尺寸或厚度设置在不同的位置。
第二装置3通过以下方法安装：用丝网印刷法在再布线部分20喷涂焊膏、将第二装置3安放于所述焊膏上、然后通过回流工艺对焊膏加热以使焊膏熔化、并使焊膏硬化。
然而，安装第二装置3的方法并不限于此，并可被进行多种修改。例如，可利用结合线安装第二装置3。
接下来，如图9所示，在板10的一个表面上形成成型部分30。
在安装有电子装置1的板10置于模具中(未示出)之后，向模具中注入成型树脂以形成成型部分30。因此，安装在板10上的电子装置1被成型部分30保护以免受外部因素干扰。
根据实施例，成型部分30具有完整的形状，以覆盖条形板10上的各个单独的装置模块区域P中的全部。然而，若有必要，还可针对单独的装置模块区域P中的每个，分割成型部分30。
接下来，如图10所示，执行初切割。
使用刀具70执行初切割。即，利用刀具70沿单独的装置模块区域P之间的边界C(或切割线)切割成型部分30和形成的板10的一部分。在此实施例中，板10的接地图案的一部分被刀具70切割，以使接地图案向板10外部暴露。
如上所述，在初切割中，执行半切割工艺，所述半切割工艺用于对条形板10的一部分进行切割。因此，条形板10未被彻底切割，并可保持在连接状态。
然后，如图11所示，形成屏蔽部分40。如图11所示，屏蔽部分40形成在成型部分30的整个外表面以及板10的通过初切割暴露的内表面上。因此，屏蔽部分40电连接到通过板10的切割面暴露到外部的接地图案上。
如上所述，屏蔽部分40由金属薄膜形成。在此情况下，金属薄膜通过保形涂覆法形成。保形涂覆法可形成均匀的涂层薄膜，设备投资费用低，具有优异的生产率，且相较于其他薄膜形成方法(例如，电镀方法、非电镀方法和溅射方法)更具环境友好性。然而，金属薄膜并不仅限于由保形涂覆法形成，若有必要，也可由这样的其他薄膜形成方法形成。
另外，根据示例性实施例，在电子装置模块100的制造方法中，在形成屏蔽部分40之后，对屏蔽部分40进行等离子处理，以提高屏蔽部分40表面的抗磨性和抗腐蚀性。
另外，执行二次切割以切割形成有屏蔽部分40的条形版10的剩余部分，进而形成图1示出的单独的电子装置模块100。在二次切割中，利用刀具(未示出)同时切割形成有屏蔽部分40的板10的上下表面。在示例中，所述刀具接近板10(而非成型部分30)以对板10进行切割。
进而，具有条形形状的板10可被分割成各个单独的电子装置模块100(见图1)。
根据如上所述制造的实施例，在电子装置模块中，第二装置3安装在第一装置2上，第一装置2安装在板10上。另外，由于使用具有薄膜结构的绝缘层21(而非板10)作为再布线部分20，相较于使用两个板10的实施例，电子装置模块的厚度的增幅被大幅削减。
此外，第二装置3安装在由底部填充层50形成的斜面上。
因此，大量电子装置可被安装于电子装置模块100上，同时大幅削减电子装置模块的体积。
另外，由于板10的下表面向外侧暴露，因此即使安装在板10上的第一装置2产生大量的热量，这些热量可通过板10顺畅地散发。
图12是示意性地示出根据另一实施例的电子装置模块的剖视图。
参照图12，根据实施例的电子装置模块200使用密封层60(而非底部填充层50(见图1))。
密封层60由与成型部分30相同的材料形成，且与成型部分30类似，通过注射成型形成。例如，密封层60由环氧树脂模塑化合物形成(EMC)。
密封层60覆盖第一装置2的上表面。因此，再布线部分20沿板10和密封层60的表面形成。
由于根据实施例的密封层60具有相较于上述底部填充层50大的厚度，因此根据实施例的电子装置模块200具有相较于上述示例性实施例的电子装置模块100大的厚度。然而，根据实施例的电子装置模块200的构造并不限于此。即，与上述实施例类似，再布线部分20可在密封层60形成之后形成以使第一装置2的上表面暴露。
图13是示意性地示出根据另一实施例的电子装置模块的剖视图。
参照图13，根据实施例的电子装置模块300包括底部填充层50。底部填充层50并不将板10和第一装置2的上表面相互连接，并可被设置在第一装置2与板10之间的间隙中。
因此，再布线部分20包括沿与第一装置2的侧表面以近似垂直的方向设置的区域。
在此示例中，可能难以将第二装置3安装在形成于底部填充层50上的再布线部分20。然而，由于可容易地实现底部填充层50，因此容易制造电子装置模块300。
图14示出了根据实施例的制造如先前在图4至图11所讨论的电子装置模块的制备方法。在操作1410中，所述方法将第一装置2安装在板10的表面上。在实施例中，所述方法将第一装置2重复地安装在板的所有单独的装置模块区域P中。在操作1420中，所述方法通过在第一装置2和板10之间注射底部填充溶液形成底部填充层50。在操作1430中，所述方法形成再布线部分20。在操作1440中，所述方法在绝缘层21上形成图案层22。在操作1450中，当再布线部分20完成时，所述方法将第二装置3安装在再布线部分20上。在操作1460中，所述方法在板10的至少一个表面上形成成型部分30。在操作1470中，所述方法利用刀具70执行初切割，并将接地图案暴露到板10的外部。在操作1480中，所述方法形成屏蔽部分40，所述屏蔽部分40形成在成型部分30的整个外表面以及板10的通过初切割暴露的内表面上。在操作1490中，所述方法执行二次切割，以切割条形板10的剩余部分，从而形成电子装置模块100，其中，屏蔽部分形成在条形板10上。
如前所述，在根据各个实施例的电子装置模块中，第二装置安装在安装于板上的第一装置上。另外，由于使用具有薄膜结构的绝缘层(而非板)作为再布线部分，因此相较于使用两个板的实施例，电子装置模块厚度的增幅被大幅削减。
进一步地，第二装置还形成在由底部填充层或密封层形成的斜面上。
因此，大量电子装置可被安装于电子装置模块上，同时大幅减小电子装置模块的体积。
尽管本公开包含特定的示例，但是对于本领域普通技术人员将清楚的是，在没有脱离权利要求和它们的等同物的精神和范围的情况下，可以在形式上和细节上对这些示例做各种变化。这里所描述的示例将仅以描述性含义而被考虑，而不出于限制的目的。在每个示例中的特征或方面的描述将被认为是可适用于其它示例中的相似特征或方面。如果以不同的顺序执行描述的技术，和/或如果以不同的方式组合描述的系统、构造、装置或者电路中的部件和/或用其它部件或者它们的等同物来替换或者补充描述的系统、构造、装置或者电路中的部件，则可以获得适当的结果。因此，本公开的范围不是由具体实施方式限定的，而是由权利要求和它们的等同物限定，并且在权利要求和它们的等同物的范围内的所有变型将被解释为包含于本公开中。

Claims (20)

1.一种电子装置模块，包括：
第一装置，安装在板的表面上；
再布线部分，沿板的所述表面和所述第一装置的轮廓形成；以及
第二装置，安装在所述再布线部分上，
其中，再布线部分包括沿板的所述表面形成的第一再布线部分、沿所述第一装置的上表面形成的第二再布线部分以及连接所述第一再布线部分和所述第二再布线部分的第三再布线部分，
其中，所述第二装置包括安装在所述第一再布线部分上的至少一个第二装置，所述至少一个第二装置与所述第一装置沿水平方向布置在所述第三再布线部分的两侧。
2.根据权利要求1所述的电子装置模块，其中，所述再布线部分包括：
绝缘层，沿所述板的一个表面和所述第一装置的表面贴附；
图案层，形成在所述绝缘层上。
3.根据权利要求2所述的电子装置模块，其中，所述绝缘层为光敏绝缘膜。
4.根据权利要求1所述的电子装置模块，进一步包括：
底部填充层，被构造为将所述第一装置的表面连接到板的所述表面。
5.根据权利要求4所述的电子装置模块，其中，所述第三再布线部分形成于所述底部填充层上，所述第二装置还包括设置在所述第二再布线部分以及所述第三再布线部分中的至少一个上的装置。
6.根据权利要求4所述的电子装置模块，其中，所述底部填充层的上端部分与所述第一装置的上表面设置在同一平面或靠近所述第一装置的上表面设置。
7.根据权利要求1所述的电子装置模块，进一步包括：
成型部分，被构造为密封所述第二装置。
8.根据权利要求7所述的电子装置模块，其中，安装在所述第一再布线部分上的所述第二装置中的至少一个的厚度大于所述第一装置的厚度且小于所述成型部分的厚度。
9.根据权利要求1所述的电子装置模块，进一步包括：
密封层，密封所述第一装置，
其中，所述再布线部分沿板的所述表面和所述密封层的表面设置。
10.根据权利要求8所述的电子装置模块，进一步包括：
成型部分，密封所述第二装置，其中，所述成型部分和所述密封层由相同材料形成。
11.一种电子装置模块的制造方法，包括：
在板的表面上安装第一装置；
沿板的所述表面和所述第一装置的轮廓形成再布线部分；以及
在所述再布线部分上安装第二装置，
其中，再布线部分包括沿板的所述表面形成的第一再布线部分、沿所述第一装置的上表面形成的第二再布线部分以及连接所述第一再布线部分和所述第二再布线部分的第三再布线部分，
其中，所述第二装置包括安装在所述第一再布线部分上的至少一个第二装置，所述至少一个第二装置与所述第一装置沿水平方向布置在所述第三再布线部分的两侧。
12.根据权利要求11所述的方法，进一步包括：
在形成所述再布线部分之前，利用底部填充树脂形成底部填充层以将板的所述表面连接到所述第一装置的上表面。
13.根据权利要求11所述的方法，进一步包括：
在形成再布线部分之前，通过注射成型形成密封所述第一装置的密封层。
14.根据权利要求11所述的方法，其中，形成再布线部分的步骤包括：
沿板的所述表面和所述第一装置的轮廓贴附绝缘层；以及
在所述绝缘层上形成导电的图案层。
15.根据权利要求11所述的方法，进一步包括：
在安装第二装置之后形成成型部分，所述成型部分密封所述第二装置。
16.根据权利要求15所述的方法，其中，安装第二装置的步骤包括：安装具有相较于所述第一装置的厚度大且相较于位于所述第一再布线部分上的成型部分的厚度小的厚度的第二装置。
17.根据权利要求16所述的方法，进一步包括：
执行初切割以将所述板的内表面暴露到板的外部；以及
在成型部分的整个外表面和所述板的内表面上形成屏蔽部分。
18.一种电子装置模块，包括：
第一装置，安装在板的表面的一部分上；
底部填充层，填充在所述第一装置和所述板之间的间隙中，并沿所述第一装置的主体的侧表面填充，其中，所述底部填充层的上端部分按照以下方式中的一个进行设置：与所述第一装置的上表面处于同一平面上以及靠近所述第一装置的上表面；
再布线部分，沿板的所述表面和所述第一装置的上轮廓形成；以及
第二装置，安装在所述再布线部分上，
其中，再布线部分包括沿板的所述表面形成的第一再布线部分、沿所述第一装置的上表面形成的第二再布线部分以及连接所述第一再布线部分和所述第二再布线部分的第三再布线部分，
其中，所述第二装置包括安装在所述第一再布线部分上的至少一个第二装置，所述至少一个第二装置与所述第一装置沿水平方向布置在所述第三再布线部分的两侧。
19.根据权利要求18所述的电子装置模块，其中，所述第三再布线部分形成于所述底部填充层上，所述第二装置还包括置于所述第二再布线部分以及所述第三再布线部分中的至少一个上的装置。
20.根据权利要求18的电子装置模块，进一步包括：
成型部分，被构造为密封所述第二装置。
CN201610151379.5A 2015-06-30 2016-03-16 电子装置模块及其制造方法 Expired - Fee Related CN106328633B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150092651A KR20170002830A (ko) 2015-06-30 2015-06-30 전자 소자 모듈 및 그 제조 방법
KR10-2015-0092651 2015-06-30

Publications (2)

Publication Number Publication Date
CN106328633A CN106328633A (zh) 2017-01-11
CN106328633B true CN106328633B (zh) 2019-07-26

Family

ID=57684494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610151379.5A Expired - Fee Related CN106328633B (zh) 2015-06-30 2016-03-16 电子装置模块及其制造方法

Country Status (3)

Country Link
US (1) US20170006707A1 (zh)
KR (1) KR20170002830A (zh)
CN (1) CN106328633B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10652996B2 (en) * 2015-12-21 2020-05-12 3M Innovative Properties Company Formable shielding film
US12002615B2 (en) 2018-11-02 2024-06-04 Delta Electronics (Shanghai) Co., Ltd. Magnetic element, manufacturing method of magnetic element, and power module
CN115359999A (zh) 2018-11-02 2022-11-18 台达电子企业管理（上海）有限公司 变压器模块及功率模块
CN110808214A (zh) * 2019-11-07 2020-02-18 记忆科技(深圳)有限公司 一种具有电磁屏蔽的芯片加工工艺方法
CN112151470B (zh) * 2020-09-28 2022-07-22 青岛歌尔微电子研究院有限公司 一种芯片封装结构及其制备方法、以及电子器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750547B2 (en) * 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
US6862184B2 (en) * 2002-06-27 2005-03-01 Intel Corporation High performance microprocessor power delivery solution using flex connections
US7626817B2 (en) * 2005-06-01 2009-12-01 Robert J Rapp 3 dimensional layered flex circuit electronic assembly designed to maximize the cooling of electronics that are contained within the assembly such that the component density within said electronic assembly can be maximized
KR101382706B1 (ko) 2007-01-30 2014-04-08 엘지이노텍 주식회사 적층형 반도체 패키지
KR100809718B1 (ko) * 2007-01-15 2008-03-06 삼성전자주식회사 이종 칩들을 갖는 적층형 반도체 칩 패키지 및 그 제조방법
JP4730426B2 (ja) * 2008-11-19 2011-07-20 ソニー株式会社 実装基板及び半導体モジュール
US7642128B1 (en) * 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8779601B2 (en) * 2011-11-02 2014-07-15 Stmicroelectronics Pte Ltd Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
KR20160040927A (ko) * 2014-10-06 2016-04-15 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR20170002830A (ko) 2017-01-09
CN106328633A (zh) 2017-01-11
US20170006707A1 (en) 2017-01-05

Similar Documents

Publication Publication Date Title
CN106328633B (zh) 电子装置模块及其制造方法
US10490478B2 (en) Chip packaging and composite system board
US9706661B2 (en) Electronic device module and manufacturing method thereof
US7180012B2 (en) Module part
CN100485921C (zh) 具有集成emi和rfi屏蔽的包覆成型半导体封装
KR101288284B1 (ko) 반도체 패키지 제조 방법
US20110298111A1 (en) Semiconductor package and manufactring method thereof
CN105390472B (zh) 用于嵌入式半导体器件封装的电气互连结构及其制造方法
CN110349938A (zh) 电子装置模块
KR20150104033A (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
CN104241255B (zh) 电子组件模块及其制造方法
US20140030471A1 (en) Component-embedded resin substrate and method for manufacturing same
TW201250957A (en) Reinforced fan-out wafer-level package
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP7354594B2 (ja) 電子素子モジュール及びその製造方法
JP2013143517A (ja) 電子部品素子搭載用基板
US9508677B2 (en) Chip package assembly and manufacturing method thereof
CN102281720A (zh) 基板及其制造方法、电路装置及其制造方法
WO2015083345A1 (ja) 部品内蔵配線基板及びその製造方法
CN105280624A (zh) 电子装置模块及其制造方法
KR101141443B1 (ko) 반도체 패키지의 제조 방법
JP2008159671A (ja) プリント配線基板および電子装置
JP2015109346A (ja) 部品内蔵配線基板及びその製造方法
CN104952858B (zh) 半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法
JP2015141953A (ja) 部品内蔵配線基板及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190726

Termination date: 20210316