CN104952858B - 半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法 - Google Patents

半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法 Download PDF

Info

Publication number
CN104952858B
CN104952858B CN201410111056.4A CN201410111056A CN104952858B CN 104952858 B CN104952858 B CN 104952858B CN 201410111056 A CN201410111056 A CN 201410111056A CN 104952858 B CN104952858 B CN 104952858B
Authority
CN
China
Prior art keywords
metallic film
film wiring
wiring layer
semiconductor devices
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410111056.4A
Other languages
English (en)
Other versions
CN104952858A (zh
Inventor
井上广司
胜又章夫
泽地茂典
山方修武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rely On Technology Japan Co
Original Assignee
J Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Devices Corp filed Critical J Devices Corp
Priority to CN201410111056.4A priority Critical patent/CN104952858B/zh
Publication of CN104952858A publication Critical patent/CN104952858A/zh
Application granted granted Critical
Publication of CN104952858B publication Critical patent/CN104952858B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供即使是尺寸不同的LSI芯片也能容易地垂直层叠的半导体器件、半导体层叠模块构造、层叠模块构造及它们的制造方法。半导体器件包括：绝缘性基板；安装在一方主面上的半导体元件；将元件电路面上及绝缘性基板上密封的第一绝缘材料层A；设置在第一绝缘材料层A上的第一金属薄膜布线层；设置在第一金属薄膜布线层上的第一绝缘材料层B；设置在另一方主面上的第二绝缘材料层；设置在第二绝缘材料层内的第二金属薄膜布线层；将第一金属薄膜布线层和第二金属薄膜布线层电连接的通过部；形成在第一金属薄膜布线层上的外部电极，将第二金属薄膜布线层、配置在半导体元件的元件电路面的电极、第一金属薄膜布线层、通过部以及外部电极电连接。

Description

半导体器件、半导体层叠模块构造、层叠模块构造以及它们的 制造方法
技术领域
本发明涉及半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法。更详细而言，本发明涉及以大型板级(面板规模)进行薄膜布线工序和装配工序的板级扇出封装(Panel scale Fan-out package)构造，尤其适用于具有垂直层叠有多个封装(package)的构造的半导体层叠型模块。
背景技术
随着近年来电子设备的高功能化和轻薄短小化的要求，电子部件的高密度集成化逐步发展，进而高密度安装化逐步发展，用于这些电子设备的半导体器件的小型化比以前更加取得了进展。
作为制造如LSI单元、IC模块这样的半导体器件的方法，有如下方法：首先，在保持板上将元件电路面作为下方以预定的排列配置并粘着有多个在电特性试验中判定为良品的半导体元件，然后在其上面配置例如树脂片，通过加热、加压而成型，将多个半导体元件一并进行树脂密封，接着剥下保持板，将树脂密封体切割并加工为预定形状(例如圆形)后，在嵌入在树脂密封体中的半导体元件的元件电路面上形成绝缘材料层，在该绝缘材料层上与半导体元件的电极焊区(pad)的位置相匹配地形成开口后，在绝缘材料层上形成布线层，并且在开口内形成用于与半导体元件的电极焊区连接的导电部(通过部)，接着按顺序进行阻焊剂层的形成、作为外部电极端子的焊锡球的形成以后，按每1个半导体元件进行切割而进行单片化，由此完成半导体器件(例如参照专利文献1)。
但是，在这样得到的现有的半导体器件中，将多个半导体元件一并进行树脂密封时，树脂由于固化而收缩，且其收缩量未必同设计一样，因此有时由于半导体元件的排列位置而导致树脂固化后的位置从设计位置偏移，在发生了该位置偏移的半导体元件中，形成在缘材料层的开口上通过(via)部和半导体元件的电极焊区发生位置偏移，因此存在连接可靠性下降这样的问题。
在专利文献2中记载有解决了该问题的半导体器件。
图8示出该装置的基本构造。
半导体器件30具备由树脂固化体或金属构成的平板31，在其一方的主面上以元件电路面为上方而配置半导体元件32，与元件电路面相反侧的面(背面)通过粘接剂33而固定在平板31上。然后，在平板31的整个主面形成仅一层的绝缘材料层34以使得覆盖半导体元件32的元件电路面。在该单层的绝缘材料层34上，形成有由铜等导电性金属构成的布线层35，其一部分被引出到半导体元件32的周边区域。另外，在形成于半导体元件32的元件电路面上的绝缘材料层34形成有用于将半导体元件32的电极焊区(未图示)和布线层35进行电连接的通过部36。该通过部36与布线层35一并形成而形成一体化。另外，在布线层35的预定位置形成有多个作为外部电极的焊锡球37。进而，在绝缘材料层34上以及除焊锡球37的接合部以外的布线层35上，形成有如阻焊剂层38这样的保护层。
专利文献2所记载的半导体器件基于上述结构能够以高成品率且低廉地得到半导体元件的电极与布线层的连接可靠性高、能应对电极的微细化的半导体器件。
但是，专利文献2所记载的半导体器件存在如下问题：很难设计用于贯通封装的内外的通过部(via)，因此，不能够应用到近年来急速扩大的在半导体封装上层叠了其他半导体封装和/或电路基板的三维构造的层叠模块。
在近年来的倾向中，要求半导体封装尺寸的小型化和半导体元件的安装数目的增加，作为应对这些要求的器件，提出并正在开发在半导体封装上层叠了其他半导体封装和/或电路基板的POP(Package on Package)构造的半导体器件(专利文献3)和TSV(ThroughSilicon Via)构造的半导体器件(专利文献4)的方案。
根据图9来说明现有的POP构造的半导体器件。POP(Package onPackage)是将多个不同的LSI分别装配在单个封装中、在测试后进一步层叠了这些封装的封装形式。
半导体器件40构成为在半导体封装41上层叠另一半导体封装42。在下侧的半导体封装41的基板43上装载(mount)半导体元件44，形成于半导体元件44的边缘部的电极焊区(省略图示)和基板上的电极焊区45经由导线46进行电连接。半导体元件44的整个面被密封构件47密封。并且，半导体封装41和半导体封装42经由形成于半导体封装42的下面的外部连接端子48(焊锡球)通过回流相互电连接。
POP通过如上述这样层叠多个封装而能够更多地确保设备安装时的安装面积，而且能够单独地测试各个封装，因此具有能够降低产量损失的优点。但是，POP具有如下问题：单独地组装每个封装来层叠已完成的封装，因此，很难削减由半导体元件尺寸的缩小而产生的安装成本，层叠模块的装配成本变得非常高。
接着，根据图10来说明现有的TSV构造的半导体器件。如图10所示，半导体器件50具有如下构造：具有互相相同的功能、构造、分别用同一制造掩模制作的多块半导体元件51和一块插入基板52隔着树脂层53层叠而成的构造。半导体元件51是使用了硅基板的半导体元件，通过贯通硅基板的多个贯通电极(TSV：Through Silicon Via)54与上下相邻的半导体元件进行电连接，并且被密封树脂55所密封。而插入基板52是由树脂构成的电路基板，在其背面形成有多个外部连接端子(焊锡球)56。
在现有的TSV(Trough Si Via)层叠模块构造中，由于分别对每个半导体元件设置贯通孔，所以有可能半导体元件受到损伤，进而需要追加多个在贯通孔内形成通过电极的复杂且成本高的晶片工序，会导致纵型层叠模块整体大幅度成本增加。另外，在现有构造中存在如下问题：很难进行包含不同尺寸的芯片的层叠安装，进而由于在存储器等的同一芯片层叠时成为必须的“按每层赋予不同的再布线层”而导致制造成本比通常的存储器模块大幅度上升，由量产效果产生的价格下降没有太大希望。
在先技术文献：
专利文献1：日本特开2003－197662号公报
专利文献2：日本特开2010－219489号公报
专利文献3：日本特开2008－218505号公报
专利文献4：日本特开2010－278334号公报
发明内容
本发明人等为了解决上述这样的现有问题点，以提供一种如下这样的半导体器件为目的，反复进行了专心研究，即该半导体器件具备具有将正面背面之间贯通的电极的构造，能够以POP型构造为主而做成垂直层叠构造，且能够容易地垂直层叠尺寸不同的LSI芯片。
其结果，发现了能够利用图7所示的半导体器件来解决上述问题，该半导体器件具有如下构造：包括有机基板1；在厚度方向贯通有机基板1的贯通通过部4；设置在有机基板1的两面、与贯通通过部4电连接的外部电极5b及内部电极5a；经由粘接层3以元件电路面为上方安装在有机基板1的一方主面上的半导体元件2；密封半导体元件2及其周边的绝缘材料层6；设置在绝缘材料层6内、一部分露出于外部表面的金属薄膜布线层7；与金属薄膜布线层7电连接的金属通过部10；以及形成在金属薄膜布线层7上的外部电极9，金属薄膜布线层7将配置在半导体元件2的元件电路面上的电极、内部电极5a、金属通过部10、形成在金属薄膜布线层7上的外部电极9进行电连接(日本特愿2011－165200，未公开)。该半导体器件以POP型构造为主，能做成垂直层叠构造，进而获得能容易地垂直层叠不具有贯通电极的LSI芯片等的非常优良的效果。
但是，本发明人等进行进一步的研究的结果，发现了上述的发明涉及的模块构造需要事前准备在制造半导体器件之前要安装的半导体器件、以及对与在半导体器件上要层叠的部件(包含半导体器件)匹配的金属布线进行了图案化的有机基板，从通用性的观点来看有改良的余地。另外，为了防止制造工序中对有机基板的破坏而需要在表层设置保护膜，在制造工序的简化这一点上也存在改良的余地。
因此，本发明的目的在于提供一种半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法，该半导体器件具备具有将正面背面之间贯通的电极的构造，能够以POP型构造为主做成垂直层叠构造，且能够容易地垂直层叠尺寸不同的LSI芯片，且通用性优良。
本发明是如以下所述的发明。
(1)一种半导体器件，其特征在于，包括：
绝缘性基板；
半导体元件，以元件电路面为上方，经由粘接层安装在所述绝缘性基板的一方主面上；
第一绝缘材料层(A)，对所述半导体元件的元件电路面上及其周边的所述绝缘性基板上进行密封；
第一金属薄膜布线层，设置在所述第一绝缘材料层(A)上，一部分露出于外部表面；
第一绝缘材料层(B)，设置在所述第一金属薄膜布线层上；
第二绝缘材料层，设置在所述绝缘性基板的未安装半导体元件的主面上；
第二金属薄膜布线层，设置在所述第二绝缘材料层内，一部分露出于外部表面；
通过部，贯通所述绝缘性基板，将所述第一绝缘树脂层(A)内的第一金属薄膜布线层和第二金属薄膜布线层电连接；以及
外部电极，形成在所述第一金属薄膜布线层上；
所述半导体器件具有将所述第二金属薄膜布线层、配置于所述半导体元件的元件电路面的电极、所述第一金属薄膜布线层、所述通过部、以及形成在所述第一金属薄膜布线层上的外部电极电连接的构造。
(2)根据上述(1)所述的半导体器件，其特征在于，所述第一绝缘材料层(A)和所述第一绝缘材料层(B)是各不相同的绝缘材料。
(3)根据上述(1)或(2)所述的半导体器件，其特征在于，还具有与所述第二金属薄膜布线层电连接而与所述半导体元件不电连接的第一金属薄膜布线层。
(4)根据上述(1)～(3)中的任意一项所述的半导体器件，其特征在于，存在多层的所述第一金属薄膜布线层，存在用于将该多层的第一金属薄膜布线层之间连接的通过部。
(5)根据上述(1)～(4)中的任意一项所述的半导体器件，其特征在于，在所述绝缘性基板上具有多个半导体元件。
(6)一种半导体层叠模块构造，针对多个上述(1)～(5)中任意一项所述的半导体器件，通过将半导体器件的在第一金属薄膜布线层上形成的外部电极和另一个半导体器件的第二金属薄膜布线层上的露出部分连接，从而在与半导体器件的主平面垂直的方向上层叠了多个半导体器件。
(7)一种层叠模块构造，层叠了与上述(1)～(5)中任意一项所述的半导体器件的第二金属薄膜布线层上的露出部分电连接的至少1个以上的其他半导体器件或电子部件。
(8)一种半导体器件的制造方法，其特征在于，包括：
在绝缘性基板的一方主面，将多个半导体元件以其元件电路面成为上方的方式进行位置对准并配置，将这些半导体元件的元件电路面的相反侧的面固定在绝缘性基板上的工序；
在所述半导体元件的元件电路面上和所述绝缘性基板上形成第一绝缘材料层(A)的工序；
在所述第一绝缘材料层(A)内形成开口的工序；
在所述第一绝缘材料层(A)上形成一部分延伸到所述半导体元件的周边区域的第一金属薄膜布线层，并且在所述第一绝缘材料层(A)内的所述开口内形成与配置于所述半导体元件的所述元件电路面的电极连接的导电部的工序；
在所述第一金属薄膜布线层、所述导电部以及所述第一绝缘材料层(A)上形成第一绝缘材料层(B)的工序；
形成贯通所述绝缘性基板而到达所述第一绝缘材料层(A)上的所述第一金属薄膜布线层的开口的工序；
在所述绝缘性基板的与配置有所述半导体元件的面相反一侧的面上和贯通所述绝缘性基板的所述开口的表面上形成金属薄膜而形成第二金属薄膜布线层、和用于将所述第二金属薄膜布线层和所述第一金属薄膜布线层电连接的通过部的工序；
在所述第二金属薄膜布线层上形成第二绝缘材料层的工序；
在所述第一金属薄膜布线层上形成外部电极的工序；以及
通过在预定的位置切断所述绝缘性基板、所述第一绝缘材料层、第二绝缘材料层来分离包含1个或多个半导体芯片的半导体器件的工序。
(9)一种半导体层叠模块构造的制造方法，其特征在于，
使用多个上述(1)～(5)中的任意一项所述的半导体器件，将一个半导体器件的在第一金属薄膜布线层上形成的外部电极和另一个半导体器件的在绝缘性基板上露出来的第二金属薄膜布线层电连接，在与半导体器件的主平面垂直的方向上层叠一个以上的半导体器件。
(10)一种层叠模块构造的制造方法，其特征在于，在上述(1)～(5)中的任意一项所述的半导体器件的第二金属薄膜布线层上的露出部分电连接另一个半导体器件或电子部件，在与半导体器件的主平面垂直的方向上层叠一个以上的其他半导体器件和/或电子部件。
根据本发明，能够提供一种半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法，其具备具有将正面背面之间贯通的电极的构造，能够以POP型构造为主做成垂直层叠构造，且能够容易地垂直层叠尺寸不同的LSI芯片，且通用性优良。
本发明涉及的半导体器件不需要预先在绝缘性基板上将金属布线图案化，因此不论是要安装的半导体元件、要层叠的半导体器件或部件，都能够使用共同的绝缘性基板，通用性优良。进而，由于对绝缘性基板(支承板)表面的布线形成是在第一金属薄膜布线层形成之后，所以不需要向绝缘性基板表面形成用于布线保护的保护层。
附图说明
图1是表示本发明涉及的半导体器件的实施方式1的剖视图。
图2－1是表示本发明涉及的半导体器件的制造方法的一例的一部分的示意图。
图2－2是表示本发明涉及的半导体器件的制造方法的一例的另一部分的示意图。
图3是表示本发明涉及的半导体器件的实施方式2的剖视图。
图4是表示本发明涉及的半导体器件的实施方式3的剖视图。
图5是表示本发明涉及的半导体器件的实施方式4的剖视图。
图6是表示本发明涉及的半导体层叠模块构造的实施方式5的剖视图。
图7是表示半导体器件的参考例的剖视图。
图8是表示现有的半导体器件的构造的剖视图。
图9是表示现有的POP构造的半导体器件的构造的图。
图10是表示现有的TSV构造的半导体器件的构造的图。
标号说明
(图1～图6)
100：半导体器件；101：半导体元件；102：绝缘性基板(支承体)；103：粘接剂；104a：第一绝缘材料层(A)；104b：第一绝缘材料层(B)；105：第一金属薄膜布线层；105a：第一金属薄膜布线层(A)；105b：第一金属薄膜布线层(B)；106：第二金属薄膜布线层；107：第二绝缘材料层；108：通过部；108a：通过部(A)；108b：通过部(B)；109：外部电极；110：第二金属薄膜布线层的露出部(外部电极)；111：开口；112：开口；200：半导体器件；300：半导体器件；400：半导体器件；500：半导体层叠模块构造。
(图7)
1：有机基板；2：半导体元件；3：粘接剂；4：贯通通过部；5a：金属电极；5b：金属电极；6：绝缘材料层；7：金属薄膜布线层；8：通过部；9：外部电极；10：金属通过部；11：布线保护膜；20：半导体器件
(图8～图10)
30：半导体器件；31：平板；33：粘接剂；34：绝缘材料层；35：布线层；36：通过部；37：焊锡球；38：阻焊剂层；41：半导体封装；42：半导体封装；43：基板；45：电极焊区；46：导线；47：密封构件；48：外部连接端子；50：半导体器件；52：插入基板；53：树脂层；54：贯通电极(TSV：Through Silicon Via)；55：密封树脂；56：外部连接端子(焊锡球)；U1～U5：半导体器件的单元。
具体实施方式
以下，对用于实施本发明的方式进行说明。在以下的记载中，根据附图来说明实施方式，但这些附图是为了图解而具备的图，本发明并不限于这些附图。
(实施方式1)
图1是具备本发明涉及的半导体器件的基本结构的实施方式1的半导体器件的纵向剖视图。
半导体器件100具备由树脂固化体构成的绝缘性基板102，在其一方主面，以具有电极(未图示)的元件电路面为上方而配置半导体元件101，与元件电路面相反侧的面(背面)通过粘接剂103固定在绝缘性基板102上。所述粘接剂103不特别地限定为液状、薄膜状等，可适当使用公知的粘接剂。
在所述半导体元件101的元件电路面上以及其周边的所述绝缘性基板102上设置有第一绝缘材料层(A)104a。另外，在所述绝缘材料层(A)104a上设置有一部分露出于外部表面的第一金属薄膜布线层105，进而在该第一金属薄膜布线层105上设置有第一绝缘材料层(B)104b。
所述第一金属薄膜布线层105与所述半导体元件101上的电极(未图示)电连接。另外，在所述第一金属薄膜布线层105的露出于外部表面的部分上设置有外部电极109。作为外部电极109，例如能够使用焊锡球、导电糊剂、焊锡糊剂等。能够通过该外部电极109将本发明涉及的半导体器件100与其他电子部件等相连接。
另外，在所述绝缘性基板102的未安装所述半导体元件101的一侧的主面，形成有一部分露出于外部表面的第二金属薄膜布线层106，进而在该第二金属薄膜布线层106上设置有第二绝缘材料层107。能够通过在该第二金属薄膜布线层106的外部表面露出来的部分110将本发明涉及的半导体器件100与其他电子部件等进行电连接。
进而，在本发明涉及的半导体器件100中设置有贯通所述绝缘性基板102、并将所述第一金属薄膜布线层105和所述第二金属薄膜布线层106进行电连接的通过部108。在绝缘性基板102上为了如上述这样设置通过部108而形成贯通孔，因此，作为绝缘性基板102的材料，可以使用具有绝缘性且加工强度高的有机材料。作为这种绝缘性基板102，可以使用例如使玻璃布(glass cloth)浸渍树脂的复合材料。
本发明涉及的半导体器件100通过具有上述构造，所述第二金属薄膜布线层106、配置在所述半导体元件101的元件电路面上的电极(未图示)、所述第一金属薄膜布线层105、所述通过部108以及形成在所述第一金属薄膜布线层上的外部电极109分别进行电连接。
即，本发明涉及的半导体器件100中，一方主面上的外部电极109和另一方主面上的第二金属薄膜布线层106露出于外部表面的部分110通过半导体器件内部的电路进行电连接，因此能够以POP型构造为主做成垂直层叠构造，且即使是尺寸不同的LSI芯片也能容易地进行垂直层叠。
进而，如后述那样，所述绝缘性基板102上的第二金属薄膜布线层106不需要预先在绝缘性基板102上进行图案化。因此，不论是要安装的半导体元件、要层叠的半导体器件或部件，都能使用共同的绝缘性基板，因而能获得通用性优良的效果。另外，在形成第一金属布线层105以后形成第二金属布线层106，因此不需要以布线保护为目的而在绝缘性基板102表面形成保护层，能够简化制造工序、削减制造成本。
在本实施方式中，对在绝缘性基板102上具有一个半导体元件101的半导体器件进行了叙述，但在绝缘性基板102上具有多个半导体元件101的情况也是本发明的实施方式。
下面，使用图2－1和图2－2来说明制造上述本发明涉及的半导体器件100的方法的一例。
在以下说明的制造方法中，将绝缘性基板102设为与半导体元件101的尺寸相比极其大的基板，使得能够将多个半导体元件101分别隔开间隔而安装在绝缘性基板101上，通过预定的处理工序同时制造多个半导体器件，最终分割为各个半导体器件而得到多个半导体器件。
这样，通过同时制造多个半导体器件，能够大幅度抑制制造成本。
首先，如图2－1(a)所示，使用粘接剂103将多个半导体元件101固定在绝缘性基板102的一方主面。此时，使得半导体元件101的元件电路面成为上方，使其相反侧的主面和绝缘性基板101固定。另外，多个半导体元件101分别设有预定的间隔来配置。
作为所述绝缘性基板102，能使用具有绝缘性且加工强度高的有机材料，例如可优选地使用以玻璃布作为基材并使其浸渍环氧树脂等热固化型树脂而成的复合材料。另外，作为所述粘接剂103，不特别地限定为液状、薄膜状等，可适当使用公知的粘接剂。
然后，如图2－1(b)所示，在半导体元件101的元件电路面上及其周边的绝缘性基板102上形成第一绝缘材料层(A)104a。
作为绝缘材料，例如可使用热固化型的树脂等绝缘性树脂。绝缘材料的供给例如能够通过使用旋涂仪进行涂覆的方法、使用刮刀的印刷法、将薄膜状的树脂制成薄片的方法等来进行。另外，作为绝缘性树脂，也能使用感光性树脂。
接着，如图2－1(c)所示，在半导体元件101上的第一绝缘材料层(A)104a的一部分上设置开口111。由此，使得半导体元件101的元件电路面的一部分露出来，能够作为用于使半导体元件101与其他元件电连接的电极来发挥作用。开口111的形成方法不特别地进行限定，例如能够通过使感光性树脂曝光、显影来进行形成，或者通过激光来形成。
如图2－1(d)所示，在所述第一绝缘材料层(A)104a上形成第一金属薄膜布线层105。对于第一金属薄膜布线层105的形成，例如可以在所述第一绝缘材料层(A)104a的整个上面用蒸镀方式(溅射法)或者无电解镀覆等形成基底(籽晶层)之后进行电镀来实现。此时，如图2－1(d)所示，在第一绝缘材料层(A)104a的开口111的侧壁也通过镀覆形成导电性的金属薄膜层，形成用于将所述半导体元件101和第一金属薄膜布线层105进行电连接的导电部。然后，通过利用光刻将形成在整个面的金属薄膜层进行图案化，能够形成一部分延伸到所述半导体元件101的周边区域的第一金属薄膜布线层105。
所述导电部既可以使用导电材料填埋，也可以在所述侧壁所形成的镀膜上形成用于形成后述的第一绝缘材料层(B)104b的绝缘材料。在用导电材料填埋导电部时，在所述镀覆时一并填充、或在所述侧壁形成了镀膜以后填充导电糊剂即可。
由上述的光刻进行的图案化不特别地进行限定，例如可以利用以下记载的消去(subtractive)法来形成。可以通过如下方式来进行，即：在金属薄膜层上形成感光性抗蚀剂层，使用预定图案的掩模进行曝光、显影以后，对金属薄膜层进行蚀刻。另外，在形成第一金属薄膜布线层105以后，使用蚀刻除去上述基底(籽晶层)。
然后，如图2－1(e)所示，在所述第一金属薄膜布线层105、所述导电部以及所述第一绝缘材料层(A)104a上形成第一绝缘材料层(B)104b。如后述那样，形成第一绝缘材料层(A)104a和第一绝缘材料层(B)104b的绝缘材料既可以是同一材料，也可以是不同的材料，但本实施方式1是使用了同一材料的例子。
在形成第一绝缘材料层(B)104b之后，在第一绝缘材料层(B)104b开设用于设置外部电极109的开口部。
接着，如图2－2(f)所示，贯通所述绝缘性基板101和第一绝缘材料层(A)104a，形成到达第一金属薄膜布线层105为止的开口。该开口能够例如通过使用微细钻孔机或激光来形成。
然后，如图2－2(g)所示，在所述绝缘性基板102的与安装有所述半导体元件101一侧相反的一侧的面(背面)上形成第二金属薄膜布线层106。第二金属薄膜布线层106能够通过与所述第一金属薄膜布线层105相同的方法来形成。即，例如在所述绝缘性基板102的整个背面用蒸镀方式(溅射法)或者无电解镀覆等形成基底(籽晶层)以后，通过进行电镀来形成金属薄膜层。此时，如图2－2(g)所示，在贯通绝缘性基板102和第一绝缘材料层(A)104a的开口的侧壁上也通过镀覆形成导电性的金属薄膜层。由此，形成用于将所述第一金属薄膜布线层105和第二金属薄膜布线层进行电连接的通过部108。然后，通过光刻对形成在绝缘性基板102的整个背面的金属薄膜层进行图案化，由此能够形成第二金属薄膜布线层106。
这样，形成与第一金属薄膜布线层105及半导体元件101电连接的第二金属薄膜布线层106。
所述通过部108既可以使用导电材料填埋，也可以在形成于所述开口的侧壁上的镀膜上设置用于形成后述的第二绝缘材料层107的绝缘材料。在使用导电材料填埋通过部108时，在所述镀覆时一并填充、或在所述侧壁形成镀膜以后填充导电糊剂即可。在镀膜的厚度足够大且电连接良好的情况下，也可以不填充导电材料。
然后，如图2－2(h)所示，在所述第二金属薄膜布线层106上形成第二绝缘材料层107。此时，在所述通过部108不使用所述导电材料填埋时，利用形成第二绝缘材料层107的绝缘材料来填充通过部108。
构成第二绝缘材料层107的绝缘材料不特别地进行限定，可利用公知的绝缘性树脂等。另外，也能够使用前述的阻焊剂等做成用于保护第二金属薄膜布线层106的保护膜。在阻焊剂为液状时能够通过辊涂机等来供给，在阻焊剂为薄膜形状时能够通过迭压(laminate)、接触挤压等来供给。
然后，如图2－2(i)所示，除去第二绝缘材料层107的一部分，使得所述第二金属薄膜布线层106的一部分露出来。由此，使得能够通过该露出部而将本发明的半导体器件和其他部件、元件进行电连接。
另外，还除去所述第一绝缘材料层(B)104b的一部分，形成用于设置外部电极109的开口部。然后，在该开口上设置导电材料而形成外部电极109。作为导电材料，使用焊锡球、导电性糊剂、焊锡糊剂等、能导电的材料。
最后，通过沿着如图2－2(j)所示的A－A切割线分割为各单片，能得到本发明的实施方式1的半导体器件100。
(实施方式2)
图3是表示本发明的半导体器件的实施方式2的剖视图。
本实施方式2的半导体装置200是在所述实施方式1中分别用不同的绝缘材料形成了第一绝缘材料层(A)104a和第一绝缘材料层(B)104b的例子。如前所述，第一绝缘材料层(A)104a和第一绝缘材料层(B)104b既可以使用相同的绝缘材料构成，也可以使用不同的绝缘材料构成。
如本实施方式2这样，在使用不同的绝缘材料构成第一绝缘材料层(A)和第一绝缘材料层(B)时，能够通过阻焊剂等构成最表面的第一绝缘材料层(B)104b，做成保护膜。在阻焊剂为液状时，通过辊涂机等来供给，在阻焊剂为薄膜形状时通过迭压、接触挤压等来供给。
(实施方式3)
图4是表示本发明的半导体器件的实施方式3的剖视图。
本实施方式3的半导体器件300是具有与所述第二金属薄膜布线层电连接但不与所述半导体元件电连接的第一金属薄膜布线层的半导体器件的一例。本实施方式3是除了具备这种不与半导体元件101电连接的第一金属薄膜布线层105以外与实施方式1的半导体器件100同样的结构。由此，能够使半导体器件300内的电路多样化。并且，能够如后述那样从外部端子输出层叠在本发明的半导体器件上的半导体器件及其他电子零件的独立布线。
(实施方式4)
图5是表示本发明的半导体器件的实施方式4的剖视图。
本实施方式4的半导体器件400是形成了多层的所述第一金属薄膜布线层105的半导体器件的一例。本实施方式4是除了具备这种多层的第一金属薄膜布线层以外与实施方式1的半导体器件100同样的结构。
更具体地说明，实施方式4的半导体器件400具备：在所述第一绝缘材料层(A)104a上一部分延伸到所述半导体元件101的周边区域的第一金属薄膜布线层(A)105a；形成在该第一金属薄膜布线层(A)105a上的第一绝缘材料层(B)104b；形成在该第一绝缘材料层(B)104b上且与所述第一金属薄膜布线层(A)104a电连接的第一金属薄膜布线层(B)105b；形成在该第一金属薄膜布线层(B)105b上的第一绝缘材料层(C)104c。并且，所述第一金属薄膜布线层(B)105b的一部分具有露出到外部的部分，在该部分上设置有外部电极109。
上述结构的半导体器件400使半导体器件内的电路更多样化。即，例如使得能够在半导体元件的电极焊区上不短路地立体配置不同电位的外部电极。
为了制造这种半导体器件400，在所述图2－1(e)之后，在第一绝缘材料层(B)104b的一部分上形成开口而使第一金属薄膜布线层105的一部分露出来。然后，在第一绝缘材料层(B)104b上，如前所述那样通过镀覆等方法形成第一金属薄膜布线层(B)105b。由此，在开口的侧壁也形成镀膜，形成用于将第一金属薄膜布线层(A)105a和第一金属薄膜布线层(B)105b进行电连接的通过部(B)108b。
然后，在第一金属薄膜布线层(B)105b上形成第一绝缘材料层(C)104c，将其一部分除去而使第一金属薄膜布线层(B)105b的一部分露出来，在该部分设置外部电极109即可。另外，第一绝缘材料层(A)104a、第一绝缘材料层(B)104b以及第一绝缘材料层(C)104c既可以分别使用同一绝缘材料构成，也可以使用不同的绝缘材料层形成。
在图5中示例了第一金属薄膜布线层105为2层的情况，但本发明的半导体器件不限于此，也可以进一步形成有多层的第一金属薄膜布线层。在这种情况下，能够交替地进行前述的第一金属薄膜布线层和第一绝缘材料层的形成而进行多层化。
(实施方式5)
图6是表示本发明的半导体层叠模块构造的实施方式5的剖视图。
本发明涉及的半导体层叠模块构造500是使用四个所述实施方式1的半导体器件100在纵向层叠而成的构造的一例。在半导体层叠模块构造500中，形成在半导体器件的第一金属薄膜布线层105上的外部电极109和另一半导体器件的第二金属薄膜布线层106上的露出部分相连接，由此在与半导体器件的主平面垂直的方向上层叠有4个半导体器件。
在实施方式5中，示出了层叠有4个半导体器件的一例，但本发明涉及的半导体层叠模块构造不限于此，也能够进一步层叠多个半导体器件。另外，不仅是半导体器件，还能够层叠其他电子零件而做成层叠模块构造。在这种情况下，将所述半导体器件的外部电极109和/或第二金属薄膜布线层的露出部分与另一个半导体器件或电子零件进行电连接，在与半导体器件的主平面垂直的方向上层叠一个以上的其他半导体器件和/或电子零件即可。
这样，通过将本发明的半导体器件用作半导体层叠模块构造或层叠模块构造的构成单位，不会如TSV构造那样在半导体元件上设置贯通电极，而且即使各半导体元件的尺寸不同，也能实现任意级数的半导体层叠模块构造或层叠模块构造。

Claims (10)

1.一种半导体器件，其特征在于，包括：
不具有金属箔的绝缘性基板；
半导体元件，以元件电路面为上方，经由粘接层安装在所述绝缘性基板的一方主面上；
第一绝缘材料层A，对所述半导体元件的元件电路面上及其周边的所述绝缘性基板上进行密封；
开口，其形成于配置在所述半导体元件的元件电路面的电极上的所述第一绝缘材料层A，在侧壁具有金属薄膜层，
第一金属薄膜布线层，设置在所述第一绝缘材料层A上，与形成在所述开口的侧壁的金属薄膜层电连接，一部分露出于外部表面；
第一绝缘材料层B，设置在所述第一金属薄膜布线层上；
第二绝缘材料层，设置在所述绝缘性基板的未安装半导体元件的主面上；
第二金属薄膜布线层，设置在所述第二绝缘材料层内，一部分露出于外部表面；
通过部，贯通所述绝缘性基板，达到所述第一金属薄膜配线层，与所述第二金属薄膜配线层一起形成，将所述第一绝缘材料层A上的第一金属薄膜布线层和第二金属薄膜布线层电连接；以及
外部电极，形成在所述第一金属薄膜布线层上；
所述半导体器件具有将所述第二金属薄膜布线层、配置于所述半导体元件的元件电路面的电极、所述第一金属薄膜布线层、所述通过部、以及形成在所述第一金属薄膜布线层上的外部电极电连接的构造。
2.根据权利要求1所述的半导体器件，其特征在于，
所述第一绝缘材料层A和所述第一绝缘材料层B是各不相同的绝缘材料。
3.根据权利要求1或2所述的半导体器件，其特征在于，
还具有与所述第二金属薄膜布线层电连接而与所述半导体元件不电连接的第一金属薄膜布线层。
4.根据权利要求1或2所述的半导体器件，其特征在于，
存在多层的所述第一金属薄膜布线层，存在用于将该多层的第一金属薄膜布线层之间连接的通过部。
5.根据权利要求1或2所述的半导体器件，其特征在于，
在所述绝缘性基板上具有多个半导体元件。
6.一种半导体层叠模块构造，针对多个权利要求1～5中任意一项所述的半导体器件，通过将半导体器件的在第一金属薄膜布线层上形成的外部电极和另一个半导体器件的第二金属薄膜布线层上的露出部分连接，从而在与半导体器件的主平面垂直的方向上层叠了多个半导体器件。
7.一种层叠模块构造，层叠了与权利要求1～5中任意一项所述的半导体器件的第二金属薄膜布线层上的露出部分电连接的至少1个以上的其他半导体器件或电子部件。
8.一种半导体器件的制造方法，其特征在于，包括：
在不具有金属箔的绝缘性基板的一方主面，将多个半导体元件以其元件电路面成为上方的方式进行位置对准并配置，将这些半导体元件的元件电路面的相反侧的面固定在绝缘性基板上的工序；
在所述半导体元件的元件电路面上和所述绝缘性基板上形成第一绝缘材料层A的工序；
在所述第一绝缘材料层A内形成开口的工序；
在所述第一绝缘材料层A上形成一部分延伸到所述半导体元件的周边区域的第一金属薄膜布线层，并且在所述第一绝缘材料层A内的所述开口的侧壁形成与配置于所述半导体元件的所述元件电路面的电极连接的金属薄膜层的工序；
在所述第一金属薄膜布线层、所述金属薄膜层以及所述第一绝缘材料层A上形成第一绝缘材料层B的工序；
形成贯通所述绝缘性基板而到达所述第一绝缘材料层A上的所述第一金属薄膜布线层的开口的工序；
在所述绝缘性基板的与配置有所述半导体元件的面相反一侧的面上和贯通所述绝缘性基板的所述开口的表面上形成金属薄膜而形成第二金属薄膜布线层、和用于将所述第二金属薄膜布线层和所述第一金属薄膜布线层电连接的通过部的工序；
在所述第二金属薄膜布线层上形成第二绝缘材料层的工序；
在所述第一金属薄膜布线层上形成外部电极的工序；以及
通过在预定的位置切断所述绝缘性基板、所述第一绝缘材料层、第二绝缘材料层来分离包含1个或多个半导体芯片的半导体器件的工序。
9.一种半导体层叠模块构造的制造方法，其特征在于，
使用多个权利要求1～5中的任意一项所述的半导体器件，将一个半导体器件的在第一金属薄膜布线层上形成的外部电极和另一个半导体器件的在绝缘性基板上露出来的第二金属薄膜布线层电连接，在与半导体器件的主平面垂直的方向上层叠一个以上的半导体器件。
10.一种层叠模块构造的制造方法，其特征在于，
在权利要求1～5中的任意一项所述的半导体器件的第二金属薄膜布线层上的露出部分电连接另一个半导体器件或电子部件，在与半导体器件的主平面垂直的方向上层叠一个以上的其他半导体器件和/或电子部件。
CN201410111056.4A 2014-03-24 2014-03-24 半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法 Active CN104952858B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410111056.4A CN104952858B (zh) 2014-03-24 2014-03-24 半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410111056.4A CN104952858B (zh) 2014-03-24 2014-03-24 半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法

Publications (2)

Publication Number Publication Date
CN104952858A CN104952858A (zh) 2015-09-30
CN104952858B true CN104952858B (zh) 2019-03-08

Family

ID=54167407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410111056.4A Active CN104952858B (zh) 2014-03-24 2014-03-24 半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法

Country Status (1)

Country Link
CN (1) CN104952858B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021095083A1 (ja) * 2019-11-11 2021-05-20 ウルトラメモリ株式会社 半導体モジュール、ｄｉｍｍモジュール、及びそれらの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1568546A (zh) * 2002-08-09 2005-01-19 卡西欧计算机株式会社 半导体器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP4268560B2 (ja) * 2004-04-27 2009-05-27 大日本印刷株式会社 電子部品内蔵モジュールおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1568546A (zh) * 2002-08-09 2005-01-19 卡西欧计算机株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN104952858A (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
JP4274290B2 (ja) 両面電極構造の半導体装置の製造方法
US9226382B2 (en) Printed wiring board
CN102098876B (zh) 用于电路基板的制造工艺
CN101341593B (zh) 多晶片集成电路封装及形成其的方法
JP5912616B2 (ja) 半導体装置及びその製造方法
US8945994B2 (en) Single layer coreless substrate
EP2551904A1 (en) Semiconductor device, semiconductor module structure configured by vertically stacking semiconductor devices, and manufacturing method thereof
JP2008016729A (ja) 両面電極構造の半導体装置の製造方法
CN104241219A (zh) 元件嵌入式封装结构和其制造方法
CN101887874A (zh) 单层金属层基板结构及其制造方法、和应用之封装件结构
CN106328633B (zh) 电子装置模块及其制造方法
CN102281720A (zh) 基板及其制造方法、电路装置及其制造方法
US9196507B1 (en) Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
CN107833871A (zh) 引线框架和电子部件装置
CN105280624A (zh) 电子装置模块及其制造方法
CN106571347A (zh) 绝缘管芯
CN101499448B (zh) 半导体装置及其制造方法
CN110828389A (zh) 半导体装置及其制造方法
KR20170090772A (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
CN104769712B (zh) 包括嵌入式控制器裸芯的半导体器件和其制造方法
CN104952858B (zh) 半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法
KR102235811B1 (ko) 반도체 장치, 반도체 적층모듈구조, 적층모듈구조 및 이들의 제조방법
KR20120071938A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
TWI550792B (zh) 半導體裝置、半導體積層模組構造、積層模組構造及此等之製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Oita Prefecture

Patentee after: Rely on Technology Japan company

Address before: Oita Prefecture

Patentee before: J-DEVICES Corp.