CN102098876B - 用于电路基板的制造工艺 - Google Patents

用于电路基板的制造工艺 Download PDF

Info

Publication number
CN102098876B
CN102098876B CN201010541798.2A CN201010541798A CN102098876B CN 102098876 B CN102098876 B CN 102098876B CN 201010541798 A CN201010541798 A CN 201010541798A CN 102098876 B CN102098876 B CN 102098876B
Authority
CN
China
Prior art keywords
circuit substrate
function element
conducting wiring
insulating resin
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010541798.2A
Other languages
English (en)
Other versions
CN102098876A (zh
Inventor
船矢琢央
山道新太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN102098876A publication Critical patent/CN102098876A/zh
Application granted granted Critical
Publication of CN102098876B publication Critical patent/CN102098876B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

提供了一种用于电路基板的制造工艺，包括以下步骤：在支撑板上形成至少一层导电布线；在导电布线上安装功能元件；通过用树脂层密封功能元件的外周来将所述功能元件内含于其中；在功能元件的电极端子部分处形成通孔；在功能元件上形成至少一层布线层；以及去除所述支撑板。

Description

用于电路基板的制造工艺
本申请是国家申请号为200780024077.0之申请(国际申请号PCT/JP2007/059271，国际申请日2007年4月27日，发明名称“电路基板、电子器件配置及用于电路基板的制造工艺”)的分案申请。 
技术领域
本发明涉及一种电路基板、电子器件配置以及用于电路基板的制造工艺，尤其涉及一种具有内置功能元件的电路基板、设有电路基板的电子器件配置以及用于电路基板的制造工艺。 
背景技术
近来，随着功能元件的高性能化和小型化，布线密度的密度增长已成为安装功能元件的电路基板中的关键技术问题。 
例如，在专利文献1中公开了一种技术，其中，具有空腔的绝缘层形成在金属板上以装配作为功能元件的半导体元件，该半导体元件安装在金属板上并且它的设有电极端子的有源面朝上，即所谓的面朝上型，之后，使用感光树脂通过半加成法来形成构建布线层中的至少一层，从而形成IC(集成电路)封装。 
此外，例如，在专利文献2中公开了另一种技术，其中，具有本领域称为凸点的突起电极的半导体元件和具有与半导体元件的突起电极相对应的突起部分的模型基板(pattern substrate)以面对面的形式层叠，树脂流入到半导体元件和模型基板之间的间隙中，之后焊球形成在微凹中，该微凹形成在突起电极的上部处的树脂中，该突起电极通过在树脂固化后去除模型基板而获得，从而形成半导体封装。 
而且，例如，在专利文献3中公开了又一种技术，其中，BGA(球栅阵列)的电极焊盘预先形成在金属型板(metallic pattern plate)上，半导体元件被倒装芯片连接在构建导电布线上，一些底部填充树脂流入到该元件中，与半导体元件连接的基板由成型树脂密封，之后BGA的电极焊盘通过去除金属型板而暴露，从而形成半导体封装。 
而且，例如，在专利文献4中公开了又一种技术，其中，在半导体元件通过倒装芯片等连接到电路基板后，连接该半导体元件的基板和设有空腔和填充有导电膏的穿透通孔(through-via)的电路基板等被交替层叠，之后焊球形成在最下层的基板上，从而形成层叠的半导体封装。 
而且，例如，在专利文献5中公开了又一种技术，其中，在下层的半导体元件和上层的半导体元件顺次层叠在封装基板上的情况下，上层的半导体元件和封装基板通过引线键合而连接并且由树脂密封，之后间隔芯片(spacer chip)被置于下层的半导体元件和上层的半导体元件之间，多个贯通孔(via hole)和连接布线层被提供在间隔芯片中，并且下层的半导体元件的布线组和上层的半导体元件的相应的布线组通过这些贯通孔和连接布线层以倒装芯片连接而形成。 
而且，例如，在专利文献6-10中公开了又一种技术，其中，凹部形成在芯基板(core substrate)上，半导体元件安装在凹部中并且它的具有电极端子的有源面朝上，即所谓的使用接合剂的面朝上型，之后布线层被层叠在半导体元件的电极端子上，从而直接通过贯通孔执行封装布线。 
而且，在专利文献11中公开了又一种技术，其中，穿透通孔形成在芯基板上，半导体元件容纳成使得它的具有电极端子的有源面朝上，热沉直接连接到半导体元件的背面侧，之后布线层被构建在半导体元件的电极端子上，从而直接通过贯通孔执行封装布线，并且公开又一 种技术，其中IC芯片容纳在多层印刷布线板内。 
[专利文献1]日本专利特开平11-233678号公报 
[专利文献2]日本专利特开2002-359324号公报 
[专利文献3]日本专利特开2003-229512号公报 
[专利文献4]日本专利特开2002-064178号公报 
[专利文献5]日本专利特开2005-217205号公报 
[专利文献6]日本专利特开2001-332863号公报 
[专利文献7]日本专利特开2001-339165号公报 
[专利文献8]日本专利特开2002-084074号公报 
[专利文献9]日本专利特开2002-170840号公报 
[专利文献10]日本专利特开2002-246504号公报 
[专利文献11]日本专利特开2001-352174号公报 
发明内容
本发明要解决的问题 
然而，在上述现有技术中，存在如下一些问题。 
在专利文献1所公开的技术中，当利用感光树脂形成布线层时，因为不稳定的分辨率，使得感光树脂不能含有二氧化硅填料(silica filler)或玻璃布等。由于此原因，存在树脂层的强度的稳定性不足以及封装的稳定性不足的问题。此外，因为构建布线仅形成在半导体元件的设有电极端子的面上，所以存在这种技术不能被用于除封装以外的电路基板的问题。 
此外，还存在的问题是，在半导体封装对散热不必要的情况下，具有金属板的该封装在重量上比需要的大并且其外形变厚。 
在专利文献2公开的技术中，因为具有突起电极的半导体元件和具有与半导体元件的突起电极相对应的突起部分的模型基板被以面对面 的形式层叠，所以半导体封装以与半导体元件相同的尺寸形成。 
因此，存在的问题是在布线规则为窄的情况下，布线规则不能被扩大并且因此不能被应用到表面安装等。 
而且，另一个问题是，由于在模型基板和突起电极被层叠时引起的未对准，开口部分面积变小，从而会妨害焊球的润湿性。 
此外，另一个问题是，因为突起电极仅形成在半导体元件的设有电极端子的面上，所以这种技术没有布线功能并且不能用于电路基板。 
在专利文献3公开的技术中，因为布线仅形成在半导体元件的设有电极端子的面上，所以存在的问题是这种技术不能被用于除封装以外的电路基板。 
此外，另一个问题是，因为用于散热的金属板不能附接在半导体元件的背面上，所以不能期望散热效应。 
此外，再一个问题是，因为半导体元件在形成电路基板的布线层后以通常的倒装芯片连接的形式连接，所以制造电路基板和安装半导体元件所需要的成本通常不变，故不能期望成本下降。 
在专利文献4公开的技术中，因为具有空腔的基板和连接到半导体元件的基板交替层叠并且通过热压形成具有一体化组合的封装，所以问题是具有较小刚性的有机树脂层仍存在于半导体元件上和半导体元件下，并且易碎的半导体硅或GaAs等可能在施压的同时破损或产生裂缝。 
此外，因为形成在安装半导体元件的树脂层中的布线电路通过使用一个面覆有铜板的蚀刻而形成，所以问题是在封装内不能形成窄于 半加成法等方法的间距的布线。 
此外，因为半导体元件以通常的倒装芯片连接的形式连接，所以另一个问题是制造电路基板和安装半导体元件所需要的成本通常不变，且因此不能期望成本下降。 
在专利文献5公开的技术中，因为布线不能在半导体元件与半导体封装的尺寸相同的情况下被扩大，并且因为布线规则不能在半导体器件的布线规则是限制面积的窄间距的情况下被扩大，所以问题是，在表面安装中，在传统母板中的安装不能以传统安装精度安装。而且，因为该结构仅在封装的一个面上暴露布线，所以问题是，在该技术中，所述布线不能被应用到除封装以外的其他电路基板。此外，由于通过母板以表面安装形式连接而使得与其他电子零件连接的情况相比布线距离变得特别长，所以问题是，虽然封装内的高速电特性良好，但完成的产品的高速电特性并不好。 
在专利文献6-10公开的技术中，因为位于半导体元件的安装位置正下方的芯基板由有机树脂形成，并且弯曲应力通过当在半导体元件安装在芯基板的微凹中时加压而施加在树脂上，所以存在的问题是薄了约100μm的半导体元件可能出现裂缝。 
而且，在使用钻孔机等在芯基板上形成贯通孔并且半导体元件又内置在贯通孔的外围的情况下，由于树脂的较小刚性和在钻孔加工时所施加的应力而产生裂缝，因此存在的问题是所述通孔不能接近于内置的半导体元件而形成，从而增大了芯基板的外形尺寸。 
在专利文献11公开的技术中，因为半导体元件以面朝上型安装在热沉上并且导电布线层从电极端子构建，所以问题是在热沉侧没有导电布线层并且因此对于电路基板不能使用该导电布线层。而且，在IC芯片容纳在多层印刷布线板内的方法中，需要通过在多层印刷布线板 的正面和背面上形成阻焊剂来连接到其他电子零件。因此，存在的问题是不能获得高可靠性的连接。 
通过考虑这些问题而获得本发明。 
因此，本发明的目的是提供一种电路基板、电子器件配置和用于电路基板的制造工艺，该电路基板能够在不形成阻焊剂的情况下直接在导电布线上执行电子零件的表面安装，并且能够具有高速传输特性以扩大内置的功能元件的电极端子的布线规则，并且能够在连接工艺中以极好的可加工性和可靠性安装到电子器件。 
用于解决所述问题的方法 
根据本发明的电路基板的特征在于该电路基板设有：具有电极端子的功能元件；基材，该基材内含功能元件于其中并且具有分别形成在该基材正面和背面的至少一层导电布线层；以及通孔，该通孔将电极端子连接到形成在基材中的导电布线，其中形成在基材的正面或背面中的任一个面上的导电布线被配置成使得自基材暴露在外部的表面与基材的形成有导电布线的表面位于同一平面内或位于基材的形成有导电布线的表面内侧。 
由此，可以使功能元件以三维形式短距离地集成在电路基板内部，从而使得能够形成具有高速传输特性的极好产品。 
由于其中内含功能元件的电路基板的外形大于所内含的功能元件的外形，因此可以在电路基板的正面和背面处扩大功能元件的电极端子的布线规则并且可以在电路基板和电子器件在以下工艺中被连接时实现极好的可加工性和可靠性。 
而且，由于形成在基材的正面或背面中的任一个面上的导电布线被配置成使得导电布线的自基材暴露在外部的表面与基材形成导电布 线的表面处于同一平面内或位于该基材的形成有导电布线的表面内侧，因此可以在不形成阻焊剂的情况下直接在导电布线的表面上执行电子零件的表面安装，并且可以执行半导体倒装芯片连接。 
根据本发明的另一种电路基板的特征在于该电路基板设有：功能元件，该功能元件具有在垂直于表面的方向上延伸的电极端子；基材，该基材内含功能元件于其中并且具有分别形成在该基材的正面和背面上的至少一层导电布线层；以及通孔，该通孔将电极端子连接到形成在基材的正面上的导电布线，其中形成在基材的背面上的导电布线被配置成使得自所述基材暴露在外部的表面与基材的形成有导电布线的表面位于同一平面内或位于该基材的形成有导电布线的表面内侧。 
优选所述基材设有至少一层树脂层。 
所述基材设有至少三层树脂层，并且优选基材中的与功能元件的侧面接触的绝缘层的热膨胀系数小于其他绝缘层的热膨胀系数。 
而且，优选与功能元件的侧面接触的树脂层的热膨胀系数在功能元件的热膨胀系数的30％的范围内。 
所述基材可以在其正面和背面上设有多层导电布线层以及连接不同导电布线层的导电布线之间的至少一个通孔。 
所述基材可以设有至少一个通孔，该通孔连接安装在基材的表面和背面上的导电布线之间。 
优选连接安装在基材的表面和背面上的导电布线之间的通孔形成在插入有功能元件的两侧面上。 
所述导电布线可以提供在功能元件的背面侧，在基材的正面和背 面中的任意一个面中，所述导电布线置于最外面的树脂层的表面的内侧。 
优选存在两种或多于两种的所述导电布线之间的组合，所述导电布线中形成有至少一个通孔，该通孔连接位于功能元件的上侧和下侧的导电布线之间。 
所述功能元件的正面侧上形成有两层或多于两层的导电布线层，并且功能元件的电极端子可以通过至少一个通孔而与安装在除了形成在电极端子正上方的导电布线层以外的导电布线层中的导电布线连接。 
优选形成有位于功能元件之上和之下的三层或多于三层导电布线层，并且安装在每层导电布线层中的导电布线可以通过至少一个通孔而与安装在除了位于正上方或正下方以外的导电布线层中的导电布线连接。 
优选所述通孔的内径在基材的厚度方向上的扩大方向全部被定向为同一方向。 
此外，在定义了上述电路基板的芯基板的正面和背面中可以提供至少一层导电布线层。 
根据本发明的电路基板可以内含至少一种、两个或多于两个的功能元件。 
而且，根据本发明的电路基板可以内含至少两个功能元件，这两个功能元件之间通过导电布线电连接。 
而且，根据本发明的电路基板的配置可以为其中全部功能元件均 配置在与所述基板的厚度方向相水平的方向上。 
此外，全部功能元件的电极端子可以被配置成定向在与基材的厚度方向相同的方向上。 
部分或全部功能元件是可以通过焊料而连接到导电布线的电子零件，所述焊料由包含选自Sn、Ag、Cu、Bi、Zn和Pb中的至少一种元素的材料制成。 
优选在根据本发明的电路基板中，多个上述电路基板被配置在基材的厚度方向上，并且在置于所述上部和下部处的电路基板中的至少一对功能元件通过导电布线而电连接。 
优选置于所述上部和下部处的电路基板中的至少一对功能元件被配置成使得电极端子被置为面对面的形式。 
此外，由导电膏或焊膏制成的通孔可以设置在置于所述上部和下部的电路基板中的至少一对功能元件之间。 
优选所述电路基板经通孔和粘接层而连接到由多层绝缘层、通孔和导电布线形成的多层布线基板。 
所述通孔由导电膏或无铅焊膏制成，所述无铅焊膏由包含选自Sn、Ag、Cu、Bi、Zn和Pb中的至少一种元素的材料制成。 
可以提供阻焊剂，该阻焊剂在电路基板的正面和背面上具有开口部分。 
根据本发明的电路基板还可以内含上述电路基板。 
根据本发明的电子器件配置具有设有这种电路基板的特征。 
一种根据本发明的用于电路基板的制造工艺的特征在于，该制造工艺包括：用于在支撑板上形成至少一层导电布线的工艺；用于在导电布线上安装功能元件的工艺；用于通过用树脂层密封功能元件的外围而内含功能元件的工艺；用于在功能元件的电极端子部分处形成通孔的工艺；用于在功能元件上形成至少一层布线层的工艺；以及用于去除支撑板的工艺。 
因此，通过在支撑板上形成导电布线层以及将功能元件安装于其上，即使在功能元件易碎时，功能元件因由压合引起的应力而翘曲或破损的可能性也被降低。而且，在以下工艺中，因为基材的支撑板，所以，即使通过压合或层叠而使得绝缘树脂层被提供到功能元件的外围，也仍可以可靠地制造产品而不损坏功能元件。 
此外，导电布线层可以构建在其上附接有支撑板的功能元件的电极端子部分上方。因此，在加工贯通孔、电镀和供给绝缘树脂层的工艺中，即使在绝缘树脂层的总膜厚薄时，功能元件由于电路基板的弯曲等而破损的可能性也得以降低并且还可以保持良好的可加工性。 
而且，可以将贯通孔直接形成到形成在支撑板上的导电布线。在此情况下，当支撑板是金属的时，可以执行纵横比大的通孔内部的电镀处理，从而提高电可靠性。 
而且，最终，由于支撑板被去除之后电路基板的背面的导电布线被暴露，因此存在支撑板的部分变为具有导电布线表面的水平高度与绝缘树脂表面的水平高度相等的形状或具有使得导电布线表面的水平高度比绝缘树脂表面的水平高度微凹的形状。因此，即使没有提供阻焊剂，绝缘树脂层的表面也可作为阻焊剂，并且因为形成在支撑板上的导电布线的水平高度是均匀的，因此在半导体元件等被安装时可以 获得连接的高可靠性。 
而且进一步，由于功能元件的到电路基板的连接和电路基板的形成是同时执行的，因此相应于传统的形成电路基板所需要的成本和安装功能元件所需要的成本的总和，可以降低形成整个封装所需要的成本。 
而且，根据本发明的另一种用于电路基板的制造工艺的特征在于，该制造工艺包括：用于在支撑板上形成至少一层导电布线的工艺；用于在导电布线上形成至少一层树脂的工艺；用于在树脂层上安装功能元件的工艺；用于通过由树脂层密封功能元件的外围而内含功能元件的工艺；用于在功能元件的电极端子部分处形成通孔的工艺；用于在功能元件上形成至少一层布线层的工艺；以及用于去除支撑板的工艺。 
在此情况下，可以安装两种或多于两种功能元件。 
此外，部分或全部功能元件是电子零件，并且制造工艺还包括用于通过由焊料连接电子零件来实现安装，所述焊料由包含选自Sn、Ag、Cu、Bi、Zn和Pb中的至少一种元素的材料制成。 
所述制造工艺可以包括：用于在绝缘树脂中从支撑板的相反侧形成通孔的工艺；以及用于在通孔内部执行金属电镀的工艺。 
在将由上述用于电路基板的制造工艺形成的电路基板作为芯基板的情况下，制造工艺可以进一步包括用于在芯基板的正面和背面上构建导电布线层的工艺。 
制造工艺可以包括：用于连接由上述用于电路基板的制造工艺形成的两个电路基板的工艺；用于在两个电路基板之间插入有具有由导电膏或焊膏制成的通孔的粘接层，其中所述两个电路基板面对面地上 下布置。 
所述制造工艺可以包括用于在支撑板上形成至少一层布线层的工艺和用于连接由上述用于电路基板的制造工艺形成的两个电路基板的工艺，在两个电路基板之间插入有具有由导电膏或焊膏制成的通孔的粘接层，其中所述两个电路基板面对面地上下放置。 
所述制造工艺可以包括用于去除支撑板的工艺，其中所述两个电路基板中的至少一个是去除支撑板之前的电路基板。 
优选工艺至少被执行一次，其中上述电路基板和其他电路基板面对面上下放置，并且上述电路基板和其他电路基板通过在两个电路基板间插入具有由导电膏或无铅焊膏制成的通孔的粘接层而连接。 
所述制造工艺可以包括用于去除支撑板的工艺，其中所述两个电路基板中的至少一个是去除支撑板前的电路基板，即支撑板仍保留时的一个基板。 
导电膏或无铅焊膏可以由包含选自Sn、Ag、Cu、Bi、Zn和Pb中的至少一种元素的材料制成。 
优选支撑板由包含选自铜、铁、镍、铬、铝、钛、硅、氮和氧中的至少一种元素的材料制成。 
具有开口部分的阻焊剂可以形成在由上述制造工艺形成的电路基板的正面和背面中的至少一个面上。 
在本发明中，布线形成在Si、GaAs、LiTaO3、LiNbO3和Quartz等物质中的半导体元件、以及由例如SAW(表面声波)滤波器或薄膜功能元件等有源元件或例如电容器、电阻器和电感等无源元件构成的芯 片零件被布线形成在印刷基板或柔性基板中，并且优选被用作功能元件。然而，功能元件并不限于这些。 
而且，在根据本发明的用于形成贯通孔的方法中，该贯通孔优选使用例如UV(紫外)-YAG(钇铝石榴石)激光或CO2激光等激光来开孔。然而，所述方法并不限于这些。而且，通孔可以通过对作为绝缘树脂层的感光树脂曝光和显影来开孔。 
此外，对于导电通孔，优选通过在通孔开口中仅在通孔侧面处使用电镀法电镀例如金、银、铜或镍等导电金属而形成的保形通孔(conformal via)或通过在通孔开口中填充电镀金属而形成的填充通孔(filled via)。然而，导电通孔并不限于这些。 
在本发明中，即使在例如导电布线由铜电镀形成时，暴露在外部的导电布线也可以优选通过使用非电解电镀、电解电镀、印刷处理等在表面上形成例如铜、镍、金、银或Sn-Ag焊料等的薄膜而形成。然而，导电布线表面的材料并不限于这些。 
而且，在根据本发明的电路基板的最上层表面上，可以优选地形成仅在需要部分具有开口部分的阻焊剂层，使得所述表面上的导电布线被暴露的面积受限从而防止氧化，以及在电子零件等器件使用焊料安装时，防止了导电布线间电短路的发生。此外，可以通过使用非电解电镀、电解电镀、印刷处理等在导电布线的从开口部分暴露的表面上形成铜、镍、金、银或Sn-Ag焊料等的薄膜来形成具有抗氧化效果并且具有极好焊料湿润性的导电布线。 
本发明中的支撑板可以优选使用：例如硅、玻璃、氧化铝、玻璃陶瓷、氮化钛或氮化铝的陶瓷材料：例如铜、不锈钢、铁或镍等金属：或厚的例如聚酰亚胺等有机树脂。然而，所述材料不限于这些。 
本发明的效果 
根据本发明，由于形成在基材的正面或背面中的任意一个面上的导电布线被布置成使得自基材暴露在外部的表面与导电布线的形成有基材的表面位于同一平面内或位于导电布线的形成有基材的表面内侧，可以在不形成阻焊剂的情况下直接在导电布线的表面上执行电子零件的表面安装，并且可以执行半导体倒装芯片连接。在此情况下，由于内含功能元件的电路基板的外形大于被内含的功能元件的外形，使得可以在电路基板的正面和背面上扩大功能元件的电极端子的布线规则，因此当电路基板和电子器件通过以下工艺连接时，可以实现极好的可加工性和可靠性。 
因此，可以将功能元件以三维方式短距离地集成在电路基板内部，从而使得能够形成具有高速传输特性的电路基板和具有该基板的电子器件配置。 
附图说明
图1是示出了根据本发明的第一实施例的电路基板的示意性截面图； 
图2是示出了根据本发明的第二实施例的电路基板的示意性截面图； 
图3是示出了根据本发明的第三实施例的电路基板的示意性截面图； 
图4(a)和(b)是示出了根据本发明的第四实施例的电路基板的示意性截面图； 
图5(a)-(g)是分阶段示出了根据本发明的第四实施例的电路基板的制造工艺的示意图； 
图6(a)和(b)是示出了根据本发明的第五实施例的电路基板的示意性截面图； 
图7(a)-(j)是示出了根据本发明的第五实施例的电路基板的示意性截面图； 
图8是示出了根据本发明的第六实施例的电路基板的示意性截面图； 
图9(a)和(b)是分阶段示出了根据本发明的第六实施例的电路基板的制造工艺的示意图； 
图10(a)-(c)是分阶段示出了根据本发明的第六实施例的电路基板的制造工艺的示意图； 
图11是示出了根据本发明的第七实施例的电路基板的示意性截面图； 
图12是示出了根据本发明的第八实施例的电路基板的示意性截面图； 
图13是示出了根据本发明的第九实施例的电路基板的示意性截面图； 
图14是示出了根据本发明的第十实施例的电路基板的示意性截面图； 
图15是示出了根据本发明的第十一实施例的电路基板的示意性截面图； 
图16是示出了根据本发明的第十二实施例的电路基板的示意性截面图； 
图17(a)和(b)是分阶段示出了根据本发明的第十二实施例的电路基板的制造工艺的示意图； 
图18是示出了根据本发明的第十三实施例的电路基板的示意性截面图； 
图19(a)-(e)是分阶段示出了根据本发明的第十三实施例的电路基板的制造工艺的示意图； 
图20是示出了根据本发明的第十四实施例的电路基板的示意性截面图； 
图21是示出了根据本发明的第十五实施例的电路基板的示意性截面图； 
图22(a)至(c)是分阶段示出了根据本发明的第十五实施例的电路基板的制造工艺的示意图； 
图23是示出了根据本发明的第十六实施例的电路基板的示意性截面图； 
图24是示出了根据本发明的第十六实施例的电路基板的制造工艺的步骤1的示意图； 
图25是示出了根据本发明的第十六实施例的电路基板的制造工艺的步骤3的示意图； 
图26是示出了根据本发明的第十六实施例的电路基板的制造工艺的步骤3的示意图； 
图27是示出了根据本发明的第十六实施例的电路基板的另一种制造工艺的步骤1的示意图； 
图28是示出了根据本发明的第十六实施例的电路基板的另一种制造工艺的步骤2的示意图； 
图29是示出了根据本发明的第十六实施例的电路基板的另一种制造工艺的步骤3的示意图； 
图30是示出了根据本发明的第十六实施例的电路基板的又一种制造工艺的步骤1的示意图； 
图31是示出了根据本发明的第十六实施例的电路基板的又一种制造工艺的步骤2的示意图； 
图32是示出了根据本发明的第十六实施例的电路基板的又一种制造工艺的步骤3的示意图； 
图33是示出了根据本发明的第十七实施例的电路基板的示意性截面图； 
图34是示出了根据本发明的第十八实施例的电路基板的示意性截面图； 
图35(a)和图35(b)是分阶段示出了根据本发明的第十八实施例的电路基板322的制造工艺的示意图； 
图36是示出了根据本发明的第十九实施例的电路基板的示意性截面图。 
附图标记说明 
1、12、31、32：功能元件 
2、40：粘接层 
3、3a、3b、4、4a、4b、25、26、102、103：导电布线 
5、13：电极端子 
6、7、7a、7b、7c、7d、14、15a、15b、16、23、24、45、92、93、95、96：导电通孔 
8、9、10、11、21、22、94：绝缘树脂层 
51：阻焊剂 
52：开口部分 
66、67、115：贯通孔 
91、301、302、303、321、322：电路基板 
101：支撑板 
305、306：构建层 
308：多层布线基板 
具体实施方式
接下来，将参照附图来对本发明的实施例进行说明。 
首先，将说明本发明的第一实施例。 
图1是示出了根据本发明的第一实施例的电路基板的示意性截面图。在根据第一实施例的电路基板中，在其表面上具有电极端子5和绝缘树脂层9的功能元件1被密封在作为电路基板的基材(base member)的绝缘树脂层8中。形成在绝缘树脂层8的表面上的导电布线3与功能元件1的电极端子5通过导电通孔6连接。此外，功能元件1的背面与暴露地形成在绝缘树脂层8的背面上的导电布线4在绝缘树脂层8内部通过粘接层2接合。 
在图1中，导电布线4暴露在外部的表面被置为与绝缘树脂层8的背面位于同一平面内。然而，在本实施例中，导电布线4暴露在外部的表 面不必置为与绝缘树脂层8的背面位于同一平面内。换句话说，仅需要使导电布线4的侧面接触绝缘树脂层8。即，导电布线4可以在一个面暴露在外部的状态下埋没在绝缘树脂层8中，从而构成根据本发明的电路基板。 
对于功能元件1，可以使用这种类型的，即在表面上具有由铜制成的电极端子5并且其基材是GaAs或硅。此外，导电布线3和4可以通过电镀厚度为5-20μm的铜等来形成。而且，在其他方式中，导电布线3和4可以使用铜、镍、金、银或无铅焊料等中的至少一种通过电镀法或印刷法等来形成。然而，所述形成方法并不限于这些。而且，导电通孔6可以通过在贯通孔内部进行铜电镀处理来形成，这使得形成在绝缘树脂层8的表面上的导电布线3与形成在功能元件1的表面上的电极端子5相连接。 
对于作为电路基板的基材的绝缘树脂层8，为了增加强度及提高高速传输特性，绝缘树脂层8可以优选使用下述种类：例如在环氧基材内含有玻璃布、芳纶不织布或芳纶膜等的种类：在诸如环氧、聚酰亚胺或液晶聚合物等树脂基材内含有芳纶不织布、芳纶膜、玻璃布和二氧化硅膜(silica film)等的种类；或者聚酰亚胺等。 
而且，因为在根据本发明的电路基板的结构中功能元件1内置或包含在绝缘树脂层8内部，所以可以在为了降低成本而在功能元件1上不形成绝缘树脂层9的情况下使用功能元件1。 
暴露地形成在绝缘树脂8的背面上的导电布线4可以形成为使得暴露在外部的表面与绝缘树脂层8的背面位于同一平面内或者埋没20μm或小于20μm的厚度。 
功能元件1的背面可以通过称作“管芯附接膜”的作为粘接层2的半固化树脂连接到导电布线4。由琳得科(Lintec)公司制造的 [LE-4000](商品名)、[LE-5000](商品名)以及由日立化学(Hitachi Chemical)公司制造的[DF402](商品名)中的任意一种均可以用作“管芯附接膜”。 
在功能元件1的背面与导电布线4通过粘接层2而粘性接合并且功能元件1发热的情况下，可以通过导电布线4而将热量释放到电路基板外部，从而使得能够提高产品可靠性。 
此外，当将导电布线4中功能元件1安装于其正上方的部分预先构图成使得该部分的形状与功能元件1背面的外形相同时，可以获得更高效的散热效果。同时，由于所述部分起到保护功能元件1免受来自电路基板外部影响的作用，因此可以进一步提高电路基板的可靠性。特别地，在功能元件1的厚度是200μm或小于200μm的情况下，优选将导电布线4中功能元件1安装于其正上方的部分预先构图成使得该部分的形状与功能元件1背面的外形相同，期望能保护功能元件1免受来自电路基板外部的冲击。 
而且，由于导电布线4被构图并且适当位置上的绝缘树脂层8被暴露于外部，因此与下述封装件相比更易于减小热应力，在所述封装件中，诸如通常的散热板这样的具有大面积的金属被粘贴在功能元件1的背面，所述热应力是由于功能元件1和导电布线4之间的热膨胀系数的差别而产生的。因此，根据本实施例的电路基板在用作封装件时可靠性高且耐久性佳。 
接下来，将说明如上述地构成的根据本发明的电路基板的性能。 
功能元件1在工作时产生热量。在此情况下，因为功能元件1的背面和导电布线4通过粘接层2接合，并且导电布线4中与和功能元件1接合的面相反的面从绝缘树脂层8暴露，因此可以有效地将热量释放到电路基板外部。此外，在导电布线4的形状与安装在其正上方 的功能元件1的背面的形状相同的情况下，可以获得效率高得多的散热效果，并且可以同时起到保护功能元件1免受来自电路基板外部的冲击。 
在本实施例中，由于安装在功能元件1正上方的导电布线3扩大了功能元件1的表面中的电极端子5的布线规则，并且电子零件被直接安装，其中电子零件的外部端子形成为导电布线3，因此可以缩短这些电子零件和功能元件1的电极端子5之间的距离，从而使得能够获得具有极好的高速电特性的电子器件配置。 
此外，在根据本实施例的电路基板的背面中，由于暴露地形成在绝缘树脂层8的背面上的导电布线4可以被形成为使得暴露于外部的表面与绝缘树脂层8的背面位于同一平面内或者埋没20μm或少于20μm的厚度，因此，当电子零件通过焊料直接安装在导电布线4上时由于焊料熔化而在导电布线之间发生电短路的可能性小。因此，不需要使用阻焊剂，而且另外可以获得具有高可靠性的产品。 
接下来，将说明本发明的第二实施例。图2是示出了根据本发明的第二实施例的电路基板的示意性截面图。相同构成元件在图2中的附图标记与在图1中的附图标记相同，于是将省略这种元件的详细说明。在本实施例中，说明的是安装在电路基板上的功能元件1在工作时产生低热量的情况。 
上述的第一实施例的电路基板设置有埋入在一种绝缘树脂层8中的功能元件1。与此不同，在根据本实施例的电路基板中，基材由至少三层绝缘树脂层构成，并且接触功能元件1侧面的绝缘树脂层的热膨胀系数小于其他绝缘层的热膨胀系数。优选地，使用其热膨胀系数在功能元件1的热膨胀系数的+30％之内的绝缘树脂，从而防止了由因绝缘树脂层8和功能元件1之间的热膨胀系数的差别而引起的应力所产生的裂缝。图2示出了三层用于构成电路基板的基材的绝缘树脂层。 
根据本实施例的电路基板，在其中暴露背面而形成导电布线4的绝缘树脂层10内部，功能元件1的背面接合到导电布线4，在所述功能元件1的表面上设置有电极端子5和绝缘树脂层9。功能元件1的侧面由绝缘树脂层8密封，并且功能元件1的正面由绝缘树脂层11密封，在该绝缘树脂层11的表面上形成有导电布线3。 
如图2所示，导电布线4暴露在外部的面被置为与绝缘树脂层10的背面位于同一平面内。然而，在本实施例中，不必使导电布线4暴露在外部的面置为与绝缘树脂层10的背面位于同一平面内，仅需要使导电布线4的侧面接触绝缘树脂层10。即，导电布线4可以在一个面被暴露在外部的状态下埋没于绝缘树脂层10中，从而构成根据本实施例的电路基板。 
例如，下述功能元件可以用作功能元件1，所述功能元件在表面设置有由铜制成的电极端子5，并且使用硅、玻璃或聚酰亚胺作为基材通过薄膜沉积法形成电阻器、电容器和/或电感电路。 
而且，导电布线3和4可以用铜形成。此外，功能元件1的背面和绝缘树脂层10可以通过环氧基材的粘接层2接合。 
绝缘树脂层10、8和11可以分别形成在10μm-500μm的厚度范围内。这些厚度值可相应于内置于其中的功能元件1的厚度而变化。此外，在靠近电路基板的正面和背面的绝缘树脂层10和11中，可以使用具有防止来自外部的弯曲应力和裂缝的柔性的聚酰亚胺系树脂或环氧系树脂。而且，由于功能元件1的电极端子5预先埋入在绝缘树脂层9中，因此可以选择与绝缘树脂层9的粘性较好的一类树脂作为绝缘树脂层11。此外，由于功能元件1的电极端子5埋没在绝缘树脂层11的内部，因此可以为了降低成本而在功能元件1上不形成绝缘树脂层9。 
使用下述有机树脂作为接触功能元件1的侧面的绝缘树脂8，所述有机树脂含有热膨胀系数近似于功能元件1的热膨胀系数的玻璃布、玻璃填料(glass filler)、芳纶不织布或芳纶膜等。 
因此，可以防止由于绝缘树脂层8和功能元件1之间的热膨胀系数的差别而引起的弯曲应力所产生的裂缝。因而，可以提高电路基板的可靠性。在本实施例中，可以在制造工艺中将绝缘树脂层堆叠至多层而不限于三层绝缘树脂层。在此情况下，通过对高耐热树脂和低耐热树脂以及高成本树脂和低成本树脂进行组合来使用它们，可以提高产品可靠性并且同时实现低成本。 
而且，导电通孔6可以通过在贯通孔内部电镀铜或印刷导电膏来形成，所述导电通孔6使形成在绝缘树脂层11的表面上的导电布线3与形成在功能元件1的表面上的电极端子5相连接。 
接下来，将说明如上所述地构成的根据本实施例的电路基板的性能。在根据本实施例的电路基板中，因为功能元件1在工作时产生的热量小，所以可以将树脂层10插入到粘接层2和导电布线4之间。 
因此，可以在置于功能元件1正上方的绝缘树脂层11的正面以及在置于功能元件1正下方的绝缘树脂层10的背面形成精微的布线图案作为导电布线3和导电布线4。并且，可以实现将电子零件表面安装以及半导体倒装芯片连接至这些导电布线3和导电布线4。因此，由于可以在安装时有效利用电路基板的面积并且使电路基板的面积小，所以本实施例有助于电子器件配置的小型化。 
由于置于功能元件1正上方的导电布线3扩大了功能元件1的表面中的电极端子5的布线规则，并且电子零件被直接安装，其中电子零件的外部端子形成为导电布线3，因此可以缩短这些电子零件和功能 元件1的电极端子5之间的距离，从而使得能够获得具有极好的高速电特性的电子器件配置。 
此外，在根据本实施例的电路基板的背面中，由于暴露地形成在绝缘树脂层10背面上的导电布线4可以形成为使得其暴露在外部的表面与绝缘树脂层10的背面位于同一平面内或被埋没，因此在电子零件通过焊料直接安装在导电布线4上时由于焊料熔化而在导电布线之间引起电短路的可能性小。因此，不必使用阻焊剂，而且又可以获得具有高可靠性的产品。 
接下来，将说明本发明的第三实施例。图3是示出了根据本发明的第三实施例的电路基板的示意性截面图。相同构成元件在图3中的附图标记与在图1和2中的附图标记相同，于是将省略这种元件的详细说明。在上述的第二实施例中，导电布线3与导电布线4通过绝缘树脂层8而绝缘，所述导电布线3形成在作为基材的绝缘树脂层8的表面上并且通过导电通孔6连接到功能元件1的电极端子5，所述导电布线4形成为使得其表面从绝缘树脂层8的背面暴露。与此不同，在本实施例中，导电布线3的一部分和导电布线4的一部分通过导电通孔7而连接，所述导电通孔7通过在形成于绝缘树脂层8中的贯通孔内填充金属或导电膏而形成。第二实施例和第三实施例之间的不同仅在于上述这点，并且其余部分具有与第二实施例的结构相同的结构。 
下述功能元件可以用作功能元件1，所述功能元件在表面设置有由铜制成的电极端子5，并且设置有GaAs作为基材。 
功能元件1的背面和导电布线4可以通过由Ag胶制成的粘接层2而接合，所述Ag胶通过在环氧系树脂中混炼Ag粉末而获得。 
因此，在功能元件1产生热量的情况下，可以通过由铜制成的导电布线4而将热量释放到电路基板外部，从而使得能够提高产品可靠 性。 
可以通过铜电镀处理形成导电布线3和导电布线4以及导电通孔6和导电通孔7。除此以外，优选使用镍、金、银或无铅焊料等中的一种或多种作为导电布线3和导电布线4以及导电通孔6和导电通孔7的材料。然而，所述材料并不限于这些。可以通过激光处理而在绝缘树脂层8之上形成导电通孔6和导电通孔7，用于形成贯通孔。由此，用以形成导电通孔6和7的贯通孔的内径在电路基板的背面侧全变小，而在电路基板的正面侧中全变大。由此，例如，因为激光束加热，所以会导致在贯通孔的底部附近发生绝缘树脂层8的一部分朝向贯通孔的内侧膨胀约十个部分。然而，因为贯通孔朝向同一方向变窄，所以在贯通孔内部电镀金属的工艺中易于观察电镀部分、易于判别良好电镀的状态和不良部分、并且易于在观察到不良部分时再次执行金属电镀，从而使得能够提高产品质量。而且，对于导电通孔7，在贯通孔的上部处的内径与该贯通孔的高度之比大于1的情况下，可以通过使用印刷法而将无铅焊膏或导电膏等填充到这种贯通孔中来形成导电通孔7。 
例如环氧、聚酰亚胺或液晶聚合物这样的材料可以优选用作绝缘树脂8的基材。然而，所述材料并不限于这些。此外，芳纶不织布、芳纶膜、玻璃布或二氧化硅膜可以优选作为内含材料用于绝缘树脂8内。然而，所述内含材料不限于这些。 
接下来，将说明如上所述地构成的根据本实施例的电路基板的性能。 
除了根据第一实施例的操作之外，根据本实施例的电路基板还具有以下操作和效果。即，因为导电通孔7以最短方式实现了电路基板的正面中的导电布线3与电路基板的背面中的导电布线4之间的连接，所以可以提高电子零件之间以及功能元件1与这些内置于电路基板的 正面和背面中的零件之间大于1GHz的高速电特性，从而使得能够获得具有极好的高速电特性的电子器件配置。 
接下来，将说明本发明的第四实施例。图4(a)和(b)是示出了根据本发明的第四实施例的电路基板的示意性截面图。 
相同构成元件在图4中的附图标记与在图1-3中的附图标记相同，于是将省略这种元件的详细说明。 
在根据上述的第二实施例的电路基板中，导电布线3与导电布线4通过绝缘树脂层10、8和11而绝缘，所述导电布线3形成在绝缘树脂层11的表面上并且通过导电通孔6而连接到功能元件1的电极端子5，所述导电布线4形成为使其表面从绝缘树脂层10的背面暴露。与此不同，在根据本实施例的电路基板中，导电布线3的一部分和导电布线4的一部分通过导电通孔7连接，所述导电通孔7通过在形成于绝缘树脂层10、8和11中的贯通孔内填充金属或导电膏而形成。第二实施例和本实施例之间的不同仅在于上述这点，并且其余部分具有与第二实施例的结构相同的结构。 
如图4(a)所示，不必使导电布线4暴露在外部的面置为与绝缘树脂层10的背面位于同一平面内，而仅需要使导电布线4的侧面接触绝缘树脂层10。即，如图4(b)所示，导电布线4可以在一个面被暴露在外部的情况下埋没于绝缘树脂层10中。 
用于构成电路基板的基材的绝缘树脂层不限于三层，但包括至少三层绝缘树脂层。并且，由于绝缘树脂层8接触功能元件1的侧面，因此使用热膨胀系数小于其他绝缘树脂层的热膨胀系数的绝缘树脂。并且优选地，使用热膨胀系数在功能元件1的热膨胀系数的+30％以内的绝缘树脂，从而防止了由于因绝缘树脂层8和功能元件1之间的热膨胀系数的差别而引起的应力所产生的裂缝。 
图4示出了构成电路基板的基材的三层绝缘树脂层。 
接下来，将说明如上述地构成的根据本实施例的电路基板的性能。 
除了根据第二实施例的操作以外，根据本实施例的电路基板还具有以下操作和效果。通过在置于功能元件1正上方的导电布线3中直接安装电子零件，可以缩短这些电子零件和功能元件1的电极端子5之间的距离，从而使得能够获得具有极好的高速电特性的电子器件配置。在此情况下，因为导电通孔7以最短方式实现了电路基板的正面中的导电布线3与电路基板的背面中的导电布线4之间的连接，所以可以提高电子零件之间以及功能元件1与这些内置在电路基板的正面和背面中的零件之间大于1GHz的高速电特性，从而使得能够获得具有极好的高速电特性的电子器件配置。 
接下来，将说明根据本实施例的电路基板的制造工艺。 
图5(a)-(g)是分阶段示出了根据本发明的第四实施例的电路基板的制造工艺的示意图。相同构成元件在图5中的附图标记与在图1-4中的附图标记相同，于是将省略这种元件的详细说明。 
首先，在金属支撑板101上供给有用于电镀的抗蚀剂。在曝光和显影后，通过电镀法形成导电布线102。之后，使用这种用于电镀的抗蚀剂，或者一旦该用于电镀的抗蚀剂被剥离则再次将该抗蚀剂供给到支撑板101上。在通过曝光和显影来进行构图之后，通过电镀法使导电布线103形成为指定厚度之后用于电镀的抗蚀剂被剥离(步骤1)。因此，导电布线4由两层金属层形成。例如，可以使用由干膜或清漆制成的用于电镀的抗蚀剂。 
支撑板101最终被去除。例如，在支撑板101通过蚀刻而被去除 的情况下，优选导电布线102在蚀刻期间不溶解在蚀刻溶液中。因此，优选导电布线102的材料与支撑板101的材料不同。而且，因为导电布线102设置有在支撑板101被去除后暴露出表面的金属表面，所以优选使用金或焊料。然而，优选材料并不限于这些。此外，导电布线102不限于一层电镀层。导电布线102可以由多层电镀层形成。 
而且，因为在支撑板101被去除后导电布线102仍作为导电布线，所以优选所述导电布线由金、铜或镍等形成。然而，导电布线的形成不限于这些。而且，当在导电布线102和导电布线103中、在功能元件1安装在其正上方的部分处、预先对具有与功能元件1背面的外形相同的形状的垫膜(blanket)金属区域进行构图时，因为这种垫膜金属区域在支撑板101被去除后用作散热板，所以优选进行这种构图。然而，散热装置不限于此。 
此外，在支撑板101通过机械抛光或由应力等剥离而被去除而不是通过蚀刻支撑板101而被去除的情况下，不必形成导电布线102。即，在此情况下，可以在支撑板101上直接形成导电布线103。 
下一步，粘接层2被置于导电布线103上，之后在表面上具有电极端子5的功能元件1通过加热和加压而通过粘接层2安装到导电布线103上(步骤2)。功能元件1的表面中的电极端子5可以形成为圆柱状或由多层布线制成。然而，电极端子5的形状不限于这些。此外，在需要保护功能元件1的有源表面的情况下可以将绝缘树脂9设置于功能元件1的表面中。此外，在此情况下，电极端子5可以被实现为埋没于绝缘树脂9中而不暴露在所述表面上。 
例如，可以使用厚度为10μm-30μm的有机树脂作为粘接层2。在此情况下，可以使用厚度为10μm-725μm的功能元件1。 
下一步，从电路基板上方供给至少三层绝缘树脂层(如图所示， 自下而上的三层绝缘树脂层10、8和11)作为电路基板的基材并将它们固化(步骤3)。 
优选使用真空层叠法或真空压合法作为供给绝缘树脂的方法。然而，供给方法不限于这些。而且，在置于功能元件1的侧面的绝缘树脂层8中包括例如玻璃布或芳纶膜等在压合时不流动的物质的情况下，在绝缘树脂层8中预先形成空间，该空间设有与功能元件1的外形相同的形状或设有大于功能元件1的外形的形状，从而使得能够防止功能元件1在压合时因具有不流动性质的物质而破损。 
例如，当树脂包括环氧时，可以通过真空压合法在峰值温度为160℃-200℃的范围内供给树脂和固化树脂。而且，在置于功能元件1的侧面的绝缘树脂层8中包括例如玻璃布或芳纶膜等几乎没有流动性的物质的情况下，优选形成设有与功能元件1的外形相同的形状的空间，或者形成与功能元件1的外形相比一侧宽度大了约0.1mm-1mm的空间。 
在绝缘树脂被供给在导电布线103和支撑板101上的情况下，可以通过粗糙化导电布线103的表面和支撑板101的表面来提高绝缘树脂层和导电布线103之间的粘接强度以及绝缘树脂层和支撑板101之间的粘接强度。 
而且，为了在支撑板101被最终去除时电路基板不翘曲，适当的调整绝缘树脂层的组合和层叠顺序。此外，通过在高耐热树脂和低耐热树脂之间以及高成本树脂和低成本树脂之间进行组合来使用多种树脂，可以在提高产品可靠性的同时降低成本。 
而且，因为功能元件1的电极端子5被预先埋在绝缘树脂层9中，所以可以选择与绝缘树脂层9粘接性更好的树脂作为绝缘树脂层11。 
而且，因为功能元件1的电极端子5预先埋没于绝缘树脂层11内部，所以可以为了降低成本而在功能元件1上不形成绝缘树脂层9。 
下一步，使用例如CO2激光或UV-YAG激光等的激光设备，贯通孔66通过形成在最外面的绝缘树脂层11而开在功能元件1的电极端子5上。而且，与此同时贯通孔67通过形成在最外面的绝缘树脂层11而开在导电布线103上。 
然后，贯通孔66和67内部的树脂残渣通过表面去沾污处理而去除，之后用例如稀硫酸等弱酸清洗电极端子5和导电布线103的表面(步骤4)。在此情况下，可以使用钻孔机形成贯通孔67。 
例如，贯通孔66可以形成为具有直径为10μm-200μm的尺寸，并且贯通孔67可以形成为具有直径为50μm-800μm的尺寸。在此情况下，贯通孔67可以使用直径为50μm-800μm的钻孔机形成。 
在现有技术中作为电路基板的安装有功能元件的树脂芯基板(core substrate)在制造时没有支撑板101。因此，因为对于使用钻孔机在树脂芯基板中形成通孔来说树脂的刚性非常小，所以在功能元件1内置于通孔附近的情况下存在一种可能性，即功能元件1可能在加工时因施加于其上的应力而损坏。因此，存在的问题是，通孔不能靠近功能元件1设置而使电路基板的外部尺寸变大。与此不同，在本发明中，即使在钻孔机被用于形成通孔时，对内置的功能元件1的损坏也可通过使用具有高刚性的支撑板101而被减轻。因此，可以形成具有高可靠性和高布线密度的电路基板，并且进一步可以减小电路基板的外部尺寸。 
然后，通过非电解电镀而将铜或镍等覆盖在绝缘树脂层11的整个表面中，在该表面中开有贯通孔66和67。然后，电镀抗蚀剂形成在其中通过非电解电镀而覆盖有铜或镍等的绝缘树脂层11上，并且导电布 线3通过金属电镀来形成。此外，导电通孔6和7通过在贯通孔66和67内电镀金属而形成，之后去除电镀抗蚀剂，并且对形成在导电布线3以外的部分处的非电解电镀层进行蚀刻(步骤5)。 
下一步，通过用酸或碱蚀刻支撑板101来暴露导电布线102(步骤6)。在此情况下，导电布线102的高度与围绕导电布线102的外围的绝缘树脂层10的高度相同。因此，电路基板如图5(f)所示形成。在此情况下，导电布线4由两层导电布线102和103形成。此外，在下一道工艺中，用与蚀刻支撑板101所使用的化学制品不同的化学制品来蚀刻导电布线102，将导电布线103暴露在外部(步骤6)，从而形成如图5(g)所示的电路基板。在此情况下，由于导电布线103暴露在外部的表面被置于微凹中，因此可以使用绝缘树脂层10作为阻焊剂层。 
例如，可以通过电镀法在由铜制成的支撑板101上电镀厚度为2μm-10μm的导电布线102。支撑板101最终被去除，于是，在例如通过蚀刻来去除支撑板101的情况下，不同于由铜制成支撑板101，导电布线102可以由镍形成，从而使导电布线102不溶解在蚀刻溶液中。而且，导电布线103例如可以通过使用电镀法来电镀形成厚度为5μm-20μm的铜。 
然后，通过用铜蚀刻溶液来去除支撑板101而使由镍制成的导电布线102从绝缘树脂层10的背面暴露。在此情况下，导电布线102的高度与绝缘树脂层10的高度位于同一平面内。由此，电路基板如图5(f)所示形成。而且，可以通过使用与蚀刻支撑板101的化学制品不同的镍去除剂等来蚀刻由镍制成的导电布线102而在表面上暴露出由铜制成的导电布线103，从而获得如图5(g)所示的电路基板。在此情况下，导电布线102的高度比绝缘树脂层10的高度低约5μm-20μm。 
在支撑板101由除了如铜等金属以外的例如玻璃、硅或陶瓷等具 有刚性的材料制成的情况下，通过首先在表面上溅射钛且之后沉积或溅射铜，使用这种支撑板101通过电镀法，可以形成导电布线4。可以在支撑板101的去除工艺中使用除蚀刻以外的抛光法等。 
在如上述地形成的电路基板中，导电布线102和103形成在支撑板101上，因此，在支撑板101被去除后，由导电布线102和103两层构成的或由导电布线103一层构成的导电布线4的暴露出的面的高度位于同一平面内。因此，可以获得高连接可靠性，这是因为导电布线4可以在不形成诸如阻焊剂等的绝缘树脂层的情况下用作下述电极端子，该电极端子用于使用BGA封装等来以表面安装形式安装半导体元件，从而使得能够获得具有高可靠性的电子器件配置。 
虽然如上述地形成的电路基板可以这样使用，但是也可以用于通过形成厚度为5μm-30μm且在电路基板的表面上还提供具有指定开口部分的阻焊剂来内置许多器件。 
而且，通过将根据本实施例的电路基板作为芯基板，可以使用加成法、半加成法或减除法在芯基板的两个面上进一步形成导电布线。 
接下来，将描述本发明的第五实施例。 
图6(a)和(b)是示出了根据本发明的第五实施例的电路基板的示意性截面图。相同构成元件在图6中的附图标记与在图1-5中的附图标记相同，于是将省略这种元件的详细说明。在本实施例中，说明的是安装在电路基板上的功能元件1在工作时产生低热量的情况。在根据上述的第二实施例的电路基板中，导电布线3与导电布线4通过绝缘树脂层10、8和11绝缘而绝缘，所述导电布线3形成在绝缘树脂层11的表面上并且通过导电通孔6连接到功能元件1的电极端子5，所述导电布线4形成为使得其表面从绝缘树脂层10的背面暴露。与此不同，在根据本实施例的电路基板中，导电布线3的一部分和导电布线4 的一部分通过导电通孔7连接，该导电通孔7通过在形成在绝缘树脂层10、8和11中的贯通孔内填充金属或导电膏而形成。第二实施例和本实施例之间的不同仅在于上述这点，并且其余部分具有与第二实施例相同的结构。 
接下来，将说明如上述地构成的根据本实施例的电路基板的性能。 
除了根据第二实施例的操作外，根据本实施例的电路基板具有以下操作和效果。通过在置于功能元件1正上方的导电布线3中直接安装电子零件，可以缩短这些电子零件和功能元件1的电极端子5之间的距离，从而使得能够获得具有极好的高速电特性的电子器件配置。在此情况下，因为导电通孔7以最短方式实现了电路基板的正面中的导电布线3与电路基板的背面中的导电布线4之间的连接，因此可以在竖直方向层叠电路基板，从而使得能够形成具有高密度的安装体。 
在本实施例中，如图6(a)所示，不需要使导电布线4暴露在外部的面置为与绝缘树脂层10的背面位于同一平面内，而仅需要使导电布线4的侧面接触绝缘树脂层10。即，如图6(b)所示，导电布线4可以在一个面被暴露在外部的状态下埋没于绝缘树脂层10中。而且，在根据本实施例的电路基板中，因为功能元件1被内含在绝缘树脂层11内部，所以可以为了降低成本而在功能元件1上不形成绝缘树脂层9。 
接下来，将说明根据本实施例的电路基板的制造工艺。 
图7(a)-(j)是分阶段示出了根据本实施例的电路基板的制造工艺的示意图。相同构成元件在图7中的附图标记与在图1-6中的附图标记相同，于是将省略这种元件的详细说明。 
首先，在支撑板101上供给用于电镀的抗蚀剂。在曝光、显影并 构图后，通过电镀法、喷墨法等形成导电布线102和103。之后，这种用于电镀的抗蚀剂被剥离(步骤1)。 
然后，在其中形成有导电布线102和103的支撑板101的表面上，从导电布线102和103之上供给绝缘树脂层10(步骤2)。因为支撑板101最终通过蚀刻被去除，并且在去除支撑板101后绝缘树脂层10仍置于功能元件1正下方，所以可以形成导电布线102和103使得导电布线102和103设有例如BGA焊盘或倒装芯片焊盘等指定布线图案。而且，优选使用真空层合机、真空压床、辊涂机、旋转涂布或淋幕涂布(curtain coat)等来供给绝缘树脂。然而，供给装置并不限于这些。 
然后，粘接层2设在绝缘树脂层10上，通过该粘接层2，正面上具有电极端子5的功能元件1的背面被接合在绝缘树脂层10上(步骤3)。对于功能元件1，可以使用在正面上设有由铜制成的电极端子5并且其基材是硅、GaAg或玻璃的功能元件。而且，粘接层2可以通过设置具有10μm-30μm厚度的环氧系管芯附接膜来形成。 
然后，通过真空层合机或真空压床等在绝缘树脂层10上供给绝缘树脂层8，使得绝缘树脂层8接触功能元件1的侧面。此外，通过真空层合机或真空压床等从所述绝缘树脂层8和功能元件1之上供给绝缘树脂层11(步骤4)，从而密封功能元件1的外围(步骤5)。 
在此情况下，可以层叠至少三层绝缘树脂层(如附图所示的三层绝缘树脂层10、8和11)。因此，优选地，适当设计绝缘树脂层的组合和层叠顺序，使得电路基板在支撑板101被去除时不翘曲，从而提高产品可靠性和制造中的可加工性。而且，优选考虑功能元件1的材料和绝缘树脂层之间的粘接性来确定绝缘树脂层的配置。 
绝缘树脂层10、8和11可以分别形成在10μm-500μm的厚度范围内。这些厚度值可相应于内置于其中的功能元件1的厚度而变化。此 外，在靠近电路基板的正面和背面的绝缘树脂层10和11中，可以使用具有防止外部弯曲应力和裂缝的柔性的聚酰亚胺系树脂或环氧系树脂。例如，可以通过使用真空层合机而在支撑板10上供给并固化下述绝缘树脂来形成厚度为10μm-500μm的绝缘树脂层10，所述绝缘树脂包含聚酰亚胺或环氧成分，在所述支撑板101上形成有导电布线102和103。 
这种绝缘树脂层10在去除支撑板101后仍置于功能元件1正下方，因此可以形成导电布线102和103使得导电布线102和103设有例如BGA焊盘或倒装芯片焊盘等指定布线图案。 
通过将具有与功能元件1的热膨胀系数相近似的热膨胀系数的绝缘树脂用作置于功能元件1的周围的绝缘树脂8，可以防止由因绝缘树脂层8和功能元件1之间的热膨胀系数的差别而引起的应力所产生的裂缝，从而使得能够提高了电路基板的可靠性。 
绝缘树脂层8和11可以通过真空层合机或真空压床来供给。而且，在置于功能元件1的侧面的绝缘树脂层8中包含例如玻璃布或芳纶膜等几乎没有流动性的物质的情况下，优选形成形状与功能元件1的外形相同的空间，或优选形成与功能元件1的外形相比一侧宽度大了约0.1mm-1mm的空间。绝缘树脂层的组合数不限于三层，并且可以在制造工艺中堆积多层绝缘树脂层。 
在下一步工艺中，类似于根据第四实施例的电路基板的制造工艺，使用例如CO2激光器或UV-YAG激光器等激光设备，自形成在最外面的绝缘树脂层11而将贯通孔开在功能元件1的电极端子5上。在此情况下，可以同时自绝缘树脂层11开贯通孔67。但是，在根据本实施例的电路基板的制造工艺中，将说明贯通孔67仅自绝缘树脂层11而开在导电布线103上的情况。可以使用钻孔机形成贯通孔67，但不限于此。然后，通过表面去沾污处理而去除贯通孔66和67内的树脂残渣， 之后用例如稀硫酸等弱酸清洗电极端子5和导电布线103的表面(步骤6)。 
此后，可以执行非电解金属电镀。但是，在贯通孔67的高度明显大于贯通孔67的内径(即纵横比较大)的情况下，可以使用金属支撑板101自支撑板101侧直接电镀贯通孔67，从而将电荷供给到金属支撑板101。然后，在贯通孔67内部执行金属电镀直至高于绝缘树脂层11表面的位置，之后绝缘树脂层11的表面通过打磨等被均匀地抛光，从而使导电通孔7的暴露于绝缘树脂层11侧的高度与绝缘树脂层11的表面处于同一平面中。此外，在打磨绝缘树脂层11的表面的情况下，优选在打磨后开贯通孔66以防止由有机物质制成的灰尘在打磨时进入贯通孔66内。 
然后，使用例如CO2激光器或UV-YAG激光器等激光设备，通过形成在最外面的绝缘树脂层11而将贯通孔66开在功能元件1的电极端子5上。然后，通过表面去沾污处理而去除贯通孔66内部的树脂残渣，之后用例如稀硫酸等弱酸清洗电极端子5的表面(步骤7)。 
然后，铜或镍等通过非电解电镀而覆盖在开有贯通孔66的绝缘树脂层11的整个表面中。然后，电镀抗蚀剂形成在铜或镍等通过非电解电镀覆盖的绝缘树脂层11上，并且导电布线3由金属电镀形成。此外，导电通孔6通过在贯通孔66内电镀金属而形成，之后电镀抗蚀剂被去除，并且在导电布线3以外的部分处所形成的非电解电镀层被蚀刻(步骤8)。例如，在根据本发明的电路基板中，导电布线4(导电布线104)和导电布线3可以通过铜电镀形成为5μm-20μm的厚度。 
然后，支撑板101以与在上述根据第四实施例的电路基板的制造工艺的步骤6中说明的相同方式被去除(步骤9)。结果，形成了根据本实施例的电路基板。 
此外，导电布线103以与在上述根据第四实施例的电路基板的制造工艺的步骤7中说明的相同方式被暴露在外部(步骤10)。 
导电布线4暴露地形成在绝缘树脂层10的背面上从而使暴露在外部的表面埋没20μm或小于20μm的厚度，并且导电布线4的侧面接触绝缘树脂层10，从而形成根据本实施例的电路基板。 
导电通孔6以及导电通孔7可以通过在贯通孔66和67内部填充包括铜或Sn-Ag系粉末的导电膏而形成，其中，所述导电通孔6将形成在绝缘树脂层11的表面上的导电布线3连接到形成在功能元件1的表面上的电极端子5，所述导电通孔7将形成在绝缘树脂层11的表面上的导电布线3连接到暴露地形成在绝缘树脂层10的背面上的导电布线4。 
而且，在导电通孔7的高度与上部的内径的比大于1的情况下，可以通过印刷法填充无铅焊膏或导电膏。 
例如，在根据本实施例的电路基板中，可以使用由铜制成的厚度为0.1mm-1.0mm的支撑板101通过印刷法在支撑板101上形成由镍制成的厚度为2μm-20μm的导电布线102和由铜制成的厚度为5μm-30μm的导电布线103。 
而且，贯通孔66可以形成为具有10μm-200μm直径的尺寸，并且贯通孔67可以形成为具有50μm-800μm直径的尺寸。 
接下来，将说明本发明的第六实施例。 
图8是示出了根据本发明的第六实施例的电路基板的示意性截面图。相同构成元件在图8中的附图标记与在图1-7中的附图标记相同，于是将省略这种元件的详细说明。在本实施例中，说明的是安装在电 路基板上的功能元件1在工作时具有低热量生成的情况。 
在根据本实施例的电路基板中，在上述根据第四实施例的电路基板上，进一步在电路基板的两个面上提供阻焊剂，以及在电极端子处设置开口部分52。 
接下来，将说明如上所述构成的根据本实施例的电路基板的性能。 
在根据本实施例的电路基板中，提供阻焊剂51，该阻焊剂51仅在电极端子处设有开口部分52，以防止在无铅焊料因回流而熔化时导电布线间的电短路，所述回流发生于在根据第五实施例的电路基板中以表面安装形式将电子零件安装在导电布线3上的过程中。 
而且，由于导电布线4暴露在外部的面被置为与绝缘树脂层10的背面位于同一平面内或被置于所述背面的内部，因此不必在导电布线4的侧面上提供阻焊剂51。 
然而，仍可以在形成有导电布线4的背面侧提供阻焊剂51，以便防止电路基板翘曲。因此，除了上述的第五实施例的性能以外，根据本实施例的电路基板还具有允许防止在无铅焊料因回流而熔化时导电布线间的电短路的性能，所述回流发生于在电路基板中以表面安装形式将电子零件安装在导电布线3上的过程中，以及允许防止电路基板本身的翘曲的性能。 
而且，在根据本实施例的电路基板中，由于功能元件1安装在绝缘树脂层11的内部，因此可以为了降低成本而在功能元件1上不形成绝缘树脂层9。 
下一步，将说明根据本实施例的电路基板的制造工艺。 
图9(a)和(b)和图10(a)-(c)是分阶段示出了根据本实施例的电路基板的制造工艺的示意图。相同构成元件在图9和图10中的附图标记与在图1-8中的附图标记相同，于是将省略这种元件的详细说明。 
可以这样使用上面已说明的图6(a)和(b)中示出的根据第五实施例的电路基板。然而，在根据本实施例的电路基板的制造工艺中，如图9所示，可以首先使用如图6(a)所示的根据第五实施例的电路基板(步骤1)，以进一步在电路基板的正面和背面上形成具有指定开口部分的阻焊剂(步骤2)，用于安装多器件。在此情况下，阻焊剂51可以仅形成在电路的一个面上。 
接下来，将说明根据本实施例的电路基板的另一种制造工艺。 
如图10所示，所述制造工艺设有以下工艺：在支撑板101上预先供给稍后成为阻焊剂51的绝缘树脂层；在该绝缘树脂层上形成导电布线4；从其中形成有导电布线4的阻焊剂之上供给绝缘树脂层10；用上述的第五实施例的制造工艺中的步骤3-8以类似的方式安装功能元件1，并且用绝缘树脂层8、10和11密封功能元件1的外围；通过导电通孔6将导电布线3连接到功能元件1的电极端子5；以及还通过导电通孔7将导电布线3连接到导电布线4(步骤1)。 
然后，通过上述去除支撑板101的方法去除支撑板101(步骤2)，从而暴露出将成为阻焊剂51的绝缘树脂层，并且允许通过在与此后安装的电子零件的电极端子相对应的部分处设置开口部分52而将所述绝缘树脂层用作阻焊剂51。此后，设有开口部分52且厚度为5μm-30μm的阻焊剂51形成在导电布线3的正面侧(步骤3)。因此，可以获得分别在正面和背面上设有阻焊剂51的电路基板。 
例如，根据本实施例的电路基板可以通过使用环氧系树脂作为阻焊剂51并形成10μm-30μm的厚度而在电极端子部分处设置开口部分 52。暴露地形成在绝缘树脂层10的背面上的导电布线4可以通过在阻焊剂51上执行非电解铜电镀、从上方通过电镀抗蚀剂构图、电镀5μm-30μm厚的铜、去除电镀抗蚀剂且之后去除导电布线4以外的非电解铜电镀而形成。而且，导电布线4可以形成为使得暴露在外部的面与绝缘树脂层10的背面置于同一平面内或以小于20μm的深度埋没在绝缘树脂层10的背面中。 
在此情况下，不必在电路基板的背面侧上形成阻焊剂51。然而，在电路基板的正面中，优选提供仅在电极端子处具有开口部分52的阻焊剂51，以防止在无铅焊料因回流而熔化时导电布线间的电短路，所述回流发生于在电路基板中以表面安装形式将电子零件安装在导电布线3上的过程中。而且，优选在电路基板的背面侧上提供阻焊剂51以防止电路基板翘曲。 
此外，例如，支撑板101可以由玻璃制成。通过用化学制品或抛光而最终去除支撑板101，将成为阻焊剂51的绝缘树脂层被暴露在背面上，并且允许该绝缘树脂层通过在与此后安装的电子零件的电极端子相对应的部分处用激光器等设置贯通孔52而作为阻焊剂51。 
接下来，将说明根据本发明的第七实施例。图11是示出了根据本发明第七实施例的电路基板的示意性截面图。相同构成元件在图11中的附图标记与在图1-10中的附图标记相同，于是将省略这种元件的详细说明。在本实施例中说明的是安装在电路基板上的功能元件1在工作时具有低热量生成的情况。 
在上述的第五实施例中，功能元件1的背面和绝缘树脂层10通过粘接层2接合。与此不同，在本实施例中不存在粘接层2，即功能元件1的背面直接接触绝缘树脂层10，这就是第五实施例和本实施例之间的不同。 
接下来，将说明如上述地构成的根据本实施例的电路基板的性能。 
在根据本实施例的电路基板中，当形成绝缘树脂层10时，功能元件1的背面被直接安装在绝缘树脂层10上，其中该绝缘树脂层10的树脂处于硬化前的半固化状态，并且绝缘树脂层10和功能元件1通过在加热的同时施压而接合。通过加热而增大绝缘树脂层10的流动性，并且通过将功能元件1置于预定位置并对该功能元件1施压，功能元件1和绝缘树脂层10被粘接，从而将功能元件1安装在绝缘树脂层10上。因此，不需要厚度约为10μm-40μm的粘接层2，从而使得电路基板能够薄。 
在本实施例中，可以将树脂层10置于功能元件1的背面和导电布线4之间，从而使得能够在功能元件1正上方和正下方的电路基板的正面和背面上形成导电布线3和导电布线4的微细的布线图案。因此，可以以半导体的表面安装和倒装芯片连接等形式将电子零件安装在导电布线3和导电布线4上。 
由此，因为电路基板的面积可以有效利用并且在安装时也得以减小，所以可以有助于产品的小型化。 
而且，在本实施例中，导电布线4暴露在外部的表面不必置为与绝缘树脂层10的背面位于同一平面内。仅需要使导电布线4的侧面接触绝缘树脂层10。即，导电布线4可以在一个面暴露在外部的状态下埋没于绝缘树脂层10中。 
而且，在根据本实施例的电路基板的结构中，因为功能元件1包含在绝缘树脂层11内，因此，可以为了降低成本而在功能元件1上不形成绝缘树脂层9。 
接下来，将说明根据本发明的第八实施例。图12是示出了根据本 发明的第八实施例的电路基板的示意性截面图。相同构成元件在图12中的附图标记与在图1-11中的附图标记相同，于是将省略这种元件的详细说明。在本实施例中说明的是安装在电路基板上的功能元件1在工作时具有低热量生成的情况。 
在根据本实施例的电路基板中，从操作方面说，被称为铜柱的由铜制成的圆柱或者一层或多层导电布线等被形成在绝缘树脂层9内，并且通过将铜柱或导电布线等连接到导电通孔6，形成在绝缘树脂层11上的导电布线3和功能元件1的电极端子5相连接，这是与根据上述的第七实施例的电路基板的不同点，并且其余部分被类似地构成。铜柱或导电布线等的形状和材料不限，仅需要具有导电性。 
接下来，将说明如上述地构成的根据本实施例的电路基板的性能。 
在根据本实施例的电路基板中，在电极端子5从绝缘树脂层9暴露出来的情况下，由于在安装功能元件1时可以清楚地看到电极端子5，所以该电极端5可以用作对准标志，从而使得能够提高安装精度。 
而且，在电极端子5埋没于绝缘树脂层9内的情况下，可以保护电极端子5的表面，从而获得可加工性良好的效果。 
而且，在本实施例中，导电布线4暴露在外部的表面不必置为与绝缘树脂层10的背面位于同一平面内。仅需要使导电布线4的侧面接触绝缘树脂层10。即，导电布线4可以一个面暴露在外部的状态下埋没于绝缘树脂层10中。 
而且，在根据本实施例的电路基板的结构中，因为功能元件1包含在绝缘树脂层11内，因此，在形成铜柱时，为了降低成本可以在功能元件1上不形成绝缘树脂层9。 
接下来，将说明根据本发明的第九实施例。图13是示出了根据本 发明的第九实施例的电路基板的示意性截面图。相同构成元件在图13中的附图标记与在图1-12中的附图标记相同，于是将省略这种元件的详细说明。 
在根据本实施例的电路基板中，在两个侧面均具有电极端子13的功能元件12被埋在绝缘树脂层8中，在绝缘树脂层8上形成有绝缘树脂层11，并且进一步将导电布线3形成在绝缘树脂层11的表面上。而且，具有导电布线4的绝缘树脂层10形成在功能元件12的背面上。通过导电通孔14，该导电通孔14通过在贯通孔内填充无铅焊料而形成，设置在功能元件12的两个侧面上的电极端子13与导电布线4相连接。 
然后，导电布线3的一部分和导电布线4的一部分通过导电通孔7连接，所述导电通孔7通过在形成在绝缘树脂层11、8和10中的贯通孔内填充金属或导电膏而形成。 
导电布线4的表面与绝缘树脂层10的表面位于同一平面内，并且导电布线4的侧面接触绝缘树脂层10，从而构成根据本发明的第九实施例的电路基板。 
在根据本实施例的电路基板中，由于在绝缘树脂层10中与安装功能元件12的电极端子13的位置相对应的部分处预先使用激光束等形成贯通孔，之后通过印刷无铅焊料形成导电通孔14，之后功能元件12的电极端子13被置于导电通孔14上并且执行回流热处理，因此可以通过填充有无铅焊料的导电通孔14而将功能元件12的电极端子13连接到导电布线4。 
而且，在将感光树脂用于绝缘树脂层10的情况下，可以通过曝光和显影来形成贯通孔。 
在本实施例中，暴露地形成在绝缘树脂层10的背面上的导电布线 4可以被形成为使得暴露在外部的表面与绝缘树脂层10的背面位于同一平面内或被置于深度为20μm或小于20μm的内侧位置处。 
例如，在根据本实施例的电路基板中，可以用作功能元件12的是形成为在侧面上设有电极端子13并且可以用由Sn-Ag-Cu元素构成的焊膏来容易地安装的形状的芯片电阻器或陶瓷芯片电容器。 
而且，导电布线3和4可以通过电镀2μm-20μm厚的铜来形成。 
将导电布线3连接到导电布线4的导电通孔7可以通过在贯通孔内填充铜、镍或导电膏而形成。 
而且，绝缘树脂层10、8和11的厚度可以分别形成在5μm-80μm的范围内。这些厚度值可相应于内置于其中的功能元件12的厚度而变化。 
而且，由于在绝缘树脂层10中与安装功能元件12的电极端子13的位置相对应的部分处使用激光束等预先形成贯通孔，之后通过印刷无铅焊料形成导电通孔14，之后功能元件12的电极端子13被置于导电通孔14上并且执行峰值温度为240℃的回流热处理，因此可以通过填充有无铅焊料的导电通孔14而将功能元件12的电极端子13连接到导电布线4。 
而且，在将环氧系的感光树脂或聚酰亚胺系的感光树脂用于绝缘树脂层10的情况下，可以通过曝光和显影形成贯通孔。通过曝光和显影形成贯通孔可以减小任何对绝缘树脂层的损害，因为在由激光束处理时绝缘树脂层不被加热。 
接下来，将说明如上述地构成的根据本实施例的电路基板的性能。 
在本实施例中，对绝缘树脂层的数目和种类没有限制(附图中示 例性地使用了树脂层8、树脂层10和树脂层11三层)。 
由于多个层被用作绝缘树脂层，具有强柔性的树脂用于邻近电路基板的正面和背面上的树脂层10和11，这防止了来自外部的弯曲应力和裂缝的产生，其热膨胀系数近似于功能元件12的热膨胀系数的绝缘树脂用于置于功能元件12附近的绝缘树脂8，这防止了由因绝缘树脂层8和功能元件12之间的热膨胀系数的差别而产生的应力所引起的裂缝，因此，可以提高电路基板的可靠性。 
此外，通过在高耐热树脂和低耐热树脂之间以及高成本树脂和低成本树脂之间进行组合来使用多种树脂，可以提高产品的可靠性并且可以同时降低成本。 
在电路基板中，可以容易地使用在市场上出售的廉价的功能元件进行表面安装，并且因为芯片电阻器或陶瓷芯片电容器等可以埋在电路基板内，所以可以减少在电路基板的表面上的安装部件数目，并可以缩小电路基板的面积。 
接下来，将说明根据本发明的第十实施例。 
图14是示出了根据本发明的第十实施例的电路基板的示意性截面图。相同构成元件在图14中的附图标记与在图1-13中的附图标记相同，于是将省略这种元件的详细说明。在本实施例中，对绝缘树脂层的数目和种类没有限制。图14示出了具有五层三种的绝缘树脂层。 
在根据本实施例的电路基板中，功能元件1的具有电极端子5的正面侧用绝缘树脂层11密封，功能元件1的背面和绝缘树脂层10通过粘接层2接合并且绝缘树脂层8密封在绝缘树脂层11和设有导电布线4a的绝缘树脂层10之间。并且，形成在绝缘树脂层11的正面上的导电布线3a和功能元件1的电极端子5通过导电通孔6连接，之后， 在其上设有导电布线3a的绝缘树脂层11上，进一步形成设有导电布线3b的绝缘树脂层11。之后，导电布线3b和导电布线3a通过导电通孔15a连接，导电布线3b和功能元件1的电极端子5通过导电通孔15b连接。 
而且，暴露地形成在绝缘树脂层10的背面上的导电布线4a和导电布线3a通过导电通孔7b连接，导电布线3b和导电布线4a通过导电通孔7d连接。 
而且，在设有形成在其背面的导电布线4a的绝缘树脂层10之下，进一步形成设有暴露地形成在其背面上的导电布线4b的绝缘树脂层10。之后，导电布线4b和导电布线4a通过导电通孔16连接，导电布线4b和导电布线3a通过导电通孔7c连接。而且，进一步导电布线4b和导电布线3b通过导电通孔7a连接。并且，导电布线4b暴露在外部的面与置于最下面的绝缘树脂层10的背面位于同一平面内，并且导电布线4b的侧面接触绝缘树脂层10，从而构成根据本实施例的电路基板91。 
在本实施例中，在功能元件1之上和之下各形成两层导电布线。这四层导电布线层之间通过填充有例如铜、镍、金、银等金属或导电膏等的导电通孔而连接。 
而且，由于全部导电通孔都朝向同一方向变窄，因此全部导电通孔6和7的内径在电路基板的背面侧上都变小，而在电路基板的正面侧上都变大。 
接下来，将说明如上述地构成的根据本实施例的电路基板的性能。 
在本实施例中，示出了具有五层三种的绝缘树脂层，所述三种分别为所使用的树脂层8、树脂层10和树脂层11。 
然而，可以在置于功能元件1之上和之下的每层导电布线之间形成所有不同种类的绝缘树脂层。 
由于多个层被用作绝缘树脂层，具有强柔性的树脂用于邻近电路基板的正面和背面的树脂层10和11，这防止了来自外部的弯曲应力和裂缝的产生，热膨胀系数近似于功能元件1的热膨胀系数的绝缘树脂用作置于功能元件1附近的绝缘树脂8，这防止了由因绝缘树脂层8和功能元件1之间的热膨胀系数的差别而产生的应力所引起的裂缝，因此，可以提高电路基板的可靠性。 
而且，通过在高耐热树脂和低耐热树脂之间以及高成本树脂和低成本树脂之间进行组合来使用多种树脂，可以提高产品的可靠性并且可以同时降低成本。 
此外，在置于功能元件1之上和之下的多层导电布线中，可以使用导电通孔7a、7b、7c、7d从设置在所有绝缘树脂层中的导电布线连接到指定导电布线。因此可以提高电路设计的自由度并且可以在竖直方向层叠电路基板，从而使得能够形成具有高密度的安装体。 
类似于导电通孔15b，通过设置在功能元件1正上方的直接连接到电路基板的表面上的导电布线3b的导电通孔，可以使用根据本实施例的电路基板91以短距离实现与置于电路基板91外侧的通过焊料或金线而连接的电容器或半导体器件等的电连接。而且，可以以表面安装连接和倒装芯片连接等形式将电子零件安装在设置在电路基板的正面和背面上的导电布线上。 
因为电路基板的面积可以有效利用并且在安装时得以减小，所以可以有助于产品的小型化。 
而且，在本实施例中，导电布线4b暴露在外部的表面不必置为与绝缘树脂层10的背面位于同一平面内。仅需要使导电布线4b的侧面接触绝缘树脂层10。即，导电布线4b可以在一个面暴露在外部的状态下埋没于绝缘树脂层10中。 
而且，在根据本实施例的电路基板的结构中，因为功能元件1包含在绝缘树脂层11内，所以，为了降低成本可以在功能元件1上不形成绝缘树脂层9。 
例如，在根据本实施例的电路基板中，作为功能元件1，可以使用在表面上设有由铜制成的电极端子5并且基材可以是GaAs或硅的功能元件。而且，可以通过电镀2μm-20μm厚的铜来形成导电布线3a、3b、4a和4b。而且，可以通过在贯通孔内进行铜电镀处理来形成导电通孔6、7a-7d以及15a-15d。 
绝缘树脂层10、8和11的厚度可以分别形成在10μm-80μm的范围内。这些厚度值可相应于内置于其中的功能元件1的厚度而变化。 
接下来，将说明根据本发明的第十一实施例。图15是示出了根据本发明的第十一实施例的电路基板的示意性截面图。相同构成元件在图15中的附图标记与在图1-14中的附图标记相同，于是将省略这种元件的详细说明。 
在本实施例中，在根据上述的第十实施例的电路基板91的侧面上设有绝缘树脂层94。此外，在电路基板91的上面即正面提供了具有导电布线25的至少一层绝缘树脂层21(示出了两层)。而且，在电路基板91的下表面上，形成有在背面上具有导电布线26的至少一层绝缘树脂层22(示出了两层)。 
而且，形成在每层绝缘树脂层中的导电布线由导电通孔23和24 以及导电通孔95和96连接，所述导电通孔23和24用于通过一层绝缘树脂层而连接导电布线之间，所述导电通孔95和96用于通过两层绝缘树脂层而连接导电布线之间。 
而且，将电路基板91夹在它们之间的最上面的导电布线和最下面的导电布线通过导电通孔92和93连接，从而构成根据本实施例的电路基板。 
形成在绝缘树脂层上的导电布线可以使用加成构造法、半加成构造法或减除构造法等方法形成。而且，由绝缘树脂层21和导电布线25构成的导电布线层以及由绝缘树脂层22和导电布线26构成的导电布线层能够以指定层数构成。 
接下来，将说明如上述地构成的根据本实施例的电路基板的性能。 
在根据本实施例的电路基板中，由于形成在最正面和最背面上的导电布线的间距大于包含在电路基板91中的功能元件1的电极端子5的间距，因此即使在通过激光束的安装的位置精度和开口部分位置精度低于包含功能元件1的电路基板91的安装的位置精度和开口部分位置精度的情况下，也可以形成更好的产品。因此，这对为了更高多层化而将电路基板91包含在电路基板中是有利的。 
接下来，将说明根据本发明的第十二实施例。图16是示出了根据本发明的第十二实施例的电路基板的示意性截面图。相同构成元件在图16中的附图标记与在图1-15中的附图标记相同，于是将省略这种元件的详细说明。 
在本实施例中，上述根据第五实施例的电路基板被用作芯基板。在该芯基板的上表面上，层叠了多层绝缘树脂层21(示出了两层)，该绝缘树脂层21设有通过加成构造法、半加成构造法或减除构造法而 形成在表面中的导电布线25，并且设置在不同绝缘树脂层21中的导电布线25之间通过导电通孔23连接。而且，在芯基板的下表面上，层叠了多层绝缘树脂层22(示出了两层)，该绝缘树脂层22设有通过加成构造法、半加成构造法或减除构造法形成在表面中的导电布线26，并且设置在不同绝缘树脂层22中的导电布线26通过导电通孔24连接，从而构成根据本实施例的电路基板。 
接下来，将说明如上述地构成的根据本实施例的电路基板的性能。 
根据上述的第四实施例的电路基板被用作芯基板。在该芯基板上，进一步层叠了绝缘树脂层和布线层，因此，由于功能元件1的电极端子5接近电路基板的表面而可以容易地扩大最近的小型化的功能元件1的电极端子5的配置。此外，可以在不同地点执行用于使上述的第四实施例的电路基板作为本实施例中的芯基板的工艺以及用于构建此后形成在本实施例中的芯基板的两个面上的布线层的工艺。由于在进行构建布线层的工艺的地点不需要任何设备或工具，因此可以降低产品成本。 
接下来，将说明根据本实施例的电路基板的制造工艺。 
图17(a)和(b)是分阶段示出了根据本实施例的电路基板的制造工艺的示意图。相同构成元件在图17中的附图标记与在图1-16中的附图标记相同，于是将省略这种元件的详细说明。 
如图17所示，根据本实施例的电路基板的制造工艺包括以下步骤： 
首先使用如图6(a)中所示的根据上述的第五实施例的电路基板(步骤1)； 
在电路基板的正面上形成绝缘树脂层21； 
在绝缘树脂层21上形成导电通孔23； 
通过加成构造法、半加成构造法或减除构造法而在导电通孔23上形成导电布线25； 
在导电布线25上进一步形成绝缘树脂层21，并且以相同方式重复以上步骤，从而层叠指定层数的由导电布线25和绝缘树脂层21构成的导电布线层。 
而且，对于电路基板的背面侧，相同方式的工艺包括以下步骤： 
在电路基板的背面上形成绝缘树脂层22； 
在绝缘树脂层22下形成导电通孔24； 
通过加成构造法、半加成构造法或减除构造法而在导电通孔24下形成导电布线26； 
在导电布线26下进一步形成绝缘树脂层21，并且以相同方式重复以上步骤，从而层叠指定层数的包括导电布线26和绝缘树脂层21的导电布线层(步骤2)。 
因而，可以获得根据本实施例的电路基板。 
例如，可以使用半加成构造法而将根据本实施例的电路基板的导电布线25和26形成为厚度为5μm-25μm。 
之后，将说明根据本发明的第十三实施例。图18是示出了根据本实施例的电路基板的示意性截面图。相同构成元件在图18中的附图标记与在图1-17中的附图标记相同，于是将省略这种元件的详细说明。 
在根据本实施例的电路基板中，一种或多种、多个在正面上形成有电极端子5的功能元件(在图中示出两种功能元件1和31各一个)与绝缘树脂层10上的粘接层2接合，该绝缘树脂层10形成为在背面上暴露导电布线4a。而且，在侧面上设有电极端子并且是诸如电阻器或电容器等的芯片部件的功能元件12和32被配置在水平方向上。这些功能元件12和32通过其中填充有无铅焊料的导电通孔14而电连接 且结构连接到导电布线4a。在这些功能元件1、31、12和32的上面形成有两层绝缘树脂层11，该绝缘树脂层11在表面上具有导电布线，而且，在下面上形成有两层绝缘树脂层10，该绝缘树脂层10形成为在背面上暴露导电布线4。 
导电布线3b和导电布线3a由导电通孔15a连接，导电布线3b和功能元件1的电极端子5由导电通孔15b连接。而且，导电布线4b和导电布线4a由导电通孔16连接。 
导电布线4a和导电布线3a由导电通孔7b连接， 
导电布线3b和导电布线4a由导电通孔7d连接， 
导电布线4b和导电布线3a由导电通孔7c连接， 
而且，导电布线4b和导电布线3b由导电通孔7a连接。 
通过这些方式，每层布线层和每个功能元件均被电连接从而构成目标电路。 
而且，全部导电通孔朝向同一方向变窄。因此全部导电通孔的内径在形成导电布线4a的面上变小，并且在相反侧上变大。因此，构成了根据本实施例的电路基板303。 
接下来，将说明如上述地构成的根据本实施例的电路基板的性能。 
如上所述，由于不同种类、多个功能元件被配置在水平方向上，之后电路基板通过电连接而形成，因此可以在电路基板内安装部件，即以内置的形式安装在现有技术的电路基板的两个面上。因此，可以在电路基板中安装比以往多得多的部件。而且，在将在电路基板中安装的部件数目与现有技术中将在电路基板中安装的部件数目相同的情况下，可以缩小电路基板的面积，从而使得能够实现产品小型化。 
而且，在本实施例中，导电布线4b暴露在外部的表面不必被置为与绝缘树脂层10的背面位于同一平面内。仅需要使导电布线4b的侧面接触绝缘树脂层10。即，导电布线4b可以在一个面暴露在外部的状态下埋没于绝缘树脂层10。 
接下来，将说明根据本实施例的电路基板303的制造工艺。 
图19(a)-(e)是分阶段示出了根据本实施例的电路基板的制造工艺的示意图。相同构成元件在图19中的附图标记与在图1-18中的附图标记相同，于是将省略这种元件的详细说明。 
所述工艺包括以下步骤： 
首先，在支撑板101上形成导电布线4b； 
之后，在形成有导电布线4b的支撑板101的表面上从导电布线4b之上供给绝缘树脂层10； 
之后，使用激光束等在绝缘树脂层10中形成贯通孔； 
通过使用金属电镀法等填充这种贯通孔的内部而形成导电通孔16； 
并且使用半加成法等在绝缘树脂层10上形成导电布线4a。 
此外，通过重复这些步骤，层叠多层导电布线层(示出了两层)，并且 
在绝缘树脂层10的最上层上形成贯通孔115(步骤1)。 
之后，通过印刷法或滴涂器(dispenser)将无铅焊膏提供到贯通孔115； 
将在侧面上设有电极端子的功能元件12和32配置在无铅焊膏上； 
熔化无铅焊膏以形成导电通孔14； 
之后，通过导电通孔14将功能元件12和32连接到位于该功能元件12和32正下方的导电布线4a(步骤2)。 
在此情况下，在本发明中，可以使用具有同等性能的印膏电阻器 (paste resister)或印膏电容器(paste capacitor)等代替功能元件12和32，这种情况可以获得与在没有安装功能元件的情况下通过印刷法来安装功能元件时的效果相同的效果。 
在如上使用焊膏的情况下，用化学制品冲洗焊剂残余。之后，在表面上设有电极端子和绝缘树脂层的多个功能元件(示出了两个功能元件1和31)被配置并由粘接层2接合(步骤3)。在此情况下，功能元件的种类和外形是任意的。 
之后，在下一步骤中，用绝缘树脂层8和11密封功能元件1和31的外围； 
之后，使用激光束等在绝缘树脂层11中形成贯通孔； 
通过使用金属电镀法等填充这种贯通孔的内部而形成导电通孔6、7b和7c； 
并且使用加成法、半加成法或减除法在绝缘树脂层11上形成导电布线3a。 
这样，通过导电通孔6将导电布线3a连接到功能元件的电极端子，进一步通过导电通孔7b将导电布线3a连接到导电布线4a，并且通过导电通孔7c将导电布线3a连接到导电布线4b，之后，通过重复这些步骤，层叠指定层数的导电布线层。 
因此，使用激光束等从形成在绝缘树脂层的最上层的绝缘树脂层11到指定导电布线和电极端子形成贯通孔(步骤4)，之后通过使用金属电镀法等填充这种贯通孔的内部而形成导电通孔7a、7b、15a和15b。 
之后，使用加成法、半加成法或减除法在最上层的绝缘树脂层11上形成导电布线3b。 
形成在最上层的绝缘树脂层11的表面上的导电布线3b通过导电通孔7a而与导电布线4b连接，并且导电布线3b和导电布线4a通过导电通孔7d连接。之后，支撑板101通过上述去除支撑板101的方法被去除(步骤5)。 
通过形成在由上述方法获得的电路基板303的正面和背面上的导电布线3b和导电布线4b之间的连接，能够以最短方式实现安装在电路基板303的正面和背面中的电子零件之间以及这些零件与功能元件1之间的连接，从而使得能够获得电路基板较少的介电损失和极好的高速电特性。 
而且，由上述方法获得的电路基板303可以这样使用。然而，可以通过进一步形成具有指定开口部分的阻焊剂而用于多器件安装。而且，通过将图19(e)所示的电路基板作为芯基板，可以使用加成法、半加成法或减除法在芯基板的两个面上进一步形成导电布线层。 
例如，在根据本实施例的电路基板303中，对于功能元件1和32，可以使用的功能元件的种类是在表面上设有由铜制成的电极端子5并且由硅制成的功能元件，以及由GaAs制成的功能元件。 
而且，对于功能元件1和32，可以使用例如电阻器或电容器的芯片部件，该芯片部件在侧面设有电极端子5。 
而且，可以使用有机树脂作为粘接层2，并且可以形成5μm-30μm的厚度。 
而且，可以使用Sn-Ag-Cu系的无铅焊料作为供给到通孔115的无铅焊膏。 
而且，可以分别形成2μm-20μm厚的铜作为导电布线3a、3b、4a 和4b。 
此外，可以使用铜电镀法形成导电通孔6、7a、7b、7c、7d、14、15a、15b和16。 
而且，例如，在根据本实施例的电路基板303中，可以使用由镍制成的0.1mm-1.0mm厚的支撑板101形成由铜制成的2μm-30μm厚的导电布线103。 
此外，可以使用环氧系树脂作为绝缘树脂层10，并且可以通过半加成法在绝缘树脂层上形成由铜制成的导电布线4。 
而且，可以通过印刷法将Sn-Ag-Cu系的无铅焊料供给到相应于通孔115的部分，并且可以通过配置功能元件12和32、使用回流熔炉或热板等、以及在240℃-260℃的峰值温度下熔化来安装功能元件12和32。当使用焊膏时，优选为通过由荒川化学工业株式会社(Arakawa Chemical Industries，Ltd.)制造的“PINE ALPHA”(商品名)或酒精等来冲洗焊剂残余。 
之后，将说明根据本发明第十四实施例的电路基板。图20是示出了根据本实施例的电路基板301的示意性截面图。相同构成元件在图20中的附图标记与在图1-19中的附图标记相同，于是将省略这种元件的详细说明。 
在本实施例中，如图6(a)所示的根据上述的第五实施例的两个电路基板将被用于配置在上面和下面。由图6(a)所示的状态，上述根据第五实施例的置于上面的电路基板被配置成倒置的状态。通过由绝缘体制成的粘接层40的绝缘连接以及贯通粘接层40的正面和背面而形成的、埋入有导电膏的导电通孔45的导电连接，置于上侧的包含在电路基板内的功能元件1和置于下侧的包含在电路基板内的功能元 件1相连接，从而两个电路基板在竖直方向上层叠。因此，构成了根据本实施例的电路基板301。 
作为粘接层40，可以使用通常称为预浸料坯(prepreg)的包含玻璃布的环氧树脂或包含芳纶不织布的环氧树脂，并且厚度为20μm-80μm。 
而且，可以形成具有无铅焊膏的导电通孔45，该无铅焊膏包括由诸如Sn、Ag、Bi和Cu等元素制成的粉末。 
而且，可以根据回流温度来决定成分。而且，当导电通孔具有小于100μm的内径时，优选决定粉末的粒子直径为小于10μm，即由诸如Sn、Ag、Bi和Cu等元素制成。 
而且，贯通粘接层40的正面和背面而形成的贯通孔45可以由以下步骤形成：即例如，在例如PET(聚对苯二甲酸乙二醇酯)或PEN(聚萘二甲酸乙二醇酯)等保护膜被层叠在粘接层40的两个面上的状态下，通过CO2或UV-YAG等激光束或钻孔机完全穿透贯通孔至另一侧，之后从保护膜上通过印刷焊膏或导电膏等将包含诸如Sn、Cu、Bi、Ni、Fe、Ge和Mg等元素的粉末填充到贯通孔内部，之后去除层叠在粘接层40的两个面上的保护膜。 
而且，可以在不使用保护膜的情况下使用金属掩模或印网掩模(screen mask)来印刷焊膏或导电膏等。 
而且，可以将包括例如Sn、Cu、Bi、Ni、Fe、Ge和Mg等元素的粉末填充到通孔内部。 
接下来，将说明如上述地构成的根据本实施例的电路基板的性能。 
如上所述，由于各自包含功能元件1的两个电路基板被连接成使得功能元件的电极端子面被面对面配置，因此可以获得两个功能元件之间最短方式的电连接，从而使得能够获得具有极好的高速电特性的电路基板。而且，在根据本实施例的电路基板的构造中，在根据本实施例的电路基板使用半导体中的倒装芯片连接的情况下，由于具有均一高度的导电布线4暴露在电路基板的两个面上，因此可以保持LSI(大规模集成电路)芯片和导电布线之间的距离恒定，从而使得能够实现连接的高可靠性。 
而且，在本实施例中，示出了包含相同的功能元件1的两个电路基板在竖直方向上被层叠。然而，不限于此，还可以层叠其中包含不同种类的功能元件的两个电路基板。 
接下来，将说明根据本发明的第十五实施例的电路基板。图21是示出了根据本实施例的电路基板的示意性截面图。相同构成元件在图21中的附图标记与在图1-20中的附图标记相同，于是将省略这种元件的详细说明。 
在本实施例中，将根据上述的第八实施例的电路基板和根据上述的第九实施例的电路基板配置在上面和下面来使用。在根据第八实施例的电路基板上，配置有由绝缘体制成的粘接层40，该粘接层40具有贯通正面和背面的导电通孔45，并且在粘接层40上，配置有根据第九实施例的电路基板，该电路基板具有如图12中所示的倒置状态。 
通过由绝缘体制成的粘接层40的绝缘连接以及贯通粘接层40而形成的埋入有导电膏的导电通孔45的导电连接，根据第八实施例的电路基板的导电布线3和根据第九实施例的电路基板的导电布线3相连接，从而包含在根据第八实施例的电路基板内的功能元件和包含在根据第九实施例的电路基板内的功能元件被电连接。因此，构成了电路基板302，其中根据第八实施例的电路基板和根据第九实施例的电路基 板被竖直层叠。 
进一步配置了由绝缘体制成的粘接层40并且设有贯通正面和背面的导电通孔45，并且在粘接层40上，配置有根据第十四实施例的电路基板301。 
通过由绝缘体制成的粘接层40的绝缘连接以及贯通粘接层40而形成的埋入有导电膏的导电通孔45的导电连接，提供在电路基板302的最上面的暴露的导电布线和提供在最下面的暴露的导电布线被连接。因此，构成了电路基板301，其中根据第八实施例的电路基板、根据第九实施例的电路基板和根据第十四实施例的电路基板301被竖直层叠。 
接下来，将说明如上述地构成的根据本实施例的电路基板的性能。在根据本实施例的电路基板321中，可以层叠多种功能元件并且还可以缩短每个功能元件间的布线长度。因此，可以解决现有技术中的电子零件仅能在二维方向上安装的问题，并且使得能够以三维形式安装高度集成的零件。 
接下来，将说明根据本实施例的电路基板的制造工艺。 
图22(a)和(b)是分阶段示出了根据本实施例的电路基板321的制造工艺的示意图。相同构成元件在图22中的附图标记与在图1-21中的附图标记相同，于是将省略这种元件的详细说明。 
首先，如图22(a)所示，在两个电路基板301和302的上下配置中，对于上面的电路基板301，使用与支撑板101被去除前所使用的步骤相同的步骤。而且，在下面的电路基板302和上面的电路基板301之间，配置有具有填充有焊膏或导电膏的贯通正面和背面的导电通孔45的粘接层40(步骤1)。 
之后，在两个电路基板302和301通过具有导电通孔45的粘接层40而上下配置的状态下，使用真空压合法等方法同时执行通过粘接层40的绝缘连接以及通过填充有焊膏或导电膏的导电通孔45的导电连接。 
通过由粘接层40而形成的绝缘连接以及由形成在该粘接层40中并填充有导电膏的导电通孔45而形成的导电连接，形成在置于上部的电路基板301背面的导电布线和形成在置于下部的电路基板302正面的导电布线被连接，从而竖直层叠两个电路基板301和302。此后，支撑板101通过上述去除支撑板101的方法被去除(步骤2)。在此情况下，毫无疑问，应该将支撑板101预先从电路基板301和302与粘接层40接触侧的面去除。 
而且，可以通过真空压合将一个电路基板与其他电路基板层叠，经通过层叠加工或压合法将粘接层40供给在一个电路基板的表面上，之后使用上述诸如将保护膜层叠在粘接层40的表面上的方法形成导电通孔45。虽然树脂供给以及用于电路基板之间的连接的层叠加工和压合可以在大气中执行，但是优选在真空中进行这些操作，因为可以使得能够去除留在树脂内的空隙。 
而且，如上所述地形成的电路基板321(图22(b))可以被这样使用。然而，可以通过进一步形成具有指定开口部分的阻焊剂而被用于多器件安装(步骤3)。而且，通过使电路基板321作为芯基板，可以使用加成法、半加成法或减除法进一步在芯基板的两个面上形成导电布线层。 
接下来，将说明根据本发明的第十六实施例的电路基板。图23是示出了根据本实施例的电路基板的示意性截面图。相同构成元件在图23中的附图标记与在图1-22中的附图标记相同，于是将省略这种元件 的详细说明。 
在根据本实施例的电路基板中，类似于上述根据第十三实施例的电路基板，配置有两个电路基板303，多个功能元件在水平方向上安装到该电路基板303使得包含在所述功能元件内的电极端子被面对面配置。在两个电路基板303之间，配置有由绝缘体制成的粘接层40，该粘接层40具有贯通正面和背面的导电通孔45。 
通过由绝缘体制成的粘接层40而形成的绝缘连接以及由形成在所述粘接层40中并填充有导电膏的导电通孔45而形成的导电连接，置于上部中的电路基板303的导电布线和置于下部中的电路基板303的导电布线被连接，从而竖直层叠两个电路基板303。 
并且，设有阻焊剂51，该阻焊剂51形成为在与层叠的电路基板的正面和背面上的电极端子相对应的部分中具有开口部分52。因此，构成了根据本实施例的电路基板。 
接下来，将说明如上述地构成的根据本发明的电路基板的性能。 
在本实施例中，因为设有阻焊剂51，所以当执行表面安装时，可以减小在导电布线间因焊料熔化而发生电短路的可能性，从而获得高可靠性的产品。 
接下来，将说明根据本实施例的电路基板的制造工艺。 
图24-26是分阶段示出了根据本实施例的电路基板的制造工艺的示意图。 
图27-29是分阶段示出了根据本实施例的电路基板的另一种制造工艺的示意图。 
图30-32是分阶段示出了根据本实施例的电路基板的又一种制造工艺的示意图。 
在图24-32中，相同构成元件在图24-32中的附图标记与在图1-23中的附图标记相同，于是将省略这种元件的详细说明。 
首先，在根据第十二实施例的电路基板303上设有粘接层40，该粘接层40具有填充了焊膏或导电膏并且贯通的导电通孔45。之后，提供了倒置的根据第十二实施例的电路基板303(图24，步骤1)。 
在两个电路基板303通过插入具有导电通孔45的粘接层40而被上下配置的状态下，使用真空压合法等方法同时执行由粘接层40而形成的绝缘连接以及由填充有焊膏或导电膏的导电通孔45而形成的导电连接。 
通过由粘接层40而形成的绝缘连接以及由形成在所述粘接层40中并填充有导电膏的导电通孔45而形成的导电连接，置于上部中的电路基板303的导电布线3b和置于下部中的电路基板303的导电布线3b被连接，从而竖直层叠两个电路基板(图25，步骤2)。 
此后，在所述层叠的电路基板的正面和背面上还形成有具有指定开口部分的阻焊剂(图26，步骤3)。 
因此，可以获得根据本实施例的电路基板。 
而且，如图27-29所示，通过使用在去除支撑板101之前的步骤中的两个电路基板303、在一个电路基板303的表面上预先供给粘接层40、使用激光束等形成贯通孔并且在贯通孔内填充焊膏或导电膏的步骤而形成导电通孔45(图27，步骤1)。之后，将另一个电路基板303 配置成如图12所示的倒置状态。之后，以与图24中的步骤2类似的步骤竖直层叠两个电路基板。之后，通过上述去除方法去除正面和背面上的支撑板101(图28，步骤2)。此后，在层叠的电路基板的正面和背面上还形成具有指定开口部分的阻焊剂(图29，步骤3)。 
因此，可以获得根据本实施例的电路基板。而且，在步骤1中，可以使用去除了支撑板101的两个电路基板303。 
而且，如图30-32所示，可以通过以下步骤获得根据本实施例的电路基板： 
使用在去除支撑板101之前的步骤中的电路基板303； 
在一个电路基板303上配置具有导电通孔45的粘接层40，所述导电通孔45填充有焊膏或导电膏； 
以倒置状态将另一个电路基板303配置于其上(图30，步骤1)； 
之后，以与图28中的步骤2类似的步骤竖直层叠两个电路基板； 
通过上述去除方法去除正面和背面上的支撑板101(图31，步骤2)；以及 
此后，在层叠的电路基板的正面和背面上形成具有指定开口部分的阻焊剂(图32，步骤3)。 
在根据本实施例的电路基板的制造工艺中，甚至可以在电路基板303的支撑板101被去除后进行层叠。然而，在将支撑板101置于至少一个电路基板303上的情况下，因为在真空压合时，整个电路基板303被均匀压合，所以由于粘接层40和导电通孔45而使得可以提高电路基板303之间的连接的可靠性。 
而且，在本实施例中，示出了包含相同功能元件1的两个电路基板在竖直方向上被层叠。然而，不限于此，还可以层叠其中包含不同种类的功能元件的两个电路基板。 
例如，在根据本实施例的电路基板中，作为粘接层40，可以使用通常称为预浸料坯的包含玻璃布的环氧树脂或包含芳纶不织布的环氧树脂，并且厚度为20μm-80μm。 
而且，对于另一种粘接层40，可以使用由半固化的热固树脂或热塑树脂制成的物质，其设有填充有包含Sn、Ag、Cu、Bi、Zn和Pb中的至少一种元素的焊膏或导电膏的导电通孔45，并且厚度为20μm-100μm。 
此外，对于又一种粘接层40，可以使用在将诸如25μm-38μm厚的PET(聚对苯二甲酸乙二醇酯)或PEN(聚萘二甲酸乙二醇酯)等保护膜层叠在预浸料坯材料等的两个面上的状态下，通过以下步骤获得的一种物质： 
通过激光束处理形成直径为30μm-500μm的贯通孔或通过钻孔形成直径为80μm-500μm的贯通孔；之后，通过使用保护膜而不是掩模来将焊膏或导电膏印刷到保护膜上，从而在贯通孔内部填充焊膏或导电膏；之后去除保护膜。 
而且，在此情况下，可以在不使用保护膜的情况下使用由不锈钢或镍制成的金属掩模或印网掩模来印刷。 
在图27的步骤1中，对于在一个电路基板303的表面上供给具有导电通孔45的粘接层40的方法，可以使用以下方式： 
通过层叠法或压合法在一个电路基板303的表面上供给树脂； 
之后通过激光束等形成贯通孔； 
使用在粘接层40的表面上层叠保护膜的方法等来形成导电通孔45；之后 
去除保护膜。 
虽然树脂供给以及用于电路基板之间的连接的层叠加工和压合可 以在大气中执行，但是优选在真空中进行这些操作，因为可以使得能够去除留在树脂内的空隙。 
而且，阻焊剂可以形成5μm-40μm的厚度。 
接下来，将说明根据本发明的第十七实施例的电路基板。图33是示出了根据本实施例的电路基板的示意性截面图。相同构成元件在图33中的附图标记与在图1-32中的附图标记相同，于是将省略这种元件的详细说明。 
在根据本实施例的电路基板中，这种电路基板(图25、28和31，步骤2)被用作芯基板，其中阻焊剂不形成在根据第十六实施例的电路基板的正面和背面上。 
在这种电路基板的两个面上，形成有绝缘树脂层，该绝缘树脂层上设有通过使用加成构造法、半加成构造法或减除构造法形成导电布线而获得的导电布线层。 
多层这种导电布线层被层叠(示出了在上面由两层导电布线层构成的构建层305，以及在下面由两层导电布线层构成的构建层306)，并且这些导电布线层通过导电通孔连接。 
接下来，将说明如上述地构成的根据本实施例的电路基板的性能。 
在根据本实施例的电路基板中，因为电极端子接近电路基板的表面，从而可以容易地扩大最近的小型化的功能元件的电极端子的配置。而且，在根据本实施例的电路基板中，因为导电布线通过加成构造法、半加成构造法或减除构造法形成，所以可以使用在通常的制造工艺中使用的工具，并且可以在不引入新工具的情况下以低成本来制造。 
接下来，将说明根据本发明的第十八实施例的电路基板。图34是示出了根据本实施例的电路基板的示意性截面图。相同构成元件在图34中的附图标记与在图1-33中的附图标记相同，于是将省略这种元件的详细说明。 
在根据本实施例的电路基板中，根据上述的第十三实施例的电路基板303被配置为如图19中所示的倒置状态。并且，这种电路基板303和多层布线基板308以下述方式竖直层叠，所述方式为通过由绝缘体制成的粘接层40而形成的绝缘连接以及由贯通粘接层40的正面和背面而形成的埋入有导电膏的导电通孔45而形成的导电连接，置于上部的电路基板303的导电布线和置于下部的多层布线基板308的导电布线被连接。因此，构成了根据本实施例的电路基板322。此处，可以使用任意有机材料和无机材料作为多层布线基板308的基材。 
接下来，将说明如上述地构成的根据本实施例的电路基板的性能。 
通过如此的构成，在根据本实施例的电路基板322中，存在的优点是可以解决在其中包含功能元件的电路基板的现有技术中难以安装多层基板的问题，并且不仅可以在包含于其中的功能元件中改善高速电信号特性，而且还可以在以表面安装形式安装的电子零件中改善高速电信号特性。 
而且，在传统的半导体封装中，在对被称为“转接板(interposer)”的小基板执行倒装芯片连接或引线键合连接之后，用树脂密封外围。然而，在根据本实施例的电路基板322中安装半导体的情况下，在制造电路基板时可以同时处理其中半导体封装通过表面安装连接到电路基板的多个步骤。 
因此，可以极大地降低成本。 
接下来，将说明根据本实施例的电路基板的制造工艺。 
图35(a)和图35(b)是分阶段示出了根据本发明的电路基板322的制造工艺的示意图。相同构成元件在图35中的附图标记与在图1-34中的附图标记相同，于是将省略这种元件的详细说明。 
如图35(a)所示，根据本实施例的电路基板的制造工艺由以下步骤构成： 
首先，将多层布线基板308置于下部； 
设置具有导电通孔45的粘接层40，所述导电通孔填充有焊膏或导电膏； 
进一步将在支撑板101被去除前的步骤中的电路基板303置于其上； 
之后通过压合法等方法连接它们(步骤1)； 
通过上述去除法去除支撑板101，从而获得根据本实施例的电路基板322(步骤2)。 
而且，在此情况下，当多层布线基板308在与该多层布线基板308与粘接层40接触的面相对的面上设有由金属或陶瓷等制成的支撑板101时，可以在压合时被均匀压合，从而使得能够形成具有高可靠性的电路基板。优选地，当电路基板303通过压合法经粘接层40连接到多层布线基板308时，该电路基板303设有支撑板101。然而，还可以在支撑板101被去除后，通过压合法使多层布线基板308通过粘接层40连接。 
如上述地形成的电路基板322具有极好的高速电特性，并且可以减小电路基板的尺寸。 
而且，根据本实施例的电路基板322可以被这样使用。然而，可以通过在电路基板322的表面上进一步形成具有指定开口部分的阻焊 剂而用于安装多器件。 
而且，通过将电路基板322作为芯基板，可以使用加成法、半加成法或减除法在芯基板的两个面上进一步形成导电布线层。 
接下来，将说明根据本发明的第十九实施例的电路基板。图36是示出了根据本实施例的电路基板的示意性截面图。相同构成元件在图36中的附图标记与在图1-35中的附图标记相同，于是将省略这种元件的详细说明。 
在根据本实施例的电路基板中，四个外形不同的电路基板按以下顺序：根据上述第十五实施例的电路基板321、根据上述第十八实施例的电路基板322、上述电路基板302和上述电路基板322，通过由绝缘体制成的粘接层40而形成的绝缘连接以及由贯通粘接层40的正面和背面并且填充有导电膏的导电通孔45而形成的导电连接被层叠。 
接下来，将说明如上述地构成的根据本实施例的电路基板的性能。 
在根据本实施例的电路基板中，即使在将要层叠的电路基板的外形尺寸不同时，也可以通过经由绝缘体制成的粘接层40而形成的绝缘连接以及由贯通粘接层40的正面和背面并且填充有导电膏的导电通孔45而形成的导电连接的电路基板之间的连接和层叠而以三维形式形成电路基板。因此，可以增大在现有技术的电路基板的表面安装中被限制为较小的安装面积，而且，可以进行电路设计使得有效缩短功能元件间的距离，从而使得能够形成高性能产品。 
如上所述，根据本发明，由于形成在其中包含有功能元件的电路基板的正面侧或背面侧的任意一个面上的导电布线被配置成使得导电布线的从基材暴露在外部的表面与基材的其上形成有导电布线的表面处于同一平面内或位于基材的其上形成有导电布线的表面内，因此可 以在不形成阻焊剂的情况下，直接在导电布线的表面上执行电子零件的表面安装等操作。 
而且，由于可以同时执行功能元件到电路基板的连接和电路基板的形成，因此制造成本可以被降低。 
而且，可以短距离在电路基板内部以三维形式集成两个或多于两个的功能元件，从而使得能够获得高速电特性。 
而且，在内置工作时产生更低热量的功能元件的情况下，可以在电路基板中提供用于散热的布线图案以便促进功能元件的散热。而且，由于布线图案可以被自由设计成使得在电路基板的导电布线和功能元件间由于热膨胀系数的差别而产生的应力得以缓和，因此可以获得具有高可靠性的电路基板。 
而且，由于其中内置有功能元件的电路基板的外形大于所内置的功能元件的外形，因此可以扩大功能元件的电极端子在电路基板的正面和背面的布线规则并且可以在电路基板和电子器件在以下工艺中被连接时实现极好的可加工性和可靠性。 
而且，根据用于根据本发明的电路基板的制造工艺，导电布线层形成在支撑板上，之后功能元件被安装在导电布线层上。在此情况下，即使在功能元件易碎时，也可以通过增加安装时的压力来降低施加到功能元件的应力，从而防止了功能元件的翘曲和破损。 
而且，由于通过去除支撑板而使导电布线从电路基板的背面暴露，导电布线的暴露面可以被置于与绝缘树脂层的背面处于同一平面内或内侧微凹中，所以绝缘树脂层可以在没有供给阻焊剂的情况下而用作阻焊剂，并且由于导电布线形成在支撑板上而使得导电布线的高度变得均一。因此，可以在安装半导体等时获得高可靠性的连接。 

Claims (13)

1.一种用于电路基板的制造工艺，包括以下步骤： 
在支撑板上形成至少一层导电布线； 
在导电布线上安装功能元件； 
通过用树脂层密封功能元件的外周来将所述功能元件内含于其中； 
在功能元件的电极端子部分处形成通孔； 
在功能元件上形成至少一层布线层；以及 
去除所述支撑板， 
其中，暴露地形成在功能元件的背面上的导电布线被形成为使得该导电布线的暴露在外部的表面与树脂层的背面位于同一平面内或者被埋没20μm或小于20μm的厚度，以及 
所述电路基板被构成为具有至少三层绝缘树脂层，与所述功能元件的侧面相接触的绝缘树脂层的热膨胀系数小于其它的绝缘树脂层的热膨胀系数，并且与所述功能元件的侧面相接触的绝缘树脂层的热膨胀系数在所述功能元件的热膨胀系数的+30％之内。 
2.一种用于电路基板的制造工艺，包括以下步骤： 
在支撑板上形成至少一层导电布线； 
在导电布线上形成至少一层树脂层； 
在导电布线上安装功能元件； 
通过用树脂层密封功能元件的外周来将所述功能元件内含于其中； 
在功能元件的电极端子部分处形成通孔； 
在功能元件上形成至少一层布线层；以及 
去除所述支撑板， 
其中，暴露地形成在功能元件的背面上的导电布线被形成为使得该导电布线的暴露在外部的表面与树脂层的背面位于同一平面内或者被埋没20μm或小于20μm的厚度，以及 
所述电路基板被构成为具有至少三层绝缘树脂层，与所述功能元件的侧面相接触的绝缘树脂层的热膨胀系数小于其它的绝缘树脂层的热膨胀系数，并且与所述功能元件的侧面相接触的绝缘树脂层的热膨胀系数在所述功能元件的热膨胀系数的+30％之内。 
3.根据权利要求1或2所述的用于电路基板的制造工艺，其中部分或全部所述功能元件是电子零件，并且其中所述安装被构成为借助于焊料将所述电子零件连接到导电布线，所述焊料由包括选自Sn、Ag、Cu、Bi、Zn和Pb构成的组中的至少一种元素的材料制成。 
4.根据权利要求1或2所述的用于电路基板的制造工艺，其中所述用于电路基板的制造工艺进一步包括以下步骤： 
在绝缘树脂中从所述支撑板的相反侧形成贯通孔；以及 
在所述贯通孔内部进行金属电镀。 
5.一种用于电路基板的制造工艺，其中使用通过根据权利要求1-4中的任意一项所述的用于电路基板的制造工艺来制造的电路基板作为芯基板，并且其中所述工艺进一步包括以下步骤： 
在芯基板的正面和背面上构建布线层。 
6.一种用于电路基板的制造工艺，其中所述工艺包括以下步骤： 
上下面对面地布置两个电路基板，其中所述两个电路基板通过根据权利要求1-5中的任意一项所述的用于电路基板的制造工艺来制造，以及 
通过在所述两个电路基板之间插入粘接层来进行连接，所述粘接层设有填充有导电膏或焊膏的通孔。 
7.一种用于电路基板的制造工艺，其中所述工艺包括以下步骤： 
在支撑板上形成至少一层导电布线； 
上下面对面地布置两个电路基板，其中所述两个电路基板通过根 据权利要求1-5中的任意一项所述的用于电路基板的制造工艺来制造，以及 
通过在所述两个电路基板之间插入粘接层来进行连接，所述粘接层设有填充有导电膏或焊膏的通孔。 
8.根据权利要求7所述的用于电路基板的制造工艺，其中所述工艺包括以下步骤： 
去除所述支撑板，因为在所述两个电路基板中至少一个使用了去除支撑板之前的电路基板。 
9.一种用于电路基板的制造工艺，其中所述工艺包括以下步骤： 
上下面对面地布置通过根据权利要求6-8中的任意一项所述的用于电路基板的制造工艺来制造的电路基板和其他电路基板；以及 
通过在所述两个电路基板之间插入粘接层来进行连接，所述粘接层设有填充有导电膏或无铅焊膏的通孔，并且其中所述布置和连接执行至少一次。 
10.根据权利要求9所述的用于电路基板的制造工艺，其中所述工艺包括以下步骤： 
去除所述支撑板，因为在所述两个电路基板中至少一个使用了去除支撑板之前的电路基板。 
11.根据权利要求6-10中的任意一项所述的用于电路基板的制造工艺，其中所述导电膏或无铅焊膏由包括选自Sn、Ag、Cu、Bi、Zn和Pb构成在组中的至少一种元素的材料制成。 
12.根据权利要求1或2所述的用于电路基板的制造工艺，其中所述支撑板由包括选自铜、铁、镍、铬、铝、钛、硅、氮和氧构成在组中的至少一种元素的材料制成。 
13.一种用于电路基板的制造工艺，其中所述工艺包括以下步骤： 
在通过根据权利要求1-12中的任意一项所述的用于电路基板的制造工艺来制造的电路基板的正面和背面中的至少一个面上，形成具有开口部分的阻焊剂。 
CN201010541798.2A 2006-04-27 2007-04-27 用于电路基板的制造工艺 Expired - Fee Related CN102098876B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-150631 2006-04-27
JP2006150631 2006-04-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2007800240770A Division CN101480116B (zh) 2006-04-27 2007-04-27 电路基板、电子器件配置及用于电路基板的制造工艺

Publications (2)

Publication Number Publication Date
CN102098876A CN102098876A (zh) 2011-06-15
CN102098876B true CN102098876B (zh) 2014-04-09

Family

ID=38655610

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007800240770A Expired - Fee Related CN101480116B (zh) 2006-04-27 2007-04-27 电路基板、电子器件配置及用于电路基板的制造工艺
CN201010541798.2A Expired - Fee Related CN102098876B (zh) 2006-04-27 2007-04-27 用于电路基板的制造工艺

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2007800240770A Expired - Fee Related CN101480116B (zh) 2006-04-27 2007-04-27 电路基板、电子器件配置及用于电路基板的制造工艺

Country Status (4)

Country Link
US (1) US20100044845A1 (zh)
JP (1) JPWO2007126090A1 (zh)
CN (2) CN101480116B (zh)
WO (1) WO2007126090A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990307A (zh) * 2015-03-06 2016-10-05 恒劲科技股份有限公司 封装基板及包含该封装基板的封装结构及其制作方法

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100103634A1 (en) * 2007-03-30 2010-04-29 Takuo Funaya Functional-device-embedded circuit board, method for manufacturing the same, and electronic equipment
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
JPWO2010024233A1 (ja) * 2008-08-27 2012-01-26 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
JP5436837B2 (ja) * 2008-10-30 2014-03-05 新光電気工業株式会社 半導体装置内蔵基板の製造方法
US8168470B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound
JP2010205851A (ja) * 2009-03-02 2010-09-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置
KR101525158B1 (ko) * 2009-03-12 2015-06-03 삼성전자 주식회사 인쇄회로기판 조립체 및 그 제조방법
JP5406572B2 (ja) * 2009-03-19 2014-02-05 新光電気工業株式会社 電子部品内蔵配線基板及びその製造方法
EP2405727A1 (en) * 2009-04-02 2012-01-11 Panasonic Corporation Manufacturing method for circuit board, and circuit board
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
EP2309535A1 (en) * 2009-10-09 2011-04-13 Telefonaktiebolaget L M Ericsson (Publ) Chip package with a chip embedded in a wiring body
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
JP2011108710A (ja) * 2009-11-13 2011-06-02 Sk Link:Kk 半導体パッケージ
JP2011108969A (ja) * 2009-11-20 2011-06-02 Hitachi Cable Ltd 太陽電池モジュールの製造方法、及び太陽電池用配線基板
CN102110727A (zh) * 2009-11-20 2011-06-29 日立电线株式会社 太阳电池模块,以及太阳电池模块用布线电路板
JPWO2011089936A1 (ja) * 2010-01-22 2013-05-23 日本電気株式会社 機能素子内蔵基板及び配線基板
JP5460388B2 (ja) * 2010-03-10 2014-04-02 新光電気工業株式会社 半導体装置及びその製造方法
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
KR101085727B1 (ko) 2010-05-25 2011-11-21 삼성전기주식회사 임베디드 인쇄회로기판 및 이의 제조 방법
KR101860965B1 (ko) * 2010-06-03 2018-07-05 디디아이 글로벌 코퍼레이션 서브어셈블리를 결합시키기 위해 블라인드 및 내부 마이크로 비아를 사용하는 인쇄 회로 기판 제조시스템 및 그 방법
TWI426587B (zh) * 2010-08-12 2014-02-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
JP5879030B2 (ja) * 2010-11-16 2016-03-08 新光電気工業株式会社 電子部品パッケージ及びその製造方法
JP2012119597A (ja) * 2010-12-03 2012-06-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
US9093392B2 (en) * 2010-12-10 2015-07-28 Stats Chippac Ltd. Integrated circuit packaging system with vertical interconnection and method of manufacture thereof
TWI424550B (zh) * 2010-12-30 2014-01-21 Ind Tech Res Inst 功率元件封裝結構
US8844125B2 (en) 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
JP5715835B2 (ja) 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
AT13055U1 (de) * 2011-01-26 2013-05-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
US20130044448A1 (en) * 2011-08-18 2013-02-21 Biotronik Se & Co. Kg Method for Mounting a Component to an Electric Circuit Board, Electric Circuit Board and Electric Circuit Board Arrangement
KR20130030935A (ko) * 2011-09-20 2013-03-28 에스케이하이닉스 주식회사 반도체 장치
JP5973470B2 (ja) * 2012-01-30 2016-08-23 パナソニック株式会社 半導体装置
JP5977051B2 (ja) * 2012-03-21 2016-08-24 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
TWI451826B (zh) * 2012-05-28 2014-09-01 Zhen Ding Technology Co Ltd 多層電路板及其製作方法
JP6008582B2 (ja) * 2012-05-28 2016-10-19 新光電気工業株式会社 半導体パッケージ、放熱板及びその製造方法
JP5122018B1 (ja) * 2012-08-10 2013-01-16 太陽誘電株式会社 電子部品内蔵基板
TWI574355B (zh) * 2012-08-13 2017-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP2014168007A (ja) * 2013-02-28 2014-09-11 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP6320681B2 (ja) * 2013-03-29 2018-05-09 ローム株式会社 半導体装置
US9209152B2 (en) * 2013-04-19 2015-12-08 Infineon Technologies Ag Molding material and method for packaging semiconductor chips
JP2015028986A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP5583828B1 (ja) 2013-08-05 2014-09-03 株式会社フジクラ 電子部品内蔵多層配線基板及びその製造方法
EP2881986A3 (en) 2013-12-06 2015-08-12 Ka Wa Cheung System and method for manufacturing a cavity down fabricated carrier
EP2881978A1 (en) 2013-12-06 2015-06-10 Ka Wa Cheung System and method for manfacturing a fabricated carrier
CN104701191A (zh) * 2013-12-06 2015-06-10 毅宝力科技有限公司 生产制造载体的系统和方法
US9711485B1 (en) 2014-02-04 2017-07-18 Amkor Technology, Inc. Thin bonded interposer package
US9252135B2 (en) 2014-02-13 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and methods of packaging semiconductor devices
JP2016025096A (ja) * 2014-07-16 2016-02-08 イビデン株式会社 プリント配線板およびその製造方法
JP2016058472A (ja) * 2014-09-08 2016-04-21 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US9941219B2 (en) 2014-09-19 2018-04-10 Intel Corporation Control of warpage using ABF GC cavity for embedded die package
US9961767B2 (en) 2015-02-10 2018-05-01 Shinko Electric Industires Co., Ltd. Circuit board and method of manufacturing circuit board
TWI569368B (zh) * 2015-03-06 2017-02-01 恆勁科技股份有限公司 封裝基板、包含該封裝基板的封裝結構及其製作方法
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
US20160343685A1 (en) * 2015-05-21 2016-11-24 Mediatek Inc. Semiconductor package assembly and method for forming the same
US10032756B2 (en) 2015-05-21 2018-07-24 Mediatek Inc. Semiconductor package assembly with facing active surfaces of first and second semiconductor die and method for forming the same
US9786632B2 (en) 2015-07-30 2017-10-10 Mediatek Inc. Semiconductor package structure and method for forming the same
US9941260B2 (en) 2015-09-16 2018-04-10 Mediatek Inc. Fan-out package structure having embedded package substrate
US10636773B2 (en) * 2015-09-23 2020-04-28 Mediatek Inc. Semiconductor package structure and method for forming the same
CN105244348B (zh) * 2015-09-30 2017-12-22 日月光半导体(上海)有限公司 封装基板及其制造方法
DE102016110862B4 (de) * 2016-06-14 2022-06-30 Snaptrack, Inc. Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
JP6989632B2 (ja) * 2016-09-21 2022-01-05 株式会社東芝 半導体装置
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10312194B2 (en) * 2016-11-04 2019-06-04 General Electric Company Stacked electronics package and method of manufacturing thereof
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
US20180166417A1 (en) * 2016-12-13 2018-06-14 Nanya Technology Corporation Wafer level chip-on-chip semiconductor structure
CN108231371A (zh) * 2016-12-15 2018-06-29 昆山福仕电子材料工业有限公司 双面薄膜电感器及其制作方法
CN110088894B (zh) * 2016-12-21 2023-09-12 株式会社村田制作所 电子部件内置基板的制造方法、电子部件内置基板、电子部件装置及通信模块
US10062588B2 (en) 2017-01-18 2018-08-28 Rohinni, LLC Flexible support substrate for transfer of semiconductor devices
CN108878380B (zh) * 2017-05-16 2022-01-21 三星电机株式会社 扇出型电子器件封装件
JP6904055B2 (ja) * 2017-05-19 2021-07-14 Tdk株式会社 半導体ｉｃ内蔵基板及びその製造方法
JP2019041041A (ja) * 2017-08-28 2019-03-14 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US10504865B2 (en) * 2017-09-28 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
US10347574B2 (en) * 2017-09-28 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages
KR102550170B1 (ko) * 2018-01-04 2023-07-03 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 카메라 모듈
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
US10410905B1 (en) 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
EP3621107A1 (en) 2018-09-10 2020-03-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component with dielectric layer for embedding in component carrier
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
CN109326580A (zh) * 2018-11-20 2019-02-12 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 一种多芯片封装互联结构及多芯片封装互联方法
JP7180491B2 (ja) * 2019-03-26 2022-11-30 株式会社村田製作所 巻線型インダクタ部品
US11784151B2 (en) 2020-07-22 2023-10-10 Qualcomm Incorporated Redistribution layer connection
US11444002B2 (en) * 2020-07-29 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
CN111968942B (zh) * 2020-08-24 2023-08-04 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺
CN115274601A (zh) * 2022-06-30 2022-11-01 深南电路股份有限公司 一种封装体及其制作方法
JP7478336B1 (ja) 2023-02-09 2024-05-07 株式会社Flosfia 複合モジュールユニット

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP4227482B2 (ja) * 2003-07-18 2009-02-18 パナソニック株式会社 部品内蔵モジュールの製造方法
JP3938921B2 (ja) * 2003-07-30 2007-06-27 Ｔｄｋ株式会社 半導体ｉｃ内蔵モジュールの製造方法
US7547975B2 (en) * 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
JP2005217372A (ja) * 2004-02-02 2005-08-11 Sony Corp 電子部品を内蔵する基板、基板およびそれらの製造方法
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP4441325B2 (ja) * 2004-05-18 2010-03-31 新光電気工業株式会社 多層配線の形成方法および多層配線基板の製造方法
JP4512497B2 (ja) * 2005-01-31 2010-07-28 イビデン株式会社 コンデンサ内蔵パッケージ基板及びその製法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2005-217372A 2005.08.11
JP特开2005-39158A 2005.02.10

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990307A (zh) * 2015-03-06 2016-10-05 恒劲科技股份有限公司 封装基板及包含该封装基板的封装结构及其制作方法
CN105990307B (zh) * 2015-03-06 2019-06-07 恒劲科技股份有限公司 封装基板及包含该封装基板的封装结构及其制作方法

Also Published As

Publication number Publication date
WO2007126090A1 (ja) 2007-11-08
JPWO2007126090A1 (ja) 2009-09-17
CN102098876A (zh) 2011-06-15
US20100044845A1 (en) 2010-02-25
CN101480116B (zh) 2013-02-13
CN101480116A (zh) 2009-07-08

Similar Documents

Publication Publication Date Title
CN102098876B (zh) 用于电路基板的制造工艺
US9226382B2 (en) Printed wiring board
US7253022B2 (en) Method for fabricating semiconductor package with multi-layer metal bumps
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
TW201034151A (en) Leadless integrated circuit package having high density contacts and manufacturing method
JP2005209689A (ja) 半導体装置及びその製造方法
US6831371B1 (en) Integrated circuit substrate having embedded wire conductors and method therefor
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
CN101785106A (zh) 包括半导体组件的半导体装置及其制造方法
CN105789173B (zh) 整合中介层及双布线结构的线路板及其制作方法
US6596620B2 (en) BGA substrate via structure
US20110266671A1 (en) Substrate for a semiconductor package and manufacturing method thereof
CN105304580B (zh) 半导体装置及其制造方法
CN101770994A (zh) 具有金属突点的半导体封装基板
KR100339252B1 (ko) 땜납범프(bump)를갖춘반도체장치및그의제조방법
CN106611747A (zh) 模封互连基板及其制造方法
JP2870533B1 (ja) 半導体装置およびその製造方法
US6913814B2 (en) Lamination process and structure of high layout density substrate
CN114585147A (zh) 印刷电路板和电子组件封装件
JPH10242335A (ja) 半導体装置
KR100733245B1 (ko) 내장된 칩 부품을 갖는 인쇄회로기판 및 그 제조방법
CN101740410B (zh) 芯片封装结构的制程
KR100974244B1 (ko) 반도체 패키지 기판 및 반도체 패키지 기판의 제조방법
KR20180072395A (ko) 인쇄회로기판 및 패키지
CN108305864A (zh) 新型端子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140409

Termination date: 20160427