CN105990307B - 封装基板及包含该封装基板的封装结构及其制作方法 - Google Patents

封装基板及包含该封装基板的封装结构及其制作方法 Download PDF

Info

Publication number
CN105990307B
CN105990307B CN201510099864.8A CN201510099864A CN105990307B CN 105990307 B CN105990307 B CN 105990307B CN 201510099864 A CN201510099864 A CN 201510099864A CN 105990307 B CN105990307 B CN 105990307B
Authority
CN
China
Prior art keywords
layer
metal
metal routing
flexible material
columnar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510099864.8A
Other languages
English (en)
Other versions
CN105990307A (zh
Inventor
余俊贤
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Persistent Strength Or Power Science And Technology Co Ltd
Original Assignee
Persistent Strength Or Power Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Persistent Strength Or Power Science And Technology Co Ltd filed Critical Persistent Strength Or Power Science And Technology Co Ltd
Priority to CN201510099864.8A priority Critical patent/CN105990307B/zh
Publication of CN105990307A publication Critical patent/CN105990307A/zh
Application granted granted Critical
Publication of CN105990307B publication Critical patent/CN105990307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种封装基板、包含该封装基板的封装结构及其制作方法。该封装基板包括：一第一导线层，包含一第一金属走线及围绕该第一金属走线的一第一介电材料层；一导电柱层，形成于该第一导线层上，并包含连接该第一金属走线的一第一金属柱状物及围绕该第一金属柱状物的一铸模化合物层；一柔性材料层，形成于该导电柱层上，并包含形成于该第一金属柱状物上以露出该第一金属柱状物的一第一开口；以及一第二导线层，形成于该导电柱层上，并包含透过该第一开口连接该第一金属柱状物的一第二金属走线、形成于该第二金属走线的一第二金属柱状物以及围绕该第二金属走线与该第二金属柱状物的一保护层。

Description

封装基板及包含该封装基板的封装结构及其制作方法
技术领域
本发明涉及一种封装基板、包含该封装基板的封装结构、以及上述封装基板及封装结构的制作方法。
背景技术
新一代的电子产品不仅追求轻薄短小，更朝多功能与高性能的方向发展，因此，集成电路(Integrated Circuit，简称IC)技术不断地高密度化与微型化，以期在有限的芯片空间容纳更多的电子元件，而其后端的封装基板及其构装技术亦随之进展，以符合此新一代的电子产品趋势。
请参考图1，其为目前常应用于铸模互连基板(Molded InterconnectionSubstrate)技术的封装结构10。该封装结构10制作于一基板11上，并包含下层电路导线12、上层电路导线14、连接下层电路导线12与上层电路导线14的导电铜柱18、以及覆盖下层电路导线12且包围导电铜柱18的铸模化合物层16。由于铸模化合物层16在成形后为硬脆的刚性材质，其在封装结构10的后续制作过程中容易发生碎裂的状况。此外，铸模化合物层16的材质与金属(例如，铜)的结合性不佳，因而常导致上层电路导线14的可靠度不佳；而即使在铸模化合物层16上再加一层感光型底层涂料(primer)以利于上层电路导线14的制作，但此封装结构10仍然容易碎裂，且影响其制成品合格率与可靠度。因此，有必要发展新的封装基板技术，以解决上述问题。
发明内容
为实现上述目的，本发明提供了一种封装基板，其包括：一第一导线层，包含一第一金属走线及围绕该第一金属走线的一第一介电材料层；一导电柱层，形成于该第一导线层上，并包含连接该第一金属走线的一第一金属柱状物及围绕该第一金属柱状物的一铸模化合物层；一柔性材料层，形成于该导电柱层上，并包含形成于该第一金属柱状物上以露出该第一金属柱状物的一第一开口；以及一第二导线层，形成于该导电柱层上，并包含透过该第一开口连接该第一金属柱状物的一第二金属走线、形成于该第二金属走线的一第二金属柱状物以及围绕该第二金属走线与该第二金属柱状物的一保护层。
本发明另一实施例提供的一种封装基板，其包括：一第一导线层，包含一第一金属走线及围绕该第一金属走线的一第一介电材料层；一导电柱层，形成于该第一导线层上，并包含连接该第一金属走线的一第一金属柱状物及围绕该第一金属柱状物的一铸模化合物层；一柔性材料层，形成于该铸模化合物层上，包含形成于该第一金属柱状物上以露出该第一金属柱状物的一第一开口；以及一第二导线层，形成于该导电柱层上，并包含透过该第一开口连接该第一金属柱状物的一第二金属走线、形成于该第二金属走线以露出该第二金属走线的一第二开口以及围绕该第二金属走线与该第二开口的一保护层；其中，该柔性材料层的面积大于该铸模化合物层的面积。
根据本发明另一实施例提供一种包含封装基板的封装结构，其包含：一第一导线层，包含一第一金属走线及围绕该第一金属走线的一第一介电材料层；一导电柱层，形成于该第一导线层上，并包含连接该第一金属走线的一第一金属柱状物、围绕该第一金属柱状物的一铸模化合物层以及连接该第一金属走线的一多层电路元件，且该铸模化合物层围绕该多层电路元件；一柔性材料层，形成于该导电柱层上，并包含形成于该第一金属柱状物上以露出该第一金属柱状物的一第一开口；以及一第二导线层，形成于该导电柱层上，并包含透过该第一开口连接该第一金属柱状物的一第二金属走线、形成于该第二金属走在线的一第二金属柱状物以及围绕该第二金属走线与该第二金属柱状物的一保护层。
根据本发明另一实施例提供一种包含封装基板的封装结构，其包含：一第一导线层，包含一第一金属走线及围绕该第一金属走线的一第一介电材料层；一导电柱层，形成于该第一导线层上，并包含连接该第一金属走线的一第一金属柱状物、围绕该第一金属柱状物的一铸模化合物层以及连接该第一金属走线的一多层电路元件，且该铸模化合物层围绕该多层电路元件；一柔性材料层，形成于该铸模化合物层上，包含形成于该第一金属柱状物上以露出该第一金属柱状物的一第一开口；以及一第二导线层，形成于该导电柱层上，并包含透过该第一开口而连接该第一金属柱状物的一第二金属走线、形成于该第二金属走在线以露出该第二金属走线的一第二开口以及围绕该第二金属走线与该第二开口的一保护层；其中，该柔性材料层的面积大于该铸模化合物层的面积。
在一实施例中，该柔性材料层包含聚亚酰胺(polyimide)、PEN(polyethylenenaphthalate)或液晶塑料(liquid crystal plastic)。
在一实施例中，该柔性材料层包含一黏着层、形成于该黏着层上的一第二介电材料层以及形成于该第二介电材料层上的一导电材料层。
在一实施例中，该封装基板还包括一电子元件，其设置于该保护层上，并电性连接该第二金属柱状物。
本发明另一实施例提供了一种封装基板的制作方法，其步骤包含：提供一载板；形成一金属导线层于该载板上，并图案化该金属导线层以形成一第一金属走线；形成一第一介电材料层于该载板上并露出该第一金属走线；形成一金属柱状物于该第一介电材料层上，并使该金属柱状物电性连接该第一金属走线；形成一铸模化合物层于该第一介电材料层上并露出该金属柱状物的上端面；形成一柔性材料层于该铸模化合物层上并露出该金属柱状物的该上端面；形成一第二金属走线于该柔性材料层与该金属柱状物露出的该上端面上，并使该第二金属走线连接该金属柱状物；以及形成一保护层包覆该柔性材料层及该第二金属走线，并形成一开口以露出该第二金属走线。
根据本发明另一实施例提供一种包含封装基板的封装结构的制作方法，其步骤包含：提供一载板；形成一金属导线层于该载板上，并图案化该金属导线层以形成一第一金属走线；形成一第一介电材料层于该载板上并露出该第一金属走线；形成一金属柱状物于该第一介电材料层上，并使该金属柱状物电性连接该第一金属走线；形成一铸模化合物层于该第一介电材料层上并露出该金属柱状物的上端面；形成一柔性材料层于该铸模化合物层上并露出该金属柱状物的该上端面；形成一第二金属走线于该柔性材料层与该金属柱状物露出的该上端面上，并使该第二金属走线连接该金属柱状物；形成一保护层包覆该柔性材料层及该第二金属走线，并形成一开口以露出该第二金属走线；以及提供一电路芯片，电性连接该第一金属走线。
在一实施例中，本方法还包含以下步骤：设置一电子元件设置于该保护层上，并透过该保护层的该开口电性连接该第二金属走线。
在一实施例中，该柔性材料层包含聚亚酰胺、PEN或液晶塑料。
附图说明
图1为现有的封装基板的剖面图；
图2为本发明第一实施例的封装基板的剖面示意图；
图3为本发明另一实施例的封装基板的剖面示意图；
图4为本发明第二实施例的封装基板的剖面示意图；
图5为本发明另一实施例的封装基板的剖面示意图；
图6为本实施例封装基板的其中一个制作过程步骤的剖面图；
图7为本实施例封装基板的其中一个制作过程步骤的剖面图；
图8为本实施例封装基板的其中一个制作过程步骤的剖面图；
图9A、图9B为本实施例封装基板的其中一个制作过程步骤的剖面图；
图10A、图10B为本实施例封装基板的其中一个制作过程步骤的剖面图；
图11A、图11B为本实施例封装基板的其中一个制作过程步骤的剖面图；
图12为本发明第三实施例的封装结构的剖面示意图；
图13为本发明第四实施例的封装结构的剖面示意图。
附图标记说明：10、100、101、200、201-封装基板；12、14-导线；18-导电铜柱；11-基板；110-载板；120-第一导线层；121～124-第一金属走线；126-第一介电材料层；130-导电柱层；131、132、133-第一金属柱状物；135-多层电路元件；16、136-铸模化合物层；140-柔性材料层；141-第一开口；150-第二导线层；151～155-第二金属走线；156-第二开口；157、158、159-第二金属柱状物；160-保护层；300、301-封装结构；380-锡球；390-电子元件。
具体实施方式
为使对本发明的特征、目的及功能有更进一步的认知与了解，兹配合图式详细说明本发明的实施例如后。在所有的说明书及图示中，将采用相同的元件编号以指定相同或类似的元件。
在各个实施例的说明中，当一元素被描述是在另一元素的“上方/上”或“下方/下”指直接地或间接地在该另一元素之上或之下的情况，其可能包含设置于其间的其他元素；所谓的“直接地”指其间并未设置其他中介元素。“上方/上”或“下方/下”等的描述以图式为基准进行说明，但亦包含其他可能的方向转变。所谓的“第一”、“第二”、及“第三”用以描述不同的元素，这些元素并不因为此类措辞而受到限制。为了说明上的便利和明确，图式中各元素的厚度或尺寸以夸张或省略或概略的方式表示，且各元素的尺寸并未完全为其实际的尺寸。
图2为本发明第一实施例的封装基板100的剖面示意图。该封装基板100包含：一第一导线层120、一导电柱层130、一柔性材料层140以及一第二导线层150。如图所示，该第一导线层120包含一第一介电材料层126及至少一第一金属走线121～124，其被图案化成该封装基板100的下层电路布局；此外，该第一介电材料层126围绕该多个第一金属走线121～124；亦即，该第一介电材料层126充填于该第一导线层120内该多个第一金属走线121～124以外的其余部分。
该导电柱层130形成于该第一导线层120上，并且包含至少一第一金属柱状物131～133及一铸模化合物层136；其中，该导电柱层130被图案化以形成该多个第一金属柱状物131～133，用以连接该第一导线层120与该第二导线层140。如图所示，该铸模化合物层136形成于该第一导线层120上，该多个第一金属柱状物131、132、133分别连接该多个第一金属走线121、122、124，且该铸模化合物层136围绕各个第一金属柱状物131～133。亦即，该铸模化合物层136充填于该导柱层130内该多个第一金属柱状物131～133以外的其余部分。该铸模化合物层136可由适合铸模(molding)技术的绝缘材料所组成，例如，环氧基树脂(epoxy-based resin)的环氧树脂铸模化合物(epoxy molding compound，简称EMC)或是聚亚酰胺(polyimide，简称PI)。
该柔性材料层140形成于该导电柱层130上，并包含形成于该多个第一金属柱状物131～133上的第一开口141，以露出该多个第一金属柱状物131～133。该第一开口141可利用图案化技术，对该柔性材料层140预先进行开孔，再压合于该导电柱层130上，或者是在该柔性材料层140压合于该导电柱层130上之后，再对该柔性材料层140进行开孔而形成。该柔性材料层140的组成材料为聚亚酰胺(PI)、PEN(polyethylene naphthalate)或液晶塑料(liquid crystal plastic，简称LCP)等柔性材料。由于该柔性材料层140具有弹性或可挠性(flexibility)，因此在它覆盖铸模化合物层136的情况下，将可改善铸模化合物层136容易碎裂的问题。
该第二导线层150形成于该柔性材料层140上，并包含至少一第二金属走线151～154、至少一第二金属柱状物157～159及一保护层160。该多个第二金属走线151～154可被图案化成该封装基板100的上层电路布局；如图所示，在该第二导线层150形成时，金属材料会同时充填该多个第一开口141，使得该多个第二金属走线151、152、154透过该第一开口141分别连接该多个第一金属柱状物131、132、133。在本实施例中，该多个第一金属柱状物131～133可为导电铜柱，以电性连接上层电路的该第二导线层150与下层电路的该第一导线层120。该多个第二金属柱状物157～159亦可利用图案化技术形成于该多个第二金属走线151、152、154上，以作为该封装基板100连接外部电路之用。该保护层150为绝缘材料层，其形成于该封装基板100的最外层或最底层，并围绕该多个第二金属走线151～154与该多个第二金属柱状物157～159，用以保护该封装基板100免于受到来自外部环境或后续制作过程(例如，焊接)的可能伤害。在本实施例中，该封装基板100可作为应用于铸模互连基板技术的覆晶式芯片尺寸封装(flip-chip chip size package，简称FCCSP)的基板。
在一实施例中，该第一导线层120除了该多个金属走线121～124的其余部分亦可直接以铸模化合物层136来充填，也就是图2A的第一介电材料层126可选用与铸模化合物层136相同组成材质的材料。
此外，图3为本发明另一实施例的封装基板101的剖面示意图。相较于图2，该封装基板101进一步包含一多层电路元件135，例如，多层陶瓷电容器(Multi-layer CeramicCapacitor，简称MLCC)，其连接该第一金属走线122、123并设置于该导电柱层130之中。
图4为本发明第二实施例的封装基板200的剖面示意图。该封装基板200包含：一第一导线层120、一导电柱层130、一柔性材料层140以及一第二导线层150。如图4所示，该第一导线层120包含一第一介电材料层126及至少一第一金属走线121～124，其被图案化成该封装基板100的下层电路布局；此外，该第一介电材料层126围绕该多个第一金属走线121～124；亦即，该第一介电材料层126充填于该第一导线层120内该多个第一金属走线121～124以外的其余部分。
该导电柱层130形成于该第一导线层120上，并且包含至少一第一金属柱状物131～133及一铸模化合物层136；其中，该导电柱层130被图案化以形成该多个第一金属柱状物131～133，用以连接该第一导线层120与该第二导线层140。如图所示，该铸模化合物层136形成于该第一导线层120上，该多个第一金属柱状物131、132、133分别连接该多个金属走线121、122、124，且该铸模化合物层136围绕各个第一金属柱状物131～133。亦即，该铸模化合物层136充填于该导柱层130内该多个第一金属柱状物131～133以外的其余部分。该铸模化合物层136可由适合铸模(molding)技术的绝缘材料所组成，例如，环氧基树脂(epoxy-based resin)的环氧树脂铸模化合物(EMC)或是聚亚酰胺(PI)。
该柔性材料层140可以是包含黏着层143、介电材料层(第二介电材料层145)及导电材料层147的多层结构，例如，以柔性铜箔基材(FCCL)作为该柔性材料层140，该第二介电材料层145形成于该黏着层143上，该导电材料层147形成于该第二介电材料层145上。在一实施例中，该柔性材料层140为含有聚亚酰胺(PI)或液晶塑料(LCP)的柔性铜箔基材，也就是说，该第二介电材料层145的组成材质为聚亚酰胺(PI)，且该导电材料层147的组成材质为铜箔，则该第二介电材料层145可作为制作电路走线(例如，该多个第二金属走线151～155)的基板。藉此，本实施例的封装基板200可用以实现软硬结合板(Rigid-flex board)或是软硬复合印刷电路板(Rigid-flex printed-circuit board)的封装结构。请参考图4，该柔性材料层140的长度及面积将会大于该铸模化合物层136的长度及面积，而从该铸模化合物层136的边缘延伸出去，且该第二导线层150包含多个金属走线151～155。在另一实施例中，倘若该第二介电材料层145的组成材质为低介电常数(Dk)的材料(例如，聚亚酰胺(PI)、液晶塑料(LCP))，则该封装基板200将可应用于高频的电子产品。
该柔性材料层140形成于该导电柱层130上，并包含形成于该多个第一金属柱状物131～133上的第一开口141，以露出该多个第一金属柱状物131～133。该第一开口141可利用图案化技术，对该柔性材料层140预先进行开孔，再压合于该导电柱层130上，或者是在该柔性材料层140压合于该导电柱层130上之后，再对该柔性材料层140进行开孔而形成。该第二介电材料层145的组成材料则为聚亚酰胺(PI)、PEN(polyethylene naphthalate)或液晶塑料(LCP)等柔性材料。由于该柔性材料层140具有弹性或可挠性，因此在它覆盖铸模化合物层136的情况下，将可改善铸模化合物层136容易碎裂的问题。
该第二导线层150形成于该柔性材料层140上，并包含至少一第二金属走线151～155及一保护层160。该多个第二金属走线151～155可被图案化成该封装基板200的上层电路布局；如图所示，在该第二导线层150形成时，金属材料会同时充填该多个第一开口141，使得该多个第二金属走线151、152、154透过该第一开口141而分别连接该多个第一金属柱状物131、132、133。在本实施例中，该多个第一金属柱状物131～133可为导电铜柱，以电性连接上层电路的该第二导线层150与下层电路的该第一导线层120。至少一第二开口156亦可利用图案化技术而形成于该多个第二金属走线151、152、154上，以作为该封装基板200连接外部电路的开口之用。该保护层150为绝缘材料层，其形成于该封装基板200的最外层或最底层，并围绕该多个第二金属走线151～154与该多个第二开口156，用以保护该封装基板200免于受到来自外部环境或后续制作过程(例如，焊接)的可能伤害。在本实施例中，该封装基板200可作为应用于铸模互连基板技术的覆晶式芯片尺寸封装(FCCSP)的基板。
在一实施例中，该第一导线层120除了该多个金属走线121～124的其余部分亦可直接以铸模化合物层136来充填，也就是图4的第一介电材料层126可选用与铸模化合物层136相同组成材质的材料。
此外，图5为本发明另一实施例的封装基板201的剖面示意图。相较于图4，该封装基板201进一步包含一多层电路元件135，例如，多层陶瓷电容器(MLCC)，其连接该第一金属走线122、123并设置于该导电柱层130之中。
以下说明本发明提供的封装基板的制作过程。请参照图6、图7、图8、图9A、图10A、图11A及图2(以第一实施例的封装基板100为例)或图4(以第二实施例的封装基板200为例)，其分别对应上述第一实施例封装基板100的制作过程中各个制作过程步骤的封装基板的剖面图。
首先，如图6所示，提供一载板110，其可以是金属基板或玻璃纤维基板，用以承载或支持其上的导电线路及电子元件；例如，如图2所示的第一导线层120、导电柱层130、柔性材料层140、第二导线层150以及保护层160。上述的金属基板包含铁(Fe)、铁/镍(Fe/Ni)、铜(Cu)、铝(Al)及其组合或合金，但本发明不以此为限。接着，形成一金属导线层于该载板110上，并图案化成该封装基板100的下层电路布局，例如，金属走线121～124。该金属导线层可利用金属的电镀(electrolytic plating)或蒸镀(evaporation)技术来制作，例如，铜、铝、或镍，而其导电走线的图案化可利用光微影蚀刻(photolithography)技术来制作。例如，利用集成电路载板的增层技术或旋转涂布技术，以实现该金属导线层的图案化而形成该多个金属走线121～124。此外，该多个金属走线121～124的制作亦可以利用激光加工方式来实现。接着以一第一介电材料126充填于该多个金属走线121～124以外的其余部分以形成该第一导线层120。
接着，如图7所示，形成多个金属柱状物131～133于该第一导线层120上，该多个金属柱状物131～133可以例如是铜柱或铝柱，其用以连接该封装基板100的第一导线层120与后续制作过程将要制作的第二导线层140。其中该多个金属柱状物131～133可提供金属的电镀或蒸镀并提供光微影蚀刻技术图案化而形成。例如，以压合干膜光阻制作过程形成一第二光阻层(图中未示)于该载板110及该第一导线层120上，并以曝光显影的方式图案化该第二光阻层；形成一第二金属层(图中未示)于该图案化后的第二光阻层上；利用举离法，在移除该图案化后的第二光阻层的同时，一并将位于该图案化后的第二光阻层上的该第二金属层移除，而非位于该图案化后的第二光阻层上的该第二金属层则被保留下来，以实现该第二金属层的图案化而形成该多个金属柱状物131～133。
接着，如图8所示，形成一铸模化合物层136于该载板110上，该铸模化合物层136完全覆盖该载板110的全部表面，使得该铸模化合物层136包覆该载板110上所有的该多个金属走线121～124与该多个金属柱状物131～133，并作为该第一导线层120与该第二导线层150之间的绝缘层。该铸模化合物层136可由适合铸模技术(例如，压缩铸模、转换铸模、或注射铸模等)的绝缘胶体材料所组成，例如，环氧树脂铸模化合物(EMC)。首先，提供一铸模容器(图中未示)，并放置一铸模化合物(图中未示)于该铸模容器中；再适当地对应该铸模容器与该载板110，使得该多个金属走线121～124及该多个金属柱状物131～133位于该铸模容器与该载板110之间；接着，上下压合该铸模容器与该载板110，并同时进行该铸模化合物的固化，以形成该铸模化合物层136，其完全包覆该载板110上所有的该多个金属走线121～124及该多个金属柱状物131～133；最后再将该铸模容器移除。其中，该铸模化合物可以是酚醛基树脂(novolac-based resin)、环氧基树脂(epoxy-based resin)、或硅基树脂(silicone-based resin)等绝缘材料所组成，但不以此为限。在本实施例中，该铸模化合物层136选用环氧基树脂的环氧树脂铸模化合物(EMC)。
接着，将超出该多个金属柱状物131～133上端面的该铸模化合物层136移除，以露出该多个金属柱状物131～133的部分表面。本实施例提供研磨(polishing)、磨削(grinding)、喷砂、电浆或化学蚀刻方式，自上而下去除该铸模化合物层136的上半部，直到该多个金属柱状物131～133的上端面露出，即可形成如图8的剖面图；其中，该多个金属柱状物131～133及该铸模化合物层136组合成一导电柱层130。
接着，如图9A所示，形成一柔性材料层140于该导电柱层130上，并移除部分的该柔性材料层140，使得该多个金属柱状物131～133的上端面露出；例如，提供集成电路载板的增层技术或旋转涂布技术来沉积该柔性材料层148，使得该柔性材料层140包覆该导电柱层130，再利用光微影蚀刻(photolithography)的图案化技术来移除部分的该柔性材料层140。该柔性材料层140的组成材料可为聚亚酰胺(PI)、PEN或液晶塑料(LCP)等柔性材料。由于柔性材料层140具有弹性或可挠性，因此在它覆盖铸模化合物层136的情况下，将可改善铸模化合物层136容易碎裂的问题。
接着，利用金属的电镀或蒸镀技术形成一第二金属导线层，例如，铜、铝、或镍，(图中未示)于该柔性材料层140与该多个金属柱状物131～133的露出端面上，并利用曝光微影蚀刻技术来图案化第二金属导线层以形成封装基板100的上层电路布局，例如，金属走线151～154，如图10A所示。藉此，该多个金属走线151、152、154可分别连接该多个金属柱状物131、132、133。
接着，如图11A所示，形成多个金属柱状物157、158、159，分别于该多个金属走线151、152、154上，该多个金属柱状物157、158、159可以是铜柱或铝柱，其用以将该封装基板100连接至外部的电路或电子元件。其中该多个金属柱状物157、158、159亦可利用金属的电镀或蒸镀以及后续的光微影蚀刻技术图案化而形成。
接着，如图2所示，形成一保护层160于该多个金属柱状物157、158、159、该多个金属走线151、152、154及该柔性材料层140上，其具有绝缘该第二导线层150的各走线之间电性的功效，并可用以保护该第二导线层150不受外部物或后续制作过程的伤害。最后，移除载板110，完成本实施例的封装基板100；或者移除部分载板110以形成另一实施例的封装结构。其中，第一介电材料层126亦可选用与该铸模化合物层136相同的材料。
我们可以第一实施例的封装基板100为基础，将它进一步制作成封装结构元件。图12为本发明第三实施例的封装结构300的剖面示意图。该封装结构300除了包含图2实施例的该封装基板100之外，还进一步包含一电子元件390，例如主动元件或被动元件或其结合元件，其透过该多个金属柱状物157、158、159以及设置于该多个金属柱状物157、158、159上的电性连接物(例如，锡球380)，从而连接该多个金属走线151、152、154。
以下说明本发明第二实施例的封装基板200的制作过程。请参照图6、图7、图8、图9B、图10B、图11B及图4，其分别对应上述第二实施例封装基板200的各个制作过程步骤的封装基板剖面图。其中，关于图6～图8所对应的步骤已如上所述，在此不再赘述。
在本实施例中，该柔性材料层140为包含黏着层143、第二介电材料层145及导电材料层147的多层结构，例如，柔性铜箔基材(FCCL)，其第二介电材料层145的组成材质为聚亚酰胺(PI)或液晶塑料(LCP)，且导电材料层147的组成材质为铜箔。由于该第二介电材料层145可作为制作电路走线(例如，该多个第二金属走线151～155)的基板，本实施例的封装基板200可用以实现软硬结合板的封装结构。
如图9B所示，该柔性材料层140形成于该导电柱层130上，并包含形成于该多个第一金属柱状物131～133上的第一开口141，以露出该多个第一金属柱状物131～133。该第一开口141可利用图案化技术，对该柔性材料层140预先进行开孔，再以压合方式直接黏贴于该导电柱层130上，或者是在该柔性材料层140压合于该导电柱层130上之后，再对该柔性材料层140进行开孔而形成。由于该第二介电材料层145具有弹性或可挠性，因此在它覆盖铸模化合物层136的情况下，将可改善铸模化合物层136容易碎裂的问题。
接着，利用金属的电镀或蒸镀技术形成一第二金属导线层，例如，铜、铝、或镍，(图中未示)于该柔性材料层140与该多个金属柱状物131～133的露出端面上，并利用曝光微影蚀刻技术来图案化第二金属导线层以形成封装基板200的上层电路布局，例如，金属走线151～155，如图10B所示。藉此，该多个金属走线151、152、154可分别连接该多个金属柱状物131、132、133。
接着，如图11B所示，形成一保护层160于该多个金属走线151～155及该柔性材料层140上，其具有绝缘该第二导线层150的各走线之间电性的功效，并可用以保护该第二导线层150不受外部物或后续制作过程的伤害。
接着，利用图案化技术形成多个第二开口156于该多个第二金属走线151、152、154上，以作为该封装基板200连接外部电路的开口之用，如图4所示。最后，移除载板110，完成本实施例的封装基板200。其中，第一介电材料层126亦可选用与该铸模化合物层136相同的材料。
我们可以第二实施例的封装基板200为基础，将它进一步制作成封装结构元件。图13为本发明第四实施例的封装结构301的剖面示意图。该封装结构301除了包含图4实施例的该封装基板200之外，还进一步包含一电子元件390，例如主动元件或被动元件或其结合元件，其透过该多个第二开口156以及设置于该多个第二开口156上的电性连接物(例如，锡球380)连接该多个金属走线151、152、154。
以上所述仅为本发明的较佳实施例，当不能以之限制本发明的保护范围。即大凡依本发明权利要求范围所做的均等变化及修饰，仍将不失本发明的要义所在，亦不脱离本发明的精神和范围，故都应视为本发明的进一步实施状况。

Claims (14)

1.一种封装基板，其特征在于，包含：
一第一导线层，包含一第一金属走线及围绕该第一金属走线的一第一介电材料层；
一导电柱层，形成于该第一导线层上，并包含连接该第一金属走线的一第一金属柱状物及围绕该第一金属柱状物的一铸模化合物层；
一柔性材料层，形成于该铸模化合物层上，包含形成于该第一金属柱状物上以露出该第一金属柱状物的一第一开口；以及
一第二导线层，形成于该导电柱层上，并包含透过该第一开口连接该第一金属柱状物的一第二金属走线、形成于该第二金属走线以露出该第二金属走线的一第二开口以及围绕该第二金属走线与该第二开口的一保护层；
其中，该柔性材料层的面积大于该铸模化合物层的面积，使得该柔性材料层自该铸模化合物层的边缘向外延伸，且该柔性材料层的向外延伸部分未覆盖该第一导线层。
2.根据权利要求1所述的封装基板，其特征在于，该柔性材料层包含一黏着层、形成于该黏着层上的一第二介电材料层以及形成于该第二介电材料层上的一导电材料层。
3.根据权利要求2所述的封装基板，其特征在于，该第二介电材料层包含聚亚酰胺、PEN或液晶塑料。
4.根据权利要求1所述的封装基板，其特征在于，还包括一电子元件，该电子元件设置于该保护层上，并透过该第二开口电性连接该第二金属走线。
5.一种包含封装基板的封装结构，其特征在于，包含：
一第一导线层，包含一第一金属走线及围绕该第一金属走线的一第一介电材料层；
一导电柱层，形成于该第一导线层上，并包含连接该第一金属走线的一第一金属柱状物、围绕该第一金属柱状物的一铸模化合物层以及连接该第一金属走线的一多层电路元件，且该铸模化合物层围绕该多层电路元件；
一柔性材料层，形成于该铸模化合物层上，包含形成于该第一金属柱状物上以露出该第一金属柱状物的一第一开口；以及
一第二导线层，形成于该导电柱层上，并包含透过该第一开口连接该第一金属柱状物的一第二金属走线、形成于该第二金属走线以露出该第二金属走线的一第二开口以及围绕该第二金属走线与该第二开口的一保护层；
其中，该柔性材料层的面积大于该铸模化合物层的面积，使得该柔性材料层自该铸模化合物层的边缘向外延伸，且该柔性材料层的向外延伸部分未覆盖该第一导线层。
6.根据权利要求5所述的包含封装基板的封装结构，其特征在于，该柔性材料层包含一黏着层、形成于该黏着层上的一第二介电材料层以及形成于该第二介电材料层上的一导电材料层。
7.根据权利要求6所述的包含封装基板的封装结构，其特征在于，该第二介电材料层包含聚亚酰胺、PEN或液晶塑料。
8.根据权利要求5所述的包含封装基板的封装结构，其特征在于，还包括一电子元件，设置于该保护层上，并透过该第二开口电性连接该第二金属走线。
9.一种封装基板的制作方法，其特征在于，包含以下步骤：
提供一载板；
形成一金属导线层于该载板上，并图案化该金属导线层以形成一第一金属走线；
形成一第一介电材料层于该载板上并露出该第一金属走线；
形成一金属柱状物于该第一介电材料层上，并使该金属柱状物电性连接该第一金属走线；
形成一铸模化合物层于该第一介电材料层上并露出该金属柱状物的上端面；
形成一柔性材料层于该铸模化合物层上并露出该金属柱状物的该上端面，且该柔性材料层的面积大于该铸模化合物层的面积，使得该柔性材料层自该铸模化合物层的边缘向外延伸，且该柔性材料层的向外延伸部分未覆盖该第一金属走线；
形成一第二金属走线于该柔性材料层与该金属柱状物露出的该上端面上，并使该第二金属走线连接该金属柱状物；以及
形成一保护层包覆该柔性材料层及该第二金属走线，并形成一开口以露出该第二金属走线。
10.根据权利要求9所述的方法，其特征在于，还包含以下步骤：设置一电子元件于该保护层上，并透过该保护层的该开口电性连接该第二金属走线。
11.根据权利要求9所述的方法，其特征在于，该柔性材料层包含聚亚酰胺、PEN或液晶塑料。
12.一种包含封装基板的封装结构的制作方法，其特征在于，包含以下步骤：
提供一载板；
形成一金属导线层于该载板上，并图案化该金属导线层以形成一第一金属走线；
形成一第一介电材料层于该载板上并露出该第一金属走线；
形成一金属柱状物于该第一介电材料层上，并使该金属柱状物电性连接该第一金属走线；
形成一铸模化合物层于该第一介电材料层上并露出该金属柱状物的上端面；
形成一柔性材料层于该铸模化合物层上并露出该金属柱状物的该上端面，且该柔性材料层的面积大于该铸模化合物层的面积，使得该柔性材料层自该铸模化合物层的边缘向外延伸，且该柔性材料层的向外延伸部分未覆盖该第一金属走线；
形成一第二金属走线于该柔性材料层与该金属柱状物露出的该上端面上，并使该第二金属走线连接该金属柱状物；
形成一保护层包覆该柔性材料层及该第二金属走线，并形成一开口以露出该第二金属走线；以及
提供一电路芯片，电性连接该第一金属走线。
13.根据权利要求12所述的方法，其特征在于，还包含以下步骤：设置一电子元件于该保护层上，并透过该保护层的该开口电性连接该第二金属走线。
14.根据权利要求12所述的方法，其特征在于，该柔性材料层包含聚亚酰胺、PEN或液晶塑料。
CN201510099864.8A 2015-03-06 2015-03-06 封装基板及包含该封装基板的封装结构及其制作方法 Active CN105990307B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510099864.8A CN105990307B (zh) 2015-03-06 2015-03-06 封装基板及包含该封装基板的封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510099864.8A CN105990307B (zh) 2015-03-06 2015-03-06 封装基板及包含该封装基板的封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN105990307A CN105990307A (zh) 2016-10-05
CN105990307B true CN105990307B (zh) 2019-06-07

Family

ID=57040173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510099864.8A Active CN105990307B (zh) 2015-03-06 2015-03-06 封装基板及包含该封装基板的封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN105990307B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11854877B2 (en) 2016-10-13 2023-12-26 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method of the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112863744A (zh) * 2020-12-31 2021-05-28 协讯电子（吉安）有限公司 一种耐剪切力数据线

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
CN101606237A (zh) * 2007-03-29 2009-12-16 卡西欧计算机株式会社 包括带检测连接焊盘的电路基片的半导体设备及其制造方法
CN103456643A (zh) * 2012-05-31 2013-12-18 富葵精密组件(深圳)有限公司 Ic载板及其制作方法
CN102098876B (zh) * 2006-04-27 2014-04-09 日本电气株式会社 用于电路基板的制造工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147498A (ja) * 2006-12-12 2008-06-26 Toppan Printing Co Ltd 多層配線板及び半導体装置パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
CN102098876B (zh) * 2006-04-27 2014-04-09 日本电气株式会社 用于电路基板的制造工艺
CN101606237A (zh) * 2007-03-29 2009-12-16 卡西欧计算机株式会社 包括带检测连接焊盘的电路基片的半导体设备及其制造方法
CN103456643A (zh) * 2012-05-31 2013-12-18 富葵精密组件(深圳)有限公司 Ic载板及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11854877B2 (en) 2016-10-13 2023-12-26 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
CN105990307A (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
CN105228341B (zh) 印刷电路板、封装基板及其制造方法
JP6668723B2 (ja) インダクタ部品
US9536864B2 (en) Package structure and its fabrication method
US8859912B2 (en) Coreless package substrate and fabrication method thereof
KR102411996B1 (ko) 패키지 기판 및 그 제조 방법
KR20060080549A (ko) 반도체 장치
TWI403236B (zh) 線路基板製程及線路基板
US9247654B2 (en) Carrier substrate and manufacturing method thereof
KR102442383B1 (ko) 코일 부품 및 그 제조방법
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
US11765826B2 (en) Method of fabricating contact pads for electronic substrates
CN106158773A (zh) 具有嵌入组件的半导体封装及其制造方法
US10062649B2 (en) Package substrate
CN101567355A (zh) 半导体封装基板及其制法
CN105990307B (zh) 封装基板及包含该封装基板的封装结构及其制作方法
US9491871B2 (en) Carrier substrate
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
US9824964B2 (en) Package substrate, package structure including the same, and their fabrication methods
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
TW201315304A (zh) 印刷電路板及其製造方法
JP2014504034A (ja) リードクラックが強化された電子素子用テープ
US10049976B2 (en) Semiconductor substrate and manufacturing method thereof
TWI385765B (zh) 內埋式線路結構及其製作方法
CN106941101A (zh) 封装基板及其制作方法
TWI802135B (zh) 電路板結構及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant