CN103456643A - Ic载板及其制作方法 - Google Patents

Ic载板及其制作方法 Download PDF

Info

Publication number
CN103456643A
CN103456643A CN2013101646755A CN201310164675A CN103456643A CN 103456643 A CN103456643 A CN 103456643A CN 2013101646755 A CN2013101646755 A CN 2013101646755A CN 201310164675 A CN201310164675 A CN 201310164675A CN 103456643 A CN103456643 A CN 103456643A
Authority
CN
China
Prior art keywords
circuit pattern
conductive circuit
conductive
layer
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013101646755A
Other languages
English (en)
Inventor
许哲玮
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Zhending Technology Co Ltd
Original Assignee
Fukui Precision Component Shenzhen Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fukui Precision Component Shenzhen Co Ltd, Zhending Technology Co Ltd filed Critical Fukui Precision Component Shenzhen Co Ltd
Priority to CN2013101646755A priority Critical patent/CN103456643A/zh
Publication of CN103456643A publication Critical patent/CN103456643A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种IC载板的制作方法，其包括：提供一个卷带式的柔性双面覆铜基板，将卷带式的柔性双面覆铜基板制成卷带式的柔性双面线路板；切割该卷带式的柔性双面线路板，以获得多个片状的柔性双面线路板，每个片状柔性双面线路板均包括多个线路板单元，每个线路板单元均包括一个第一导电线路图形、柔性绝缘层及一个对应的第二导电线路图形；在每个片状的柔性双面线路板的第一及第二导电线路图形上压合形成第一及第二硬性绝缘层；在该第一及第二硬性绝缘层上形成导电线路图形，并电连接相邻的导电线路图形，从而形成具有多个IC载板单元的片状基板；以及裁切该片状基板得到多个IC载板单元。本发明还涉及一种IC载板。

Description

IC载板及其制作方法
技术领域
本发明涉及电路板制作技术，尤其涉及一种IC载板及其制作方法。
背景技术
目前，集成电路（Integrated circuit，IC）载板普遍概分为具有芯层板与不具有芯层板二类，具芯层板的IC载板厚度太厚，不具有芯层板的IC载板因缺乏刚性支撑，容易发生翘曲。
习用的IC载板加工方法为：以普通硬质覆铜基板如树脂玻纤布基板等为芯层板，制作成第一及第二内层线路；通过机械钻孔、在孔内电镀以及在电镀后的孔内树脂塞孔等步骤使第一及第二内层线路电连接；再在所述芯层上通过压合胶片及铜箔以增层，从而形成增层线路。随着技术的发展，芯层的厚度已经达到100μm左右。然而，在上述的IC载板的加工方法下，要使IC载板再薄化的可能性很小，不利于应用在小型尺寸的半导体封装件上。另一种IC载板的加工方法为：不使用覆铜基板做芯层板（coreless），而直接使用胶片和铜箔制作增层线路，在胶片内形成有导电孔，并于胶片上形成导电线路层与导电孔电性连通，重复前述制程以实现增层。此种加工方法能够不使用芯层板，而可降低基板厚度，但由于此加工方法系属单边线路增层制法，其产生结构不对称容易发生翘曲，因此造成IC载板大量报废。
发明内容
有鉴于此，有必要提供一种IC载板及其制造方法，以形成较薄的IC载板，满足半导体封装件轻薄化的需求。
一种IC载板的制作方法，包括步骤：提供一个卷带式的柔性双面覆铜基板，所述卷带式的柔性双面覆铜基板包括一个柔性绝缘层以及形成于所述柔性绝缘层的相对两侧的第一铜箔层及第二铜箔层；通过卷对卷工艺在所述卷带式的柔性双面覆铜基板上形成多个导电孔，并将所述第一铜箔层制作形成多个第一导电线路图形，将所述第二铜箔层制作形成与所述多个第一导电线路图形一一对应的多个第二导电线路图形，每个第一导电线路图形通过至少一个导电孔与其对应的第二导电线路图形电连接，从而将卷带式的柔性双面覆铜基板制成卷带式的柔性双面线路板；切割所述卷带式的柔性双面线路板，以获得多个片状的柔性双面线路板，每个片状柔性双面线路板均包括多个线路板单元，所述每个线路板单元均包括叠合的一个第一导电线路图形、柔性绝缘层及一个对应的第二导电线路图形；在每个片状的柔性双面线路板的第一导电线路图形上压合形成第一硬性绝缘层，在每个片状柔性双面线路板的第二导电线路图形上压合形成第二硬性绝缘层；在所述第一硬性绝缘层上形成第三导电线路图形，并电连接所述第三导电线路图形和第一导电线路图形，在所述第二硬性绝缘层上形成第四导电线路图形，并电连接所述第四导电线路图形和第二导电线路图形，从而形成具有多个IC载板单元的片状基板；以及裁切所述片状基板得到多个IC载板单元。
一种IC载板，包括：双面柔性电路板，所述柔性电路板芯层包括柔性绝缘层和形成于柔性绝缘层两个相对表面的第一导电线路图形和第二导电线路图形，所述柔性绝缘层上设有至少一个第一导电孔，所述第一导电孔电连接所述第一导电线路图形和第二导电线路图形；第一硬性绝缘层、第二硬性绝缘层，所述第一硬性绝缘层压合于所述柔性电路板芯层的第一导电线路图形上，所述第二硬性绝缘层压合于所述柔性电路板芯层的第二导电线路图形上，所述第一硬性绝缘层上设有至少一个第二导电孔，所述第二硬性绝缘层上设有至少一个第三导电孔，所述第二、第三导电孔分别电连接至第一、第二导电线路图形；以及第三导电线路图形、第四导电线路图形，所述第三导电线路图形形成于所述第一硬性绝缘层上，所述第四导电线路图形形成于所述第二硬性绝缘层上，所述第三导电线路图形通过所述第二导电孔电连接所述第一导电线路图形，所述第四导电线路图形通过所述第三导电孔电连接所述第二导电线路图形。
本技术方案的IC载板的制作方法中所使用的芯层材料为厚度较薄的柔性电路板，从而可以降低所述IC载板的整体厚度，符合市场产品轻薄化和低成本的需求。
附图说明
图1是本技术方案实施例提供的片状的柔性双面线路板的剖面示意图，所述柔性双面线路板包括依次叠合的第一导电线路图形、柔性绝缘层及第二导电线路图形。
图2是本技术方案实施例提供的卷带式的柔性双面线路板的形成方法示意图。
图3是本技术方案实施例提供的柔性双面覆铜基板的剖面示意图。
图4是本技术方案实施例提供的在图3中的柔性双面覆铜基板上形成第一盲孔后的剖面示意图。
图5是本技术方案实施例提供的卷带式的柔性双面线路板切割成片状柔性双面线路板的示意图。
图6是本技术方案实施例提供的在图1中的片状的柔性双面线路板两侧形成第一硬性绝缘层及第二硬性绝缘层后的剖面示意图。
图7是本技术方案实施例提供的在图6中的第一硬性绝缘层上形成第二盲孔，在第二硬性绝缘层上形成第三盲孔后的剖面示意图。
图8是本技术方案实施例提供的在图7中的第一硬性绝缘层上形成第三导电线路图形，在第二硬性绝缘层形成第四导电线路图形后的剖面示意图。
图9是本技术方案实施例提供的形成有多个IC载板单元的片状基板示意图。
图10是本技术方案实施例提供的将形成有多个IC载板单元的片状基板裁切成单片IC载板单元的示意图。
图11是本技术方案实施例提供的在图10所示的IC载板单元的第三导电线路图形上形成第一防焊层，在第四导电线路图形上形成第二防焊层后的剖面示意图。
主要元件符号说明
第一导电线路图形 11
柔性绝缘层 12
第二导电线路图形 13
第一导电孔 14
第一盲孔 14a
柔性双面覆铜基板 10a
卷带式的柔性双面线路板 10b
片状的柔性双面线路板 10c
片状基板 10d
线路板单元 101
IC载板单元 102
第一硬性绝缘层 17
第二硬性绝缘层 18
第二盲孔 19a
第二导电孔 19
第三盲孔 20a
第三导电孔 20
第三导电线路图形 21
第四导电线路图形 22
第一防焊层 23
第二防焊层 24
第一电性接触垫 25
第二电性接触垫 26
加工装置 30
卷轮 40
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及实施例对本技术方案提供的IC载板及制作方法作进一步的详细说明。
本技术方案实施例提供的四层线路板的制作方法包括以下步骤：
第一步，请参阅图1，提供片状的柔性双面线路板10c。所述片状的柔性双面线路板10c包括依次叠合的第一导电线路图形11、柔性绝缘层12及第二导电线路图形13。所述柔性绝缘层12位于所述第一导电线路图形11及第二导电线路图形13之间。所述第一导电线路图形11与第二导电线路图形13通过设置在柔性绝缘层12内的至少一个第一导电孔14电连接。
片状的柔性双面线路板10c通过切割卷带式的柔性双面线路板10b得到。图2为卷带式的柔性双面线路板10b的形成方法示意图，即：将一卷带式的柔性双面覆铜基板10a采用卷对卷（roll-to-roll）生产工艺进行钻孔、电镀以及制作线路等工序，以形成一个卷带式的柔性双面线路板10b。如图2所示，卷带式的柔性双面覆铜基板10a可以卷绕在两个卷轮40上并张设在两个卷轮40之间，即，可以采用两个卷轮40分别卷绕加工前及加工后的卷带式的柔性双面覆铜基板10a，如此，即可对张设在两个卷轮之间的卷带式的柔性双面覆铜基板10a进行加工。例如，以一个卷轮40为放送轮，卷绕有加工前的卷带式的柔性双面覆铜基板10a，另一个卷轮40为卷收轮，卷收有加工后的卷带式的柔性双面覆铜基板10a，即卷带式的柔性双面线路板10b，当卷轮40转动使得卷带式的柔性双面覆铜基板10a自放送轮向卷收轮移动，位于两个卷轮40之间的加工装置30即可对卷带式的柔性双面覆铜基板10a进行加工工序，例如，进行钻孔、电镀以及制作线路等工序。卷对卷生产工艺可以提升产品的制作效率。所述片状的柔性双面线路板10c的形成方法具体包括以下步骤：
首先，请一并参阅图2及图3，提供一个卷带式的柔性双面覆铜基板10a。所述柔性双面覆铜基板10a包括一个柔性绝缘层12及粘结于柔性绝缘层12相对两侧的第一铜箔层15及第二铜箔层16。所述柔性双面覆铜基板10a包括多个沿其长度方向依次连接的线路板单元，所述线路板单元用于制成一个IC载板的芯层。
所述柔性绝缘层12的材质为柔性线路板常用的柔性材料，如聚酰亚胺（Polyimide, PI）、聚乙烯对苯二甲酸乙二醇酯(Polyethylene Terephthalate, PET)或聚萘二甲酸乙二醇酯(Polyethylene naphthalate，PEN)等，优选为耐热性较好的聚酰亚胺。所述柔性绝缘层12的厚度范围可以为15μm-100μm，以同时满足较好的机械强度及较薄的产品厚度的要求。所述第一铜箔层15及第二铜箔层16优选为压延铜箔，也可以为电解铜箔。所述第一铜箔层15及第二铜箔层16的厚度优选为12μm-20μm。
其次，请参阅图4，采用卷对卷生产生产工艺在卷带状的所述柔性双面覆铜基板10a上形成多个第一盲孔14a。所述多个第一盲孔14a可以通过激光钻孔工艺或者定深机械钻孔工艺形成，第一盲孔14a贯穿所述第一铜箔层15及所述柔性绝缘层12。本实施例以通过激光钻孔工艺在所述柔性双面覆铜基板10a上形成第一盲孔14a。优选地，在激光钻孔之后再对所述第一盲孔14a进行除胶渣处理，本实施方式中通过等离子体处理除去激光钻孔所形成的残渣。
接着，请一并参阅图4及图1，在每个第一盲孔14a内填充导电材料，以形成电连接所述第一铜箔层15和第二铜箔层16的多个第一导电孔14。所述导电材料由铜、银或锡等组成。本实施方式中，所述导电材料为铜，且通过电镀填孔工艺使第一盲孔14a形成为第一导电孔14，使所述第一铜箔层15与所述第二铜箔层16电连接。当然，也可以先在所述第一盲孔14a内填充满导电膏体，之后固化所述导电膏体使所述第一铜箔层15与所述第二铜箔层16电连接。另外，也可以直接在所述柔性双面覆铜基板10a上形成通孔，然后再电镀所述通孔或者在所述通孔内填充导电材料，以将所述第一铜箔层15及第二铜箔层16电连接。
然后，采用卷对卷生产工艺将所述第一铜箔层15制作形成多个第一导电线路图形11，将第二铜箔层16制作形成与多个第一导电线路图形一一对应的多个第二导电线路图形13，每个第一导电线路图形11通过第一导电孔14与其相对应的第二导电线路图形13电连接，从而形成一个卷带式的柔性双面线路板10b。本实施方式中，采用影像转移工艺及蚀刻工艺将所述第一铜箔层15制作形成多个第一导电线路图形11，采用影像转移工艺及蚀刻工艺将所述第二铜箔层16制作形成多个第二导电线路图形13。
本领域技术人员可以理解，以上工艺均采用卷对卷生产工艺进行。
最后，如图5所示，切割所述卷带式的柔性双面线路板10b，以获得相互分离的多个片状的柔性双面线路板10c。即，可以采用激光、铣刀等工具沿每相邻两个线路板单元的边界切割所述卷带式的柔性双面线路板10b，以获得多个片状的柔性双面线路板10c。每个片状的柔性双面线路板10c均包括多个线路板单元101。所述每个线路板单元101均包括依次叠合的一个第一导电线路图形11、柔性绝缘层12及一个对应的第二导电线路图形13。
第二步，请参阅图6，在每个片状的柔性双面线路板10c的第一导电线路图形11及第二导电线路图形13上分别叠加硬性绝缘层，压合所述硬性绝缘层及片状的柔性双面线路板10c，以在所述第一导电线路图形11上形成第一硬性绝缘层17，在第二导电线路图形13上形成第二硬性绝缘层18。
所述硬性绝缘层为线路板常用的绝缘材料，如半固化片（Pre-preg，PP）、味之素增层薄膜（Ajinomoto build-up film，ABF）等，优选地，使用ABF作为绝缘层，原因为：ABF具有较低的热膨胀系数，较低的杨氏模量，较高的玻璃转化温度（Tg点）以及较薄的厚度等特性，其表面有利于细线路的形成。
第三步，请参阅图7，通过激光钻孔工艺形成至少一个第二盲孔19a及至少一个第三盲孔20a。所述至少一个第二盲孔19a贯穿所述第一硬性绝缘层17，并暴露出部分所述第一导电线路图形11。所述至少一个第三盲孔20a贯穿所述第二硬性绝缘层18，并暴露出部分所述第二导电线路图形13。优选地，在激光钻孔之后再对所述第二盲孔19a及第三盲孔20a进行除胶渣处理，本实施方式中通过等离子体处理除去激光钻孔所形成的残渣。
第四步，如图8所示，在所述第二盲孔19a及第三盲孔20a内电镀填充导电材料形成第二导电孔19及第三导电孔20，并于第一硬性绝缘层17上形成所述第三导电线路图形21，于第二硬性绝缘层18上形成所述第四导电线路图形22，所述第二导电孔19电连接所述第一导电线路图形11与第三导电线路图形21，所述第三导电孔20电连接所述第二导电线路图形13与第四导电线路图形22，从而形成具有多个IC载板单元102的片状基板10d，如图9所示。
本实施方式中，采用半加成法来形成第三导电线路图形21及第四导电线路图形22，并电连接所述第三导电线路图形21和第一导电线路图形11，及电连接所述第四导电线路图形22和第二导电线路图形13。
当然，也可以采用其它方法如塞导电膏等填充所述第二盲孔19a及第三盲孔20a；也可以采用全加成法形成所述第一导电线路图形11及第二导电线路图形13；或者先通过无电镀、电镀、蒸镀或溅镀等方法在所述第一硬性绝缘层17及所述第二硬性绝缘层18整面镀上预期厚度的铜，再使用减成法形成所述第一导电线路图形11及第二导电线路图形13。
第五步，请参阅图10，裁切所述片状基板10d得到多个相互分离的IC载板单元102。本实施例中，每个IC载板单元102即为一个IC载板。
本实施例中，在第四步形成第三导电线路图形21及第四导电线路图形22之后，还包括在所述第三导电线路图形21、第四导电线路图形22及所述第三导电线路图形21、第四导电线路图形22的间隙分别形成第一、二防焊层的步骤，请参阅图11，在所述第三导电线路图形21及其间隙形成第一防焊层23，在第四导电线路图形22及其间隙形成第二防焊层24，并于第一防焊层23及第二防焊层24形成有多个开口区，以定义所述第一防焊层23的开口区中裸露的铜面为第一电性接触垫25，及所述第二防焊层24的开口区中裸露的铜面为第二电性接触垫26。
本实施方式中，使用液态感光防焊油墨制作防焊层，其步骤为：在所述第三导电线路图形21及第四导电线路图形22表面以及所述第三导电线路图形21及第四导电线路图形22的间隙印刷液态感光防焊油墨；预烘烤使所述液态感光防焊油墨表面预固化；通过选择性UV曝光使所述液态感光防焊油墨部分区域发生交联反应；通过显影流程将所述液态感光防焊油墨的未发生交联反应的区域去除，以显露第三导电线路图形21及第四导电线路图形22的第一电性接触垫25及第二电性接触垫26；最后，加热固化所述液态感光防焊油墨。
当制作四层以上的IC载板时，仅需在第六步之后再参照第四至第六步的方法进行增层即可。
本技术方案实施例还提供一种IC载板单元102。请一并参阅图8及图10，IC载板单元102包括：
双面柔性电路板10，所述双面柔性电路板10包括柔性绝缘层12和形成于柔性绝缘层两个相对表面的第一导电线路图形11和第二导电线路图形13，所述柔性绝缘层12上设有至少一个第一导电孔14，所述第一导电孔14电连接所述第一导电线路图形11和第二导电线路图形13；
第一硬性绝缘层17、第二硬性绝缘层18，所述第一硬性绝缘层17压合于所述双面柔性电路板10的第一导电线路图形11上，所述第二硬性绝缘层18压合于所述双面柔性电路板10的第二导电线路图形13上，所述第一硬性绝缘层17上设有至少一个第二导电孔19，所述第二硬性绝缘层18上设有至少一个第三导电孔20，所述第二导电孔19电连接第一导电线路图形11，第三导电孔20电连接第二导电线路图形13；以及第三导电线路图形21、第四导电线路图形22，所述第三导电线路图形21形成于所述第一硬性绝缘层17上，所述第四导电线路图形22形成于所述第二硬性绝缘层18上，所述第三导电线路图形21通过所述第二导电孔19电连接所述第一导电线路图形11，所述第四导电线路图形22通过所述第三导电孔20电连接所述第二导电线路图形13。
如图11所示，所述IC载板单元102还包括第一防焊层23及第二防焊层24。所述第一防焊层23覆盖所述第三导电线路图形21的表面及间隙，所述第二防焊层24覆盖所述第四导电线路图形22的表面及间隙，并于第一防焊层23及第二防焊层24形成有多个开口区，以定义所述第一防焊层23的开口区中裸露的铜面为第一电性接触垫25，及所述第二防焊层24的开口区中裸露的铜面为第二电性接触垫26。
其中，所述IC载板单元102可承载半导体芯片，并藉由导电元件与第一电性接触垫25电连接，第二电性接触垫26藉由导电元件与印刷电路板进行电连接，以供半导体芯片与印刷电路板间的电性传输。
本领域技术人员可以理解，所述IC载板单元102还可以为包括多个IC载板的IC载板单元。此情况下，IC载板的制作方法还可以包括切割所述IC载板单元102以得到多个相互分离的IC载板。
本实施例四层IC载板单元102的制作方法所使用的芯层材料为聚酰亚胺等柔性材料，从而可以降低四层IC载板100的层厚度。
本实施例四层IC载板也可应用于使用高密度互连技术（HDI）的高密度硬性电路板。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种IC载板的制作方法，包括步骤：
提供一个卷带式的柔性双面覆铜基板，所述卷带式的柔性双面覆铜基板包括一柔性绝缘层以及形成于所述柔性绝缘层的相对两侧的第一铜箔层及第二铜箔层；
通过卷对卷工艺在所述卷带式的柔性双面覆铜基板上形成多个导电孔，并将所述第一铜箔层制作形成多个第一导电线路图形，将所述第二铜箔层制作形成与所述多个第一导电线路图形一一对应的多个第二导电线路图形，每个第一导电线路图形通过至少一个导电孔与与其对应的第二导电线路图形电连接，从而将卷带式的柔性双面覆铜基板制成卷带式的柔性双面线路板；
切割所述卷带式的柔性双面线路板，以获得多个片状的柔性双面线路板，每个片状柔性双面线路板均包括多个线路板单元，所述每个线路板单元包括依次叠合的一个第一导电线路图形、柔性绝缘层及一个对应的第二导电线路图形；
在每个片状的柔性双面线路板的第一导电线路图形上压合形成第一硬性绝缘层，在每个片状柔性双面线路板的第二导电线路图形上压合形成第二硬性绝缘层；
在所述第一硬性绝缘层上形成第三导电线路图形，并电连接所述第三导电线路图形和第一导电线路图形，在所述第二硬性绝缘层上形成第四导电线路图形，并电连接所述第四导电线路图形和第二导电线路图形，从而形成具有多个IC载板单元的片状基板；以及
裁切所述片状基板得到多个IC载板单元。
2.如权利要求1所述的IC载板的制作方法，其特征在于，通过卷对卷工艺在所述卷带式的柔性双面覆铜基板上形成多个导电孔包括步骤：
在所述卷带式的柔性双面覆铜基板上形成多个第一盲孔，所述多个第一盲孔贯穿所述第一铜箔层及所述柔性绝缘层；及
在所述多个第一盲孔内填充导电材料，从而形成所述多个第一导电孔。
3.如权利要求2所述的IC载板的制作方法，其特征在于，通过激光钻孔工艺在所述卷带式的柔性双面覆铜基板上形成多个第一盲孔。
4.如权利要求3所述的IC载板的制作方法，其特征在于，在通过激光钻孔工艺在所述卷带式柔性双面覆铜基板上形成所述多个第一盲孔之后、在所述多个第一盲孔内填充导电材料之前，所述多层线路板的制作方法还包括对所述多个第一盲孔进行等离子体处理以除去激光钻孔所形成的残渣的步骤。
5.如权利要求1所述的IC载板的制作方法，其特征在于，通过卷对卷工艺在所述卷带式的柔性双面覆铜基板上形成多个导电孔包括步骤：
在所述卷带式的柔性双面覆铜基板上形成多个通孔，所述通孔贯穿所述第一铜箔层、所述柔性绝缘层及第二铜箔层；及
在所述通孔内填充导电材料，以形成所述多个导电孔。
6.如权利要求2或5所述的IC载板的制作方法，其特征在于，填充导电材料的方式为电镀填孔。
7.如权利要求1所述的IC载板的制作方法，其特征在于，在形成第三导电线路图形及第四导电线路图形之后，所述IC载板的制作方法还包括在所述第三、四导电线路图形及所述第三、四导电线路图形的间隙分别形成第一、二防焊层的步骤，并于第一、二防焊层形成有多个开口区，以定义所述开口区中裸露的铜面为第一、二电性接触垫。
8.如权利要求1所述的IC载板的制作方法，其特征在于，在所述第一硬性绝缘层上形成第三导电线路图形，并电连接所述第三导电线路图形和第一导电线路图形，在所述第二硬性绝缘层上形成第四导电线路图形，并电连接所述第四导电线路图形和第二导电线路图形，包括步骤：
形成至少一个第二盲孔及至少一个第三盲孔，所述至少一个第二盲孔贯穿所述第一硬性绝缘层，并暴露出部分所述第一导电线路图形，所述至少一个第三盲孔贯穿所述第二硬性绝缘层，并暴露出部分所述第二导电线路图形；
在所述至少一个第二盲孔及至少一个第三盲孔内电镀填充导电材料，并于第一、二硬性绝缘层上形成所述第三、四导电线路图形，所述至少一个第二、三盲孔内的导电材料分别将所述第一、二导电线路图形与第三、四导电线路图形电连接。
9.一种IC载板，其包括：
双面柔性电路板，所述柔性电路板芯层包括柔性绝缘层和形成于柔性绝缘层两个相对表面的第一导电线路图形和第二导电线路图形，所述柔性绝缘层上设有至少一个第一导电孔，所述第一导电孔电连接所述第一导电线路图形和第二导电线路图形；
第一硬性绝缘层、第二硬性绝缘层，所述第一硬性绝缘层压合于所述柔性电路板芯层的第一导电线路图形上，所述第二硬性绝缘层压合于所述柔性电路板芯层的第二导电线路图形上，所述第一硬性绝缘层上设有至少一个第二导电孔，所述第二硬性绝缘层上设有至少一个第三导电孔，所述第二、第三导电孔分别电连接至第一、第二导电线路图形；以及
第三导电线路图形、第四导电线路图形，所述第三导电线路图形形成于所述第一硬性绝缘层上，所述第四导电线路图形形成于所述第二硬性绝缘层上，所述第三导电线路图形通过第二导电孔电连接所述第一导电线路图形，所述第四导电线路图形通过所述第三导电孔电连接所述第二导电线路图形。
10.如权利要求9所述IC载板，其特征在于，所述IC载板还包括第一防焊层及第二防焊层，所述第一防焊层覆盖所述第三导电线路的表面及间隙，所述第二防焊层覆盖所述第四导电线路的表面及间隙，并于第一、二防焊层形成有多个开口区，以定义所述第一防焊层的开口区中裸露的铜面为第一电性接触垫，及所述第二防焊层的开口区中裸露的铜面为第二电性接触垫。
CN2013101646755A 2012-05-31 2013-05-08 Ic载板及其制作方法 Pending CN103456643A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013101646755A CN103456643A (zh) 2012-05-31 2013-05-08 Ic载板及其制作方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201210175297 2012-05-31
CN201210175297.6 2012-05-31
CN2013101646755A CN103456643A (zh) 2012-05-31 2013-05-08 Ic载板及其制作方法

Publications (1)

Publication Number Publication Date
CN103456643A true CN103456643A (zh) 2013-12-18

Family

ID=49668500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013101646755A Pending CN103456643A (zh) 2012-05-31 2013-05-08 Ic载板及其制作方法

Country Status (3)

Country Link
US (1) US9015936B2 (zh)
CN (1) CN103456643A (zh)
TW (2) TW201349976A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104185363A (zh) * 2014-08-19 2014-12-03 华进半导体封装先导技术研发中心有限公司 复合型超薄无芯基板及其制作方法
CN105575923A (zh) * 2014-09-12 2016-05-11 矽品精密工业股份有限公司 基板结构及其制法
CN105611723A (zh) * 2016-03-23 2016-05-25 京东方科技集团股份有限公司 一种高频信号线布线结构及pcb板
CN105990307A (zh) * 2015-03-06 2016-10-05 恒劲科技股份有限公司 封装基板及包含该封装基板的封装结构及其制作方法
CN106783795A (zh) * 2015-11-20 2017-05-31 恒劲科技股份有限公司 封装基板
TWI625291B (zh) * 2017-02-09 2018-06-01 南茂科技股份有限公司 捲帶輸送裝置及輸送捲帶的方法
CN108237410A (zh) * 2016-12-27 2018-07-03 无锡深南电路有限公司 一种ic载板外形加工定位方法及其所用的设备
CN108500485A (zh) * 2017-02-27 2018-09-07 无锡深南电路有限公司 一种ic载板激光微孔的制作方法
CN111263517A (zh) * 2018-11-30 2020-06-09 群创光电股份有限公司 可挠性电路板的制造方法
CN113194640A (zh) * 2021-04-28 2021-07-30 中国科学院微电子研究所 低翘曲高密度封装基板制造方法
CN114340184A (zh) * 2021-02-25 2022-04-12 武汉铱科赛科技有限公司 一种柔性线路板的制作方法及柔性材料的加工方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103517558B (zh) * 2012-06-20 2017-03-22 碁鼎科技秦皇岛有限公司 封装基板制作方法
TWI667865B (zh) * 2014-05-07 2019-08-01 易鼎股份有限公司 Flexible circuit board line lap structure
JP6508589B2 (ja) * 2014-10-24 2019-05-08 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びその製造方法
DE112015006970T5 (de) * 2015-09-25 2018-09-20 Intel Corporation Dünne Elemente für Elektronikgehäuse, unter Verwendung von Laserspallation
TW201719824A (zh) * 2015-11-20 2017-06-01 恆勁科技股份有限公司 封裝基板
TWI583265B (zh) * 2015-12-03 2017-05-11 欣興電子股份有限公司 線路板結構及其製作方法
KR102016495B1 (ko) * 2018-01-31 2019-10-21 삼성전기주식회사 팬-아웃 센서 패키지
CN112687650A (zh) * 2019-10-17 2021-04-20 浙江荷清柔性电子技术有限公司 超薄芯片的封装结构、柔性集成封装方法
CN113365412B (zh) * 2020-03-05 2022-06-24 宏启胜精密电子(秦皇岛)有限公司 复合电路板及其制作方法
JP7171848B1 (ja) * 2021-07-21 2022-11-15 Ｎｉｓｓｈａ株式会社 厚膜印刷柄付きフィルムロールとその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060504A (ja) * 2006-09-04 2008-03-13 Nippon Mektron Ltd 両面フレキシブルプリント配線板の製造方法
US20090159316A1 (en) * 2007-12-19 2009-06-25 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same
CN102014589A (zh) * 2009-09-04 2011-04-13 揖斐电株式会社 印刷线路板的制造方法
TW201124502A (en) * 2009-07-14 2011-07-16 Ajinomoto Kk Adhesive film with copper foil

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4696885A (en) * 1983-09-06 1987-09-29 Energy Conversion Devices, Inc. Method of forming a large surface area integrated circuit
DE3772370D1 (de) * 1986-08-06 1991-09-26 Macdermid Inc Verfahren zur herstellung von gedruckten schaltungsbrettern.
US6270889B1 (en) * 1998-01-19 2001-08-07 Mitsui Mining & Smelting Co., Ltd. Making and using an ultra-thin copper foil
EP1211920B1 (en) * 1999-08-12 2010-09-15 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
KR100499008B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
JP3655915B2 (ja) * 2003-09-08 2005-06-02 Ｆｃｍ株式会社 導電性シートおよびそれを含む製品
TWI255491B (en) * 2004-03-31 2006-05-21 Sanyo Electric Co Substrate for mounting elements, manufacturing method therefor and semiconductor device using the same
JP2007134364A (ja) * 2005-11-08 2007-05-31 Hitachi Cable Ltd 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置
TWI298608B (en) 2006-05-19 2008-07-01 Foxconn Advanced Tech Inc Method for manufacturing stack via of hdi printed circuit board
TWI399148B (zh) 2009-09-15 2013-06-11 Unimicron Technology Corp 電路板焊接墊結構及其製法
KR101149026B1 (ko) * 2010-05-11 2012-05-24 엘지이노텍 주식회사 양면 연성 인쇄회로기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060504A (ja) * 2006-09-04 2008-03-13 Nippon Mektron Ltd 両面フレキシブルプリント配線板の製造方法
US20090159316A1 (en) * 2007-12-19 2009-06-25 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same
TW201124502A (en) * 2009-07-14 2011-07-16 Ajinomoto Kk Adhesive film with copper foil
CN102014589A (zh) * 2009-09-04 2011-04-13 揖斐电株式会社 印刷线路板的制造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104185363A (zh) * 2014-08-19 2014-12-03 华进半导体封装先导技术研发中心有限公司 复合型超薄无芯基板及其制作方法
CN105575923A (zh) * 2014-09-12 2016-05-11 矽品精密工业股份有限公司 基板结构及其制法
CN105990307A (zh) * 2015-03-06 2016-10-05 恒劲科技股份有限公司 封装基板及包含该封装基板的封装结构及其制作方法
CN105990307B (zh) * 2015-03-06 2019-06-07 恒劲科技股份有限公司 封装基板及包含该封装基板的封装结构及其制作方法
CN106783795A (zh) * 2015-11-20 2017-05-31 恒劲科技股份有限公司 封装基板
CN105611723A (zh) * 2016-03-23 2016-05-25 京东方科技集团股份有限公司 一种高频信号线布线结构及pcb板
CN108237410A (zh) * 2016-12-27 2018-07-03 无锡深南电路有限公司 一种ic载板外形加工定位方法及其所用的设备
TWI625291B (zh) * 2017-02-09 2018-06-01 南茂科技股份有限公司 捲帶輸送裝置及輸送捲帶的方法
CN108500485A (zh) * 2017-02-27 2018-09-07 无锡深南电路有限公司 一种ic载板激光微孔的制作方法
CN111263517A (zh) * 2018-11-30 2020-06-09 群创光电股份有限公司 可挠性电路板的制造方法
CN114340184A (zh) * 2021-02-25 2022-04-12 武汉铱科赛科技有限公司 一种柔性线路板的制作方法及柔性材料的加工方法
CN113194640A (zh) * 2021-04-28 2021-07-30 中国科学院微电子研究所 低翘曲高密度封装基板制造方法

Also Published As

Publication number Publication date
US9015936B2 (en) 2015-04-28
TW201349976A (zh) 2013-12-01
US20130318785A1 (en) 2013-12-05
TWI494034B (zh) 2015-07-21
TW201406237A (zh) 2014-02-01

Similar Documents

Publication Publication Date Title
CN103456643A (zh) Ic载板及其制作方法
CN104812157A (zh) 电源印制线路板及其加工方法
CN103379751B (zh) 组合印制电路板的制造方法、印制电路板及其制造方法
CN103687344A (zh) 电路板制作方法
CN104349610B (zh) 印制电路板子板及印制电路板的制造方法和印制电路板
CN103635005A (zh) 软硬结合电路基板、软硬结合电路板及制作方法
CN103582320A (zh) 多层线路板及其制作方法
CN103108491A (zh) 电路板及其制作方法
CN104349570A (zh) 软硬结合电路板及制作方法
CN102196668B (zh) 电路板制作方法
CN103635007A (zh) 软硬结合电路基板、软硬结合电路板及制作方法
CN103841771A (zh) 组合印制电路板和印制电路板的制造方法以及印制电路板
CN104470250A (zh) 软硬结合电路板的制作方法
US8921703B2 (en) Circuit board, structural unit thereof and manufacturing method thereof
CN103906376A (zh) 可挠折的电路板及其制作方法
CN103857176A (zh) 电路板及其制作方法
CN102413646B (zh) 电路板制作方法
CN101594752A (zh) 多层电路板的制作方法
CN110996560A (zh) 一种多层印刷线路板的加工方法
CN103582321A (zh) 多层线路板及其制作方法
JP6274491B2 (ja) 多層配線基板の製造方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
CN104284530B (zh) 无芯板工艺制作印制电路板的方法
CN112930039A (zh) 一种激光刻蚀制作柔性电路的方法
CN102196673B (zh) 线路结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131218