CN104349610B - 印制电路板子板及印制电路板的制造方法和印制电路板 - Google Patents

印制电路板子板及印制电路板的制造方法和印制电路板 Download PDF

Info

Publication number
CN104349610B
CN104349610B CN201310313915.3A CN201310313915A CN104349610B CN 104349610 B CN104349610 B CN 104349610B CN 201310313915 A CN201310313915 A CN 201310313915A CN 104349610 B CN104349610 B CN 104349610B
Authority
CN
China
Prior art keywords
printed circuit
circuit board
insulating substrate
insulating barrier
perforation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310313915.3A
Other languages
English (en)
Other versions
CN104349610A (zh
Inventor
吴会兰
黄勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Founder Holdings Development Co ltd
Original Assignee
Founder Information Industry Holdings Co Ltd
Zhuhai Founder Technology High Density Electronic Co Ltd
Peking University Founder Group Co Ltd
Zhuhai Founder Technology Multilayer PCB Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Founder Information Industry Holdings Co Ltd, Zhuhai Founder Technology High Density Electronic Co Ltd, Peking University Founder Group Co Ltd, Zhuhai Founder Technology Multilayer PCB Co Ltd filed Critical Founder Information Industry Holdings Co Ltd
Priority to CN201310313915.3A priority Critical patent/CN104349610B/zh
Priority to PCT/CN2013/087895 priority patent/WO2015010400A1/zh
Publication of CN104349610A publication Critical patent/CN104349610A/zh
Application granted granted Critical
Publication of CN104349610B publication Critical patent/CN104349610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0191Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/068Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom

Abstract

本发明公开了一种印制电路板子板及印制电路板的制造方法和印制电路板。本发明实施例印制电路板子板的制造方法包括:在绝缘层的一侧,采用加成法制作导电线路图形,得到印制电路板子板的线路层,该绝缘层至少包括第一绝缘基材,且第一绝缘基材中的树脂处于B阶段;在绝缘层的另一侧的预设位置进行钻孔处理,得到贯穿该绝缘层的穿孔;在该穿孔内填塞导电胶,得到印制电路板子板。采用本发明实施例印制电路板子板,只需一次压合处理即可形成任意层导通的多层印制电路板,从而简化了工艺流程,降低了生产周期,提高了制造精度;另外,由于不需要额外的半固化片进行粘接,制得的多层印制电路板的厚度更薄。

Description

印制电路板子板及印制电路板的制造方法和印制电路板
技术领域
本发明涉及印制电路板技术领域,特别涉及一种印制电路板(Printed CircuitBoard,PCB)子板及印制电路板的制造方法和印制电路板。
背景技术
近年来,随着电子技术的飞速发展,电子产品不断朝着小型化、轻量化、高速化、多功能化及高可靠性化的方向发展,使得电子产品中的半导体部件等也朝着多引脚化和细间距化发展。面对这种发展趋势,要求承载半导体部件的PCB也朝着小型化、轻量化和高密度化的方向发展。为了满足这种要求,研制和开发了高密度互连(High DensityInterconnection,HDI)PCB,但采用常规制造工艺生产的高密度PCB已越来越难于满足半导体和电子产品的发展需求,因此迫切需要提升现有高密度PCB板的制造工艺,使其满足更高密度的层间互连。
任意层互连(Every Layer Interconnection,ELIC)技术因其具有更高连接密度而得到迅速的发展。采用ELIC技术制备而成的PCB称为任意层高密度互连印制电路板,即ELIC PCB。目前,多层任意层互连印制电路板在制备过程中,任意相邻的两个内层芯板之间需要压合半固化片,以使该相邻的两个内层芯板粘合在一起,内层芯板与外层芯板(或金属箔)之间也需要压合半固化片,以使内层芯板与外层芯板粘合在一起,在制备过程中,需要经过多次压合处理,才能形成多层任意层互连印制电路板,因此,制备工艺复杂,生产周期长,并且,多次压合处理后各材料的涨缩变大,导致对位精度低,降低了成品良率。
综上所述,现有的印制电路板的制造精度低,工艺流程复杂,生产周期长。
发明内容
本发明实施例提供了一种印制电路板子板及印制电路板的制造方法和印制电路板,用于解决现有的印制电路板的制造精度低,工艺流程复杂,生产周期长的问题。
本发明实施例提供了一种印制电路板子板的制造方法,该方法包括:
在绝缘层的一侧,采用加成法制作导电线路图形,得到印制电路板子板的线路层,其中,所述绝缘层至少包括第一绝缘基材,且所述第一绝缘基材中的树脂处于B阶段;
在所述绝缘层的另一侧的预设位置进行钻孔处理,得到贯穿所述绝缘层的穿孔;
在所述穿孔内填塞导电胶,得到所述印制电路板子板。
优选的,所述绝缘层还包括第二绝缘基材,则在所述制作导电线路图形之前,所述方法进一步包括:
将所述第一绝缘基材与所述第二绝缘基材贴合,其中,所述第二绝缘基材中的树脂处于C阶段,所述贴合处理的温度低于所述第一绝缘基材中的树脂的玻璃化温度。
进一步,所述制作导电线路图形,具体包括:
在所述绝缘层的第二绝缘基材上制作导电线路图形;
在所述绝缘层的另一侧的预设位置进行钻孔处理,得到贯穿所述绝缘层的穿孔具体包括:
在所述绝缘层的第一绝缘基材上的预设位置进行钻孔处理,得到贯穿所述第一绝缘基材及所述第二绝缘基材的穿孔。
在实施中,在所述制作导电线路图形之前,所述方法还包括:在所述绝缘层的另一侧贴合保护膜,所述贴合处理的温度低于所述第一绝缘基材中的树脂的玻璃化温度;
在所述绝缘层的另一侧的预设位置进行钻孔处理,得到贯穿所述绝缘层的穿孔,具体包括:在所述保护膜上的预设位置进行钻孔处理,得到贯穿所述保护膜和所述绝缘层的穿孔;
在所述穿孔内填塞导电胶之后,所述方法还包括:去除所述保护膜。
本发明实施例提供了一种印制电路板的制造方法,该方法包括:
叠板处理,将至少两个印制电路板子板按照预设顺序进行叠板,所述印制电路板子板为由上述方法制造而成的,且任意两个相邻的印制电路板子板中,一个所述印制电路板子板的线路层与另一个所述印制电路板子板的绝缘层叠合在一起;
压合处理,将叠板处理后的印制电路板子板进行压合处理,得到多层印制电路板,其中,所述压合处理的温度达到所述印制电路板子板中的第一绝缘基材中的树脂的玻璃化温度。
优选的,所述叠板处理具体包括:
将至少两个所述印制电路板子板以及金属箔按照预设顺序进行叠板,其中,所述金属箔位于最外层且与所述印制电路板子板的绝缘层叠合在一起。
进一步,所述压合处理之后,所述方法还包括:
对所述印制电路板最外层的金属箔进行图形转移,得到所述印制电路板的最外层的导电线路图形。
本发明实施例提供了印制电路板,所述印制电路板包含至少一个印制电路板子板,其中:
所述印制电路板子板包括绝缘层,以及位于所述绝缘层一侧的线路层;
所述绝缘层至少包括第一绝缘基材,以及所述绝缘层中设置有贯穿所述绝缘层的穿孔,其中,所述穿孔是从所述绝缘层的另一侧进行钻孔而形成的,所述穿孔内填有导电胶。
优选的,所述穿孔内填充的导电胶的厚度大于所述绝缘层的厚度。
进一步,所述绝缘层还包括位于所述第一绝缘基材的一侧的第二绝缘基材;其中:
所述绝缘层的线路层形成在所述第二绝缘基材上,所述穿孔是从所述第一绝缘基材的另一侧进行钻孔而形成的,所述穿孔贯穿所述第一绝缘基材和所述第二绝缘基材。
本发明实施例中,在绝缘层的一侧,采用加成法制作导电线路图形,得到印制电路板子板的线路层,其中,该绝缘层至少包括第一绝缘基材,且第一绝缘基材中的树脂处于B阶段;在绝缘层的另一侧的预设位置进行钻孔处理,得到贯穿该绝缘层的穿孔;在该穿孔内填塞导电胶,得到印制电路板子板,因此,本发明实施例提供的印制电路板子板的制作工艺简单。采用本发明实施例提供的印制电路板子板,只需一次压合处理即可形成任意层导通的多层印制电路板,从而简化了工艺流程,降低了生产周期,提高了制造精度;另外,由于本发明实施例提供的印制电路板子板中的第一绝缘基材中的树脂处于B阶段,在形成多层印制电路板时,由于不需要额外的半固化片进行粘接,使制得的多层印制电路板的厚度更薄。
附图说明
图1为本发明实施例提供的印制电路板子板的制造方法流程图;
图2为本发明实施例提供的第一种印制电路板子板的制造方法流程图;
图3A~图3G为本发明实施例提供的第一种印制电路板子板采用图2的方法制造过程中的剖面结构示意图;
图4为本发明实施例提供的第二种印制电路板子板的制造方法流程图;
图5A~图5G为本发明实施例提供的第二种印制电路板子板采用图4的方法制造过程中的剖面结构示意图;
图6本发明实施例提供的印制电路板的制造工艺流程图;
图7为本发明实施例提供的第一种印制电路板的制造工艺流程图;
图8A~图8C为本发明实施例第一种印制电路板在制造过程中的剖面结构示意图;
图9为本发明实施例提供的第二种印制电路板的制造工艺流程图;
图10A~图10C为本发明实施例提供的第二种印制电路板在制造过程中的剖面结构示意图。
具体实施方式
本发明实施例制备的印制电路板子板为中间态(即半成品),而非终态(即成品),该印制电路板子板主要用于在制备PCB时作为PCB的中间层,并与其他层结构(如金属箔)叠合在一起,经压合处理后得到所需的PCB(即成品)。
对于印制电路板来说,通孔是指为了实现印制电路板的不同线路层间的电气连接而设置的贯穿印制电路板不同线路层之间的孔,一般在制作印制电路板之前,会先根据该印制电路板的电气连接要求,预先设定该印制电路板中用于实现不同线路层间电气连接的通孔的位置及孔径大小,进而在制作该印制电路板时,在各印制电路板子板中预设位置对应的位置上进行钻孔处理,以形成所需的通孔。
随着科技的进步,必然会产生出全由更高密度制造方法来生产的HDI板,即无“芯板”技术,其特点是不使用“芯板”且不需要对孔进行金属化电镀方式来实现PCB层间电气互连。无“芯板”任意层互连电路板具有厚度更薄、尺寸更小等特点,由于其信号传输线相比于传统的任意层互连电路板的信号传输线大大缩短,从而极大的改善了电子产品的性能和可靠性。无“芯板”将会成为任意层互连技术的发展趋势。本发明实施例提供了一种用于制作无“芯板”任意层互连电路板的印制电路板子板的制造方法,以及由至少两个该印制电路板子板经一次压合处理制备而成的印制电路板。
下面结合说明书附图对本发明实施例作进一步详细描述。
参见图1所示,本发明实施例提供了一种印制电路板子板的制造方法,该方法包括以下步骤:
步骤11、在绝缘层的一侧,采用加成法制作导电线路图形,得到印制电路板子板的线路层,其中,该绝缘层至少包括第一绝缘基材,该第一绝缘基材中的树脂处于B阶段(B-stage,即半固化状态)。
具体的,首先,在绝缘层的一个表面贴合干膜;然后,在干膜上进行曝光、显影处理;接着,采用加成法,在绝缘层上制作导电线路图形;最后,去除绝缘层上的干膜。由于本发明实施例中,采用加成法在绝缘层的一侧制作线路层,相比于减成法,制作出的线路更为精细,一般能达到小于30微米的线宽间距,而减成法能达到的最小线宽间距为40~50微米。
优选的,第一绝缘基材可以是环氧树脂玻纤布基板、芳香族聚酰胺树脂纤维的织布、环氧树脂无纺布基板、聚酰亚胺树脂基板、聚四氟乙烯树脂基板、聚苯醚树脂基板、聚苯醚树脂基板、氰酸酯树脂基板或双马来酰亚胺改性三嗪树脂基板等,其中第一绝缘基材中的树脂处于B阶段(即半固化状态)。
步骤12、在该绝缘层的另一侧(即与制作线路层相反的一侧的表面)的预设位置进行钻孔处理,得到贯穿该绝缘层的穿孔。
其中,预设位置为该绝缘层上与该绝缘层所属的印制电路板子板中需要与所制作的印制电路板的其他子板的线路层连接的通孔对应的位置。
进一步,钻孔处理包括激光钻孔、机械钻孔或冲孔等;其中,激光钻孔进一步包括红外激光钻孔及紫外激光钻孔。
优选的,本发明实施例钻孔处理为激光钻孔,从而更容易控制孔深。
步骤13、在步骤12形成的穿孔内填塞导电胶,得到印制电路板子板。
优选的,导电胶(也称为导电膏)包括但不限于下列中的一种或至少两种组成的混合物:铜膏、银膏、碳膏等。
在实施中,步骤13中,在穿孔内填塞导电胶可以采用手动塞孔、半自动印刷机塞孔、全自动印刷机塞孔或真空塞孔机塞孔。
在实施中,为了在电镀处理时,仅在该绝缘层的需要制作线路层的一侧被电镀,而另一侧不被电镀,以及在印制电路板子板的制作过程中保护第一绝缘基材不会因受到外界的侵蚀而受损,优选的,步骤11之前,该方法还包括:
在该绝缘层的另一侧(即与线路层相对的表面)贴合保护膜,该贴合处理的温度低于第一绝缘基材中的树脂的玻璃化温度。
相应的,步骤12中,在绝缘层的另一侧(即与线路层相对的表面)的预设位置进行钻孔处理,得到贯穿该绝缘层的穿孔,具体包括:
在保护膜上的预设位置进行钻孔处理,得到贯穿保护膜和绝缘层的穿孔。
相应的,步骤13之后,该方法还包括:
去除绝缘层上的保护膜。
优选的,该保护膜可以为聚酯保护膜、聚酰亚胺保护膜或干膜等。
进一步,若保护膜为干膜,则可以通过碱性溶液去除该保护膜;若保护膜为聚酯保护膜或聚酰亚胺保护膜,则可以通过手动方式去除该保护膜。
在印制电路板子板的制作过程中,由于在绝缘层的与线路层相对的表面贴合了保护膜,不仅在电镀处理时能够保护该绝缘层的另一侧不被电镀,以及在制作过程中保护第一绝缘基材不会因受到外界的侵蚀而受损,而且还能起到以下作用:一是在填塞穿孔的过程中,溢出的导电胶会残留在该保护膜上,而不会残留在绝缘层上,在制作完成后,去除该保护膜,即可将残留的导电胶清除,从而保证了印制电路板子板的表面不会被导电胶污染;二是,由于保护膜具有一定的厚度,在去除保护膜后,穿孔中的导电胶会形成一定厚度的凸起,在后续制作印制电路板时,通过该印制电路板子板中的导电胶形成的凸起与其他印制电路板子板中的导电胶或其他导电材料连接,能够提高印制电路板层间的连接可靠性。
在制作导电线路图形的过程中,为了避免第一绝缘基材的形成线路层的一侧受到药水的侵蚀,优选的,该绝缘层还包括第二绝缘基材,则:步骤11之前,该方法还包括如下步骤:
将第一绝缘基材与第二绝缘基材贴合在一起,其中,该第二绝缘基材中的树脂处于C阶段(C-stage,即完全固化状态),该贴合处理的温度低于第一绝缘基材中的树脂的玻璃化温度。
具体的,贴合处理的温度宜高于常温,但低于绝缘性基材中的树脂的玻璃化温度(TG),从而在贴合处理的过程中,第一绝缘基材中的树脂经升温软化而更好地贴合在第二绝缘基材的表面,并由于贴合处理的温度低于该第一绝缘基材中树脂的玻璃化温度,使其仍处于B阶段,即不会发生固化,便于下一步压合固化。
其中,玻璃化温度(TG)是材料的一个重要特性参数,材料的许多特性都在玻璃化转变温度附近发生急剧的变化。随着温度的升高,绝缘基材先逐渐软化,当温度升至该绝缘基材中树脂的玻璃化温度时发生固化反应并且该过程不可逆,即冷却后再次加热不会发生形状的改变。按玻璃化温度高低,可将树脂分为普通TG树脂和高TG树脂,普通TG≥130度,高TG≥170度。所以贴合处理的温度优选高于60℃,而针对普通材料的树脂,贴合处理的温度应低于125℃。
优选的,第一绝缘基材与第二绝缘基材的贴合处理可以采用真空贴膜方式。
在实施中,第一绝缘基材的厚度依据该印制电路板子板的工艺设计的要求选取,而第二绝缘基材主要作为保护层,其厚度可以薄至10微米~20微米,通常都小于第一绝缘基材的厚度。且因第二绝缘基材的成分绝大部分为树脂,玻璃纤维的成分接近于零,所以其韧性和硬度较差,实际中也需与第一绝缘基材(韧性和厚度较大)相结合,便于第二绝缘基材上线路图形的形成。
在实施中,若该绝缘层是由第一绝缘基材与第二绝缘基材进行贴合处理而形成的,则:
步骤11中,在绝缘层的一侧,采用加成法制作导电线路图形,具体包括:
在该绝缘层中的第二绝缘基材上,采用加成法制作导电线路图形。
步骤12中,在绝缘层的另一侧的预设位置进行钻孔处理,具体包括:
在该绝缘层中的第一绝缘基材上的预设位置进行钻孔处理,得到贯穿第一绝缘基材及第二绝缘基材的穿孔。
若该绝缘层是由第一绝缘基材与第二绝缘基材进行贴合处理而形成的,优选的,步骤11之前,该方法还包括:
在该绝缘层中第一绝缘基材上贴合保护膜,该贴合处理的温度低于第一绝缘基材中的树脂的玻璃化温度。
相应的,步骤12中,在绝缘层的另一侧的预设位置进行钻孔处理,具体包括:
在保护膜上的预设位置进行钻孔处理,得到贯穿保护膜、第一绝缘基材及第二绝缘基材的穿孔。
相应的,步骤13之后,该方法还包括:
去除第一绝缘基材上的保护膜。
本发明实施例中,提供了两种印制电路板子板的制造方法,一种制造方法是绝缘层仅包含第一绝缘基材,在制作时,在该第一绝缘基材的一个表面上采用加成法制作导电线路图形,在另一个表面的预设位置进行钻孔处理并在得到的穿孔中填充导电胶,从而形成印制电路板子板;另一种制造方法是绝缘层包含贴合在一起的第一绝缘基材及第二绝缘基材,在制作时,在该第二绝缘基材的表面上采用加成法制作导电线路图形,在第一绝缘基材的表面的预设位置上进行钻孔处理并在得到的穿孔中填充导电胶,从而形成印制电路板子板。
本发明实施例提供的印制电路板子板的制作工艺简单。采用本发明实施例提供的印制电路板子板,只需一次压合处理即可形成任意层导通的多层印制电路板,从而简化了工艺流程,降低了生产周期,提高了制造精度;另外,由于本发明实施例提供的印制电路板子板中的第一绝缘基材中的树脂处于B阶段,在形成多层印制电路板时,由于不需要额外的半固化片进行粘接,从而使制得的多层印制电路板的厚度更薄;此外,由于本发明实施例提供的印制电路板子板采用加成法进行图形转移来制作导电线路,使得制得的印制电路板具有更小的线宽、线距。
下面结合具体实施例对本发明提供的两种印制电路板子板的结构及其制造方法进行详细说明。
实施例一、本实施例中,绝缘层仅包含第一绝缘基材(该第一绝缘基材中的树脂处于B阶段),参见图2所示,本实施例提供的印制电路板子板的制造方法包括以下步骤:
步骤21、在第一绝缘基材11的上表面及下表面分别贴合保护膜2及干膜3,参见图3A所示,其中,贴合处理的温度低于该第一绝缘基材11中的树脂的玻璃化温度;
步骤22、在第一绝缘基材11上,采用加成法制作导电线路图形,得到印制电路板子板的线路层,具体为:
首先,对第一绝缘基材11上的干膜3进行曝光、显影处理,参见图3B所示;
然后,在第一绝缘基材11的干膜3一侧进行图形电镀处理,参见图3C所示;
最后,去除干膜3,从而得到该印制电路板子板的线路层4,参见图3D所示;
步骤23、在该第一绝缘基材11的保护膜2上的预设位置进行钻孔处理,得到贯穿该保护膜2及第一绝缘基材11的穿孔M,参见图3E所示;
步骤24、在该穿孔M内填塞导电胶5,参见图3F所示;
步骤25、去除该第一绝缘基材11上的保护膜2,得到印制电路板子板,参见图3G所示。
实施例二、本实施例中,绝缘层由第一绝缘基材(该第一绝缘基材中的树脂处于B阶段)及第二绝缘基材(该第二绝缘基材中的树脂处于C阶段)贴合而成,参见图4所示,本实施例提供的印制电路板子板的制造方法包括以下步骤:
步骤41、在该绝缘层的第一绝缘基材11的表面贴合保护膜2,以及在该绝缘层的第二绝缘基材12的表面贴合干膜3,参见图5A所示,其中,贴合处理的温度低于该第一绝缘基材11中的树脂的玻璃化温度;
步骤42、在该绝缘层的第二绝缘基材12上,采用加成法制作导电线路图形,得到印制电路板子板的线路层,具体为:
首先,对第二绝缘基材12上的干膜3进行曝光、显影处理,参见图5B所示;
然后,在第二绝缘基材12的干膜3一侧进行图形电镀处理,参见图5C所示;
最后,去除干膜3,从而得到该印制电路板子板的线路层,参见图5D所示;
步骤43、在该绝缘层的第一绝缘基材11的保护膜2上的预设位置进行钻孔处理,得到贯穿该保护膜2、第一绝缘基材11及第二绝缘基材12的穿孔M,参见图5E所示;
步骤44、在该穿孔M内填塞导电胶,参见图5F所示;
步骤45、去除该第一绝缘基材11上的保护膜2,得到印制电路板子板,参见图5G所示。
本发明实施例提供的印制电路板子板中的绝缘层至少包含其树脂处于B阶段的第一绝缘基材,制造工艺简单,且该印制电路板子板的绝缘层具有粘结性。
参见图6所示,本发明实施例提供的印制电路板的制造方法,包括以下步骤:
步骤61、叠板处理,将至少两个印制电路板子板按照预设顺序进行叠板,该印制电路板子板为本发明实施例提供的印制电路板子板,且任意两个相邻的印制电路板子板中,一个印制电路板子板的线路层与另一个印制电路板子板的绝缘层叠合在一起;
步骤62、压合处理,将叠板处理后的印制电路板子板进行压合处理,得到多层印制电路板,其中,压合处理的温度达到印制电路板子板中的第一绝缘基材中的树脂的玻璃化温度,使得压合处理后第一绝缘基材中的树脂发生固化,即由B阶段(半固化状态)转化为C阶段(完全固化状态),从而将相邻的两个印制电路板子板粘合在一起。
本发明实施例提供的印制电路板在制作过程中,可以通过各印制电路板子板包含的第一绝缘基材将两个相邻的印制电路板子板粘合在一起,不需要额外的半固化片将相邻的两个印制电路板子板粘合在一起,因此,形成的印制电路板的厚度大大降低;由于通过一次压合处理即可形成任意层导通的多层印制电路板,因此,简化了工艺流程,降低了生产周期,也提高了制造精度。
优选的,根据印制电路板的制板要求,步骤61中的叠板处理还可以为:
将至少两个印制电路板子板以及金属箔按照预设顺序进行叠板,其中,该金属箔位于最外层且与印制电路板子板的绝缘层叠合在一起。
进一步,在步骤62之后,该方法还包括:
对该印制电路板最外层的金属箔进行图形转移,得到印制电路板的最外层的导电线路图形。
优选的,该金属箔可以为铜箔,也可以为由其他导电金属制得的薄膜。
下面结合具体实施例对包括上述印制电路板子板的印制电路板及其制造方法进行详细说明,以下实施例均以6层PCB为例进行说明的,其他层数的PCB的制造方法与其类似,此处不再一一列举。
实施例三、该PCB由五个如图3G所示的第一种印制电路板子板及一个金属箔制作而成,具体制造方法参见图7所示,包括以下步骤:
步骤71、叠板处理,将第一种印制电路板子板及金属箔按照预设的顺序进行组合叠板,参见图8A所示,其中,相邻的两个印制电路板子板中,一个印制电路板子板的第一绝缘基材与另一个印制电路板子板的线路层叠合在一起,金属箔位于最外层且与印制电路板子板的第一绝缘基材叠合在一起;
步骤72、压合处理,得到所需的印制电路板,参见图8B所示,其中,压合处理的温度达到第一绝缘基材中的树脂的玻璃化温度;
步骤73、根据制板要求,对最外层的金属箔进行图形转移,形成具有导电线路的线路层,从而得到6层PCB,参见图8C所示。
实施例四、该PCB由五个如图5G所示的第二种印制电路板子板及一个金属箔制作而成,具体制造方法参见图9所示,包括以下步骤:
步骤91、叠板处理,将第二种印制电路板子板及金属箔按照预设的顺序进行组合叠板,参见图10A所示,其中,相邻的两个印制电路板子板中,一个印制电路板子板的第一绝缘基材与另一个印制电路板子板的线路层叠合在一起,金属箔位于最外层且与印制电路板子板的第一绝缘基材叠合在一起;
步骤92、压合处理,得到所需的印制电路板,参见图10B所示,其中,压合处理的温度达到第一绝缘基材中的树脂的玻璃化温度;
步骤93、根据制板要求,对最外层的金属箔进行图形转移,形成具有导电线路的线路层,从而得到6层PCB,参见图10C所示。
基于上述印制电路板子板的制作方法以及上述印制电路板的制作方法,本发明实施例还提供了印制电路板的结构,该印制电路板包含至少一个印制电路板子板,其中:
印制电路板子板包括绝缘层,以及位于绝缘层一侧的线路层;
绝缘层至少包括第一绝缘基材,以及绝缘层中设置有贯穿该绝缘层的穿孔,其中,穿孔是从绝缘层的另一侧进行钻孔而形成的,该穿孔内填有导电胶。
作为一种优选的结构,该印制电路板包含至少一个印制电路板子板;
该印制电路板子板包括绝缘层,以及位于绝缘层一侧的线路层;
该绝缘层包括第一绝缘基材,以及该绝缘层中设置有贯穿该第一绝缘基材的穿孔,其中:该印制电路板子板的线路层形成在该第一绝缘基材的一侧,该穿孔是从第一绝缘基材的另一侧进行钻孔而形成的,该穿孔内填有导电胶。
作为另一种优选的结构,该印制电路板包含至少一个印制电路板子板;
该印制电路板子板包括绝缘层,以及位于绝缘层一侧的线路层;
该绝缘层包括第一绝缘基材、位于所述第一绝缘基材的一侧的第二绝缘基材、以及该绝缘层中设置有贯穿该第一绝缘基材的穿孔,其中:该印制电路板子板的线路层形成在第二绝缘基材上,所述穿孔是从第一绝缘基材的另一侧进行钻孔而形成的,该穿孔贯穿第一绝缘基材和第二绝缘基材,该穿孔内填有导电胶。
基于上述两种优选结构,穿孔内填充的导电胶的厚度大于绝缘层的厚度。
对于第一种优选结构来说,该穿孔内的导电胶的厚度大于第一绝缘基材的厚度;对于第二种优选结构来说,该穿孔内的导电胶的厚度大于第一绝缘基材和第二绝缘基材的厚度之和。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (6)

1.一种印制电路板子板的制造方法,其特征在于,该方法包括:
在绝缘层的一侧,采用加成法制作导电线路图形,得到印制电路板子板的线路层,其中,所述绝缘层至少包括第一绝缘基材,且所述第一绝缘基材中的树脂处于B阶段;
在所述绝缘层的另一侧的预设位置进行钻孔处理,得到贯穿所述绝缘层的穿孔;
在所述穿孔内填塞导电胶,得到所述印制电路板子板;
其中,所述绝缘层还包括第二绝缘基材,则在所述制作导电线路图形之前,所述方法进一步包括:
将所述第一绝缘基材与所述第二绝缘基材贴合在一起,其中,所述第二绝缘基材中的树脂处于C阶段,所述贴合处理的温度高于常温、且低于所述第一绝缘基材中的树脂的玻璃化温度、且低于所述第二绝缘基材中的树脂的玻璃化温度;其中,所述第二绝缘基材的厚度小于所述第一绝缘基材的厚度;
其中,在所述制作导电线路图形之前,所述方法还包括:
在所述绝缘层的另一侧贴合保护膜,所述贴合处理的温度低于所述第一绝缘基材中的树脂的玻璃化温度;
在所述绝缘层的另一侧的预设位置进行钻孔处理,得到贯穿所述绝缘层的穿孔,具体包括:
在所述保护膜上的预设位置进行钻孔处理,得到贯穿所述保护膜和所述绝缘层的穿孔;
在所述穿孔内填塞导电胶之后,所述方法还包括:
去除所述保护膜;
其中,所述穿孔内填充的导电胶的厚度大于所述绝缘层的厚度。
2.如权利要求1所述的方法,其特征在于,所述制作导电线路图形,具体包括:
在所述绝缘层的第二绝缘基材上制作导电线路图形;
在所述绝缘层的另一侧的预设位置进行钻孔处理,得到贯穿所述绝缘层的穿孔具体包括:
在所述绝缘层的第一绝缘基材上的预设位置进行钻孔处理,得到贯穿所述第一绝缘基材及所述第二绝缘基材的穿孔。
3.一种印制电路板的制造方法,其特征在于,该方法包括:
叠板处理,将至少两个印制电路板子板按照预设顺序进行叠板,所述印制电路板子板为由权利要求1~2任一方法制造而成的,且任意两个相邻的印制电路板子板中,一个所述印制电路板子板的线路层与另一个所述印制电路板子板的绝缘层叠合在一起;
压合处理,将叠板处理后的印制电路板子板进行压合处理,得到多层印制电路板,其中,所述压合处理的温度达到所述印制电路板子板中的第一绝缘基材中的树脂的玻璃化温度。
4.如权利要求3所述的方法,其特征在于,所述叠板处理具体包括:
将至少两个所述印制电路板子板以及金属箔按照预设顺序进行叠板,其中,所述金属箔位于最外层且与所述印制电路板子板的绝缘层叠合在一起。
5.如权利要求4所述的方法,其特征在于,所述压合处理之后,所述方法还包括:
对所述印制电路板最外层的金属箔进行图形转移,得到所述印制电路板的最外层的导电线路图形。
6.一种印制电路板,其特征在于,所述印制电路板包含至少一个印制电路板子板,其中:
所述印制电路板子板包括绝缘层,以及位于所述绝缘层一侧的线路层;
所述绝缘层至少包括第一绝缘基材,以及所述绝缘层中设置有贯穿所述绝缘层的穿孔,其中,所述穿孔是从所述绝缘层的另一侧进行钻孔而形成的,所述穿孔内填有导电胶;
所述绝缘层还包括位于所述第一绝缘基材的一侧的第二绝缘基材;其中:
所述印制电路板子板的线路层形成在所述第二绝缘基材上,所述穿孔是从所述第一绝缘基材的另一侧进行钻孔而形成的,所述穿孔贯穿所述第一绝缘基材和所述第二绝缘基材;其中,所述第二绝缘基材的厚度小于所述第一绝缘基材的厚度;
其中,在贴合处理之前所述第一绝缘基材中的树脂处于B阶段;所述第二绝缘基材中的树脂处于C阶段,所述贴合处理的温度高于常温、且低于所述第一绝缘基材中的树脂的玻璃化温度、且低于所述第二绝缘基材中的树脂的玻璃化温度;
其中,所述穿孔内填充的导电胶的厚度大于所述绝缘层的厚度。
CN201310313915.3A 2013-07-24 2013-07-24 印制电路板子板及印制电路板的制造方法和印制电路板 Active CN104349610B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310313915.3A CN104349610B (zh) 2013-07-24 2013-07-24 印制电路板子板及印制电路板的制造方法和印制电路板
PCT/CN2013/087895 WO2015010400A1 (zh) 2013-07-24 2013-11-27 印制电路板子板及印制电路板的制造方法和印制电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310313915.3A CN104349610B (zh) 2013-07-24 2013-07-24 印制电路板子板及印制电路板的制造方法和印制电路板

Publications (2)

Publication Number Publication Date
CN104349610A CN104349610A (zh) 2015-02-11
CN104349610B true CN104349610B (zh) 2018-03-27

Family

ID=52392656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310313915.3A Active CN104349610B (zh) 2013-07-24 2013-07-24 印制电路板子板及印制电路板的制造方法和印制电路板

Country Status (2)

Country Link
CN (1) CN104349610B (zh)
WO (1) WO2015010400A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112839451B (zh) * 2019-11-25 2022-09-20 鹏鼎控股(深圳)股份有限公司 软硬结合板的制作方法及软硬结合板
CN111836469A (zh) * 2020-06-08 2020-10-27 瑞声精密制造科技(常州)有限公司 电路基板制备方法及电路基板
CN113395844B (zh) * 2021-06-09 2022-02-08 定颖电子(昆山)有限公司 一种PCB板的12oz填胶工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1129423A (zh) * 1993-08-23 1996-08-21 帕利克斯公司 多层印刷电路板及其制备方法
CN101543144A (zh) * 2007-03-14 2009-09-23 松下电器产业株式会社 识别标志以及电路基板的制造方法
CN102316682A (zh) * 2011-07-01 2012-01-11 杭州华三通信技术有限公司 多层pcb的加工方法
CN103037636A (zh) * 2011-09-30 2013-04-10 富葵精密组件(深圳)有限公司 多层电路板及多层电路板的制作方法
CN103188886A (zh) * 2011-12-31 2013-07-03 北大方正集团有限公司 一种印制电路板及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068802A (ja) * 1999-08-31 2001-03-16 Kyocera Corp 配線基板用絶縁シートおよびそれを用いた配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1129423A (zh) * 1993-08-23 1996-08-21 帕利克斯公司 多层印刷电路板及其制备方法
CN101543144A (zh) * 2007-03-14 2009-09-23 松下电器产业株式会社 识别标志以及电路基板的制造方法
CN102316682A (zh) * 2011-07-01 2012-01-11 杭州华三通信技术有限公司 多层pcb的加工方法
CN103037636A (zh) * 2011-09-30 2013-04-10 富葵精密组件(深圳)有限公司 多层电路板及多层电路板的制作方法
CN103188886A (zh) * 2011-12-31 2013-07-03 北大方正集团有限公司 一种印制电路板及其制作方法

Also Published As

Publication number Publication date
CN104349610A (zh) 2015-02-11
WO2015010400A1 (zh) 2015-01-29

Similar Documents

Publication Publication Date Title
CN103379751B (zh) 组合印制电路板的制造方法、印制电路板及其制造方法
JP6177639B2 (ja) 多層プリント配線板の製造方法、および多層プリント配線板
JP5284147B2 (ja) 多層配線基板
CN103456643A (zh) Ic载板及其制作方法
US20040112637A1 (en) Built-up printed circuit board with stacked via-holes and method for manufacturing the same
CN201290197Y (zh) 刚性-柔性的印制电路板
US7730612B2 (en) Method of manufacturing component-embedded printed circuit board
WO2013097539A1 (zh) 一种印制电路板及其制作方法
CN104956477A (zh) 布线基板
CN103039131B (zh) 印刷布线板的制造方法以及印刷布线板
JP4075673B2 (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法
JP5172404B2 (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
CN103379750B (zh) 多层电路板及其制作方法
CN103442525A (zh) 一种刚挠结合印制电路板及其制作方法
CN103108491A (zh) 电路板及其制作方法
CN103582320A (zh) 多层线路板及其制作方法
CN103841771A (zh) 组合印制电路板和印制电路板的制造方法以及印制电路板
CN104349610B (zh) 印制电路板子板及印制电路板的制造方法和印制电路板
TW201424501A (zh) 封裝結構及其製作方法
JP5581828B2 (ja) 積層回路基板および基板製造方法
CN103796450B (zh) 组合印制电路板和印制电路板的制造方法
CN103582321A (zh) 多层线路板及其制作方法
JP4774215B2 (ja) 多層プリント配線基板
CN110461085B (zh) 一种可实现在阶梯槽内压接元器件的线路板及其制作方法
CN104284530B (zh) 无芯板工艺制作印制电路板的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor

Patentee after: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee after: ZHUHAI FOUNDER TECH. HI-DENSITY ELECTRONIC Co.,Ltd.

Patentee after: ZHUHAI FOUNDER PCB DEVELOPMENT Co.,Ltd.

Patentee after: PKU FOUNDER INFORMATION INDUSTRY GROUP CO.,LTD.

Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: ZHUHAI FOUNDER TECH. HI-DENSITY ELECTRONIC Co.,Ltd.

Patentee before: ZHUHAI FOUNDER PCB DEVELOPMENT Co.,Ltd.

Patentee before: FOUNDER INFORMATION INDUSTRY HOLDINGS Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220916

Address after: 3007, Hengqin international financial center building, No. 58, Huajin street, Hengqin new area, Zhuhai, Guangdong 519031

Patentee after: New founder holdings development Co.,Ltd.

Patentee after: ZHUHAI FOUNDER TECH. HI-DENSITY ELECTRONIC Co.,Ltd.

Patentee after: ZHUHAI FOUNDER PCB DEVELOPMENT Co.,Ltd.

Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: ZHUHAI FOUNDER TECH. HI-DENSITY ELECTRONIC Co.,Ltd.

Patentee before: ZHUHAI FOUNDER PCB DEVELOPMENT Co.,Ltd.

Patentee before: PKU FOUNDER INFORMATION INDUSTRY GROUP CO.,LTD.

TR01 Transfer of patent right