JP2007134364A - 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置 - Google Patents

多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置 Download PDF

Info

Publication number
JP2007134364A
JP2007134364A JP2005323156A JP2005323156A JP2007134364A JP 2007134364 A JP2007134364 A JP 2007134364A JP 2005323156 A JP2005323156 A JP 2005323156A JP 2005323156 A JP2005323156 A JP 2005323156A JP 2007134364 A JP2007134364 A JP 2007134364A
Authority
JP
Japan
Prior art keywords
conductive layer
wiring
layer
wiring board
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005323156A
Other languages
English (en)
Inventor
Satoshi Chinda
聡 珍田
Nobuaki Miyamoto
宣明 宮本
Mamoru Onda
護 御田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2005323156A priority Critical patent/JP2007134364A/ja
Priority to US11/544,720 priority patent/US7780836B2/en
Priority to CNB2006101444664A priority patent/CN100454502C/zh
Publication of JP2007134364A publication Critical patent/JP2007134364A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Abstract

【課題】配線ピッチが４０μｍ未満の高密度配線化が達成可能な、多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置を提供する。
【解決手段】電気絶縁材料１の両面に、転写により表面導電層２Ａ及び裏面導電層２Ｂを形成し、更に表面導電層２Ａ及び電気絶縁材料１に貫通するビア穴５を設け、感光性めっきレジストパターン１４を形成した後、ビア穴５を充填銅めっき１５で充填すると共に、表面配線層９Ａ及び裏面配線層９Ｂを形成し、感光性めっきレジストパターン１４及びその下部にある表面導電層２Ａ及び裏面導電層２Ｂを除去して両面配線基板１１を製造する。
【選択図】図２

Description

本発明は、半導体デバイス、受動素子電子部品、機能性素子等を搭載する多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置に関するものである。
現在、半導体デバイスや抵抗、コンデンサーなどの電子部品は、デジタルスチルカメラ、ビデオカメラ、携帯電話などの軽量化のためにますます小型薄型化が求められている。例えば、抵抗やコンデンサーでは０６０３（０．６ｍｍ×０．３ｍｍ）の超小型のチップ抵抗が実用化されている。また、半導体チップでは、半導体パッケージを用いることなく、ベアチップを直接基板に搭載することが行われている。更に、半導体パッケージを用いる場合でも、半導体パッケージが半導体チップの大きさにほぼ近いＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）が多用されている。
このような小型薄型化の流れにあって、これらを搭載する多層配線のリジット配線基板では、絶縁層を介して配線層を多層積み上げるビルドアップ基板（Ｂｕｉｌｄｕｐ Ｓｕｂｓｔｒａｔｅ）が用いられるようになってきている。しかしながら、これらビルドアップ基板でも、すでに微細配線の限界が見え始めており、さらに高密度の配線基板の製造方法が要望されている。
このため、最近、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）用の配線テープ（以下ＴＡＢテープと記述）が半導体デバイスを搭載する基板に用いられている。このＴＡＢテープは、ポリイミド等からなる薄いフィルムを用い、この上に銅箔を貼り合わせて、この銅箔に配線パターンを形成するものである。このＴＡＢテープによれば、微細配線の形成が可能であり、薄いフィルムを用いるので基板の薄型化を達成できると共に曲げて用いることが可能となるため、電子装置への組み込みの面積と容積を小さくできること等のメリットがある。
一方、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もまた半導体デバイスを搭載する基板に用いられようとしている。このＦＰＣはＴＡＢ同様に薄いポリイミドなどのフィルムを用いるものであるが、広幅での製造が可能な利点がある。これらのＴＡＢとＦＰＣの棲み分けは、ＴＡＢがより高密度な配線基板を必要とする小型電子機器、ＦＰＣが通常の配線基板を用いる中型の電子機器とされている。
上記ＴＡＢテープ等における配線形成技術として、基板となるフィルムの一面に形成された銅層をフォトレジスト(感光性樹脂)によりマスキングして、配線としない部分を溶液でエッチング(除去)して配線パターンを形成するサブトラクティブ法が一般的に採用されている（例えば、特許文献１参照）。
このサブトラクティブ法を用いたＴＡＢテープ等の配線導体の配線幅と間隔は、銅箔をフォトケミカルエッチングするプロセスの改良や、より薄い銅箔の使用などにより、現在、量産レベルで２０μｍ（ピッチ４０μｍ）程度まで細くされているが、ほぼ技術的限界に至っている。
しかも、サブトラクティブ法では、エッチングの進行に伴い配線幅が減少（サイドエッチング現象）してしまうという基本的な問題がある。この配線幅の減少によってフォトレジストが剥離し、剥離した部分からの銅箔の化学溶解が始まり、結果として配線の断線不良が起こる。また配線幅の減少により逆に配線間隔は大きくなり、要求する配線幅が得にくくなる。この対策として、配線幅の減少と配線間隔の増加を考慮して、フォトマスクの補正が行われるが、エッチング完成品の配線幅と配線間隔を何度も測定し、フォトマスク作成にフィードバックしなければならず、製造プロセスの複雑化と製品納期の短縮の障害にもなっている。
一方、ビルドアップ基板では、絶縁性基板上にパラジウム（Ｐｄ）等の触媒を付与してから、化学銅めっきを薄く施し、更に電気銅めっきを１０μｍ程度施してから、フォトケミカルエッチングによって配線パターンが形成される。このため、ビルドアップ基板においても、ＦＰＣ，ＴＡＢテープと同様、サブトラクティブ法に起因する基本的な問題が残余している。
以上のような背景の下に、サブトラクティブ法に替えて、アディティブ法による配線ピッチ４０μｍ以下の微細配線基板の製法が検討されている。このアディティブ法は、無電解銅めっき法によるフルアディティブ法と電気銅めっきを併用したセミアディティブ法とに分けられる。
フルアディティブ法は、電気絶縁性基板にＰｄ触媒を付与してから、フォトプロセスによってめっきレジストを形成し、めっきレジストの開口部に無電解銅めっきを行った後、めっきレジストを剥離して、更にめっきレジスト直下のＰｄ触媒を除去して配線パターンを形成する方法である（例えば、特許文献２、３参照）。一方、セミアディティブ法では、無電解銅めっきを薄く施した後、無電解銅めっきと比較して短時間でめっきを厚くできる電気銅めっきにより厚い銅めっきを施して配線パターンを形成する方法である。
しかしながら、これらのアディティブ法では、ＥＤＴＡ−Ｃｕ等の銅錯体を用いた高温高アルカリのめっき液を用いて無電解銅めっきを行うため、めっき液が高価であるばかりでなく、その析出速度は通常の電気めっきの１／１０以下であり、めっきの析出速度が極めて遅かった。更に、高温高アルカリ性の無電解銅めっき液により、めっきレジスト膜の剥離が起こること、ポリイミドを電気絶縁性基板として用いるＴＡＢテープやＦＰＣでは、高温のアルカリ性無電解銅めっき液によって、電気絶縁性基板自体が化学的に溶解し、損傷してしまう欠点がある。
このため、現在、無電解銅めっきに替わって、下地となる導電層を蒸着やスパッタリング等で形成する方法がある。この方法は、例えばポリイミドフィルム等の表面にチタン（Ｔｉ）やクロム（Ｃｒ）などの皮膜を１００Å程度施してから、その表面にさらに厚さ３μｍ程度の銅膜を施すものである。この方法では、Ｐｄなどの無電解銅めっき用の触媒付与の必要がなく、また無電解銅めっきを省略できるメリットがある。
図９に、上記方法を用いた従来の多層配線基板（両面配線基板）の製造方法の例を示す。
まず、ポリイミドからなる電気絶縁材料１の裏面に、接着剤により裏面銅箔３を貼り合わせる。通常ポリイミドフィルムの厚さは、２０〜５０μｍ、銅箔の厚さは１０〜２０μｍ程度である。次に、電気絶縁材料１のもう一方の面（表面）に、表面導電層２Ａを形成する（ａ）。この表面導電層２Ａは、例えば、まず金属クロム等の拡散境膜をスパッタリングにより１００Å程度の厚さに形成後、同様にスパッタリング等の気相法によって銅膜を１０００Å程度の厚さに形成し、更にこの上部に化学銅めっきや電気銅めっきにより銅膜を３μｍ程度の厚さにまで成長させたものである。
次に、フォトケミカルエッチング方法によって表面導電層２Ａに導電層穴４を形成後（ｂ）、エキシマレーザや炭酸ガスレーザ、あるいはＣＦ４を含んだガスによる反応性プラズマ等によって、ビア穴５を開口する（ｃ）。
更に、ビア穴５の内壁に導電性を付与するためにパラジウム触媒層６を付与する処理を行った後（ｄ）、その上に、電気銅めっき層７を形成する（ｅ）。
次に、感光性エッチングレジストを表面にコートしてから、露光現像によって感光性エッチングレジストパターン８を形成後（ｆ）、塩化第２鉄水溶液等のケミカルエッチング液を用いて表面配線層９を形成し、更に感光性エッチングレジストを除去する（ｇ）。
裏面銅箔３も同様にフォトケミカルエッチングにより裏面銅配線層１０を形成すると、両面配線基板１１が完成する（ｈ）。以上の方法は、ビルドアップ基板の配線形成の一製法としても現在適用されている。
特開２００４−３１９５９３号公報 特開平１０−２２６３４号公報 特開平５−１５２７４６号公報
しかしながら、上記の多層配線基板の製造方法には以下のような欠点があった。
（１）配線密度の限界
配線層をケミカルエッチング（サブトラクティブ法）によって形成するので、図９（ｇ）に示すように、サイドエッチングにより表面配線層９のエッジ部が断面台形状になり、配線幅、配線間隔の仕上がりが設計値に対して変動してしまう。このため露光に用いるマスクの補正が必要になる。またサイドエッチングの程度は配線密度や、エッチング液のスプレー条件などによって異なるので、補正を行っても配線幅と間隔の変動を防ぐことが困難である。このため、従来のケミカルエッチングでは、前述のようにＴＡＢテープなどの高密度配線基板でも、量産で４０μｍピッチが限界になっている。
（２）製造プロセスの長期化、複雑化
表面導電層２Ａの形成にスパッタリング等の気相法を用いるので、膜形成に非常に時間が掛かる。また、図９に示すように、表面配線層９と裏面配線層１０を別々のプロセスにて形成するので、製造工程が複雑化する。
（３）プロセス設備が高価
表面導電層２Ａの形成にスパッタリング等の気相法を用いるので、プロセスに使用する設備が非常に高価になる。
従って、本発明の目的は、前述の従来技術の欠点を解消することにあり、具体的には、表面導電層の形成にスパッタリング等の気相法を用いることなく、安価な方法で製造プロセスを簡略化し、配線ピッチが４０μｍ未満の高密度配線化が達成可能な、多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置を提供することにある。
上記目的を達成すべく、本発明に係る多層配線基板の製造方法は、フィルム状の補強材に剥離可能な薄膜状導電層を形成した導電層形成材料を用意し、長尺状の電気絶縁材料の両面に、前記導電層形成材料から前記薄膜状導電層を転写して表面導電層及び裏面導電層を形成する工程と、前記表面導電層及び前記電気絶縁材料に貫通するビア穴を設けた後、前記表面導電層と前記裏面導電層の所定の位置に感光性めっきレジスト膜による所望の形状のパターンを形成する工程と、前記裏面導電層を陰極として電気めっきを行い、前記ビア穴を電気めっき金属で充填すると共に、前記感光性めっきレジスト膜のパターン間の間隙部に、それぞれ表面配線層及び裏面配線層を形成する工程と、前記感光性めっきレジスト膜及びその下の表面導電層及び裏面導電層を除去することにより表面配線層及び裏面配線層からなる導電性の配線パターンを形成する工程と、を備えることを特徴とする。
なお、本発明において、多層配線基板とは２層配線基板以上を配線基板と意味することとする。
また、上記目的を達成すべく、本発明に係る多層配線基板の製造方法は、フィルム状の補強材に剥離可能な薄膜状導電層を形成した導電層形成材料を用意し、裏面にフィルム状の裏面導電層が形成された長尺状の電気絶縁材料の表面に、前記導電層形成材料から前記薄膜状導電層を転写して表面導電層を形成する工程と、前記表面導電層及び前記電気絶縁材料に貫通するビア穴を設けた後、前記表面導電層の所定の位置に感光性めっきレジスト膜による所望の形状のパターンを形成する工程と、前記裏面導電層を陰極として電気めっきを行い、前記ビア穴を電気めっき金属で充填すると共に、前記感光性めっきレジスト膜のパターン間の間隙部に、表面配線層を形成する工程と、前記感光性めっきレジスト膜及びその下の表面導電層を除去することにより表面配線層からなる導電性の配線パターンを形成する工程と、前記裏面導電層を裏面配線層からなる導電性の配線パターンに形成する工程と、を備えることを特徴とする。
また、上記目的を達成すべく、本発明に係る多層配線基板の製造方法は、フィルム状の裏面導電層上に感光性永久レジストを塗布後、該感光性永久レジストにビア穴を設け、前記裏面導電層を陰極として、電気めっきによりビア穴に該ビア穴の長さ以上にわたって電気めっき金属を充填する工程と、フィルム状の補強材に剥離可能な薄膜状導電層を形成した導電層形成材料を用意し、前記感光性永久レジストの表面に前記導電層形成材料から前記薄膜状導電層を転写して表面導電層を形成する工程と、前記表面導電層の上に所望の形状のめっきレジストパターンを形成後、前記裏面導電層を陰極として電気めっきを行い、前記感光性めっきレジスト膜のパターンの隙間部に表面配線層を形成する工程と、前記感光性めっきレジスト膜及びその下の表面導電層を除去することにより表面配線層からなる導電性の配線パターンを形成する工程と、前記裏面導電層を裏面配線層からなる導電性の配線パターンに形成する工程と、を備えることを特徴とする。
また、上記目的を達成すべく、本発明に係る多層配線基板の製造方法は、フィルム状の補強材に剥離可能な薄膜状導電層を形成した導電層形成材料を用意し、導電性の配線パターンを有する電気絶縁性の配線基板の表面に前記導電層形成材料から前記薄膜状導電層を転写して表面導電層を形成する第１の工程と、前記表面導電層及び前記配線基板にビア穴を設けた後、前記表面導電層の所定の位置に感光性めっきレジスト膜による所望の形状のパターンを形成する第２の工程と、前記表面導電層を陰極として電気めっきを行い、前記ビア穴を電気めっき金属で充填すると共に、前記感光性めっきレジスト膜のパターン間の間隙部に、表面配線層を形成する第３の工程と、前記感光性めっきレジスト膜及びその下の表面導電膜を除去することにより表面配線層からなる導電性の配線パターンを形成する第４の工程と、を備えることを特徴とする。
前記配線基板の裏面に、更に前記第１〜第４の工程を施すこともできる。
前記ビア穴を、レーザビーム法、ドライケミカルエッチング法、又は反応性のプラズマアッシング法により形成することが好ましい。
前記表面導電層を、フォトケミカルエッチング法、又はダイレクトレーザビーム法により形成することが好ましい。
また、上記目的を達成すべく、本発明に係る多層配線基板は、電気絶縁材料の表裏両面を貫通するビア穴に銅めっきが充填されると共に、前記電気絶縁材料の表面側、及び裏面側に前記銅めっきにより、それぞれ表面配線層、裏面配線層が形成されていることを特徴とする。
前記表面配線層及び前記裏面配線層の配線ピッチを４０μｍ未満とすることができる。
また、上記目的を達成すべく、本発明に係る多層配線基板は、電気絶縁材料の表裏両面を貫通するビア穴に銅めっきが充填されると共に、前記電気絶縁材料の表面側に、前記銅めっきと連続して表面配線層が形成されていることを特徴とする。
また、上記目的を達成すべく、本発明に係る多層配線基板は、感光性永久レジストの表裏両面を貫通する感光性永久レジスト穴に銅めっきが充填されると共に、前記感光性永久レジストの表面側にめっきによる表面配線層が形成されていることを特徴とする。
また、上記目的を達成すべく、本発明に係る多層配線基板は、両面プリント配線基板の上面側の所定箇所に設けられたビア穴に、銅めっきを充填すると共に表面配線層を形成したことを特徴とする。
前記表面配線層の配線ピッチを４０μｍ未満とすることができる。
前記多層配線基板に、半導体素子、受動部品、又は機能部品を実装して電子装置とすることができる。
本発明によれば、安価な方法で製造プロセスを簡略化し、配線ピッチが４０μｍ未満の高密度配線化が達成可能な、多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置を提供することができる。
以下、本発明の好適な実施の形態を添付図面に基づいて説明する。
［第１の実施形態］
（両面配線基板の構成）
図１に、第１の実施形態に係る両面配線基板の断面図を示す。
この両面配線基板１１は、電気絶縁材料１の表裏両面を貫通するビア穴５に充填銅めっき１５が充填されると共に、電気絶縁材料１の表面側に表面配線層９Ａ、裏面側に裏面配線層９Ｂが形成されたものである。
（両面配線基板の製造方法）
図２に基づき、図１に示す両面配線基板の製造方法を説明する。
まず、図２（ａ）に示す電気絶縁材料１として、例えば、ポリイミドからなる高耐熱材料を準備する。ＴＡＢテープの場合、通常、３５、７０、１０５ｍｍの幅で、厚さが２５、３８μｍのポリイミドを用いることができる。
次に、電気絶縁材料１の両側に表面導電層２Ａ，表面導電層２Ｂを形成するため、表面導電層形成材料２１、裏面導電層形成材料２２を用意する。この表面導電層形成材料２１及び裏面導電層形成材料２２は、裏打ち銅箔１２の片面に、それぞれ、表面導電層２Ａ，表面導電層２Ｂを設けたものである。裏打ち銅箔１２と表面導電層２Ａ（又は裏面導電層２Ｂ）との間は接合が弱く、容易に剥離が可能である。表面導電層形成材料２１（又は裏面導電層形成材料２２）においては、剥離性を高めるために、例えば、電気クロムめっき層からなる薄いバリア層（図示せず）が裏打ち銅箔１２と表面導電層２Ａ（又は裏面導電層２Ｂ）との間に形成される。バリア層と銅の密着は弱いので、また加熱による熱拡散の障壁ともなっているため、容易に剥離することができる。
次に、電気絶縁材料１の両面を、接着剤層１３を介して、表面導電層形成材料２１及び裏面導電層形成材料２２で挟み、ロールラミネータにより貼り合わせる（図２（ａ），（ｂ））。接着剤層１３には、例えば、熱硬化性のエポキシ樹脂系、熱可塑性ポリイミド樹脂系、ポリエーテルアミドイミド系、ＮＢＲの合成ゴム系、ビスマレイミド系、または熱硬化性エポキシ／マレイミド系を用いることができる。熱硬化性樹脂を用いた場合、接着剤層１３を貼り合わせた後で、硬化反応完結のための熱処理を行う。一方、熱可塑性樹脂では、貼り合わせ後、そのまま用いることができる。
次に、両面の裏打ち銅箔１２，１２を剥離することにより、電気絶縁材料１の両面に接着剤層１３を介してそれぞれ表面導電層２Ａ及び裏面導電層２Ｂが形成された多層基材２３が得られる（ｃ）。
なお、本実施形態では、電気絶縁材料１に対して表面導電層２Ａと裏面導電層２Ｂとを１工程で同時に形成したが、別工程で別々に形成しても構わない。
次に、多層基材２３の表面導電層２Ａに、フォトケミカルエッチングプロセスを用いて、導電層穴４を開口する（ｄ）。導電層穴４の最小径はフォトレジストの解像度で決まるが、例えば、直径３０〜６０μｍの範囲で選定することができる。ケミカルエッチングには、塩化第２鉄水溶液を用いることができる。
更に、酸素プラズマエッチング、炭酸ガスレーザ、あるいはエキシマレーザによりビア穴５の形成を行う（ｅ）。炭酸ガスレーザによりビア穴５を形成した場合は、ビア穴５の表面および周囲にスミア（未分解残渣）が残るので、酸素プラズマ等により除去することが好ましい。
その後、感光性ドライフィルムフォトレジストを両面に貼り合わせ、両面に感光性めっきレジストパターン１４を形成する。ドライフィルムの厚さは、例えば、１０μｍである。貼り合わせ後、露光および現像を行うと、感光性めっきレジストパターン１４が形成される（ｆ）。感光性めっきレジストパターン１４は、パターン図は省略するが、裏面、表面ともに、例えば、配線幅１０μｍ、配線間隔１０μｍ、配線ピッチ２０μｍの微細配線が可能である。
感光性めっきレジストパターン１４を形成後、脱脂酸洗い、活性化処理等のめっき前処理を経てから、裏面導電層２Ｂを陰極として硫酸銅めっき浴からなる電気銅めっきを行い、ビア穴５の開口部に銅めっきを施して充填銅めっき１５を設け、次いで表裏両面にパターンめっきを行って、表面配線層９Ａ及び裏面配線層９Ｂを形成する（ｇ）。充填銅めっき１５は配線層と比較して厚いので、陽極の配置の工夫によって、ビア穴５へのめっき時間を長く設定する。この電気めっきプロセスは、連続した巻き取り式のめっき装置で行うことができる。即ち、巻き出しリールと巻き取り機の間に、長いめっき槽を配置し、めっき槽の両側には銅板からなる陽極を配置して、陽極となる銅板は、電気めっきを行う面の対向面に配置する。材料の走行は、材料の縦配置でも水平配置でも構わない。ビア穴充填部では、陽極の配置する長さを長くし、配線形成部では短くすると、連続巻取りにおいて、配線部とビア部のめっき厚さを制御することが可能となる。
なお、電気銅めっきは、めっきレジストパターン形成後にパラジウム（Ｐｄ）触媒付与処理を行ってからでも良い。パラジウム触媒処理を行うことによって、ビア穴内壁と電気銅めっきの密着性をより高めることができる。
表面配線層９Ａ及び裏面配線層９Ｂを形成後、表面と裏面の感光性めっきレジストパターン１４の除去し（ｈ）、更に表面導電層２Ａおよび裏面導電層２Ｂを溶解除去することにより、両面配線基板１１が完成する（ｉ）。
表面導電層２Ａ及び裏面導電層２Ｂの溶解除去には、例えば、過酸化水素添加アンモニウム水溶液や過酸化水素添加硫酸水溶液、塩化第２鉄水溶液を用いることができる。表面導電層２Ａ及び裏面導電層２Ｂは、電気銅めっきで形成された表面配線層９および裏面配線層１０と比較して薄いため、表面配線層９Ａ、裏面配線層９Ｂが溶解除去されて消失することは考えにくい。しかし、表面配線層９Ａ、裏面配線層９Ｂの厚さと表面導電層２Ａ、裏面導電層２Ｂの厚さが近接している場合には、感光性めっきレジストパターン１４の除去前に、電気金めっきを例えば０．０１〜０．１μｍ程度の厚さに施すことが好ましい。これにより、表面配線層９Ａ、裏面配線層９Ｂは薄い金めっき膜によって保護され、溶解液でのエッチングによる厚さの減少を防ぐことができる。
（本実施形態の効果）
（１）本実施形態では、配線パターンの形成において、従来のサブトラクティブ法のように配線層をケミカルエッチングするのではなく、感光性めっきレジストをエッチングしている。このため、配線ピッチの形成限界を使用する感光性めっきレジストの解像度で決めることができ、配線密度を向上させて４０μｍピッチより狭くすることが可能になる。よって、従来のサブトラクティブ法と比較して、配線密度を向上させることができる。
更に、従来のサブトラクティブ法においてはサイドエッチングが生じてしまい、表面配線層の端部が断面台形状になって配線幅、配線間隔の仕上がりが設計値に対し変動してしまうが、本実施形態の配線形成では、直角断面を有し、マスク設計値に等しい配線幅と配線間隔が得られる。
（２）無電解銅めっき及び高価な薄膜形成プロセスを用いていないため、両面配線基板、またそれ以上の多層配線基板でも、従来の方法と比較して、製造時間を短縮化すると共に、多層配線基板の低コスト化を図ることができる。
（３）高温高アルカリ性の無電解銅めっきを用いないので、アルカリに弱い絶縁材料であるポリイミドや感光性樹脂を損傷させることがなく、配線基板の電気特性やその他強度特性の低下が無い。このため、多層配線基板の信頼性向上を図ることができる。
（４）両面配線を同時に形成できるので、従来の方法と比較してプロセスを短縮化し、両面配線基板の低コスト化を図ることが可能になる。
図２に示した第１の実施形態の製造方法を用いて、両面配線基板１１を製造した。
まず、厚さ１８μｍ、幅２６．５ｍｍの裏打ち銅箔１２の片面に、電気クロムめっき層を０．０２μｍの厚さに形成した後、さらに硫酸銅めっき浴による電気銅めっきによって表面導電層２Ａを２μｍの厚さに形成し、表面導電層形成材料２１とした。また、同様の方法で、裏面導電層２Ｂを２μｍの厚さに裏面導電層形成材料２２を形成した（ａ）。
次に、厚さ２５μｍ、幅３５ｍｍのポリイミドテープからなる電気絶縁材料１の両面を、厚さが１２μｍのエポキシ系接着剤層１３を介して、表面導電層形成材料２１と裏面導電層形成材料２２とで挟み、ロールラミネータにより、貼り合わせた（ｂ）。貼り合わせ温度は１７０℃である。その後、１６０℃で６０分間加熱して、エポキシ樹脂系接着剤層１３を硬化させた。なお、ポリイミドテープからなる電気絶縁材料１の幅方向の両端には、４．７５ｍｍピッチの等ピッチの送り穴（パーフォレーションホール）を連続して形成した。送り穴はパンチング金型により開口した。送り穴の内側の配線形成可能な有効幅は、２６．５ｍｍである。
次に、エポキシ樹脂系接着剤層１３を硬化後、裏打ち銅箔１２を剥離して、電気絶縁材料１の両面に接着剤層１３を介してそれぞれ表面導電層２Ａ及び裏面導電層２Ｂを形成した多層基材２３を得た（ｃ）。
次に、フォトケミカルエッチングプロセスを用いて、導電層穴４を形成した（ｄ）。導電層穴４は、直径５０μｍに選定した。ケミカルエッチングには、塩化第２鉄水溶液を用いた。
その後、炭酸ガスレーザを用いて、開口部以外の導電層をマスクとしたビア穴５の形成を行った（ｅ）。ビア穴５表面および周囲にスミア（未分解残渣）が残ったので、酸素プラズマにより除去した。
次に、両面に感光性めっきレジストパターンを形成するため、厚さは１０μｍの感光性ドライフィルムフォトレジストを両面に貼り合わせた。貼り合わせ後、露光および現像を行ない、感光性めっきレジストパターン１４を形成した（ｆ）。露光にはパーフォレーションホールを基準とした送り及び位置決め機構を有する両面露光機を用いて両面同時に行った。
感光性めっきレジストパターン１４を形成後、脱脂酸洗い、活性化処理などのめっき前処理を経て、硫酸銅めっき浴からなる電気銅めっきを行い、ビア穴５に充填銅めっき１５を設けると共に、表面配線層９Ａ及び裏面配線層９Ｂを形成した（ｇ）。なお。本めっきには、裏面導電層側の配線形成、ビア穴充填、表面導電層側の配線形成の順からなる、縦型の一連の電気めっき装置によって行った。
最終的に、表面と裏面の感光性めっきレジストパターン１４を除去し（ｈ）、更に、過酸化水素添加アンモニウム水溶液を用いて、表面導電層２Ａと裏面導電層２Ｂを溶解除去して、両面配線基板１１を完成させた（ｉ）。
［第２の実施形態］
（両面配線基板の構成）
図３に、第２の実施形態に係る両面配線基板の断面図を示す。
この両面配線基板３１は、電気絶縁材料１の表裏両面を貫通するビア穴５に充填銅めっき１５が充填されると共に、電気絶縁材料１の表面側に充填銅めっき１５と連続して形成された表面配線層９Ａが設けられ、電気絶縁材料１の裏面側に銅箔からなる裏面配線層１０が形成されたものである。
（両面配線基板の製造方法）
図４に基づき、図３に示す両面配線基板の製造方法を説明する。
本実施形態では、図４（ａ）に示すように、電気絶縁材料１の裏面に予め裏面銅箔３を形成した材料を用いる。電気絶縁材料には第１の実施形態と同様に、ポリイミドを用いることができ、第１の実施形態と同様に、幅を３５、７０、１０５ｍｍ、厚さを２５、３８μｍとすることができる。また、裏面銅箔の厚さは例えば１２μｍとすることができる。ポリイミドからなる電気絶縁材料１ヘの裏面銅箔３の接着には、熱可塑性の変性ポリイミド樹脂からなる接着剤を用いることができる。
また、実施例１で示したように、ポリイミドテープからなる電気絶縁材料１の幅方向の両端には、４．７５ｍｍピッチの等ピッチの送り穴（パーフォレーションホール）を連続して形成することが好ましい。
次に、電気絶縁材料１の表面に表面導電層２Ａを形成するため、表面導電層形成材料２１を用意する。この表面導電層形成材料２１は第１の実施形態で説明したように、裏打ち銅箔１２の片面に表面導電層２Ａを設けたものである。
次に、電気絶縁材料１の表面に、接着層１３を介して表面導電層形成材料２１をロールラミネータにより貼り合わせた後、裏打ち銅箔１２を剥離することにより、表面に表面導電層２Ａを形成した多層基材３３が得られる（ｂ）。
更に、フォトケミカルエッチングにより表面導電層２Ａに導電層穴４を形成後（ｃ）、第１の実施形態と同様のプロセスでビア穴５を形成する（ｄ）。
次に、感光性めっきレジストパターン１４を形成後、裏面銅箔３をテープ等によりマスキングを行い、裏面銅箔３を陰極として電気銅めっきを行い、ビア穴５の開口部に銅めっきを施して充填銅めっき１５を設け、次いで表面にパターンめっきを行う（ｅ）。電気めっき装置及び銅めっき液は、第１の実施形態で用いたものを使用することができるが、電気めっきを行う陽極は表面導電層２Ａ側のみで良い。
電気銅めっき後、感光性めっきレジストパターン１４を剥離除去し、更に表面導電層２Ａを溶解除去すると、表面配線層９Ａが完成する（ｆ）。表面導電層の溶解除去には、第１の実施形態と同様に、過酸化水素添加アンモニウム水溶液や過酸化水素添加硫酸水溶液、塩化第２鉄水溶液等を用いることができる。
最後に裏面の裏面銅箔３をフォトケミカルエッチングすることにより裏面配線層１０を形成し、両面配線基板３１が完成する（ｇ）。
（本実施形態の効果）
本実施形態においても、第１の実施形態と同様に、配線密度を向上させ、多層配線基板の低コスト化、信頼性の向上を図ることが可能となる。
［第３の実施形態］
（両面配線基板の構成）
図５に、第３の実施形態に係る両面配線基板の断面図を示す。
この両面配線基板４１は、感光性永久レジスト１６の表裏両面を貫通する感光性永久レジスト穴１７に充填銅めっき１５が充填されると共に、感光性永久レジスト１６の表面側にめっきによる表面配線層９Ａが設けられ、感光性永久レジスト１６の裏面側に銅箔からなる裏面配線層１０が形成されたものである。
（両面配線基板の製造方法）
図６に基づき、図５に示す両面配線基板の製造方法を説明する。
まず、図６（ａ）に示すように、裏面銅箔３に感光性永久レジスト１６をスクリーン印刷法で塗工する。裏面銅箔３としては、電解銅箔や圧延銅箔を用いることができ、１２μｍ、１８μｍなどの厚さを有する市販品を用いることができる。また、幅は３５ｍｍ、７０ｍｍ、１０５ｍｍなど、配線基板製造に必要な最適な幅の材料を選定して用いる。この銅箔の幅方向の両端には、実施例１と同様に、送り穴（パーフォレーションホール）をパンチング金型により４．７５ｍｍの等ピッチで連続して形成することが好ましい。また、塗布する感光性永久レジスト１６としては、例えば感光性ソルダーレジスト（耐熱性はんだレジスト）などでも構わない。このソルダーレジストによる場合は、スクリーン印刷法による印刷マスクの厚さの選定によって、希望とする厚さの永久レジスト膜を簡単に得ることが可能である。例えば、シルクスクリーン印刷では、２０μｍ程度の膜厚を一回の印刷で形成することができる。
次に、露光および現像工程を経て、感光性永久レジスト１６の所定位置に感光性永久レジストビア穴１７を形成する（ｂ）。感光性永久レジストビア穴１７の径は、露光マスクと感光性永久レジストの解像度で決まるが、感光性ソルダーレジストでは、通常直径６０μｍの小さな径のレジスト穴を形成することが可能である。
その後、裏面銅箔３を陰極として、電気銅めっきを行って充填銅めっき１５を形成する（ｃ）。充填銅めっきの厚さは、感光性永久レジストの厚さを少し超える程度までの厚さとする。
次に、感光性永久レジスト１６の表面に、第２の実施形態で使用した、裏打ち銅箔の片面に表面導電層２Ａを設けた表面導電層形成材料を接着剤層１３を介して重ねて貼り合わせ、接着剤層１３を硬化後、裏打ち銅箔を剥離して、感光性永久レジスト１６の表面に表面導電層２Ａを形成する（ｄ）。
更に、表面導電層２Ａに、フォトケミカルエッチング方法で導電層穴４を形成後（ｅ）、充填銅めっき１５の上部に残った接着剤層１３を除去して、接着剤層穴１８を形成する（ｆ）。接着剤層１３の除去には、例えば炭酸ガスレーザや酸素プラズマでも良いが、あるいは過マンガン酸水溶液のような酸化性の化学薬品による湿式処理でも構わない。
次に、第１の実施形態と同様に、感光性めっきレジストパターン１４を形成する（ｇ）。感光性めっきレジストパターンは第１の実施形態と同様に、高密度の配線パターンの形成が可能である。
感光性めっきレジストパターン１４を形成後、裏面銅箔３を陰極とした電気銅めっきを行い、表面にめっきパターンを形成し、表面配線層９Ａとする（ｈ）。
所定の厚さの電気銅めっきを完了させた後、感光性めっきレジストパターン１４の剥離と表面導電層２Ａの溶解除去を行う（ｉ）。表面導電層２Ａの溶解除去には、第１の実施形態と同様に、過酸化水素添加アンモニウム水溶液や過酸化水素添加硫酸水溶液、塩化第２鉄水溶液などを用いることができる。
最後に、裏面銅箔３をエッチング加工でパターン形成して両面配線基板４１を完成させる（ｊ）。
（第３の実施形態の効果）
本実施形態では、第１の実施形態と同様に、配線密度を向上させ、多層配線基板の低コスト化、信頼性の向上を図ることが可能となる他、電気絶縁材料として感光性永久レジストを用いているので、ビア穴の形成に炭酸ガスレーザなどの高価なドライプロセスを用いることなく、露光、現像で行うことができ、製造コストの低減を更に図ることができる。
［第４の実施形態］
（３層配線基板）
図７に、第４の実施形態に係る３層配線基板の断面図を示す。
この３層配線基板５０は、通常使用される両面プリント配線基板１９を用い、この両面プリント配線基板１９の上面側の所定箇所に設けられたビア穴に、銅めっきを充填すると共に表面配線層９Ａを形成し、両面プリント配線基板１９の裏面側に銅箔からなる裏面配線層１０を設けたものである。
プリント配線基板１９の銅箔には、厚さ２５〜５０μｍの圧延銅箔で、配線幅、間隔ともに５０〜２００μｍのものが現在製造されている。また、プリント配線基板１９の電気絶縁材料には、主として、ガラス繊維補強のエポキシ樹脂が使用できる。通常、０．２〜１．０ｍｍ厚さのＦＲ４，ＦＲ５などの材料を用いることができる。
プリント配線基板は、両面配線基板、４層配線基板、６層配線基板など、電子機器のデバイスの機能によって最適な層数が選定されている。しかしながら、携帯電話、デジタルスチルカメラ、デジタルビデオカメラなどの電子機器の小型薄型化に向けて、配線基板の薄型化が必須となっている。このため、各層の配線密度を上げることによって、実際の配線、引き回しに必要な層数を少なくする工夫がなされている。
（３層配線基板の製造方法）
図８に基づき、図７に示す両面配線基板の製造方法を説明する。
まず、通常使用される両面プリント配線基板１９を用い、その表面に、第２の実施形態で使用した、裏打ち銅箔の片面に表面導電層２Ａを設けた表面導電層形成材料を接着剤層１３を介して重ねて貼り合わせ、接着剤層１３を硬化後、裏打ち銅箔を剥離して、両面プリント配線基板１９の表面に表面導電層２Ａを形成する（ａ）。
次に、表面導電層２Ａに導電層穴４を形成し（ｂ）、更にケミカルエッチングでビア穴５を形成する（ｃ）。ビア穴５の形成は第１の実施形態と同様な方法で行うことができる。ビア穴５のサイズは、両面プリント配線基板１９との接続に必要な電流容量や、配線密度などによって、例えば直径５０〜１００μｍの範囲で選定する。
ビア穴５を形成後、パラジウム触媒処理を行う。これは、ビア穴５の内壁に導電性の付与を行うためである。
更に、感光性めっきレジストパターン１４形成後（ｄ）、表面導電層２Ａを陰極として電気銅めっきを行い、ビア穴５を充填すると共に、表面配線層９Ａを形成する（ｅ）。電気銅めっき浴は第１の実施形態と同様に、硫酸銅めっき液を用いることができる。表面配線層９の厚さは、１０μｍから２０μｍの範囲で選定する。配線ピッチは、感光性めっきレジストの解像度で決まるが、通常搭載するデバイスの外部出力端子ピッチ、接合方法などによって、最適な配線ピッチと引き回しを設計して決めることができる。
表面配線層の形成後、第１の実施形態と同様に、感光性めっきレジストパターン１４と表面導電層２Ａを除去すると３多層配線基板５０が完成する（ｆ）。
また、さらに裏面にも同様の工程で配線層を形成することにより、４層配線基板を製造することもできる。
なお、本実施形態ではプリント配線基板を用いた多層配線基板の製法を示したが、第１の実施形態で製造した両面配線基板に、さらに接着剤を介して表面導電層を形成後、本実施形態と同様のプロセスを用いることにより、内層基板にも高密度な多層配線基板を製造することが可能である。
（第４の実施形態の効果）
本実施形態では、第１の実施形態と同様に、配線密度を向上させ、多層配線基板の低コスト化、信頼性の向上を図ることが可能となる。
［他の実施形態］
本発明は、小型薄型化、軽量化、高機能化を目的とした電子装置すべてに応用が可能である。具体的には、高速メモリー用の半導体パッケージ基板、高速論理演算用の半導体パッケージ基板、小型薄型の受動素子を搭載するパッケージ基板等である。またこれら半導体チップの半導体パッケージ基板への搭載方法は、ワイヤボンディング接続、フリップチップ接続、バンプ接続などがあるが、接続方法は問わない。更に、これら半導体パッケージを搭載した高密度配線基板にも用いることができる。
半導体パッケージは出力端子ピッチがますます狭小化の一途をたどっており、例えば、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）などは、バンプの端子ピッチは０．３ｍｍまでになっている。このためには、配線基板の端子ピッチは０．３ｍｍ以下が要求される。また配線ピッチは５０μｍ以下が必要になっている。本発明は、このように出力端子ピッチがますます狭小化の一途をたどっている半導体パッケージに好適に用いることができる。
また、応用可能な電子装置としては、ＩＴ関係、ロボット関係を問わない。この外、今後さらに需要が高まる最新のバイオデバイスやＭＥＭＳ関係のデバイスの電子制御装置としても適用が可能である。
本発明の第１の実施形態に係る両面配線基板を示す断面図である。 図１の製造方法を示す断面図である。 本発明の第２の実施形態に係る両面配線基板を示す断面図である。 図３の製造方法を示す断面図である。 本発明の第３の実施形態に係る両面配線基板を示す断面図である。 図５の製造方法を示す断面図である。 本発明の第４の実施形態に係る３層配線基板を示す断面図である。 図７の製造方法を示す断面図である。 従来の両面配線基板の製造方法を示す工程図である。
符号の説明
１ 電気絶縁材料
２Ａ 表面配線層
２Ｂ 裏面配線層
３ 裏面銅箔
４ 導電層穴
５ ビア穴
６ パラジウム触媒層
７ 電気銅めっき層
８ 感光性エッチングレジストパターン
９Ａ 表面配線層
９Ｂ 表面配線層
１０ 裏面配線層
１１ 両面配線基板
１２ 裏打ち銅箔
ｌ３ 接着剤層
１４ 感光性めっきレジストパターン
１５ 充填銅めっき
１６ 感光性永久レジスト
１７ 感光性永久レジスト穴
１８ 接着剤層穴
１９ 両面プリント配線基板
２１ 表面導電層形成材料
２２ 裏面導電層形成材料
２３ 多層基材
３１ 両面配線基板
３３ 多層基材
４１ 両面配線基板
５０ ３層配線基板

Claims (14)

  1. フィルム状の補強材に剥離可能な薄膜状導電層を形成した導電層形成材料を用意し、長尺状の電気絶縁材料の両面に、前記導電層形成材料から前記薄膜状導電層を転写して表面導電層及び裏面導電層を形成する工程と、
    前記表面導電層及び前記電気絶縁材料に貫通するビア穴を設けた後、前記表面導電層と前記裏面導電層の所定の位置に感光性めっきレジスト膜による所望の形状のパターンを形成する工程と、
    前記裏面導電層を陰極として電気めっきを行い、前記ビア穴を電気めっき金属で充填すると共に、前記感光性めっきレジスト膜のパターン間の間隙部に、それぞれ表面配線層及び裏面配線層を形成する工程と、
    前記感光性めっきレジスト膜及びその下の表面導電層及び裏面導電層を除去することにより表面配線層及び裏面配線層からなる導電性の配線パターンを形成する工程と、を備えることを特徴とする多層配線基板の製造方法。
  2. フィルム状の補強材に剥離可能な薄膜状導電層を形成した導電層形成材料を用意し、裏面にフィルム状の裏面導電層が形成された長尺状の電気絶縁材料の表面に、前記導電層形成材料から前記薄膜状導電層を転写して表面導電層を形成する工程と、
    前記表面導電層及び前記電気絶縁材料に貫通するビア穴を設けた後、前記表面導電層の所定の位置に感光性めっきレジスト膜による所望の形状のパターンを形成する工程と、
    前記裏面導電層を陰極として電気めっきを行い、前記ビア穴を電気めっき金属で充填すると共に、前記感光性めっきレジスト膜のパターン間の間隙部に、表面配線層を形成する工程と、
    前記感光性めっきレジスト膜及びその下の表面導電層を除去することにより表面配線層からなる導電性の配線パターンを形成する工程と、
    前記裏面導電層を裏面配線層からなる導電性の配線パターンに形成する工程と、
    を備えることを特徴とする多層配線基板の製造方法。
  3. フィルム状の裏面導電層上に感光性永久レジストを塗布後、該感光性永久レジストにビア穴を設け、前記裏面導電層を陰極として、電気めっきによりビア穴に該ビア穴の長さ以上にわたって電気めっき金属を充填する工程と、
    フィルム状の補強材に剥離可能な薄膜状導電層を形成した導電層形成材料を用意し、前記感光性永久レジストの表面に前記導電層形成材料から前記薄膜状導電層を転写して表面導電層を形成する工程と、
    前記表面導電層の上に所望の形状のめっきレジストパターンを形成後、前記裏面導電層を陰極として電気めっきを行い、前記感光性めっきレジスト膜のパターンの隙間部に表面配線層を形成する工程と、
    前記感光性めっきレジスト膜及びその下の表面導電層を除去することにより表面配線層からなる導電性の配線パターンを形成する工程と、
    前記裏面導電層を裏面配線層からなる導電性の配線パターンに形成する工程と、
    を備えることを特徴とする多層配線基板の製造方法。
  4. フィルム状の補強材に剥離可能な薄膜状導電層を形成した導電層形成材料を用意し、導電性の配線パターンを有する電気絶縁性の配線基板の表面に前記導電層形成材料から前記薄膜状導電層を転写して表面導電層を形成する第１の工程と、
    前記表面導電層及び前記配線基板にビア穴を設けた後、前記表面導電層の所定の位置に感光性めっきレジスト膜による所望の形状のパターンを形成する第２の工程と、
    前記表面導電層を陰極として電気めっきを行い、前記ビア穴を電気めっき金属で充填すると共に、前記感光性めっきレジスト膜のパターン間の間隙部に、表面配線層を形成する第３の工程と、
    前記感光性めっきレジスト膜及びその下の表面導電膜を除去することにより表面配線層からなる導電性の配線パターンを形成する第４の工程と、を備えることを特徴とする多層配線基板の製造方法。
  5. 前記配線基板の裏面に、更に前記第１〜第４の工程を施すことを特徴とする請求項４記載の多層配線基板の製造方法。
  6. 前記ビア穴を、レーザビーム法、ドライケミカルエッチング法、又は反応性のプラズマアッシング法により形成することを特徴とする請求項１〜４のいずれか１項記載の多層配線基板の製造方法。
  7. 前記表面導電層を、フォトケミカルエッチング法、又はダイレクトレーザビーム法により形成することを特徴とする請求項１〜４のいずれか１項記載の多層配線基板の製造方法。
  8. 電気絶縁材料の表裏両面を貫通するビア穴に銅めっきが充填されると共に、前記電気絶縁材料の表面側、及び裏面側に前記銅めっきにより、それぞれ表面配線層、裏面配線層が形成されていることを特徴とする多層配線基板。
  9. 前記表面配線層及び前記裏面配線層の配線ピッチが４０μｍ未満であることを特徴とする請求項８記載の多層配線基板。
  10. 電気絶縁材料の表裏両面を貫通するビア穴に銅めっきが充填されると共に、前記電気絶縁材料の表面側に、前記銅めっきと連続して表面配線層が形成されていることを特徴とする多層配線基板。
  11. 感光性永久レジストの表裏両面を貫通する感光性永久レジスト穴に銅めっきが充填されると共に、前記感光性永久レジストの表面側にめっきによる表面配線層が形成されていることを特徴とする多層配線基板。
  12. 両面プリント配線基板の上面側の所定箇所に設けられたビア穴に、銅めっきを充填すると共に表面配線層を形成したことを特徴とする多層配線基板。
  13. 前記表面配線層の配線ピッチが４０μｍ未満であることを特徴とする請求項１０〜１２のいずれか１項記載の多層配線基板。
  14. 請求項８〜１３のいずれか１項記載の多層配線基板に、半導体素子、受動部品、又は機能部品を実装したことを特徴とする電子装置。
JP2005323156A 2005-11-08 2005-11-08 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置 Pending JP2007134364A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005323156A JP2007134364A (ja) 2005-11-08 2005-11-08 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置
US11/544,720 US7780836B2 (en) 2005-11-08 2006-10-10 Method for fabricating a multilayer wiring board, multilayer wiring board, and electronic device using the same
CNB2006101444664A CN100454502C (zh) 2005-11-08 2006-11-08 多层布线基板的制造方法和多层布线基板及使用其的电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005323156A JP2007134364A (ja) 2005-11-08 2005-11-08 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置

Publications (1)

Publication Number Publication Date
JP2007134364A true JP2007134364A (ja) 2007-05-31

Family

ID=37806092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005323156A Pending JP2007134364A (ja) 2005-11-08 2005-11-08 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置

Country Status (3)

Country Link
US (1) US7780836B2 (ja)
JP (1) JP2007134364A (ja)
CN (1) CN100454502C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022914B1 (ko) * 2008-11-04 2011-03-16 삼성전기주식회사 인쇄회로기판의 제조방법
JP2011258996A (ja) * 2011-09-29 2011-12-22 Sharp Corp 太陽電池モジュールおよびその製造方法
JP2016086075A (ja) * 2014-10-24 2016-05-19 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びその製造方法
JP2017084920A (ja) * 2015-10-27 2017-05-18 新光電気工業株式会社 インダクタ装置及びその製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8501575B2 (en) * 2005-01-10 2013-08-06 Endicott Interconnect Technologies, Inc. Method of forming multilayer capacitors in a printed circuit substrate
EP2113038B1 (en) * 2007-02-20 2011-12-21 Dynamic Details, Inc. Multilayer printed wiring boards with copper filled through-holes
JP2010519769A (ja) * 2007-02-21 2010-06-03 ラムバス・インコーポレーテッド 高速メモリパッケージ
US20080206516A1 (en) * 2007-02-22 2008-08-28 Yoshihiko Matsushima Surface mount circuit board, method for manufacturing surface mount circuit board, and method for mounting surface mount electronic devices
KR101149026B1 (ko) * 2010-05-11 2012-05-24 엘지이노텍 주식회사 양면 연성 인쇄회로기판 및 그 제조 방법
JP5580135B2 (ja) * 2010-08-03 2014-08-27 三井金属鉱業株式会社 プリント配線板の製造方法及びプリント配線板
TW201349976A (zh) * 2012-05-31 2013-12-01 Zhen Ding Technology Co Ltd 多層線路板之製作方法
CN102961110A (zh) * 2012-11-07 2013-03-13 深圳市资福技术有限公司 一种可接触式充电的胶囊内窥镜
US9398703B2 (en) * 2014-05-19 2016-07-19 Sierra Circuits, Inc. Via in a printed circuit board
CN108966478B (zh) * 2017-05-17 2021-02-26 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
US10765012B2 (en) * 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
KR102069659B1 (ko) 2017-08-31 2020-01-23 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
CN109661125B (zh) * 2017-10-12 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
KR20200030411A (ko) * 2018-09-12 2020-03-20 엘지이노텍 주식회사 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
CN111148374A (zh) * 2018-11-02 2020-05-12 先丰通讯股份有限公司 电路板及其电镀方法
CN114615807A (zh) * 2020-12-09 2022-06-10 迅达科技公司 利用辅助导电层形成pcb工程化热路径的装置和方法
CN113811091A (zh) * 2021-10-08 2021-12-17 中紫半导体科技(东莞)有限公司 精细陶瓷线路板的通孔金属化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111217A (ja) * 2000-09-29 2002-04-12 Sumitomo Bakelite Co Ltd 両面配線板、及び多層配線板
JP2003338684A (ja) * 2002-05-22 2003-11-28 Fujitsu Ltd プリント基板の製造方法
JP2004031710A (ja) * 2002-06-27 2004-01-29 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2004047836A (ja) * 2002-07-12 2004-02-12 Mitsui Chemicals Inc プリント配線板とその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01500472A (ja) * 1986-08-06 1989-02-16 マクダーミッド，インコーポレーテッド 印刷回路板の製造方法
JPH05152746A (ja) 1991-11-26 1993-06-18 Hitachi Chem Co Ltd フルアデイテイブ法配線板の製造方法
JPH08162763A (ja) * 1994-07-08 1996-06-21 Risho Kogyo Co Ltd Ｓｖｈプリント配線板用基板の製造方法
JPH1022634A (ja) 1996-07-03 1998-01-23 Hitachi Chem Co Ltd アディティブ法による多層プリント配線板の製造方法
US6270889B1 (en) * 1998-01-19 2001-08-07 Mitsui Mining & Smelting Co., Ltd. Making and using an ultra-thin copper foil
DE19916069A1 (de) * 1999-04-09 2000-10-19 Siemens Ag Signalisierungsverfahren im RACH-Kanal
CN1218376C (zh) 2002-01-23 2005-09-07 景硕科技股份有限公司 加强散热式晶片嵌入朝下球型阵列载板结构及制造方法
JP4341281B2 (ja) 2003-04-11 2009-10-07 宇部興産株式会社 プリント配線基板用の積層板の製造方法
TWI255491B (en) * 2004-03-31 2006-05-21 Sanyo Electric Co Substrate for mounting elements, manufacturing method therefor and semiconductor device using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111217A (ja) * 2000-09-29 2002-04-12 Sumitomo Bakelite Co Ltd 両面配線板、及び多層配線板
JP2003338684A (ja) * 2002-05-22 2003-11-28 Fujitsu Ltd プリント基板の製造方法
JP2004031710A (ja) * 2002-06-27 2004-01-29 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2004047836A (ja) * 2002-07-12 2004-02-12 Mitsui Chemicals Inc プリント配線板とその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022914B1 (ko) * 2008-11-04 2011-03-16 삼성전기주식회사 인쇄회로기판의 제조방법
JP2011258996A (ja) * 2011-09-29 2011-12-22 Sharp Corp 太陽電池モジュールおよびその製造方法
JP2016086075A (ja) * 2014-10-24 2016-05-19 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びその製造方法
JP2017084920A (ja) * 2015-10-27 2017-05-18 新光電気工業株式会社 インダクタ装置及びその製造方法

Also Published As

Publication number Publication date
CN1964006A (zh) 2007-05-16
CN100454502C (zh) 2009-01-21
US7780836B2 (en) 2010-08-24
US20070034519A1 (en) 2007-02-15

Similar Documents

Publication Publication Date Title
JP2007134364A (ja) 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置
JP5290455B2 (ja) 積層体の製造方法
US7802361B2 (en) Method for manufacturing the BGA package board
TWI392428B (zh) Method for manufacturing double sided flexible printed wiring board
WO2006046510A1 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
US10966324B2 (en) Wiring board, multilayer wiring board, and method of manufacturing wiring board
US20090260868A1 (en) Printed circuit board and method of manufacturing the same
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
JP2010073809A (ja) プリント配線板の製造方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
US9744624B2 (en) Method for manufacturing circuit board
TW200814893A (en) Multilayer circuit board having cable section, and manufacturing method thereof
JP4470499B2 (ja) 多層配線基板の製造方法及び多層配線基板
JP4730222B2 (ja) 配線基板の製造方法
JP2010016061A (ja) プリント配線板およびその製造方法
JP4549807B2 (ja) 多層プリント配線板の製造方法、多層プリント配線板及び電子装置
US6444403B1 (en) Resin laminated wiring sheet, wiring structure using the same, and production method thereof
JP2004172415A (ja) 配線基板の製造方法
JP2005340866A (ja) 配線基板
KR101261350B1 (ko) 박형 인쇄회로기판 제작을 위한 회로패턴 형성 방법
JPH1168291A (ja) プリント配線板及びその製造方法
JP2006080402A (ja) 内蔵キャパシタ回路を備えるプリント配線板の製造方法及びその製造方法で得られたプリント配線板
JP2004087658A (ja) 半導体装置用テープキャリアの製造方法およびそれを用いた半導体装置
JP2004140191A (ja) 配線基板の製造方法
JP2004140189A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101207