CN109661125B - 电路板及其制作方法 - Google Patents

电路板及其制作方法 Download PDF

Info

Publication number
CN109661125B
CN109661125B CN201710949319.2A CN201710949319A CN109661125B CN 109661125 B CN109661125 B CN 109661125B CN 201710949319 A CN201710949319 A CN 201710949319A CN 109661125 B CN109661125 B CN 109661125B
Authority
CN
China
Prior art keywords
layer
photosensitive film
hole
conductive
copper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710949319.2A
Other languages
English (en)
Other versions
CN109661125A (zh
Inventor
胡先钦
李成佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201710949319.2A priority Critical patent/CN109661125B/zh
Priority to TW107125034A priority patent/TWI677267B/zh
Priority to US16/051,107 priority patent/US10542627B2/en
Publication of CN109661125A publication Critical patent/CN109661125A/zh
Priority to US16/710,104 priority patent/US11140785B2/en
Application granted granted Critical
Publication of CN109661125B publication Critical patent/CN109661125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H05K3/287—Photosensitive compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/052—Magnetographic patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种电路板，其包括一基底层及一导电线路，所述基底层上开设有至少一贯穿所述基底层两相对表面的连通孔，所述导电线路包括形成于所述基底层的所述两相对表面上的两导电线路层，以及形成于所述连通孔内并电连接所述两导电线路层的导电柱，所述导电柱的直径小于所述连通孔的直径。

Description

电路板及其制作方法
技术领域
本发明涉及一种电路板及其制作方法。
背景技术
目前，许多柔性电路板会有高复杂度，高精度，高密集度的布线要求。但是，在线路制作时，柔性电路板上的孔需要增加孔环以增强其连通功能，这就减少了柔性电路板排版的利用率，不利于高密度线路制作。
发明内容
有鉴于此，本发明提供一种避免孔环结构存在的电路板的制作方法。
还提供一种避免孔环结构存在的电路板。
一种电路板的制作方法，包括步骤：
提供一基板，所述基板包括基底层、第一底铜层及第二底铜层，所述第一底铜层及第二底铜层形成于所述基底层的相对两侧；
在所述基板上开设至少一连接孔，每一连接孔贯穿所述第一底铜层与第二底铜层中的任意一层及所述基底层；
在所述基板上镀铜形成导电图案层，所述导电图案层包括穿设于所述连接孔的导电柱，以及一形成于所述第一底铜层远离所述基底层的表面与所述第二底铜层远离所述基底层的表面的图案线路，所述导电柱电连接所述第一底铜层与第二底铜层，且所述导电柱的直径小于所述连接孔的直径；以及
快速蚀刻所述基板以去除所述第一底铜层与第二底铜层未被所述导电图案层覆盖的区域，以将所述第一底铜层蚀刻成第一导电图形层，将所述第二底铜层蚀刻成第二导电图形层。
进一步地,所述电路板的制作方法中形成导电图案层的步骤如下：
在上述开设有连接孔的基板的相对两侧上分别压覆第一感光膜及第二感光膜，使得所述第一感光膜覆盖所述第一底铜层，所述第二感光覆盖所述第二底铜层，且所述第一感光膜及/或第二感光膜填满所述连接孔；
对所述第一感光膜及第二感光膜进行曝光显影，以在所述第一感光膜及第二感光膜上形成图案，所述图案包括对应每一连接孔开设的导通孔，以露出所述第一底铜层及/或第二底铜层，且所述导通孔的直径小于所述连通孔的直径，所述图案还包括形成于所述第一感光膜及/或所述第二感光膜除所述导通孔外的其他位置的线路图案；
对应所述图案进行镀铜以形成所述导电图案层；以及
剥离上述第一感光膜及第二感光膜。
进一步地,所述导通孔的轴心线与所述连接孔的轴心线重合。
进一步地,所述制作方法还包括在开设通孔前对所述基板进行减薄铜工艺处理，使所述第一底铜层及第二底铜层厚度均匀减薄。
进一步地,所述电路板的制作方法在步骤“快速蚀刻所述基板以去除所述第一底铜层与第二底铜层未被所述导电图案层覆盖的区域”还包括：
在图案线路远离所述基底层的至少一侧叠加一单面板，每一单面板包括一外铜层及一结合于所述外铜层与所述图案线路之间的胶粘层；
在至少一单面板上开设至少一通孔以露出所述导电图案层；
在所述单面板上镀铜形成外层导电图形层，所述外层导电图形层包括填充于所述通孔内的导接柱，以及一形成于所述外铜层远离所述胶粘层的表面的图形线路；
快速蚀刻所述单面板以去除所述外铜层未被所述导电图案层覆盖的区域。
进一步地,所述电路板的制作方法中形成外层导电图形层的步骤如下：
在所述单面板上压覆第三感光膜，且所述通孔被所述第三感光膜填满；
对所述第三感光膜进行曝光显影，以在所述第三感光膜上形成图形，所述图形括对应每一通孔开设的导接孔，以露出所述导电图案层，且所述导接孔的直径小于所述通孔的直径，所述图形还包括形成于所述第三感光膜除所述导接孔外的其他位置的线路图形；
对应所述图形进行镀铜以形成所述外层导电图形层；以及
剥离上述第三感光膜。
进一步地,所述导接柱与所述导电柱对应设置。
一种电路板，其包括一基底层及一导电线路，所述基底层上开设有至少一贯穿所述基底层两相对表面的连通孔，所述导电线路包括形成于所述基底层的所述两相对表面上的两导电线路层，以及形成于所述连通孔内并电连接所述两导电线路层的导电柱，所述导电柱的直径小于所述连通孔的直径。
进一步地,所述电路板还包括一个或两个胶粘层及一外层导电线路，每一胶粘层覆盖所述导电线路的一侧及同侧未被所述导电线路覆盖的基底层，至少一所述胶粘层上开设有至少一贯穿孔以暴露所述导电线路，所述外层导电线路包括形成于所述胶粘层远离所述基底层的表面的外层导电线路层，以及形成于所述贯穿孔内并电连接所述外层导电线路层与所述导电线路的导接柱，所述导接柱的直径小于所述贯穿孔的直径。
进一步地,所述导接柱与所述导电柱对应并连接。
本发明的电路板的制作方法，其在形成导电线路层的同时在连通各导电线路层的孔内形成至少一导电柱或导接柱连接各导电线路层，避免了因孔环而占用柔性电路板的利用面积，从而增加了柔性电路板的排版利用率，满足了高密度线路制作需求。
附图说明
图1是本发明第一实施例提供的基板的剖视图。
图2是在图1中的基板上开设连接孔的剖视图。
图3是在图2的基板上压覆第一感光膜及第二感光膜的剖视图。
图4是将图3的第一感光膜及第二感光膜曝光显影后的剖视图。
图5是在图4的基板上形成导电线路层的剖视图。
图6是将图5中曝光显影后的第一感光膜及第二感光膜剥离后的剖视图。
图7是对图6的基板进行快速蚀刻后的剖视图。
图8是在图7的两导电线路层上分别叠加一单面板后的剖视图。
图9是在图8中的单面板上开设连接孔的剖视图。
图10是在图9的单面板上压覆第三感光膜的剖视图。
图11是将图10的第三感光膜曝光显影后的剖视图。
图12是在图11的单面板上形成外层导电图形层的剖视图。
图13是将图12中曝光显影后的第三感光膜剥离后的剖视图。
图14是对图13的单面板进行快速蚀刻后的剖视图。
主要元件符号说明
Figure BDA0001432506800000061
Figure BDA0001432506800000071
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图1～图14及实施例，对本技术方案提供的电路板100及其制作方法进一步的详细说明。
请参阅图1至图7，本发明第一实施例提供一种电路板100的制作方法，包括如下步骤：
第一步，请参阅图1，提供一基板10。
所述基板10为双面板，所述基板10包括一基底层11、形成于所述基底层11相对两侧的第一底铜层12与第二底铜层13。
本实施例中，所述基底层11为柔性树脂层，如聚酰亚胺(P I)、聚对苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)。
第二步，请参阅图2，在所述基板10上开设至少一连接孔102。
本实施例中，所述连接孔102的数量为两个，所述连接孔102仅贯穿所述第一底铜层12及所述基底层11。其中，所述连接孔102包括贯穿所述基底层11的连通孔104。所述连接孔102通过激光镭射加工形成。在其他实施例中，所述连接孔102也可贯穿所述第二底铜层13及所述基底层11，所述连接孔102可通过其他加工方式形成，例如机械切割。
第三步，请参阅图3，在所述开设有连接孔102的基板10相对两侧上分别压覆第一感光膜21及第二感光膜23，使得所述第一感光膜21覆盖所述第一底铜层12并填满所述连接孔102，所述第二感光膜23覆盖所述第二底铜层13。
第四步，请参阅图4，对所述第一感光膜21及第二感光膜23进行曝光显影以在所述第一感光膜21及第二感光膜23上形成图案210。其中，所述图案210包括对应每一连接孔102形成一直径小于所述连接孔102的直径的导通孔211，以露出所述第二底铜层13。
本实施方式中，所述导通孔211的轴心线与所述连接孔102的轴心线重合。
所述图案210除所述导通孔211外，还包括形成于所述第一感光膜21的其他位置及所述第二感光膜23上的线路图案213。
第五步，请参阅图5，对应所述图案210进行镀铜以形成导电图案层31。所述导电图案层31包括填充于所述导通孔211内的导电柱311。所述导电图案层31还包括一形成于所述第一底铜层12远离所述基底层11的表面及所述第二底铜层13远离所述基底层11的表面的图案线路313。本实施例中，所述图案线路313与所述线路图案213对应。
第六步，请参阅图6，将所述曝光显影后的第一感光膜21及第二感光膜23剥离，以使所述第一底铜层12及第二底铜层13未覆盖导电图案层31的区域裸露。
第七步，请参阅图7，对基板10进行快速蚀刻处理以去除所述第一底铜层12与第二底铜层13未覆盖导电图案层31而裸露的区域，从而将所述第一底铜层12及所述第二底铜层13分别制成与所述导电图案层31对应的第一导电图形层120及第二导电图形层130，以制得所述电路板100。其中，所述第一导电图形层120、第二导电图形层130及导电图案层31构成一导电线路30，即所述导电线路30包括位于所述基底层11相对两侧的两导电线路层301及所述导电柱311，所述导电柱311用以电连接两导电线路层301。每一导电线路层301由第一导电图形层120及覆盖所述第一导电图形层120的图案线路313构成，或者由第二导电图形层130及覆盖所述第二导电图形层130的图案线路313构成。
所述快速蚀刻处理是指仅沿铜层的层叠方向进行蚀刻。
上述电路板100的制作方法中,还可根据需要对未开设连接孔102的基板10进行减薄铜工艺处理。
上述电路板100的制作方法中，还可包括形成一覆盖所述导电线路30及基底层11的覆盖膜(图未示)，且所述覆盖膜填满所述连通孔104。
请参阅图7，上述实施例的制作方法制备的电路板100，包括基底层11及一导电线路30。所述基底层11上开设有至少一贯穿所述基底层11两相对表面的连通孔104。所述导电线路30包括形成于所述基底层11的所述两相对表面上的两导电线路层301及形成于所述连通孔104内并电连接所述两导电线路层301的导电柱311。所述导电柱311的直径小于所述连通孔104的直径。
请参阅图7～图14，本发明第二实施例提供一种电路板200的制作方法，其相较于所述第一实施例的电路板100的制作方法的区别在于，所述第二实施例的电路板200的制作方法还包括如下步骤：
第八步，请参阅图8，在至少一导电线路层301远离所述基底层11的表面叠加一单面板40。
本实施例中，分别在两导电线路层301远离所述基底层11的表面叠加一单面板40。每一单面板40包括一外铜层41及结合于所述外铜层41与对应导电线路层301之间的胶粘层42。所述胶粘层42覆盖所述导电线路30及基底层11，并填满所述连通孔104。
第九步，请参阅图9，在至少一单面板40上开设至少一通孔402以露出所述导电线路30。所述通孔402包括贯穿所述胶粘层42的贯穿孔404。
本实施例中，在靠近所述第一导电图形层120的单面板40上对应所述导电柱311开设通孔402以露出所述导电柱311，且所述通孔402通过激光镭射加工形成。
在其他实施例中，所述通孔402可对应所述导电线路30除所述导电柱311外的区域开设，且所述通孔402还可通过其他加工方式形成，例如机械切割。
第十步，请参阅图10，在所述单面板40远离所述基板10的一侧压覆第三感光膜51，且所述通孔402被所述第三感光膜51填满。
第十一步，请参阅图11，对所述第三感光膜51进行曝光显影以在所述第三感光膜51上形成图形510。其中，所述图形510包括对应每一通孔402形成一直径小于所述通孔402的直径的导接孔512，以露出所述导电线路30。
所述图形510除所述导接孔512外，还包括形成于所述第三感光膜51的其他位置的线路图形513。
第十二步，请参阅图12，对应所述图形510进行镀铜以形成外层导电图形层61。所述外层导电图形层61包括填充于所述导接孔512内的导接柱611。所述外层导电图形层61还包括一形成于所述外铜层41远离所述胶粘层42的表面的图形线路613。本实施例中，所述图形线路613与所述线路图形513对应。
第十三步，请参阅图13，将所述曝光显影后的第三感光膜51剥离，以使所述外铜层41未被覆盖所述外层导电图形层61的区域裸露。
第十四步，请参阅图14，对所述外铜层41未覆盖所述外层导电图形层61的区域进行快速蚀刻处理以去除，从而将所述外铜层41制成与所述外层导电图形层61对应的第三导电图形层410，以制得所述电路板200。其中，所述第三导电图形层410及所述图形线路613构成外层导电线路层601。所述外层导电线路层601与所述导接柱611构成外层导电线路60。
上述电路板200的制作方法中，还可包括形成一覆盖所述外层导电线路60及胶粘层42的覆盖膜(图未示)，且所述覆盖膜填满所述贯穿孔404。
可以理解，在其他实施方式中，还可重复第八步至第十四步，以获得更多层的电路板。
请参阅图14，上述第二实施例的制作方法制备的电路板200，其与所述电路板100的区别在于：所述电路板200还包括一个或两个胶粘层42及一外层导电线路60。每一胶粘层42覆盖所述导电线路30的一侧及同侧未被所述导电线路30覆盖的基底层11。至少一胶粘层42上开设有至少一贯穿所述胶粘层42的贯穿孔404以暴露所述导电线路30。所述外层导电线路60包括形成于所述胶粘层42远离所述基底层11的表面的外层导电线路层601，以及形成于所述贯穿孔404内并电连接所述外层导电线路层601与所述导电线路30的导接柱611。所述导接柱611的直径小于所述贯穿孔404的直径。
本发明的电路板的制作方法，其在形成导电线路层的同时在连通各导电线路层的孔内形成至少一导电柱或导接柱连接各导电线路层，避免了因孔环而占用柔性电路板的利用面积，从而增加了柔性电路板的排版利用率，满足了高密度线路制作需求。另外，所述导电柱或导接柱为直柱体，在信号传输时降低了信号损失。
可以理解的是，以上实施例仅用来说明本发明，并非用作对本发明的限定。对于本领域的普通技术人员来说，根据本发明的技术构思做出的其它各种相应的改变与变形，都落在本发明权利要求的保护范围之内。

Claims (6)

1.一种电路板的制作方法，包括步骤：
提供一基板，所述基板包括基底层、第一底铜层及第二底铜层，所述第一底铜层及第二底铜层形成于所述基底层的相对两侧；
在所述基板上开设至少一连接孔，每一连接孔贯穿所述第一底铜层与第二底铜层中的任意一层及所述基底层；
在上述开设有连接孔的基板的相对两侧上分别压覆第一感光膜及第二感光膜，使得所述第一感光膜覆盖所述第一底铜层，所述第二感光膜覆盖所述第二底铜层，且所述第一感光膜填满贯穿所述第一底铜层的所述连接孔或第二感光膜填满贯穿所述第二底铜层的所述连接孔；
对所述第一感光膜及第二感光膜进行曝光显影，以在所述第一感光膜及第二感光膜上形成图案，所述图案包括对应每一连接孔开设的导通孔，以露出所述第一底铜层或第二底铜层，且所述导通孔的直径小于所述连接孔的直径，且所述导通孔为一直通孔，所述图案还包括形成于所述第一感光膜及/或所述第二感光膜除所述导通孔外的其他位置的线路图案；
对应所述图案进行镀铜以形成导电图案层，所述导电图案层包括穿设于所述导通孔的导电柱，以及一形成于所述第一底铜层远离所述基底层的表面与所述第二底铜层远离所述基底层的表面的图案线路，所述导电柱电连接所述第一底铜层与第二底铜层，且所述导电柱的直径小于所述连接孔的直径；
剥离上述第一感光膜及第二感光膜；以及
快速蚀刻所述基板以去除所述第一底铜层与第二底铜层未被所述导电图案层覆盖的区域，以将所述第一底铜层蚀刻成第一导电图形层，将所述第二底铜层蚀刻成第二导电图形层。
2.如权利要求1所述的电路板的制作方法，其特征在于，所述导通孔的轴心线与所述连接孔的轴心线重合。
3.如权利要求1所述的电路板的制作方法，其特征在于，所述制作方法还包括在开设连接孔前对所述基板进行减薄铜工艺处理，使所述第一底铜层及第二底铜层厚度均匀减薄。
4.如权利要求1所述的电路板的制作方法，其特征在于，所述电路板的制作方法在步骤“快速蚀刻所述基板以去除所述第一底铜层与第二底铜层未被所述导电图案层覆盖的区域”之后还包括：
在图案线路远离所述基底层的至少一侧叠加一单面板，每一单面板包括一外铜层及一结合于所述外铜层与所述图案线路之间的胶粘层；
在至少一单面板上开设至少一通孔以露出所述导电图案层；
在所述单面板上镀铜形成外层导电图形层，所述外层导电图形层包括填充于所述通孔内的导接柱，以及一形成于所述外铜层远离所述胶粘层的表面的图形线路；
快速蚀刻所述单面板以去除所述外铜层未被所述外层导电图形层覆盖的区域。
5.如权利要求4所述的电路板的制作方法，其特征在于，所述电路板的制作方法中形成外层导电图形层的步骤如下：
在所述单面板上压覆第三感光膜，且所述通孔被所述第三感光膜填满；
对所述第三感光膜进行曝光显影，以在所述第三感光膜上形成图形，所述图形包括对应每一通孔开设的导接孔，以露出所述导电图案层，且所述导接孔的直径小于所述通孔的直径，所述图形还包括形成于所述第三感光膜除所述导接孔外的其他位置的线路图形；
对应所述图形进行镀铜以形成所述外层导电图形层；以及
剥离上述第三感光膜。
6.如权利要求4所述的电路板的制作方法，其特征在于，所述导接柱与所述导电柱对应设置。
CN201710949319.2A 2017-10-12 2017-10-12 电路板及其制作方法 Active CN109661125B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710949319.2A CN109661125B (zh) 2017-10-12 2017-10-12 电路板及其制作方法
TW107125034A TWI677267B (zh) 2017-10-12 2018-07-19 電路板及其製作方法
US16/051,107 US10542627B2 (en) 2017-10-12 2018-07-31 Method for manufacturing a flexible printed circuit board
US16/710,104 US11140785B2 (en) 2017-10-12 2019-12-11 Flexible printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710949319.2A CN109661125B (zh) 2017-10-12 2017-10-12 电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN109661125A CN109661125A (zh) 2019-04-19
CN109661125B true CN109661125B (zh) 2021-11-16

Family

ID=66097637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710949319.2A Active CN109661125B (zh) 2017-10-12 2017-10-12 电路板及其制作方法

Country Status (3)

Country Link
US (2) US10542627B2 (zh)
CN (1) CN109661125B (zh)
TW (1) TWI677267B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112312671B (zh) * 2019-07-30 2024-03-12 宏恒胜电子科技（淮安）有限公司 电路板以及电路板的制备方法
WO2021081867A1 (zh) * 2019-10-31 2021-05-06 鹏鼎控股(深圳)股份有限公司 薄型电路板及其制造方法
CN112103194A (zh) * 2020-08-27 2020-12-18 珠海越亚半导体股份有限公司 转接基板及其制作方法、器件封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1964006A (zh) * 2005-11-08 2007-05-16 日立电线株式会社 多层布线基板的制造方法和多层布线基板及使用其的电子装置
CN103037640A (zh) * 2012-06-05 2013-04-10 北京凯迪思电路板有限公司 一种使用普通设备和物料制作hdi积层板的工艺
US8624127B2 (en) * 2010-02-26 2014-01-07 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN106658958A (zh) * 2015-10-28 2017-05-10 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法
CN107172808A (zh) * 2016-03-08 2017-09-15 讯芯电子科技（中山）有限公司 双面直接镀铜陶瓷电路板及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4551135B2 (ja) * 2004-06-14 2010-09-22 新光電気工業株式会社 配線基板の製造方法
JP4467489B2 (ja) * 2005-08-30 2010-05-26 三洋電機株式会社 回路基板およびそれを用いた回路装置
JP4842167B2 (ja) * 2007-02-07 2011-12-21 新光電気工業株式会社 多層配線基板の製造方法
US20100326716A1 (en) * 2009-06-26 2010-12-30 Zhichao Zhang Core via for chip package and interconnect
TWI396480B (zh) * 2009-09-30 2013-05-11 Inventec Appliances Corp 改良過孔阻抗匹配之方法及結構
US8586875B2 (en) * 2010-02-26 2013-11-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8772646B2 (en) * 2011-03-29 2014-07-08 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP2012212867A (ja) * 2011-03-30 2012-11-01 Ibiden Co Ltd プリント配線板及びその製造方法
JP5775747B2 (ja) * 2011-06-03 2015-09-09 新光電気工業株式会社 配線基板及びその製造方法
US20160014878A1 (en) * 2014-04-25 2016-01-14 Rogers Corporation Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1964006A (zh) * 2005-11-08 2007-05-16 日立电线株式会社 多层布线基板的制造方法和多层布线基板及使用其的电子装置
US8624127B2 (en) * 2010-02-26 2014-01-07 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN103037640A (zh) * 2012-06-05 2013-04-10 北京凯迪思电路板有限公司 一种使用普通设备和物料制作hdi积层板的工艺
CN106658958A (zh) * 2015-10-28 2017-05-10 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法
CN107172808A (zh) * 2016-03-08 2017-09-15 讯芯电子科技（中山）有限公司 双面直接镀铜陶瓷电路板及其制造方法

Also Published As

Publication number Publication date
US10542627B2 (en) 2020-01-21
TW201919452A (zh) 2019-05-16
CN109661125A (zh) 2019-04-19
TWI677267B (zh) 2019-11-11
US20190116674A1 (en) 2019-04-18
US20200113064A1 (en) 2020-04-09
US11140785B2 (en) 2021-10-05

Similar Documents

Publication Publication Date Title
TWI640234B (zh) 具厚銅線路的電路板及其製作方法
CN109661125B (zh) 电路板及其制作方法
CN110536567B (zh) 软硬结合电路板的制作方法
JP2012094662A (ja) 多層配線基板の製造方法
CN109788663B (zh) 电路板的制作方法及由该方法制得的电路板
US10772220B2 (en) Dummy core restrict resin process and structure
JP4792673B2 (ja) 高密度多層ビルドアップ配線板の製造方法
KR100674295B1 (ko) 다층 인쇄회로기판의 제조방법
US11665831B2 (en) Method for manufacturing a circuit board with embedded nickel resistor
EP1802187A2 (en) Printed circuit board and manufacturing method thereof
CN107404804B (zh) 电路板及其制作方法
KR20160124344A (ko) 연성회로기판 및 그 제조방법
US8510940B2 (en) Method of fabricating a multi-trace via substrate
US20110005071A1 (en) Printed Circuit Board and Manufacturing Method Thereof
CN210694480U (zh) 具有层间导孔的线路结构
JP2005222999A (ja) 両面型回路配線基板の製造方法
CN107734879B (zh) 线路板的制作方法
JP2011222962A (ja) プリント基板およびその製造方法
US20200366012A1 (en) Circuit board structure and manufacturing method thereof
JPH08307057A (ja) 多層配線回路基板及びその製造方法
KR20210000161A (ko) 인쇄회로기판 및 그 제조방법
JP2005108941A (ja) 多層配線板及びその製造方法
CN114080105A (zh) 具有凹穴的电路板的制作方法
JP2005353841A (ja) 回路基板およびその製造方法
KR20000050723A (ko) 다층 피씨비의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant