CN114080105A - 具有凹穴的电路板的制作方法 - Google Patents

具有凹穴的电路板的制作方法 Download PDF

Info

Publication number
CN114080105A
CN114080105A CN202010845655.4A CN202010845655A CN114080105A CN 114080105 A CN114080105 A CN 114080105A CN 202010845655 A CN202010845655 A CN 202010845655A CN 114080105 A CN114080105 A CN 114080105A
Authority
CN
China
Prior art keywords
layer
copper
circuit
dielectric layer
clad plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010845655.4A
Other languages
English (en)
Other versions
CN114080105B (zh
Inventor
门雨佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN202010845655.4A priority Critical patent/CN114080105B/zh
Publication of CN114080105A publication Critical patent/CN114080105A/zh
Application granted granted Critical
Publication of CN114080105B publication Critical patent/CN114080105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377Protective layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种具有凹穴的电路板的制作方法,包括以下步骤:提供线路基板,包括第一介质层、第一线路层、第一铜层及第二铜层,第一线路层嵌入并暴露于第一介质层的第一表面,第一铜层位于第一介质层的第一表面并覆盖第一线路层,第二铜层位于第一介质层的第二表面;图案化第二铜层,以形成第二线路层,同时移除部分第一铜层形成金属保护层;提供第一覆铜板,包括层叠设置的第二介质层及第三铜层,压合第一覆铜板于第一介质层的第一表面,所述第三铜层背离第一线路层设置,图案化第三铜层,形成第三线路层;去除部分第二介质层以露出所述金属保护层;以及,去除暴露于第二介质层的金属保护层,得到电路板。

Description

具有凹穴的电路板的制作方法
技术领域
本申请涉及电路板制作领域,尤其涉及一种具有凹穴的电路板的制作方法。
背景技术
随着人们对计算机、消费性电子以及通讯等各项电子产品需求的增加,电子产品的功能多样化,电子产品中的封装结构也越来越集中化,需要将元件内埋于电路板中以实现产品的轻薄化、小型化设计,现有技术为先设置一凹穴,凹穴中具有一暴露于所述凹穴的线路层,然后将元件置于所述凹穴中并和所述线路层电连接。
但现有设置所述凹穴的制作方法,通常先在需形成凹穴的内层线路基板的表面预设一可剥离胶后,然后进行其他线路层的制作,再进行开盖以及剥胶处理,形成所述凹穴。现有的制作方法,流程复杂,在贴胶处理时,对贴合可剥离胶的精度要求高;对在开盖过程中,容易损坏线路层;撕除所述可剥离胶后,会有残胶遗留在所述线路层的表面,污染所述线路层。
发明内容
有鉴于此,有必要提供一种防止线路层损坏并避免污染线路层的具有凹穴的电路板的制作方法。
一种具有凹穴的电路板的制作方法,包括以下步骤:
提供一线路基板,所述线路基板包括第一介质层、第一线路层、第一铜层以及第二铜层,所述第一线路层嵌入并暴露于所述第一介质层的第一表面,所述第一铜层位于所述第一介质层的第一表面并覆盖所述第一线路层,所述第二铜层位于所述第一介质层背离所述第一线路层的第二表面;
图案化第二铜层,以形成第二线路层,同时移除部分所述第一铜层以形成金属保护层,所述金属保护层覆盖部分所述第一线路层;
提供一第一覆铜板,所述第一覆铜板包括层叠设置的第二介质层以及第三铜层,压合所述第一覆铜板于所述第一介质层的第一表面,所述第三铜层背离所述第一线路层设置,图案化第三铜层,以形成第三线路层;
去除部分所述第二介质层以露出所述金属保护层;以及
于所述第三线路层背离所述第一线路层的表面覆盖干膜,曝光显影所述干膜,去除暴露于所述干膜的所述金属保护层,然后去除所述干膜,得到具有凹穴的电路板。
进一步地,所述线路基板的制作包括以下步骤:
提供一载体,所述载体包括基材层以及位于所述基材层相对两表面的剥离层,分别于所述剥离层背离所述基材层的表面形成所述第一铜层;
在所述第一铜层背离所述载体的表面形成所述第一线路层;
提供第二覆铜板,所述第二覆铜板包括所述第一介质层以及位于所述第一介质层表面的第二铜层,于所述第一线路层背离所述载体的表面覆盖第二覆铜板并压合,所述第一线路层嵌入所述第一介质层中;以及
去除所述载体,得到所述线路基板。
进一步地,所述第二铜层包括底铜层和镀铜层,所述底铜层位于所述第一介质层的第二表面,所述镀铜层位于所述底铜层背离所述第一介质层的表面;所述线路基板的制作还包括以下步骤:
在所述底铜层背离所述第一介质层的表面电镀形成所述镀铜层。
进一步地,所述线路基板的制作步骤还包括形成通孔以及在所述通孔中形成导电体的步骤。
进一步地,采用激光去除部分所述第二介质层。
进一步地,在形成所述第三线路层的步骤的同时,还包括:
提供一第三覆铜板并压合于所述第二线路层的表面,所述第三覆铜板包括第三介质层和第四铜层;以及
图案化第四铜层,形成第四线路层。
进一步地,所述金属保护层的位置与所述凹穴位置大致重叠。
本申请提供的具有凹穴的电路板的制作方法,将所述第一线路层内埋于线路基板中,可以有效防止所述第一线路层氧化,同时在需要形成所述凹穴的第一线路层表面覆盖所述金属保护层,从而在形成所述凹穴的步骤中,保护所述第一线路层不受损坏;在形成所述凹穴的过程中,无剥胶流程,可防止第一线路层表面被残胶污染。
附图说明
图1为本申请实施例提供的相对两表面具有第一铜层的载体的截面示意图。
图2为在图1所示的第一铜层表面覆盖干膜并进行曝光显影后的截面示意图。
图3为在图2所示的第一铜层表面电镀形成第一线路层的截面示意图。
图4为在图3所示的第一铜层表面覆盖第二覆铜板且第一线路层嵌入所述第二覆铜板的截面示意图。
图5为去除图4所示的载体得到线路基板的截面示意图。
图6为线路基板的表面覆盖干膜并进行曝光显影后的截面示意图。
图7为在图6所示的线路基板表面形成金属保护层以及第二线路层的截面示意图。
图8为在图7所示的金属保护层以及第二线路层的表面分别覆盖第一覆铜板、第三覆铜板的截面示意图。
图9为在图8所示的第一覆铜板、第三覆铜板的表面进行图案化制程以形成第三线路层以及第四线路层的截面示意图。
图10为去除图9所示的部分第二介质层后的截面示意图。
图11为在图10所示的第三线路层以及第四线路层表面覆盖干膜的截面示意图。
图12为去除图11所示的金属保护层形成具有凹穴的电路板的结构示意图。
主要元件符号说明
电路板 100
线路基板 10
第一介质层 11
第一表面 111
第二表面 112
第一线路层 12
第一铜层 13
金属保护层 131
第二铜层 14
第二线路层 141
底铜层 15
镀铜层 16
载体 20
基材层 21
剥离层 23
干膜 30、30a、30b
第二覆铜板 40
第一覆铜板 50
第二介质层 51
第三铜层 53
第三线路层 531
第三覆铜板 60
第三介质层 61
第四铜层 63
第四线路层 632
凹穴 70
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
为了能够更清楚地理解本申请的上述目的、特征和优点,下面结合附图和具体实施方式对本申请进行详细描述。需要说明的是,在不冲突的情况下,本申请的实施方式及实施方式中的特征可以相互组合。在下面的描述中阐述了很多具体细节以便于充分理解本申请,所描述的实施方式仅仅是本申请一部分实施方式,而不是全部的实施方式。基于本申请中的实施方式,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式,都属于本申请保护的范围。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于限制本申请。本文所使用的术语“和/或”包括一个或多个相关的所列项目的所有的和任意的组合。
在本申请的各实施例中,为了便于描述而非限制本申请,本申请专利申请说明书以及权利要求书中使用的术语“连接”并非限定于物理的或者机械的连接,不管是直接的还是间接的。“上”、“下”、“上方”、“下方”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也相应地改变。
请参阅图1至图12,本申请实施例提供一种具有凹穴70的电路板100的制作方法,包括以下步骤:
步骤S1:请参阅图5,提供一线路基板10,所述线路基板10包括第一介质层11、第一线路层12、第一铜层13以及第二铜层14,所述第一介质层11包括背对设置的第一表面111以及第二表面112,所述第一线路层12嵌入并暴露于所述第一介质层11的第一表面111,所述第一铜层13位于所述第一介质层11的第一表面111并覆盖所述第一线路层12,所述第二铜层14位于所述第一介质层11背离所述第一线路层12的第二表面112。
其中,所述第一线路层12嵌入所述第一介质层11中,所述第一铜层13覆盖暴露于所述第一介质层11表面的第一线路层12,可有效防止所述第一线路层12氧化以及被损坏。
所述第一介质层11的材质可以为但不仅限于聚酰亚胺(PI)、玻璃纤维环氧树脂(FR4)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)以及聚乙烯(PE)等材料中的一种。
在一些实施方式中,所述第一线路基板10还可为多层线路基板,即所述第一线路基板10还包括埋设于所述第一介质层11内的至少一与所述第一线路层12层叠设置的其他线路层。
请参阅图1至图5,在本实施例中,所述线路基板10可由步骤S 11至步骤S14制得:
步骤S11:请参阅图1,提供一载体20,所述载体20包括基材层21以及位于所述基材层21相对两表面的剥离层23,分别于所述剥离层23背离所述基材层21的表面形成第一铜层13。
所述基材层21为形成所述线路基板10的承载体,所述基材层21的材质并不限制。所述剥离层23起暂时粘结所述基材层21与所述第一铜层13的作用,所述剥离层23为绝缘材料,所述剥离层23可以选择在后续处理过程中容易分离或去除的胶体。
步骤S12:请参阅图2以及图3,在所述第一铜层13背离所述载体20的表面形成第一线路层12。
具体地,于所述第一铜层13的表面覆盖干膜30,依次经过曝光显影、在所述第一铜层13的表面电镀以形成所述第一线路层12,最后去除未被显影的干膜30。
步骤S13:请参阅图4,提供第二覆铜板40,所述第二覆铜板40包括第一介质层11以及位于所述第一介质层11表面的第二铜层14,于所述第一线路层12背离所述载体20的表面覆盖第二覆铜板40并压合,所述第一线路层12嵌入所述第一介质层11中。
在本实施例中,所述第二覆铜板40的数量为两个,分别于所述载体20相对两表面的所述第一线路层12的表面压合所述第二覆铜板40。
步骤S14:请参阅图5,去除所述载体20,得到所述线路基板10。
在本实施例中,去除所述载体20后,得到的所述线路基板10的数量为两个。可以理解地,在其他实施方式中,在所述载体20的其中一表面设置第一铜层13时,采用相同的步骤,可以得到数量为一个的所述线路基板10。
进一步地,所述第二铜层14包括所述底铜层15和镀铜层16(请参阅图6),所述底铜层15位于所述第一介质层11的第二表面112,所述镀铜层16位于所述底铜层15背离所述第一介质层11的表面。所述线路基板10的制作还包括以下步骤:
在所述底铜层15背离所述第一介质层11的表面电镀形成所述镀铜层16,所述镀铜层16可用于与所述底铜层15在后续图案化制程后形成第二线路层141。
形成所述镀铜层16的步骤可以是在去除所述载体20的步骤之前,也可以是在去除所述载体20的步骤之后。
进一步地,线路基板10的制作步骤还包括形成通孔(图未示)以及在所述通孔中形成导电体(图未示)的步骤,以使所述第一线路层12与后续形成于所述第二铜层14上的线路层电连接。其中,形成所述通孔以及所述导电体的步骤可以在去除所述载体20的步骤之前,也可以在去除所述载体20的步骤之后。
步骤S2:请参阅图6以及图7,图案化所述第二铜层14,以形成第二线路层141,同时移除部分所述第一铜层13以形成金属保护层131,所述金属保护层131覆盖部分所述第一线路层12。
分别于所述第一铜层13以及所述第二铜层14背离所述第一介质层11的表面覆盖干膜30a。其中,位于所述第二铜层14表面的所述干膜30a用于在曝光显影后的电镀过程中形成所述第二线路层141。位于所述第一铜层13表面的干膜30a用于在曝光显影后,部分所述第一铜层13被去除,剩余部分第一铜层13(即所述金属保护层131)位于后续需形成所述凹穴70的区域,以覆盖于所述第一线路层12的表面,在后续形成所述凹穴70的步骤中所述金属保护层131保护所述第一线路层12不被损坏。
沿着所述第一线路层12的延伸方向,所述金属保护层131的位置与所述凹穴70位置大致重叠,以使所述金属保护层131完全覆盖所述第一线路层12。
被所述金属保护层131覆盖的部分所述第一线路层12用于后续制程中形成焊垫(图未示),从而与元件(图未示)电连接。
步骤S3:请参阅图8以及图9,提供一第一覆铜板50,所述第一覆铜板50包括层叠设置的第二介质层51以及第三铜层53,压合所述第一覆铜板50于所述第一介质层11的第一表面111,所述第三铜层53背离所述第一线路层12设置,图案化所述第三铜层53,以形成第三线路层531。
在形成所述第三线路层531的步骤的同时,也可以形成第四电路层,即提供一所述第一覆铜板50以及第三覆铜板60,所述第三覆铜板60包括层叠设置的第三介质层61和第四铜层63。其中所述第一覆铜板50覆盖于所述第一铜层13的表面,所述第三铜层53位于所述第二介质层51背离所述第一线路层12的表面;所述第三覆铜板60覆盖于所述第二线路层141的表面,所述第四铜层63位于所述第三介质层61背离第二线路层141的表面。然后依次通过覆盖干膜30a、曝光显影、电镀以分别形成第三线路层531以及第四线路层632。
可以理解地,在其他实施方式中,形成所述第三线路层531以及所述第四线路层632的顺序并不限制。
可以理解地,第三线路层531以及所述第四线路层632通过导电体(图未示)与所述第一线路层12以及第二线路层141相互电连接。
在其他实施例中,还可以根据需要形成多个相互电连接的线路层。
步骤S4:请参阅图10,去除部分所述第二介质层51以露出所述金属保护层131。
部分所述第一线路层12被所述金属保护层131覆盖,在去除所述第二介质层时,防止所述第一线路层12被损坏,从而保护所述第一线路层12。
在所述金属保护层131于所述第二介质层51的投影区域内,可以采用激光去除所述第二介质层51,形成凹穴70的前驱体,防止所述第一线路层12被所述激光刻蚀。
步骤S5:请参阅图11至图12,于所述第三线路层531背离所述第一线路层12的表面覆盖干膜30b,曝光显影所述干膜30b,去除暴露于所述干膜30b的所述金属保护层131,然后去除所述干膜30b,得到具有凹穴70的电路板100。
所述凹穴70贯穿所述第二介质层51,所述凹穴70可以容置元件,露出的所述第一线路层12可与容置于所述凹穴70中的元件电连接。
本申请提供的具有凹穴70的电路板100的制作方法,将所述第一线路层12内埋于线路基板10中,可以有效防止所述第一线路层12氧化,同时将需要形成所述凹穴70的第一线路层12覆盖所述金属保护层131,从而在形成所述凹穴70的步骤中,保护所述第一线路层12不受损坏;在形成所述凹穴70的过程中,无剥胶流程,可防止第一线路层12表面被残胶污染。
以上实施方式仅用以说明本申请的技术方案而非限制,尽管参照以上较佳实施方式对本申请进行了详细说明,本领域的普通技术人员应当理解,可以对本申请的技术方案进行修改或等同替换都不应脱离本申请技术方案的精神和范围。

Claims (7)

1.一种具有凹穴的电路板的制作方法,其特征在于,包括以下步骤:
提供一线路基板,所述线路基板包括第一介质层、第一线路层、第一铜层以及第二铜层,所述第一线路层嵌入并暴露于所述第一介质层的第一表面,所述第一铜层位于所述第一介质层的所述第一表面并覆盖所述第一线路层,所述第二铜层位于所述第一介质层背离所述第一线路层的第二表面;
图案化所述第二铜层,以形成第二线路层,同时移除部分所述第一铜层以形成金属保护层,所述金属保护层覆盖部分所述第一线路层;
提供一第一覆铜板,所述第一覆铜板包括层叠设置的第二介质层以及第三铜层,压合所述第一覆铜板于所述第一介质层的所述第一表面,所述第三铜层背离所述第一线路层设置,图案化所述第三铜层,以形成第三线路层;
去除部分所述第二介质层以露出所述金属保护层;以及
于所述第三线路层背离所述第一线路层的表面覆盖干膜,曝光显影所述干膜,去除暴露于所述干膜的所述金属保护层,然后去除所述干膜,得到具有凹穴的电路板。
2.根据权利要求1所述的具有凹穴的电路板的制作方法,其特征在于,所述线路基板的制作包括以下步骤:
提供一载体,所述载体包括基材层以及位于所述基材层相对两表面的剥离层,分别于所述剥离层背离所述基材层的表面形成所述第一铜层;
在所述第一铜层背离所述载体的表面形成所述第一线路层;
提供第二覆铜板,所述第二覆铜板包括所述第一介质层以及位于所述第一介质层表面的第二铜层,于所述第一线路层背离所述载体的表面覆盖第二覆铜板并压合,所述第一线路层嵌入所述第一介质层中;以及
去除所述载体,得到所述线路基板。
3.根据权利要求2所述的具有凹穴的电路板的制作方法,其特征在于,所述第二铜层包括底铜层和镀铜层,所述底铜层位于所述第一介质层的所述第二表面,所述镀铜层位于所述底铜层背离所述第一介质层的表面;所述线路基板的制作还包括以下步骤:
在所述底铜层背离所述第一介质层的表面电镀形成所述镀铜层。
4.根据权利要求3所述的具有凹穴的电路板的制作方法,其特征在于,所述线路基板的制作步骤还包括形成通孔以及在所述通孔中形成导电体的步骤。
5.根据权利要求1所述的具有凹穴的电路板的制作方法,其特征在于,采用激光去除部分所述第二介质层。
6.根据权利要求1所述的具有凹穴的电路板的制作方法,其特征在于,在形成所述第三线路层的步骤的同时,还包括
提供一第三覆铜板并压合于所述第二线路层的表面,所述第三覆铜板包括第三介质层和第四铜层;以及
图案化所述第四铜层,形成第四线路层。
7.根据权利要求1所述的具有凹穴的电路板的制作方法,其特征在于,所述金属保护层的位置与所述凹穴位置重叠。
CN202010845655.4A 2020-08-20 2020-08-20 具有凹穴的电路板的制作方法 Active CN114080105B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010845655.4A CN114080105B (zh) 2020-08-20 2020-08-20 具有凹穴的电路板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010845655.4A CN114080105B (zh) 2020-08-20 2020-08-20 具有凹穴的电路板的制作方法

Publications (2)

Publication Number Publication Date
CN114080105A true CN114080105A (zh) 2022-02-22
CN114080105B CN114080105B (zh) 2023-06-16

Family

ID=80282360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010845655.4A Active CN114080105B (zh) 2020-08-20 2020-08-20 具有凹穴的电路板的制作方法

Country Status (1)

Country Link
CN (1) CN114080105B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996580A (zh) * 2006-01-06 2007-07-11 日月光半导体制造股份有限公司 整合内埋元件的基板结构及其制作方法
US20070163112A1 (en) * 2006-01-16 2007-07-19 Advanced Semiconductor Engineering, Inc. Method for fabricating conductive blind via of circuit substrate
CN111434190A (zh) * 2018-11-09 2020-07-17 庆鼎精密电子(淮安)有限公司 软硬结合电路板及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996580A (zh) * 2006-01-06 2007-07-11 日月光半导体制造股份有限公司 整合内埋元件的基板结构及其制作方法
US20070163112A1 (en) * 2006-01-16 2007-07-19 Advanced Semiconductor Engineering, Inc. Method for fabricating conductive blind via of circuit substrate
CN111434190A (zh) * 2018-11-09 2020-07-17 庆鼎精密电子(淮安)有限公司 软硬结合电路板及其制作方法

Also Published As

Publication number Publication date
CN114080105B (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
US10034368B2 (en) Flying tail type rigid-flexible printed circuit board
TWI507096B (zh) 多層電路板及其製作方法
KR20060037698A (ko) 리지드-플렉서블 기판의 제조 방법
TW201410097A (zh) 柔性多層電路板及其製作方法
US20200305289A1 (en) Flexible substrate and method for fabricating the same
TWI403244B (zh) 多層電路板之製作方法
CN110972414A (zh) 复合电路板及其制造方法
KR100674295B1 (ko) 다층 인쇄회로기판의 제조방법
TWI677267B (zh) 電路板及其製作方法
KR20210024840A (ko) 인쇄회로기판 및 이의 제조 방법
CN114126239A (zh) 具有内埋薄膜电阻的线路板及其制作方法
JP2003031950A (ja) 多層配線基板及びその製造方法
KR20130055990A (ko) 리지드-플렉서블 인쇄회로기판 및 그 제조방법
CN112423472A (zh) 软硬结合电路板及其制作方法
CN114080105A (zh) 具有凹穴的电路板的制作方法
CN116095941A (zh) 一种软硬结合板及其制作方法
CN110545636B (zh) 电路板及其制作方法
KR100441253B1 (ko) 범프를 이용한 다층인쇄회로기판의 제조방법
TWI666976B (zh) 可撓式基板及其製法
JP2011216675A (ja) 多層配線基板の製造方法
KR20030071391A (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
CN112492777B (zh) 电路板及其制作方法
US11764344B2 (en) Package structure and manufacturing method thereof
CN114258213B (zh) 多层线路板及其制作方法
KR100443736B1 (ko) 범프를 이용한 고집적 인쇄회로기판의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant