KR20210024840A

KR20210024840A - 인쇄회로기판 및 이의 제조 방법

Info

Publication number: KR20210024840A
Application number: KR1020190104524A
Authority: KR
Inventors: 류성욱; 신승열
Original assignee: 엘지이노텍 주식회사
Priority date: 2019-08-26
Filing date: 2019-08-26
Publication date: 2021-03-08

Abstract

실시 예에 따른 인쇄회로기판은 제1 절연층; 상기 제1 절연층 상에 배치된 제2 절연층; 및 상기 제1 및 제2 절연층에 형성된 캐비티를 포함하고, 상기 캐비티는, 상기 제2 절연층에 형성된 제1 부분; 및 상기 제1 절연층에 형성된 제2 부분을 포함하고, 상기 제1 부분은, 제1 단면 형상을 가지고, 상기 제2 부분은, 상기 제1 단면 형상과 다른 제2 단면 형상을 가진다.

Description

인쇄회로기판 및 이의 제조 방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}

실시 예는 인쇄회로기판에 관한 것으로, 특히 소자의 실장을 위한 캐비티를 포함한 인쇄회로기판 및 이의 제조 방법에 관한 것이다.

수동소자와 능동소자가 인쇄회로기판의 표면을 공유하고 있는 종래의 인쇄회로기판과는 달리 임베디드(Embedded) 인쇄회로기판(Printed Circuit Board)는 저항이나 커패시터 등과 같은 소자가 기판에 내장되어 있어 인쇄회로기판의 표면에 여유공간을 확보할 수 있어 종래의 인쇄회로기판에 비하여 배선밀도를 높일 수 있어 더욱 컴팩트한 전자기기의 개발이 가능하게 된다.

또한, 이러한 임베디드 인쇄회로기판은 소자가 수직방향으로 연결되어 배선 길이가 크게 감소되어 고주파 신호를 사용하는 전자기기에서 기생효과(Parasitic Effect)에 의한 임피던스 발생 및 신호지연 등의 문제를 줄이는 효과가 있다.

이러한, 임베디드 인쇄회로기판의 핵심기술은, 기판 내부에 소자를 내장하는 기술과, 상기 내장되는 소자와 배선 회로를 정밀하게 연결하는 기술이다.

일반적으로, 임베디드 인쇄회로기판은 절연층을 형성한 후에 소자 실장 영역을 제거하는 캐비티 형성 공정을 진행한다. 그리고, 종래에서는 상기 형성된 캐비티 내에 소자를 실장시키고, 상기 소자가 실장된 절연층의 상부 및 하부에 각각 추가 절연층을 적층하는 공정을 진행하여 임베디드 인쇄회로기판을 제조한다.

그러나, 상기와 같은 캐비티 형성 공정에서 다양한 문제가 발생하며, 이는 제품 신뢰성에도 영향을 미치는 문제가 있다.

따라서, 최근에는 인쇄회로기판의 최외곽층에 IC나 수동 소자를 실장하여 복합적인 기능을 하는 SIP(System In Package)가 개발되고 있다.

그러나, 종래의 SIP는 패키지 내에 여러 개의 IC나 수동 소자가 하나의 모듈에 통합하여 패키지 소형화 구현이 가능하나, 다수의 층으로 구성됨에 따른 두께의 한계와 패키지 기판 제작 기간이 오래 걸리고, 생산 단가가 증가하는 문제점을 가진다.

실시 예에서는 새로운 구조의 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.

실시 예에서는, 최외곽 절연층에 소자가 실장될 수 있는 공간을 제공하여 두께를 줄일 수 있는 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.

또한, 실시 예에서는 최외곽 절연층을 감광성 절연 수지(PID:Photoimageable dielectics)로 구성하여 소자 실장을 위한 캐비티를 용이하게 형성할 수 있으면서, 캐비티 형성 시에 발생할 수 있는 신뢰성 문제를 해결할 수 있는 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.

또한, 실시 예에서는 서로 다른 물질로 구성된 최외곽 절연층과 내부 절연층 사이에 이종물질의 추가 절연층을 배치하여, 최외곽 절연층과 내부 절연층 사이의 접착력을 개선시킬 수 있는 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.

제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

또한, 상기 제2 절연층은 감광성 절연 수지를 포함한다.

또한, 상기 제1 절연층은, 비감광성 절연 수지를 포함한다.

또한, 상기 제1 부분은 제1 깊이를 가지고, 상기 제2 부분은 상기 제1 깊이보다 큰 제2 깊이를 가진다.

또한, 상기 제1 절연층의 상부에 매립된 제1 회로 패턴을 포함하고, 상기 제1 깊이는 상기 제2 절연층의 두께에 대응되고, 상기 제2 깊이는 상기 제1 회로 패턴의 두께에 대응된다.

또한, 상기 제1 단면 형상은 사다리꼴 형상을 포함하고, 상기 제2 단면 형상은 사각 형상을 포함한다.

또한, 상기 제1 절연층을 관통하는 제1 비아; 및 상기 제2 절연층을 관통하는 제2 비아를 포함하고, 상기 제1 단면 형상은 상기 제1 비아의 단면 형상에 대응되고, 상기 제2 단면 형상은 상기 제1 회로 패턴의 단면 형상에 대응된다.

한편, 실시 예에 따른 인쇄회로기판은 제1 절연층; 상기 제1 절연층 상에 배치된 제2 절연층; 및 상기 제1 절연층의 하부에 매립되고, 하면이 상기 제1 절연층의 하면과 동일 평면 상에 배치되는 제1 회로 패턴을 포함하고, 캐비티는 상기 제1 절연층의 하면에서 제1 깊이를 가지고 형성되고, 상기 제1 깊이는 상기 제1 회로 패턴의 두께에 대응되며, 상기 캐비티의 단면 형상은, 상기 제1 회로 패턴의 단면 형상에 대응된다.

한편, 실시 예에 따른 인쇄회로기판은 제1 절연층; 상기 제1 절연층의 상면 위에 배치된 제1 회로 패턴; 및 상기 제1 절연층의 상면 위에 상기 제1 회로 패턴을 덮으며 배치되고, 상부에 캐비티가 형성된 제2 절연층을 포함하고, 상기 제2 절연층은, 상기 제1 절연층의 상면 위에 배치되는 제1 절연 파트; 및 상기 제1 절연 파트의 상면 위에 배치되고 상기 캐비티가 형성된 제2 절연 파트를 포함하고, 상기 제2 절연 파트는, 감광성 절연 수지를 포함하고, 상기 캐비티는 상기 제2 절연 파트를 관통하며 배치된다.

또한, 상기 제2 절연층을 관통하며 배치되는 비아를 포함하고, 상기 비아는, 상기 제1 절연 파트를 관통하는 제1 비아 파트와, 상기 제2 절연 파트를 관통하며 배치되고, 상기 제1 비아 파트와 직접 접촉하는 제2 비아 파트를 포함한다.

또한, 상기 캐비티의 단면 형상은, 상기 제2 비아 파트의 단면 형상에 대응된다.

또한, 상기 제1 회로 패턴의 적어도 일부는, 상기 캐비티와 수직 방향 내에서 오버랩된다.

한편, 실시 예에 따른 인쇄회로기판의 제조 방법은 제1 절연층을 준비하고, 상기 제1 절연층의 상부에 매립되는 제1 회로 패턴을 형성하고, 상기 제1 절연층의 상면 위에 상기 제1 회로 패턴을 덮는 제2 절연층을 형성하고, 상기 제2 절연층을 관통하는 캐비티의 제1 부분을 형성하고, 상기 제1 절연층의 상부에 매립된 제1 회로 패턴 중 상기 제1 부분을 통해 노출된 캐비티 패턴을 제거하여 상기 캐비티의 제2 부분을 형성하며, 상기 제1 부분은, 제1 단면 형상을 가지고, 상기 제2 부분은, 상기 제1 단면 형상과 다른 제2 단면 형상을 가진다.

또한, 상기 제2 절연층은 감광성 절연 수지를 포함하고, 상기 제1 절연층은, 비감광성 절연 수지를 포함한다.

또한, 상기 제1 부분은 상기 제2 절연층의 두께에 대응되는 제1 깊이를 가지고, 상기 제2 부분은 상기 제1 깊이보다 크며, 상기 제1 회로 패턴에 대응하는 제2 깊이를 가진다.

또한, 상기 캐비티 형성 시에, 상기 캐비티와 함께 상기 제2 절연층을 관통하는 비아 홀을 형성하는 단계를 포함하고, 상기 제1 단면 형상은 상기 비아 홀의 단면 형상에 대응되고, 상기 제2 단면 형상은 상기 제1 회로 패턴의 단면 형상에 대응된다.

실시 예에 의하면, 인쇄회로기판의 최외곽 절연층을 감광성 절연 수지(PID:Photoimageable dielectics)로 구성한다. 그리고, 상기 최외곽 절연층에 소자가 실장될 수 있는 캐비티를 형성하고, 상기 형성된 캐비티 내에 소자가 실장될 수 있도록 한다.

이에 따르면, 소자가 인쇄회로기판의 최외곽 절연층 내에 적어도 일부가 배치됨에 따라 상기 캐비티의 깊이만큼의 패키지 기판의 전체 두께를 줄일 수 있다. 또한, 실시 예에 따르면, 캐비티가 형성되는 절연층을 감광성 절연 수지(PID:Photoimageable dielectics)로 구성함에 따라 노광 및 현상을 통해 소자 실장을 위한 캐비티를 용이하게 형성할 수 있으며, 이에 따른 캐비티 형성 시에 발생할 수 있는 신뢰성 문제를 해결할 수 있다.

또한, 실시 예에 의하면, 절연층에 매립되는 회로 패턴의 형성 시에 상기 회로 패턴과 함께 캐비티 패턴을 형성한다. 그리고, 상기 형성된 캐비티 패턴을 제거하여 상기 절연층에 캐비티를 형성한다. 이에 따르면, 상기 절연층을 형성하는 물질에 따라 상기 캐비티를 통해 상기 절연층 내에 포함된 유리 섬유가 노출되는 문제를 해결할 수 있으며, 이에 따른 상기 캐비티의 신뢰성을 향상시킬 수 있다.

또한, 실시 예에 의하면, 감광성 절연 수지 상에 형성된 캐비티의 제1 부분과, 비감광성 절연 수지 상에 형성된 캐비티의 제2 부분의 조합을 통해 전체 캐비티의 깊이를 용이하게 조절 가능하다.

또한, 실시 예에 의하면 캐비티 형성 시에 필수적으로 포함되어야 하는 레이저 공정이나 샌드 블라스트와 같은 공정을 제거할 수 있으며, 이에 따른 제조 공정을 간소화시키면서 제조 비용을 획기적으로 절감할 수 있다.

도 1은 비교 예에 따른 패키지 기판을 나타낸 도면이다.
도 2는 제1 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 3 내지 도 9는 도 2에 도시된 제1 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 도시한 단면도이다.
도 10은 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 11 내지 도 17은 도 10에 도시된 제2 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 단면도이다.
도 18은 제3 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 19 내지 도 23은 도 18에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.

또한, 본 발명의 실시 예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다. 또한, 본 발명의 실시예에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.

본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함 할 수 있다. 또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.

이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. 그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우 뿐만아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.

또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.

도 1은 비교 예에 따른 패키지 기판을 나타낸 도면이다.

이하, 도 1을 참조하여 비교 예에 따른 인쇄회로기판 및 이를 포함하는 패키지 기판을 설명한다.

패키지 기판(1)에는 적어도 하나의 소자가 실장된다. 패키지 기판(1)에 실장되는 소자는 수동 소자 및 능동 소자 중 적어도 하나를 포함한다.

패키지 기판(1)은 다층 구조를 가지는 절연층(1), 상기 절연층(1)의 표면에 배치되는 회로 패턴(20), 상기 절연층(1)을 관통하며 배치되고 서로 다른 층의 회로패턴들을 서로 전기적으로 연결하는 비아(30), 상기 절연층(1) 중 최외곽에 배치된 절연층 상에 배치되는 보호층(40)으로 구성된 인쇄회로기판을 포함한다.

이때, 회로 패턴(20)은 최외곽에 배치된 절연층의 표면 중 소자(60, 80)가 실장된 영역에 배치된 패드를 포함한다.

그리고, 상기 패드 상에는 소자(60, 80)가 실장된다.

이때, 상기 패드 위에는 접속부(50, 70)가 배치될 수 있고, 소자(60, 80)는 상기 접속부(50, 70)에 의해 상기 패드 상에 고정된다.

여기에서, 소자(60, 80)는 인덕터나 전원 소자 등을 포함한다.

한편, 상기와 같은 비교 예에서의 패키지 기판(1)은 인쇄회로기판의 최외곽에 배치된 패드 상에 소자(60, 80)가 실장되는 구조를 가진다. 이에 따라. 비교 예에서의 패키지 기판(1)은 최외곽에 배치되는 패드 상에 소자(60, 80)가 실장되기 때문에 패키지 기판의 전체적인 두께가 증가한다.

즉, 비교 예에서의 패키지 기판(1)의 두께는 인쇄회로기판의 두께, 접속부(50, 70)의 두께 및 소자(60, 80)의 두께의 합에 의해 결정된다. 다시 말해서, 비교 예에서의 패키지 기판(1)의 두께는 상기 인쇄회로기판의 두께 이외에도 상기 소자(60, 80)의 두께에 영향을 받는다. 따라서, 비교 예에서의 패키지 기판은 전체적인 두께가 증가하게 된다.

또한, 비교 예에서의 패키지 기판(1)은 인쇄회로기판 상에 캐비티를 형성하고, 상기 형성된 캐비티 상에 소자를 실장하는 것도 가능하였다. 그러나, 비교 예에서의 인쇄회로기판은 상기 캐비티 형성 시에 레이저 드릴을 이용하게 되며, 이로 인해 캐비티 형성 과정에서 인쇄회로기판의 신뢰성이 저하되는 문제를 가졌다.

또한, 소자(60, 80) 중에는 기판 내부에 매립되는 방식으로 실장되는 소자도 존재하지만, 여러가지 신뢰성 문제로 기판의 최외곽에 실장해야만 하는 소자도 존재한다. 이때, 비교 예에서와 같이 상기 최외곽에 실장되는 소자는 단순히 인쇄회로기판의 최외곽의 표면 상에 배치된 패드 위에 실장되는 구조를 가졌다. 이로 인해, 비교 예에서의 패키지 기판의 전체적인 두께는 증가하였다.

즉, 비교 예에서의 패키지 기판(1)은 CO₂ 레이저 드릴을 이용하여 캐비티를 형성한 후, 상기 캐비티 내에 소자를 실장하는 방식도 사용하였다. 그러나, 비교 예에서의 패키지 기판(1)은 캐비티 형성 시 정확한 얼라인이 힘들다.

또한, 비교 예에 따른 패키지 기판(1)은 캐비티 형성 공정에서 PPG의 Glass Fiber가 완전히 가공되지 않고 남아있게 되며, 이는 소자 실장 시에 상기 소자에 손상을 주는 문제가 있다. 즉, 비교 예에 따른 패키지 기판(1)은 레이저 드릴을 이용하여 캐비티를 형성함으로써, 캐비티 형성 공정 후에 벽면 거칠기(wall roughness)로 인한 캐비티 면적의 불균일이 발생하며, 이에 따른 소자 실장 시에 데미지가 발생하는 문제가 있다.

또한, 비교 예에 따른 패키지 기판(1)은 캐비티를 제작하기 위한 레이저 드릴 사용 수에 의해 공정 비용이 증가하는 문제가 있다.

또한, 비교 예에 따른 패키지 기판(1)은 레이저 드릴 공정을 위한 레이저 스토퍼(stopper)가 배치되어야 하며, 상기 캐비티 형성이 완료된 후에 상기 스토퍼를 완전히 제거하기가 어려운 문제가 있다. 즉, 비교 예에 따른 패키지 기판(1)은 동도금의 도금 편차가 있어 상기 스토퍼의 균일한 에칭이 힘들며, 이에 따라 상기 스토퍼의 에칭 시에 상기 소자와 연결되는 회로 패턴이 함께 에칭되는 문제가 있다.

또한, 비교 예에 따른 패키지 기판(1)은 캐비티 형성 시에 레이저나 샌드 블라스트를 이용한 공정이 필수적으로 포함되어야 하며, 이에 따른 제조 공정이 복잡해지면서 제조 비용이 증가하는 문제가 있다.

실시 예는 이러한 문제점을 해소하기 위해서, 복수의 소자를 하나의 인쇄회로기판 상에 실장할 수 있는 새로운 구조의 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.

도 2는 제1 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.

도 2를 참조하면, 인쇄회로기판(100)은 복수의 절연층(110, 120)을 포함할 수 있다.

이때, 실시 예에서의 인쇄회로기판(100)이 절연층을 기준으로 2층 구조를 가지는 것으로 도시하였으나, 이에 한정되지는 않는다.

즉, 인쇄회로기판(100)의 제1 절연층(110)은 복수의 층 구조를 가질 수 있다. 예를 들어, 제1 절연층(110)은 2층 이상의 층 구조를 가질 수 있다. 그리고, 2층 이상의 층 구조를 가지는 각각의 제1 절연층(110) 내에는 비아가 배치될 수 있으며, 각각의 제1 절연층(110)의 표면에는 회로 패턴이 배치될 수 있다.

인쇄회로기판(100)은 회로 설계를 근거로 회로 부품을 접속하는 전기 배선을 배선 도형으로 표현하며, 이에 따라 복수의 절연층(110, 120) 상에 전기 도체를 재현할 수 있다. 또한, 인쇄회로기판(100)은 전기 부품과 같은 소자를 탑재하고, 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결 기능 외의 부품들을 기계적으로 고정시켜줄 수도 있다.

복수의 절연층(110, 120)은 상호 적층 구조를 가진다.

바람직하게, 복수의 절연층(110, 120)은 제1 절연층(110) 및 제2 절연층(120)을 포함할 수 있다.

실시 예에서의 인쇄회로기판(100)은 회로 패턴층을 기준으로 3층 구조를 가질 수 있으나, 이에 한정되지 않는다. 예를 들어 실시 예에서의 인쇄회로기판(100)은 절연층의 수가 증가할 수 있으며, 이에 따른 회로 패턴층의 수도 증가할 수 있다.

제1 절연층(110) 및 제2 절연층(120)은 서로 다른 절연 수지로 구성될 수 있다.

예를 들어, 제1 절연층(110)는 비감광성 절연 수지로 구성될 수 있다.

구체적으로, 제1 절연층(110)은 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 제1 절연층(110)은 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.

즉, 상기 제1 절연층(110)은 LCP(Liquid Crystal Polymer), PPG(FR1,2,3,4), 테플론, ABF(Ajinomoto build up film), RCC(Resin Coated Copper) 등과 같은 재료가 사용될 수 있으나, 이에 한정되지 않는다. 하나의 예로서, 제1 절연층(110)은 프리프레그(PPG), ABF(Ajinomoto build-up film), 동박코팅수지(RCC, Resin Coated Copper), 액정폴리머(LCP, Liquid Crystal Polymer), 테플론 중의 어느 하나의 재료가 사용될 수 있다.

또한, 제1 절연층(110)은 강성 확보를 위해 내부에 유리가 포함될 수 있다.

제2 절연층(120)은 상기 제1 절연층(110) 상에 배치될 수 있다. 상기 제2 절연층(120)은 상기 제1 절연층(110)과는 다르게 감광성 절연 수지로 구성될 수 있다.

예를 들어, 제2 절연층(120)은 감광성수지 필름이 적층되거나 감광성수지 페이스트 또는 액상이 도포되어 형성될 수 있다. 이때, 하나의 예에서, 감광성수지 재질은 감광성 폴리히드록시스티렌(PHS), 감광성 폴리벤조옥사졸(PBO), 감광성 폴리이미드(PI), 감광성 벤조시클로부텐(BCB), 감광성 폴리실록산, 감광성 에폭시, 노볼락(Novolac) 수지 중에서 선택된 어느 하나 이상을 포함할 수 있다.

또한, 제2 절연층(120)은 에폭시 레진, 광개시제, 실리콘 필러(Si filler) 및 경화제(hardner)를 포함하는 감광성 절연 수지로 구성될 수 있다.

한편, 실시 예에서의 인쇄회로기판(100)은 캐비티(C)를 포함한다. 이때, 상기 캐비티(C)는 제2 절연층(120)에 형성된 제1 부분(C1)과, 제1 절연층(110)에 형성된 제2 부분(C2)을 포함할 수 있다.

실시 예에서의 캐비티(C)는 상기 제1 절연층(110)에 형성된 제2 부분(C2)과 상기 제2 절연층(120)에 형성된 제1 부분(C1)의 조합에 의해 형성될 수 있다.

다시 말해서, 상기 제2 절연층(120)에 형성된 제1 부분(C1)과 상기 제1 절연층(110)에 형성된 제2 부분(C2)은 서로 연결되어 하나의 캐비티(C)를 형성할 수 있다.

이때, 상기 제2 절연층(120)에 형성된 제1 부분(C1)은 노광 및 현상 등의 공정을 진행하여 형성할 수 있다. 즉, 비교 예에서는 절연층 상에 캐비티를 형성하는 경우, 레이저 드릴 공정이나 샌드 블라스트 공정을 진행하였다. 이에 따라, 비교 예에서는 레이저 드릴이나 샌드 블라스트 공정 진행 시에 회로 패턴이나 절연층의 표면 손상이 발생할 수 있고, 이에 따른 제조 공정이 복잡해지면서 제조 비용이 증가하였다.

이에 반하여, 실시 예에서의 제2 절연층(120)은 감광성 절연 수지로 구성된다. 이에 따라, 상기 제2 절연층(120)에는 노광 및 현상 공정에 의해 전자 부품(미도시)을 실장하기 위한 캐비티(C)의 일부인 제1 부분(C1)을 형성할 수 있다. 이때, 상기 제1 부분(C1)은 상기 제2 절연층(120)의 상면 및 하면을 관통하며 형성될 수 있다. 즉, 상기 제1 부분(C1)은 상기 제2 절연층(120)을 관통하는 관통 홀일 수 있다.

상기와 같이, 실시 예에서는 제2 절연층(120)을 감광성 절연 수지로 구성하고, 상기 감광성 절연 수지 내에 노광 및 현상 등을 진행하여 소자 실장을 위한 캐비티를 형성함으로써, 상기 캐비티의 형성 과정에서 발생하는 다양한 신뢰성 문제를 해결할 수 있으며, 상기 캐비티 내에 소자가 실장될 수 있도록 하여, 상기 캐비티의 깊이만큼 패키지 기판의 전체 두께를 감소시킬 수 있다.

한편, 상기 제1 부분(C1)은 제1 단면 형상을 가질 수 있다. 예를 들어, 상기 제1 부분(C1)은 내벽이 일정 경사를 가지는 형상을 가질 수 있다. 예를 들어, 상기 제1 부분(C1)은 사다리꼴 형상을 가질 수 있다.

제1 절연층(110)의 표면에는 내측으로 함몰된 캐비티(C)의 제2 부분(C2)이 형성될 수 있다.

상기 캐비티(C)의 제2 부분(C2)은 상기 제1 부분(C1)과 연결될 수 있다.

상기 제2 부분(C2)은 상기 제1 절연층(110)의 상면에 배치된 리세스일 수 있다.

상기 제2 부분(C2)은 제2 단면 형상을 가질 수 있다. 예를 들어, 상기 제2 부분(C2)은 내벽이 주면에 대해 수직할 수 있다. 예를 들어, 상기 제2 부분(C2)은 사각 형상을 가질 수 있다.

한편, 상기 캐비티(C)의 제1 부분(C1)은 제1 깊이를 가질 수 있다. 그리고, 상기 캐비티(C)의 제2 부분(C2)은 제2 깊이를 가질 수 있다.

상기 제1 부분(C1)은 상기 제2 절연층(120)을 관통하며 형성될 수 있다. 이에 따라, 상기 제1 부분(C1)이 가지는 제1 깊이는 상기 제2 절연층(120)의 두께에 대응될 수 있다.

상기 제2 부분(C2)은 상기 제1 절연층(110)의 상부에 제2 깊이를 가지고 배치된 리세스일 수 있다. 이때, 상기 제2 부분(C2)이 가지는 제2 깊이는 상기 제1 절연층(110)의 상부에 매립된 제1 회로 패턴(130)의 두께에 대응될 수 있다. 바람직하게, 상기 제2 부분(C2)은 상기 제1 회로 패턴(130)의 형성 시에, 상기 제1 회로 패턴(130)과 함께 형성된 캐비티 패턴(추후 설명)을 제거하는 것에 의해 형성될 수 있다. 따라서, 상기 제2 부분(C2)의 깊이는 상기 제1 회로 패턴(130)의 두께에 대응될 수 있다.

예를 들어, 상기 캐비티(C)의 제1 부분(C1)이 가지는 제1 깊이는 상기 제2 절연층(120)의 두께와 동일할 수 있다. 예를 들어, 상기 캐비티(C)의 제2 부분(C2)이 가지는 제2 깊이는 상기 제1 회로 패턴(130)의 두께와 동일할 수 있다.

실시 예에서는 상기와 같이 제1 절연층(110)의 상부에 매립되는 제1 회로 패턴(130)의 형성 시에 상기 제1 회로 패턴(130)과 함께 캐비티 패턴을 형성한다. 그리고, 상기 형성된 캐비티 패턴을 제거하여 상기 제1 절연층(110)에 캐비티의 제2 부분(C2)을 형성한다. 이때, 상기 제1 절연층(110)의 표면을 레이저나 샌드 블라스트를 통해 제거하여 캐비티를 형성하는 경우, 상기 제1 절연층(110) 내에 존재하는 유리가 외부로 노출될 수 있으며, 상기 노출된 유리는 상기 캐비티(C)의 신뢰성에 영향을 줄 수 있다.

이와 다르게, 실시 예에서는 상기 제1 절연층(110)을 제거하는 것이 아니라, 상기 제1 절연층(110) 내에 배치된 캐비티 패턴을 제거하여 캐비티(C)의 일부를 형성한다. 따라서, 실시 예에서는 상기 캐비티를 통해 상기 절연층 내에 포함된 유리 섬유가 노출되는 문제를 해결할 수 있으며, 이에 따른 상기 캐비티의 신뢰성을 향상시킬 수 있다.

한편, 제1 절연층(110) 및 제2 절연층(120)의 표면에는 회로패턴층이 배치된다

상기 회로 패턴층은 상기 제1 절연층(110)의 상부에 매립된 제1 회로 패턴(130)과, 상기 제1 절연층(110)의 하면 아래에 배치된 제2 회로 패턴(140)과, 상기 제2 절연층(120)의 상면 위에 배치된 제3 회로 패턴(150)을 포함할 수 있다.

상기 제1 회로 패턴(130)은 상기 제1 절연층(110)의 상부에 매립되어 배치될 수 있다. 다시 말해서, 상기 제1 회로 패턴(130)의 상면은 상기 제1 절연층(110)의 상면과 동일 평면 상에 위치할 수 있다.

따라서, 상기 제2 절연층(120)의 하면은 상기 제1 절연층(110)의 상면과 접촉하는 영역 및 상기 제1 회로 패턴(130)의 상면과 접촉하는 영역을 포함할 수 있다.

제2 회로 패턴(140)은 상기 제1 절연층(110)의 하면 아래로 돌출된 구조를 가질 수 있다. 또한, 상기 제3 회로 패턴(150)은 상기 제2 절연층(120)의 상면 위로 돌출된 구조를 가질 수 있다.

상기와 같이 각각의 절연층의 표면에 배치되는 제1 내지 제3 회로 패턴(130, 140, 150)은 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 상기 제1 내지 제3 회로 패턴(130, 140, 150)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한, 제1 내지 제3 회로 패턴(130, 140, 150)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 제1 내지 제3 회로 패턴(130, 140, 150)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.

상기 제1 내지 제3 회로 패턴(130, 140, 150)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.

한편, 각각의 절연층 내에는 서로 다른 층에 배치된 회로 패턴을 상호 전기적으로 연결하는 비아(160, 170)가 배치될 수 있다. 비아(160, 170)는 각각의 절연층을 관통하며 배치될 수 있고, 그에 따라 서로 다른 절연층의 표면 상에 배치된 회로 패턴들을 상호 전기적으로 연결할 수 있다.

이를 위해, 비아(160, 170)는 제1 비아(160) 및 제2 비아(170)를 포함할 수 있다.

제1 비아(160)는 제1 절연층(111)을 관통하며 배치될 수 있다. 제1 비아(170)는 제1 절연층(110)의 상부에 배치된 제1 회로 패턴(130) 및 제1 절연층(110)의 하면에 배치된 제2 회로 패턴(140)을 전기적으로 연결할 수 있다.

제2 비아(170)는 제2 절연층(120)을 관통하며 배치될 수 있다. 제2 비아(170)는 제2 절연층(120)의 상면에 배치된 제3 회로 패턴(150)과 상기 제1 회로 패턴(130)을 전기적으로 연결할 수 있다.

상기와 같이, 제1 절연층(110)은 비감광성 절연 수지로 형성될 수 있다. 예를들어, 상기 제1 절연층(110)은 내부에 유리가 포함된 프리프레그로 형성될 수 있다.

이에 따라, 상기 제1 비아(160)는 제1 폭을 가질 수 있다.

상기 제1 비아(160)는 인쇄회로기판의 층간 전기적 연결을 위한 통로로써, 전기적으로 단절되어 있는 층을 드릴링(drilling)하여 비아 홀을 형성하고, 상기 형성된 비아 홀을 도전성 물질로 채우거나, 도전 물질로 도금하여 형성될 수 있다.

상기 제1 비아(160)를 형성하기 위한 금속 물질은 Cu, Ag, Sn, Au, Ni 및 Pd 중 선택되는 어느 하나의 물질일 수 있으며, 상기 금속 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Ecaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.

이때, 상기 비아 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다.

상기 비아 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO₂ 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 제1 절연층(110)을 개방할 수 있다.

한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.

상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO₂ 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO₂ 레이저는 절연층만 가공할 수 있는 레이저이다.

이때, 상기 제1 비아(160)는 상기 설명한 바와, 레이저 가공에 의해 형성된 비아 홀 내부를 금속 물질로 채우는 것에 의해 형성되며, 이에 따라 상기 레이저 가공으로 비아 홀을 형성할 수 있는 최소의 폭에는 한계가 있다. 이에 따라, 제1 비아(160)는 50um~200um의 폭을 가질 수 있다. 예를 들어, 제1 비아(160)는 70um~100um 범위의 폭을 가질 수 있다.

한편, 제2 비아(170)는 감광성 절연 수지로 구성된 제2 절연층(120) 내에 배치된다. 이에 따라, 상기 제2 비아(170)는 제2 절연층(120)를 구성하는 감광성 절연 수지를 노광 및 현상을 통해 개방하여 비아 홀을 형성하고, 상기 형성된 비아 홀 내부를 금속 물질로 충진하여 형성할 수 있다. 이에 따라, 상기 제2 비아(170)는 상기 제1폭보다 작은 제2 폭을 가질 수 있다. 예를 들어, 제2 비아(170)는 15um 내지 50um 범위를 만족하는 폭을 가질 수 있다. 예를 들어, 제2 비아(170)는 20um 내지 35um 범위를 만족하는 폭을 가질 수 있다.

한편, 제1 절연층(110)의 하면에는 제1 보호층(180)이 배치될 수 있고, 제2 절연층(120)의 상면에는 제2 보호층(190)이 배치될 수 있다. 상기 제1 보호층(180)은 상기 제1 절연층(110)의 하면에 배치되어, 상기 제1 절연층(110)의 하면을 보호할 수 있다. 또한, 제1 보호층(180)은 상기 제1 절연층(110)의 하면에 배치된 제2 회로 패턴(140)의 하면의 적어도 일부를 덮도록 배치될 수 있다.

또한, 상기 제2 절연층(120)의 상면에는 제2 보호층(190)이 배치될 수 있으나, 이에 한정되지 않는다. 즉, 상기 제2 보호층(190)도 상기 제2 절연층(120)과 같은 감광성 절연 수지로 구성된다. 이에 따라, 상기 제2 보호층(190)은 선택적으로 생략될 수 있다. 다만, 상기 제2 절연층(120)의 상면 위에 배치된 제3 회로 패턴(150)의 표면을 보호하기 위해서, 상기 제2 보호층(190)은 상기 제2 절연층(120) 상에 선택적으로 배치될 수 있다.

상기 제1 보호층(180) 및 제2 보호층(190)은 절연성 물질을 포함할 수 있다.

상기 제1 보호층(180) 및 제2 보호층(190)은 회로 패턴의 표면을 보호하기 위해 도포된 후 가열하여 경화될 수 있는 다양한 물질을 포함할 수 있다. 상기 제1 보호층(180) 및 제2 보호층(190)은 레지스트(resist)층일 수 있다. 예를 들어, 상기 제1 보호층(180) 및 제2 보호층(190)은 유기고분자 물질을 포함하는 솔더레지스트층일 수 있다. 일 예로, 상기 제1 보호층(180) 및 제2 보호층(190)은 에폭시 아크릴레이트 계열의 수지를 포함할 수 있다. 자세하게, 상기 제1 보호층(180) 및 제2 보호층(190)은 수지, 경화제, 광개시제, 안료, 용매, 필러, 첨가제, 아크릴 계열의 모너머 등을 포함할 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 제1 보호층(180) 및 제2 보호층(190)은 포토 솔더 레지스트층, 커버레이(coverlay) 및고분자 물질 중 어느 하나일 수도 있을 것이다.

상기 제1 보호층(180) 및 제2 보호층(190)의 두께는 1㎛ 내지 20㎛일 수 있다. 상기 제1 보호층(180) 및 제2 보호층(190)의 두께는 1㎛ 내지 15㎛일 수 있다. 예를 들어, 상기 제1 보호층(180) 및 제2 보호층(190)의 두께는 5㎛ 내지 20㎛일 수 있다. 상기 제1 보호층(180) 및 제2 보호층(190)의 두께가 20㎛ 초과인 경우에는 인쇄회로기판의 두께가 증가할 수 있다. 상기 제1 보호층(180) 및 제2 보호층(190)의 두께가 1㎛ 미만인 경우에는 회로 패턴의 신뢰성이 저하될 수 있다.

이하에서는, 도 2에 도시한 제1 실시 예에 따른 인쇄회로기판의 제조 방법에 대해 구체적으로 설명하기로 한다.

도 3 내지 도 9는 도 2에 도시된 제1 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 도시한 단면도이다.

먼저, 인쇄회로기판의 제조 방법은 캐리어 보드(CB)와 같은 부재를 사이에 두고, 상기 캐리어 보드(CB)의 양면에서, 복수의 인쇄회로기판을 동시에 제조하는 공정으로 진행될 수 있다.

도 3을 참조하면, 인쇄회로기판의 제조 방법은 캐리어 보드(CB)를 준비하고, 상기 캐리어 보드(CB)의 상면 및 하면에 각각 제1 회로 패턴(130)을 형성하는 공정을 진행할 수 있다. 이때, 상기 캐리어 보드(CB)의 상면 및 하면에는 제1 회로 패턴(130)과 함께 캐비티 패턴(130A)이 형성될 수 있다. 이때, 상기 캐비티 패턴(130A)은 상기 제1 회로 패턴(130)과 함께 형성될 수 있다. 바람직하게, 상기 캐비티 패턴(130A)은 상기 제1 회로 패턴(130)과 동일한 금속물질로 형성될 수 있다.

다음으로, 도 4를 참조하면, 상기 캐비티 패턴(130A) 및 제1 회로 패턴(130)이 형성되면, 상기 캐리어 보드(CB)의 상면 및 하면에 각각 제1 절연층(110)을 형성할 수 있다. 이때, 상기 제1 절연층(110)은 상기 설명한 바와 같이 비감광성 물질로 형성될 수 있다. 예를 들어, 제1 절연층(110)은 프리프레그로 형성될 수 있다.

그리고, 상기 제1 절연층(110)이 형성되면, 상기 형성된 제1 절연층(110)을 가공하여 비아 홀(VH)을 형성할 수 있다. 이때, 상기 제1 절연층(110)은 프리프레그로 형성되며, 이에 따라 상기 비아 홀(VH)은 레이저 공정에 의해 형성될 수 있다.

다음으로, 도 5를 참조하면, 상기 비아 홀(VH)이 형성되면, 상기 형성된 비아 홀(VH) 내부를 금속 물질로 충진하여 상기 제1 절연층(110)을 관통하는 제1 비아(160)를 형성할 수 있다. 또한, 상기 제1 비아(160)의 형성과 함께, 상기 제1 절연층(110)의 표면에 제2 회로 패턴(140)을 형성할 수 있다. 이에 따라, 상기 제1 비아(160)는 상기 제1 회로 패턴(130) 및 상기 제2 회로 패턴(140)을 서로 전기적으로 연결할 수 있다.

다음으로, 도 6을 참조하면, 상기 캐리어 보드(CB)를 기준으로 상부에 형성된 기판과 하부에 형성된 기판을 서로 분리시킬 수 있다. 즉, 제1 실시 예에서는 상기 제1 회로 패턴(130), 캐비티 패턴(130A), 제2 회로 패턴(140), 제1 비아(160) 및 제1 절연층(110)을 형성하는 공정까지만 상기 캐리어 보드(CB)가 배치된 상태에서 상기 캐리어 보드(CB)의 양면에서 복수의 기판을 동시에 제조한다.

다음으로, 도7을 참조하면, 상기 캐리어 보드(CB)가 분리되면, 상기 제1 절연층(110)의 상면 상에 상기 제1 절연층(110)의 상부에 매립된 제1 회로 패턴(130)의 상면을 덮는 제2 절연층(120)을 형성한다.

이때, 상기 제2 절연층(120)은 감광성 절연 수지로 형성될 수 있다.

그리고, 상기 제2 절연층(120)이 형성되면, 상기 제2 절연층(120) 상에 비아 홀(VH) 및 캐비티(C)의 제1 부분(C1)을 형성할 수 있다.

이때, 상기 비아 홀(VH) 및 상기 캐비티(C)의 제1 부분(C1)은 노광 및 현상 공정 등을 진행하여, 상기 제2 절연층(120) 상에 동시에 형성될 수 있다.

또한, 상기 캐비티(C)의 제1 부분(C1)은 상기 제1 절연층(110)의 상부에 매립된 캐비티 패턴(130A)과 수직 방향 내에서 오버랩될 수 있다.

이때, 상기 캐비티(C)의 제1 부분(C1)의 깊이는 상기 제2 절연층(120)의 두께와 동일할 수 있다. 즉, 상기 캐비티(C)의 제1 부분(C1)은 상기 제2 절연층(120)을 관통하며 형성될 수 있다. 따라서, 상기 제1 절연층(110)의 상부에 매립된 캐비티 패턴(130A)의 상면은 상기 캐비티(C)의 제1 부분(C1)을 통해 노출될 수 있다.

이때, 상기 캐비티(C)의 제1 부분(C1)은 상기와 같이 감광성 절연 수지로 구성된 제2 절연층(120)을 노광 및 현상을 하여 형성되며, 이에 따라 제1 단면 형상을 가질 수 있다. 예를 들어, 상기 캐비티(C)의 제1 부분(C1)은 내벽이 주면에 대해 일정 경사를 가지는 사다리꼴의 단면 형상을 가질 수 있다.

다음으로, 도 8을 참조하면 상기 제2 절연층(120)에 형성된 비아 홀(VH) 내에 금속 물질을 충진하여 제2 비아(170)를 형성할 수 있다.

또한, 상기 제2 비아(170)의 형성과 함께, 상기 제2 절연층(120)의 상면에 제3 회로 패턴(150)을 형성하는 공정을 진행할 수 있다.

다음으로, 도 9를 참조하면, 상기 캐비티(C)의 상기 제1 부분(C1)을 통해 노출된 캐비티 패턴(130A)을 제거하는 공정을 진행할 수 있다. 상기 캐비티 패턴(130A)을 제거하는 공정은 상기 캐비티 패턴(130A)을 구성하는 금속 물질을 에칭하는 에칭액에 의해 진행될 수 있다. 이때, 상기 제2 절연층(120)의 상면에는 상기 제3 회로 패턴(150)을 보호하는 마스크(미도시)가 배치될 수 있으며, 상기 마스크가 배치된 상태에서 상기 캐비티 패턴(130A)을 제거하는 공정을 진행할 수 있다.

상기 캐비티 패턴(130A)이 제거됨에 따라, 상기 캐비티 패턴(130A)이 배치된 영역은 상기 캐비티(C)의 상기 제1 부분(C1)과 연결되는 제2 부분(C2)을 형성하며, 이에 따라 상기 제1 부분(C1)과 상기 제2 부분(C2)이 연결됨에 따라 하나의 캐비티(C)를 구성할 수 있다.

이때, 상기 캐비티(C)의 제2 부분(C2)은 제2 단면 형상을 가질 수 있다. 즉, 상기 제2 부분(C2)은 상기 제1 부분(C1)이 가지는 제1 단면 형상과 다른 제2 단면 형상을 가질 수 있다. 상기 제2 단면 형상은 상기 제1 회로 패턴(130)이 가지는 단면 형상과 동일할 수 있다. 예를 들어, 상기 제2 부분(C2)이 가지는 제2 단면 형상은 사각 형상일 수 있다.

상기 캐비티(C)의 제2 부분(C2)이 형성되면, 상기 제1 절연층(110)의 하면 및 상기 제2 절연층(120)의 상면에 각각 제1 보호층(180) 및 제2 보호층(190)을 형성할 수 있다.

한편, 상기와 같은 제1 실시 예에 따른 인쇄회로기판은 하부 기판 및 상부 기판을 포함하는 패키지 기판에서, 상부 기판을 구성할 수 있다. 예를 들어, 하부 기판의 상부에는 전자 부품이 실장될 수 있으며, 상기 제1 실시 예에 따른 인쇄회로기판에 대응하는 상부 기판은, 상기 하부 기판 위에 부착될 수 있으며, 이에 따라 상기 상부 기판에 형성된 캐비티(C) 내에 상기 전자 부품의 적어도 일부가 배치될 수 있다.

또한, 상기 제1 실시 예에 따른 인쇄회로기판(100)은 캐비티(C)가 감광성 절연 수지로 구성된 제2 절연층(120) 및 비감광성 절연 수지로 구성된 제1 절연층(110)에 각각 형성된 제1 부분(C1) 및 제2 부분(C2)을 포함하였다.

이와 다르게, 인쇄회로기판의 캐비티(C)는 상기 제1 부분(C1) 및 제2 부분(C2) 중 어느 하나의 부분만을 포함하여 구성될 수 있다.

이하에서는 상기 제2 부분(C2)만을 포함하는 캐비티(C)를 포함한 인쇄회로기판(제2 실시 예) 및 상기 제1 부분(C1)만을 포함하는 캐비티(C)를 포함한 인쇄회로기판(제3 실시 예)에 대해 설명하기로 한다.

도 10은 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.

도 10을 참조하면, 인쇄회로기판(200)은 복수의 절연층(210, 220)을 포함할 수 있다.

복수의 절연층(210, 220)은 상호 적층 구조를 가진다.

바람직하게, 복수의 절연층(210, 220)은 제1 절연층(210) 및 제2 절연층(220)을 포함할 수 있다.

제1 절연층(210) 및 제2 절연층(220)은 서로 다른 절연 수지로 구성될 수 있고, 이와 다르게 서로 동일한 절연 수지로 구성될 수 있다.

예를 들어, 제1 절연층(210)는 비감광성 절연 수지로 구성될 수 있다.

구체적으로, 제1 절연층(210)은 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 제1 절연층(210)은 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.

즉, 상기 제1 절연층(210)은 LCP(Liquid Crystal Polymer), PPG(FR1,2,3,4), 테플론, ABF(Ajinomoto build up film), RCC(Resin Coated Copper) 등과 같은 재료가 사용될 수 있으나, 이에 한정되지 않는다. 하나의 예로서, 제1 절연층(210)은 프리프레그(PPG), ABF(Ajinomoto build-up film), 동박코팅수지(RCC, Resin Coated Copper), 액정폴리머(LCP, Liquid Crystal Polymer), 테플론 중의 어느 하나의 재료가 사용될 수 있다.

또한, 제1 절연층(210)은 강성 확보를 위해 내부에 유리가 포함될 수 있다.

제2 절연층(220)은 상기 제1 절연층(210) 상에 배치될 수 있다. 상기 제2 절연층(220)은 상기 제1 절연층(210)과 동일하게 비감광성 절연 수지로 형성될 수 있다. 또한, 제2 절연층(220)은 상기 제1 절연층(210)과는 다르게 감광성 절연 수지로 구성될 수 있다.

한편, 실시 예에서의 인쇄회로기판(200)은 캐비티(C)를 포함한다. 이때, 상기 캐비티(C)는 제1 절연층(210)에 형성될 수 있다.

상기 캐비티(C)는 상기 제1 절연층(210)의 하부에서 상부 방향으로 오목한 리세스일 수 있다.

상기 캐비티(C)는 상기 제1 회로 패턴(230)과 동일한 단면 형상을 가질 수 있다.

예를 들어, 상기 캐비티(C)는 내벽이 주면에 대해 수직할 수 있다. 예를 들어, 상기 캐비티(C)의 단면 형상은 사각 형상일 수 있다.

한편, 상기 캐비티(C)의 깊이는 상기 제1 절연층(210)의 하부에 매립된 제1 회로 패턴(230)의 두께에 대응될 수 있다. 바람직하게, 상기 캐비티(C)는 상기 제1 회로 패턴(230)의 형성 시에, 상기 제1 회로 패턴(230)과 함께 형성된 캐비티 패턴(추후 설명)을 제거하는 것에 의해 형성될 수 있다. 따라서, 상기 캐비티(C)의 깊이는 상기 제1 회로 패턴(230)의 두께에 대응될 수 있다. 예를 들어, 상기 캐비티(C)의 깊이는 상기 제1 회로 패턴(230)의 두께와 동일할 수 있다.

실시 예에서는 상기와 같이 제1 절연층(210)의 하부에 매립되는 제1 회로 패턴(230)의 형성 시에 상기 제1 회로 패턴(230)과 함께 캐비티 패턴을 형성한다. 그리고, 상기 형성된 캐비티 패턴을 제거하여 상기 제1 절연층(210)에 캐비티(C)를 형성한다. 이때, 상기 제1 절연층(210)의 표면을 레이저나 샌드 블라스트를 통해 제거하여 캐비티를 형성하는 경우, 상기 제1 절연층(210) 내에 존재하는 유리가 외부로 노출될 수 있으며, 상기 노출된 유리는 상기 캐비티(C)의 신뢰성에 영향을 줄 수 있다.

이와 다르게, 실시 예에서는 상기 제1 절연층(210)을 제거하는 것이 아니라, 상기 제1 절연층(210) 내에 배치된 캐비티 패턴을 제거하여 캐비티(C)를 형성한다. 따라서, 실시 예에서는 상기 캐비티를 통해 상기 절연층 내에 포함된 유리 섬유가 노출되는 문제를 해결할 수 있으며, 이에 따른 상기 캐비티의 신뢰성을 향상시킬 수 있다.

한편, 제1 절연층(210) 및 제2 절연층(220)의 표면에는 회로패턴층이 배치된다

상기 회로 패턴층은 상기 제1 절연층(210)의 하부에 매립된 제1 회로 패턴(230)과, 상기 제1 절연층(210)의 상면 위에 배치된 제2 회로 패턴(240)과, 상기 제2 절연층(220)의 상면 위에 배치된 제3 회로 패턴(250)을 포함할 수 있다.

상기 제1 회로 패턴(230)은 상기 제1 절연층(210)의 하부에 매립되어 배치될 수 있다. 다시 말해서, 상기 제1 회로 패턴(230)의 하면은 상기 제1 절연층(210)의 하면과 동일 평면 상에 위치할 수 있다.

제2 회로 패턴(240)은 상기 제1 절연층(210)의 상면 위로 돌출된 구조를 가질 수 있다. 또한, 상기 제3 회로 패턴(250)은 상기 제2 절연층(220)의 상면 위로 돌출된 구조를 가질 수 있다.

상기와 같이 각각의 절연층의 표면에 배치되는 제1 내지 제3 회로 패턴(230, 240, 250)은 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 상기 제1 내지 제3 회로 패턴(230, 240, 250)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한, 제1 내지 제3 회로 패턴(230, 240, 250)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 제1 내지 제3 회로 패턴(230, 240, 250)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.

상기 제1 내지 제3 회로 패턴(230, 240, 250)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.

한편, 각각의 절연층 내에는 서로 다른 층에 배치된 회로 패턴을 상호 전기적으로 연결하는 비아(260, 270)가 배치될 수 있다. 비아(260, 270)는 각각의 절연층을 관통하며 배치될 수 있고, 그에 따라 서로 다른 절연층의 표면 상에 배치된 회로 패턴들을 상호 전기적으로 연결할 수 있다.

한편, 제1 절연층(210)의 하면에는 제1 보호층(280)이 배치될 수 있고, 제2 절연층(220)의 상면에는 제2 보호층(290)이 배치될 수 있다. 상기 제1 보호층(280)은 상기 제1 절연층(210)의 하면에 배치되어, 상기 제1 절연층(210)의 하면을 보호할 수 있다. 또한, 제1 보호층(280)은 상기 제1 절연층(210)의 하면에 배치된 제1 회로 패턴(230)의 하면의 적어도 일부를 덮도록 배치될 수 있다.

또한, 상기 제2 절연층(220)의 상면에는 제2 보호층(290)이 배치될 수 있으나, 이에 한정되지 않는다. 즉, 상기 제2 보호층(290)도 상기 제2 절연층(220)과 같은 감광성 절연 수지로 구성된다. 이에 따라, 상기 제2 보호층(290)은 선택적으로 생략될 수 있다. 다만, 상기 제2 절연층(220)의 상면 위에 배치된 제3 회로 패턴(250)의 표면을 보호하기 위해서, 상기 제2 보호층(290)은 상기 제2 절연층(220) 상에 선택적으로 배치될 수 있다.

상기 제1 보호층(280) 및 제2 보호층(290)은 절연성 물질을 포함할 수 있다.

상기 제1 보호층(280) 및 제2 보호층(290)은 회로 패턴의 표면을 보호하기 위해 도포된 후 가열하여 경화될 수 있는 다양한 물질을 포함할 수 있다. 상기 제1 보호층(280) 및 제2 보호층(290)은 레지스트(resist)층일 수 있다. 예를 들어, 상기 제1 보호층(280) 및 제2 보호층(290)은 유기고분자 물질을 포함하는 솔더레지스트층일 수 있다. 일 예로, 상기 제1 보호층(280) 및 제2 보호층(290)은 에폭시 아크릴레이트 계열의 수지를 포함할 수 있다. 자세하게, 상기 제1 보호층(280) 및 제2 보호층(290)은 수지, 경화제, 광개시제, 안료, 용매, 필러, 첨가제, 아크릴 계열의 모너머 등을 포함할 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 제1 보호층(280) 및 제2 보호층(290)은 포토 솔더 레지스트층, 커버레이(coverlay) 및고분자 물질 중 어느 하나일 수도 있을 것이다.

상기 제1 보호층(280) 및 제2 보호층(290)의 두께는 1㎛ 내지 20㎛일 수 있다. 상기 제1 보호층(280) 및 제2 보호층(290)의 두께는 1㎛ 내지 15㎛일 수 있다. 예를 들어, 상기 제1 보호층(280) 및 제2 보호층(290)의 두께는 5㎛ 내지 20㎛일 수 있다. 상기 제1 보호층(280) 및 제2 보호층(290)의 두께가 20㎛ 초과인 경우에는 인쇄회로기판의 두께가 증가할 수 있다. 상기 제1 보호층(280) 및 제2 보호층(290)의 두께가 1㎛ 미만인 경우에는 회로 패턴의 신뢰성이 저하될 수 있다.

도 11 내지 도 17은 도 10에 도시된 제2 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 단면도이다.

도 11을 참조하면, 인쇄회로기판의 제조 방법은 캐리어 보드(CB)를 준비하고, 상기 캐리어 보드(CB)의 상면 및 하면에 각각 제1 회로 패턴(230)을 형성하는 공정을 진행할 수 있다. 이때, 상기 캐리어 보드(CB)의 상면 및 하면에는 제1 회로 패턴(230)과 함께 캐비티 패턴(230A)이 형성될 수 있다. 이때, 상기 캐비티 패턴(230A)은 상기 제1 회로 패턴(230)과 함께 형성될 수 있다. 바람직하게, 상기 캐비티 패턴(230A)은 상기 제1 회로 패턴(230)과 동일한 금속물질로 형성될 수 있다.

다음으로, 도 12를 참조하면, 상기 캐비티 패턴(230A) 및 제1 회로 패턴(230)이 형성되면, 상기 캐리어 보드(CB)의 상면 및 하면에 각각 제1 절연층(210)을 형성할 수 있다. 이때, 상기 제1 절연층(210)은 상기 설명한 바와 같이 비감광성 물질로 형성될 수 있다. 예를 들어, 제1 절연층(210)은 프리프레그로 형성될 수 있다.

그리고, 상기 제1 절연층(210)이 형성되면, 상기 형성된 제1 절연층(210)을 가공하여 비아 홀(VH)을 형성할 수 있다. 이때, 상기 제1 절연층(210)은 프리프레그로 형성되며, 이에 따라 상기 비아 홀(VH)은 레이저 공정에 의해 형성될 수 있다.

다음으로, 도 13을 참조하면, 상기 비아 홀(VH)이 형성되면, 상기 형성된 비아 홀(VH) 내부를 금속 물질로 충진하여 상기 제1 절연층(210)을 관통하는 제1 비아(260)를 형성할 수 있다. 또한, 상기 제1 비아(260)의 형성과 함께, 상기 제1 절연층(210)의 표면에 제2 회로 패턴(240)을 형성할 수 있다. 이에 따라, 상기 제1 비아(260)는 상기 제1 회로 패턴(230) 및 상기 제2 회로 패턴(240)을 서로 전기적으로 연결할 수 있다.

다음으로, 도 14를 참조하면, 상기 캐리어 보드(CB)를 기준으로 상부에 형성된 기판과 하부에 형성된 기판을 서로 분리시킬 수 있다. 즉, 제2 실시 예에서는 상기 제1 회로 패턴(230), 캐비티 패턴(230A), 제2 회로 패턴(240), 제1 비아(260) 및 제1 절연층(210)을 형성하는 공정까지만 상기 캐리어 보드(CB)가 배치된 상태에서 상기 캐리어 보드(CB)의 양면에서 복수의 기판을 동시에 제조한다.

다음으로, 도 15를 참조하면, 상기 캐리어 보드(CB)가 분리되면, 상기 제1 절연층(210)의 상면 상에 상기 제1 절연층(210)의 상면 위에 배치된 제2 회로 패턴(240)의 상면을 덮는 제2 절연층(220)을 형성한다.

이때, 상기 제2 절연층(220)은 감광성 절연 수지로 형성될 수 있고, 이와 다르게 비감광성 절연 수지로 형성될 수도 있을 것이다.

그리고, 상기 제2 절연층(220)이 형성되면, 상기 제2 절연층(220) 상에 비아 홀(VH)을 형성할 수 있다.

다음으로, 도 16을 참조하면 상기 제2 절연층(220)에 형성된 비아 홀(VH) 내에 금속 물질을 충진하여 제2 비아(270)를 형성할 수 있다.

또한, 상기 제2 비아(270)의 형성과 함께, 상기 제2 절연층(220)의 상면에 제3 회로 패턴(250)을 형성하는 공정을 진행할 수 있다.

다음으로, 도 17를 참조하면, 상기 제1 절연층(210)의 하부에 매립된 캐비티 패턴(230A)을 제거하는 공정을 진행할 수 있다. 상기 캐비티 패턴(230A)을 제거하는 공정은 상기 캐비티 패턴(230A)을 구성하는 금속 물질을 에칭하는 에칭액에 의해 진행될 수 있다. 이때, 상기 제1 절연층(210)의 하면에는 상기 제1 회로 패턴(230)을 보호하는 마스크(미도시)가 배치될 수 있으며, 상기 마스크가 배치된 상태에서 상기 캐비티 패턴(230A)을 제거하는 공정을 진행할 수 있다.

상기 캐비티 패턴(230A)이 제거됨에 따라, 상기 캐비티 패턴(230A)이 배치된 영역은 개방되어 상기 캐비티(C)를 구성할 수 있다.

이때, 상기 캐비티(C)의 단면 형상은 상기 제1 회로 패턴(230)과 동일한 단면 형상을 가질 수 있으며, 예를 들어 사각 형상을 가질 수 있다.

상기 캐비티(C)가 형성되면, 상기 제1 절연층(210)의 하면 및 상기 제2 절연층(220)의 상면에 각각 제1 보호층(280) 및 제2 보호층(290)을 형성할 수 있다.

도 18은 제3 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.

이하에서는, 상기 도 2 및 도 10을 참조하여 설명한 제1 및 제2 실시 예의 인쇄회로기판과 동일한 부분에 대해서는 이에 대한 설명은 생략하기로 한다.

도 18을 참조하면, 인쇄회로기판(300)은 제1 절연층(310) 및 제2 절연층(320)을 포함한다.

상기 제2 절연층(320)은 제1 절연층(310) 상에 배치된다.

이때, 제1 실시 예에서의 인쇄회로기판은 제1 절연층(110)의 상면에는 캐비티(C)의 제2 부분(C2)을 형성하기 위해, 회로 패턴의 배치가 불가능하였다. 이에 따라, 상기 캐비티(C)의 제2 부분(C2)이 형성되는 부분에서의 회로 밀집도가 감소할 수 있었다.

이와 다르게, 제3 실시 예에서는 제1 절연층(310)의 상면에도 회로 패턴의 형성이 가능하도록 하여 회로 밀집도를 향상시키도록 한다.

이를 위해, 상기 제2 절연층(320)은 상기 제1 절연층(310)의 상면 위에 배치되는 제1 절연 파트(321) 및 상기 제1 절연 파트(321)의 상면 위에 배치되는 제2 절연 파트(322)를 포함한다.

상기 제1 절연층(310)의 상면에는 제2 회로 패턴(340)이 배치된다. 이때, 상기 제2 회로 패턴(340)은 캐비티(C)와 수직 방향 내에서 오버랩되는 영역에 배치되는 회로 패턴(340A)을 포함할 수 있다.

이때, 상기 제1 절연 파트(321)는 상기 제1 절연층(310)의 상면 위에 일정 두께를 가지고 배치되며, 이에 따라 상기 제2 회로 패턴(340, 340A)을 덮을 수 있다. 즉, 상기 제1 절연 파트(321)의 두께는 상기 제2 회로 패턴(340, 340A)의 두께보다 클 수 있으며, 이에 따라 상기 제1 절연 파트(321)의 상면은 상기 제2 회로 패턴(340, 340A)의 상면보다 높을 수 있다.

제2 절연 파트(322)는 상기 제1 절연 파트(321)의 상면 위에 배치될 수 있다.

그리고, 인쇄회로기판(300)에서의 캐비티(C)는 상기 제2 절연 파트(322)에 형성될 수 있다.

이때, 상기 제2 절연 파트(322)는 감광성 절연 수지로 구성될 수 있다. 이에 따라, 상기 캐비티(C)는 상기 제2 절연 파트(322)를 노광 및 현상하는 것에 의해 형성될 수 있다. 이에 따라, 상기 캐비티(C)는 수직 단면 형상이 사다리꼴 형상을 가질 수 있다.

한편, 상기 제1 절연 파트(321)는 감광성 절연 수지로 형성될 수 있고, 이와 다르게 비감광성 절연 수지로 형성될 수 있다.

이때, 상기 제1 절연 파트(321)가 비감광성 절연 수지로 형성되는 경우, 상기 캐비티(C)의 형성 시에 상기 제1 절연 파트(321)는 제거가 되지 않으며, 이에 따라 상기 제2 절연 파트(322)만을 제거하여 캐비티(C)를 형성할 수 있다.

다만, 상기 제1 절연 파트(321)가 감광성절연 수지로 형성되는 경우, 상기 캐비티(C)의 형성 시에 상기 제1 절연 파트(321)는 제거가 될 수 있다. 이에 따라, 상기 제1 절연 파트(321)가 감광성절연 수지로 형성되는 경우, 상기 제2 절연 파트(322)는 상기 제1 절연 파트(321)의 완전 경화가 이루어진 이후에 적층될 수 있다. 그리고, 상기 제2 절연 파트(322)를 노광 및 현상을 하여 캐비티(C)를 형성하는 경우, 상기 제1 절연 파트(321)는 완전 경화가 이루어진 상태이므로 제거가 되지 않으며, 이에 따라 상기 제2 절연 파트(322)만을 제거하여 캐비티(C)를 형성할 수 있다.

한편, 제1 절연층(310) 내에는 제1 비아(360)가 배치되고, 제2 절연층(320) 내에는 제2 비아(370)가 배치될 수 있다.

이때, 상기 제2 비아(370)는 상기 제2 절연층(320)의 상기 제1 절연 파트(321)를 관통하는 제1 비아 파트(371)와, 상기 제2 절연층(320)의 상기 제2 절연 파트(322)를 관통하는 제2 비아 파트(372)를 포함할 수 있다.

또한, 상기 제1 절연층(310)의 하면에는 제1 보호층(380)이 배치될 수 있고, 제2 절연층(320)의 상면에는 제2 보호층(390)이 배치될 수 있다.

도 19 내지 도 23은 도 18에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.

도 19를 참조하면, 제1 절연층(310)을 준비하고, 상기 제1 절연층(310)의 하부에 매립된 제1 회로 패턴(330), 상기 제1 절연층(310)의 상면에 배치된 제2 회로 패턴(340) 및 상기 제1 절연층(310)을 관통하는 제1 비아(360)를 형성한다.

다음으로, 도 20을 참조하면, 상기 제1 절연층(310)의 상면 위에 상기 제2 절연층(320)의 제1 절연 파트(321)를 형성한다.

이때, 상기 제1 절연 파트(321)는 감광성 절연 수지로 형성될 수 있고, 이와 다르게 비감광성 절연 수지로 형성될 수도 있다.

이후, 상기 제1 절연 파트(321)에 제1 비아 홀(VH1)을 형성한다. 여기에서, 상기 제1 절연 파트(321)가 감광성 절연 수지로 형성된 경우, 상기 제1 비아 홀(VH1)은 노광 및 현상 공정 등의 포토리소그래피 공정에 의해 형성될 수 있다. 이와 다르게, 상기 제1 절연 파트(321)가 비감광성 절연 수지로 형성된 경우, 상기 제1 비아 홀(VH1)은 레이저 공정에 의해 형성될 수 있다.

다음으로, 도 21을 참조하면, 상기 제1 절연 파트(321) 위에 제2 절연 파트(322)를 형성한다. 이때, 상기 제2 절연 파트(322)는 감광성 절연 수지로 형성될 수 있다.

그리고, 상기 제2 절연 파트(322)를 노광 및 현상 등의 공정을 진행하여, 상기 제2 절연 파트(322)에 상기 제1 비아 홀(VH1)과 수직 방향 내에서 오버랩된 제2 비아 홀(VH2)을 형성한다. 또한, 상기 제2 비아 홀(VH2)의 형성 시에, 상기 제2 절연 파트(322)를 관통하는 캐비티(C)를 함께 형성할 수 있다.

다음으로, 도 22를 참조하면, 상기 제1 및 제2 비아 홀(VH1, VH2) 내부를 금속 물질로 충진하여 제2 비아(370)를 형성할 수 있다. 또한, 상기 제2 비아(370)의 형성 시에 상기 제 2 절연층(320)의 상면 위에 제3 회로 패턴(350)을 형성할 수 있다. 이때, 상기 제2 비아(370)는 상기 제1 절연 파트(321)를 관통하며 배치된 제1 비아 파트(371) 및 상기 제1 비아파트(371)와 직접 연결되며 상기 제2 절연 파트(322)를 관통하며 배치된 제2 비아 파트(372)를 포함할 수 있다.

또한, 상기 캐비티(C)는 상기 제1 절연층(310) 상에 배치된 제2 회로 패턴(340)과 수직 방향 내에서 오버랩된 영역에 배치될 수 있다. 다만, 상기 제1 절연층(310) 상에는 제1 절연 파트(321)가 배치되고, 상기 캐비티(C)는 상기 제1 절연 파트(321) 상에 배치된 제2 절연 파트(322) 내에 형성된다. 따라서, 상기 제2 회로 패턴(340)은 상기 제1 절연 파트(321)에 의해 보호될 수 있으며, 상기 캐비티(C)의 형성 시에 발생하는 신뢰성 문제를 해결할 수 있다.

다음으로, 도 23을 참조하면, 상기 제1 절연층(310)의 하면 아래에 제1 보호층(380)을 형성하고, 상기 제2 절연층(320)의 상면 위에 제2 보호층(390)을 형성한다.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

제1 절연층;
상기 제1 절연층 상에 배치된 제2 절연층; 및
상기 제1 및 제2 절연층에 형성된 캐비티를 포함하고,
상기 캐비티는,
상기 제2 절연층에 형성된 제1 부분; 및
상기 제1 절연층에 형성된 제2 부분을 포함하고,
상기 제1 부분은, 제1 단면 형상을 가지고,
상기 제2 부분은, 상기 제1 단면 형상과 다른 제2 단면 형상을 가지는
인쇄회로기판.
제1항에 있어서,
상기 제2 절연층은 감광성 절연 수지를 포함하는
인쇄회로기판.
제2항에 있어서,
상기 제1 절연층은, 비감광성 절연 수지를 포함하는
인쇄회로기판.
제1항에 있어서,
상기 제1 부분은 제1 깊이를 가지고,
상기 제2 부분은 상기 제1 깊이보다 큰 제2 깊이를 가지는
인쇄회로기판.
제4항에 있어서,
상기 제1 절연층의 상부에 매립된 제1 회로 패턴을 포함하고,
상기 제1 깊이는 상기 제2 절연층의 두께에 대응되고,
상기 제2 깊이는 상기 제1 회로 패턴의 두께에 대응되는
인쇄회로기판.
제1항에 있어서,
상기 제1 단면 형상은 사다리꼴 형상을 포함하고,
상기 제2 단면 형상은 사각 형상을 포함하는
인쇄회로기판.
제4항에 있어서,
상기 제1 절연층을 관통하는 제1 비아; 및
상기 제2 절연층을 관통하는 제2 비아를 포함하고,
상기 제1 단면 형상은 상기 제1 비아의 단면 형상에 대응되고,
상기 제2 단면 형상은 상기 제1 회로 패턴의 단면 형상에 대응되는
인쇄회로기판.
제1 절연층;
상기 제1 절연층 상에 배치된 제2 절연층; 및
상기 제1 절연층의 하부에 매립되고, 하면이 상기 제1 절연층의 하면과 동일 평면 상에 배치되는 제1 회로 패턴을 포함하고,
캐비티는 상기 제1 절연층의 하면에서 제1 깊이를 가지고 형성되고,
상기 제1 깊이는 상기 제1 회로 패턴의 두께에 대응되며,
상기 캐비티의 단면 형상은,
상기 제1 회로 패턴의 단면 형상에 대응되는
인쇄회로기판.
제1 절연층;
상기 제1 절연층의 상면 위에 배치된 제1 회로 패턴; 및
상기 제1 절연층의 상면 위에 상기 제1 회로 패턴을 덮으며 배치되고, 상부에 캐비티가 형성된 제2 절연층을 포함하고,
상기 제2 절연층은,
상기 제1 절연층의 상면 위에 배치되는 제1 절연 파트; 및
상기 제1 절연 파트의 상면 위에 배치되고 상기 캐비티가 형성된 제2 절연 파트를 포함하고,
상기 제2 절연 파트는,
감광성 절연 수지를 포함하고,
상기 캐비티는 상기 제2 절연 파트를 관통하며 배치된
인쇄회로기판.
제9항에 있어서,
상기 제2 절연층을 관통하며 배치되는 비아를 포함하고,
상기 비아는,
상기 제1 절연 파트를 관통하는 제1 비아 파트와,
상기 제2 절연 파트를 관통하며 배치되고, 상기 제1 비아 파트와 직접 접촉하는 제2 비아 파트를 포함하는
인쇄회로기판.
제10항에 있어서,
상기 캐비티의 단면 형상은,
상기 제2 비아 파트의 단면 형상에 대응되는
인쇄회로기판.
제9항에 있어서,
상기 제1 회로 패턴의 적어도 일부는,
상기 캐비티와 수직 방향 내에서 오버랩되는
인쇄회로기판.
제1 절연층을 준비하고,
상기 제1 절연층의 상부에 매립되는 제1 회로 패턴을 형성하고,
상기 제1 절연층의 상면 위에 상기 제1 회로 패턴을 덮는 제2 절연층을 형성하고,
상기 제2 절연층을 관통하는 캐비티의 제1 부분을 형성하고,
상기 제1 절연층의 상부에 매립된 제1 회로 패턴 중 상기 제1 부분을 통해 노출된 캐비티 패턴을 제거하여 상기 캐비티의 제2 부분을 형성하며,
상기 제1 부분은, 제1 단면 형상을 가지고,
상기 제2 부분은, 상기 제1 단면 형상과 다른 제2 단면 형상을 가지는
인쇄회로기판의 제조 방법.
제13항에 있어서,
상기 제2 절연층은 감광성 절연 수지를 포함하고,
상기 제1 절연층은, 비감광성 절연 수지를 포함하는
인쇄회로기판의 제조 방법.
제13항에 있어서,
상기 제1 부분은 상기 제2 절연층의 두께에 대응되는 제1 깊이를 가지고,
상기 제2 부분은 상기 제1 깊이보다 크며, 상기 제1 회로 패턴에 대응하는 제2 깊이를 가지는
인쇄회로기판의 제조 방법.
제13항에 있어서,
상기 제1 단면 형상은 사다리꼴 형상을 포함하고,
상기 제2 단면 형상은 사각 형상을 포함하는
인쇄회로기판의 제조 방법.
제14항에 있어서,
상기 캐비티 형성 시에, 상기 캐비티와 함께 상기 제2 절연층을 관통하는 비아 홀을 형성하는 단계를 포함하고,
상기 제1 단면 형상은 상기 비아 홀의 단면 형상에 대응되고,
상기 제2 단면 형상은 상기 제1 회로 패턴의 단면 형상에 대응되는
인쇄회로기판의 제조 방법.