JP7392966B2 - プリント回路基板 - Google Patents

プリント回路基板 Download PDF

Info

Publication number
JP7392966B2
JP7392966B2 JP2019020068A JP2019020068A JP7392966B2 JP 7392966 B2 JP7392966 B2 JP 7392966B2 JP 2019020068 A JP2019020068 A JP 2019020068A JP 2019020068 A JP2019020068 A JP 2019020068A JP 7392966 B2 JP7392966 B2 JP 7392966B2
Authority
JP
Japan
Prior art keywords
circuit
insulating layer
pad
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019020068A
Other languages
English (en)
Other versions
JP2020013980A (ja
Inventor
パク、チャン-ファ
Original Assignee
サムソン エレクトロ-メカニックス カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン エレクトロ-メカニックス カンパニーリミテッド. filed Critical サムソン エレクトロ-メカニックス カンパニーリミテッド.
Publication of JP2020013980A publication Critical patent/JP2020013980A/ja
Application granted granted Critical
Publication of JP7392966B2 publication Critical patent/JP7392966B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、プリント回路基板(printed circuit board)に関する。
パッケージ用プリント回路基板において薄い厚さ、小さいサイズを有することが要求されており、プリント回路基板に形成される配線も微細ピッチを有することが要求されている。基板の厚さは、コアレス(coreless)工法等を用いたり、薄い資材等を用いたりすることで小さく制御可能である。また配線の幅や間隔(space)は、MSAP(Modified Semi-Additive Process)やSAP(Semi-Additive Process)工法等により微細ピッチ(pitch)を有するように制御可能である。
韓国登録特許第10-1593280号公報
本発明は、微細ピッチの回路を含むプリント回路基板を提供することを目的とする。
本発明の一側面によれば、第1絶縁層と、上記第1絶縁層上に積層された軟性素材の第2絶縁層と、上記第1絶縁層の下面に形成され、上記第1絶縁層に埋め込まれた第1回路と、上記第2絶縁層の下面に形成され、上記第1絶縁層に埋め込まれた第2回路と、上記第2絶縁層の上面に形成された第3回路と、を含み、上記第2回路のピッチ(pitch)が上記第1回路のピッチより小さいプリント回路基板が提供される。
本発明の実施例に係るプリント回路基板を示す図である。 本発明の実施例に係るプリント回路基板を示す図である。 本発明の実施例に係るプリント回路基板を示す図である。 本発明の実施例に係るプリント回路基板の製造方法を示す図である。 本発明の実施例に係るプリント回路基板の製造方法を示す図である。 本発明の実施例に係るプリント回路基板の製造方法を示す図である。 本発明の実施例に係るプリント回路基板の製造方法を示す図である。 本発明の実施例に係るプリント回路基板の製造方法を示す図である。
本発明に係るプリント回路基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。
また、以下で使用する「第1」、「第2」等の用語は、同一または対応する構成要素を区別するための識別記号に過ぎず、同一または対応する構成要素が第1、第2等の用語により限定されることはない。
また、「結合」とは、各構成要素間の接触関係において、各構成要素間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用される。
図1は、本発明の実施例に係るプリント回路基板を示す図である。
図1を参照すると、本発明の実施例に係るプリント回路基板は、第1絶縁層110、第2絶縁層120、第1回路210、第2回路220、及び第3回路230を含む。
第1絶縁層110は、絶縁性を有する層であって、絶縁物質を主な材料とする。第1絶縁層110は、屈曲性の低い硬性素材(硬質材料)で形成することができる。例えば、硬性素材としては、エポキシ樹脂、フェノール樹脂、BT樹脂を用いることができる。エポキシ樹脂には、例えば、ナフタレン系エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ノボラック系エポキシ樹脂、クレゾールノボラック系エポキシ樹脂、ゴム変性型エポキシ樹脂、環型脂肪族系エポキシ樹脂、シリコン系エポキシ樹脂、窒素系エポキシ樹脂、リン系エポキシ樹脂等が挙げられるが、これらに限定されない。
第1絶縁層110は、ガラスクロス(glass cloth)等の繊維補強材が含有されたプリプレグ(Prepreg;PPG)で形成できる。また、第1絶縁層110は、シリカ等の無機フィラー(filler)が含有されたビルドアップフィルム(build up film)で形成できる。このようなビルドアップフィルムとしては、ABF(Ajinomoto Build-up Film)等を用いることができる。
第2絶縁層120は、絶縁性を有する層であって、絶縁物質を主な材料とする。第2絶縁層120は、第1絶縁層110上に積層される。この場合、第1絶縁層110と第2絶縁層120とは互いに接触する。
第2絶縁層120は、屈曲性の高い軟性素材(軟質材料)で形成することができる。軟性素材としては、ポリイミド(PI)、液晶ポリマー(LPC:Liquid Crystal Polymer)等を用いることができる。
第1回路210、第2回路220、及び第3回路230は、電気信号を伝達する役割を担い、電気伝導特性を考慮して銅(Cu)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、白金(Pt)等の金属またはこれらの合金からなることができる。
第1回路210、第2回路220及び第3回路230はそれぞれ導体線からなることができ、上記導体線は、複数であることができる。
第1回路210は、第1絶縁層110の下面に形成され、第1絶縁層110に埋め込まれる回路である。第1回路210は、第1絶縁層110に埋め込まれるので、第1回路210の下面(図1では下側に位置する面)を除いた残りの面は、第1絶縁層110と接触する。一方、第1回路210の下面は、第1絶縁層110の下面よりも第1絶縁層110の内側に位置することができる。
第2回路220は、第2絶縁層120の下面に形成され、第1絶縁層110に埋め込まれる回路である。第2回路220の上面(図1では上側に位置する面)は、第2絶縁層120の下面と接触し、第2回路220の上面を除いた残りの面は、第1絶縁層110と接触する。
第3回路230は、第2絶縁層120の上面に形成される回路である。第3回路230は、第2絶縁層120の上面と接触し、第2絶縁層120の上面から外側に突出する。
第2回路220のピッチ(pitch)は、第1回路210のピッチより小さい。また、第2回路220の幅は、第1回路210の幅よりも小さく、第2回路220の間隔は、第1回路210の間隔よりも狭く形成されることができる。
ここで、「回路のピッチ」とは、回路をなす導体線間の中心間距離を意味することができる。また「回路の幅」とは、回路をなす導体線の幅を意味し、「回路の間隔」とは、回路をなす導体線間の離隔距離(互いに向い合う内側部間の距離)(space)を意味する。
また、第3回路230のピッチは、第1回路210のピッチより小さいことが可能である。そして、第3回路230の幅は、第1回路210の幅よりも小さく、第3回路230の間隔は、第1回路210の間隔よりも狭く形成されることができる。
例えば、第2回路220及び第3回路230のピッチは、約20μmであり、第1回路210のピッチはそれよりも大きく形成されることができる。
すなわち、第2回路220及び第3回路230は、第1回路210に比べて高密度で形成されることができる。また、第2回路220及び第3回路230は、第1回路210に比べて微細に形成されることができる。
図1を参照すると、本発明の実施例に係るプリント回路基板は、第1ビア310及び第2ビア320をさらに含むことができる。
第1ビア310は第1絶縁層110を貫通し、第1回路210と第2回路220とを電気的に接続する伝導性構造体である。また、第2ビア320は、第2絶縁層120を貫通し、第2回路220と第3回路230とを電気的に接続する伝導性構造体である。
第1ビア310の溶融点は、第1回路210の溶融点より低いことが可能である。第1ビア310は、伝導性ペースト(paste)で形成することができる。ここで伝導性ペーストは、金属を含有するペースト、または金属成分のない伝導性高分子で構成されたペーストを用いることができる。前者の伝導性ペーストに含有される金属としては、銀(Ag)、錫(Sn)、ニッケル(Ni)、銅(Cu)のうちの1種以上を用いることができる。例えば、第1回路210が銅を主成分とし、第1ビア310が錫を主成分とすることができる。このような伝導性ペーストは、ビアホール内に充填された後にリフロー(reflow)処理または加熱/冷却工程を経て金属化が行われ、第1ビア310となる。
第1ビア310の横断面積は、第1絶縁層110の下面から上面に行くほど大きくなることができる。この場合、第1ビア310の縦断面は逆台形の形状を有することができる。
第1回路210は、第1パッド410を含むことができ、第1パッド410は、第1回路210と同様に、第1絶縁層110の下面に第1絶縁層110へ埋め込まれるように形成されることができる。第1パッド410は、第1回路210をなす導体線の端部に形成されることができる。第1パッド410の厚さは、第1回路210の厚さと実質的に同一であり、第1パッド410の幅は、第1回路210の幅よりも大きく形成することができ、第1パッド410の横断面は円形に近い形状を有することができる。
第1ビア310は、第1パッド410と接触することができる。特に、第1ビア310の下面は、第1パッド410の上面と接触することができる。
第2ビア320の溶融点は、第1ビア310の溶融点よりも高いことが可能である。例えば、第2ビア320は、銅を主成分とし、第1ビア310は、錫を主成分とすることができる。また第2ビア320は、メッキで形成されたメッキビアであることができる。
第2ビア320は、第2絶縁層120の上面から下面まで貫通することができる。第2ビア320の横断面積は、第2絶縁層120の上面から下面に行くほど小さくなってから再び大きくなることができるが、これに限定されない。
第2回路220は、第2パッド420を含むことができ、第2パッド420は、第2回路220と同様に、第2絶縁層120の下面に第1絶縁層110へ埋め込まれるように形成されることができる。第2パッド420は、第2回路220をなす導体線の端部に形成されることができる。第2パッド420の厚さは、第2回路220の厚さと実質的に同一であり、第2パッド420の幅は、第2回路220の幅よりも大きいことが可能であり、第2パッド420の横断面は、円形に近い形状を有することができる。
第1ビア310は、第2パッド420と接触することができる。第1ビア310の上面は、第2パッド420の下面と接触することができる。また、第2ビア320は、第2パッド420と接触することができる。第2ビア320の下面は、第2パッド420の上面と接触することができる。
第3回路230は、第3パッド430を含むことができ、第3パッド430は、第3回路230と同様に、第2絶縁層120の上面に外側に突出するように形成されることができる。第3パッド430は第3回路230をなす導体線の端部に形成されることができる。 第3パッド430の厚さは、第3回路230の厚さと実質的に同一であり、第3パッド430の幅は、第3回路230の幅よりも大きく形成されることができ、第3パッド430の横断面は、円形に近い形状を有することができる。
第2ビア320は、第3パッド430と接触することができる。第2ビア320の上面は、第3パッド430の下面と接触することができる。
例えば、電気信号は、「第1回路210-第1パッド410-第1ビア310-第2パッド420-第2回路220」、または「第1回路210-第1パッド410-第1ビア310-第2パッド420-第2ビア320-第3パッド430-第3回路230」等の経路に沿って伝達されることができる。
一方、第1パッド410及び第3パッド430には接続部材500が結合できる。接続部材500としては、ソルダーバンプ(solder bump)またはソルダーボール(solder ball)を用いることができる。この接続部材500は、プリント回路基板と電子素子(または外部基板)とを電気的に接続し、物理的に接合させる役割を担う。すなわち、プリント回路基板は、接続部材500を媒介にして電子素子(または外部基板)と互いに結合する。
例えば、プリント回路基板の上側に位置した接続部材500(第3パッド430に結合した接続部材500)には電子素子が結合し、プリント回路基板の下側に位置した接続部材500(第1パッド410に結合した接続部材500)には外部基板が結合することができる。この場合、電気信号は、「外部基板-接続部材500-第1パッド410-第1ビア310-第2パッド420-第2ビア320-第3パッド430-接続部材500-電子素子」等の経路に沿って伝達されることができる。
第1絶縁層110の下面及び第2絶縁層120の上面にはそれぞれソルダーレジスト層600を積層できる。ソルダーレジスト層600は、第1回路210及び第3回路230を保護することができる。一方、ソルダーレジスト層600には、第1パッド410及び第3パッド430の一部を露出する開口(ビアホール)を形成でき、上記開口内に接続部材500が結合できる。
図2は、本発明の実施例に係るプリント回路基板を示す図である。
図2を参照すると、本発明の実施例に係るプリント回路基板は、絶縁材100、第1絶縁層110、第2絶縁層120、第3絶縁層130、第4絶縁層140、第1回路210、第2回路220、第3回路230、第4回路240、第5回路250、第6回路260を含む。
絶縁材100は、プリント回路基板のコア(core)となる部分であって、プリント回路基板を支持する部分である。絶縁材100は、エポキシ樹脂等の絶縁素材で構成されることができ、内部に補強材100aを含有することができる。補強材100aは、ガラスクロス(glass cloth)等の繊維補強材であることができる。絶縁材100は、銅張積層板(CCL)において銅箔を除いた残りの部分であり得る。
絶縁材100の一面には第1絶縁層110を積層できる。絶縁材100の上面に第1絶縁層110を積層できる。この場合、第1絶縁層110の下面と絶縁材100とが接触することができる。また、第1絶縁層110の上には第2絶縁層120を積層できる。
一方、絶縁材100の他面には第3絶縁層130を積層できる。この場合、第3絶縁層130の上面と絶縁材100とが接触することができる。また、第3絶縁層130の下には第4絶縁層140を積層できる。
第1絶縁層110と第3絶縁層130とが実質的に同一であり、第2絶縁層120と第4絶縁層140とが実質的に同一であって、プリント回路基板は、絶縁材100を基準にして対称をなすことができる。
しかし、この構造に限定されず、絶縁材100の上方に第1絶縁層110及び第2絶縁層120が積層され、絶縁材100の下方に第3絶縁層130のみ積層されて、プリント回路基板が絶縁材100を基準にして非対称になることもできる。また、絶縁材100の上方に第1絶縁層110及び第2絶縁層120が積層され、絶縁材100の下方に第3絶縁層130及び第4絶縁層140が積層されても、第1絶縁層110と第3絶縁層130とが(素材や厚さ等の部分)実質的に同一ではないこともあり、第2絶縁層120と第4絶縁層140とが(素材や厚さ等の部分)実質的に同一ではないこともある。
以下では、第1絶縁層110、第2絶縁層120、第3絶縁層130、及び第4絶縁層140についてさらに説明する。但し、第1絶縁層110及び第2絶縁層120については、図1を参照して上述したので、省略する。
第3絶縁層130は、絶縁性を有する層であって、絶縁物質を主な材料とする。第3絶縁層130は、屈曲性の低い硬性素材(硬質材料)により形成されることができる。例えば、硬性素材としては、エポキシ樹脂、フェノール樹脂、BT樹脂を用いることができる。エポキシ樹脂としては、例えば、ナフタレン系エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ノボラック系エポキシ樹脂、クレゾールノボラック系エポキシ樹脂、ゴム変性型エポキシ樹脂、環型脂肪族系エポキシ樹脂、シリコン系エポキシ樹脂、窒素系エポキシ樹脂、リン系エポキシ樹脂を用いることができるが、これらに限定されない。
第3絶縁層130は、ガラスクロス(glass cloth)等の繊維補強材が含有されたプリプレグ(Prepregと、PPG)で形成されることができる。また、第3絶縁層130は、シリカ等の無機フィラー(filler)が含有されたビルドアップフィルム(build up film)で形成されることができる。このビルドアップフィルムとしては、ABF(Ajinomoto Build-up Film)等を用いることができる。
第4絶縁層140は、絶縁性を有する層であって絶縁物質を主な材料とする。第4絶縁層140は、屈曲性の高い軟性素材(軟質材料)で形成することができる。軟性素材としては、ポリイミド(PI)、液晶ポリマー(LPC:Liquid Crystal Polymer)等を用いることができる。
第1回路210、第2回路220、第3回路230、第4回路240、第5回路250、及び第6回路260は、電気信号を伝達する役割を担い、電気伝導特性を考慮して銅(Cu)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、白金(Pt)等の金属またはこれらの合金からなることができる。
第1回路210、第2回路220、第3回路230、第4回路240、第5回路250、及び第6回路260はそれぞれ導体線からなることができ、上記導体線は、複数であることができる。
第1回路210は、第1絶縁層110の下面に形成され、第1絶縁層110に埋め込まれる回路である。第1回路210が第1絶縁層110に埋め込まれるので、第1回路210の下面(図2では下側に位置する面)を除いた残りの面は、第1絶縁層110と接触する。
また、第1回路210は、絶縁材100の一面(上面)に形成される。
第2回路220は、第2絶縁層120の下面に形成され、第1絶縁層110に埋め込まれる回路である。第2回路220の上面(図2では上側に位置する面)は、第2絶縁層120の下面と接触し、第2回路220の上面を除いた残りの面は、第1絶縁層110と接触する。
第3回路230は、第2絶縁層120の上面に形成される回路である。第3回路230は、第2絶縁層120の上面と接触し、第2絶縁層120の上面から外側に突出する。
第2回路220のピッチ(pitch)は、第1回路210のピッチより小さい。また、第2回路220の幅は、第1回路210の幅よりも小さく、第2回路220の間隔は、第1回路210の間隔よりも狭く形成可能である。
また、第3回路230のピッチは、第1回路210のピッチより小さいことが可能である。そして、第3回路230の幅は、第1回路210の幅よりも小さく、第3回路230の間隔は、第1回路210の間隔よりも狭く形成可能である。
例えば、第2回路220及び第3回路230のピッチは、約20μmであり、第1回路210のピッチはそれよりも大きいことが可能である。
すなわち、第2回路220及び第3回路230は、第1回路210に比べて高密度に形成できる。また、第2回路220及び第3回路230は、第1回路210に比べて微細に形成できる。
第4回路240は、絶縁材100の他面(下面)に形成され、第3絶縁層130に埋め込まれる回路である。第4回路240は、第3絶縁層130に埋め込まれるので、第4回路240の上面(図2では上側に位置する面)を除いた残りの面は、第3絶縁層130と接触する。
第5回路250は、第3絶縁層130の下面に形成され、第3絶縁層130に埋め込まれる回路である。第5回路250の下面(図2では下側に位置する面)を除いた残りの面は第3絶縁層130と接触する。第5回路250は、第4絶縁層140の一面(上面)に位置する。
第6回路260は、第4絶縁層140の他面(下面)に形成される回路である。第6回路260は、第4絶縁層140の下面と接触し、第4絶縁層140の他面(下面)から外側に突出する。
第5回路250のピッチ(pitch)は、第4回路240のピッチより小さい。また、第5回路250の幅は第4回路240の幅より小さく、第5回路250の間隔は第4回路240の間隔より狭く形成できる。
また、第6回路260のピッチは、第4回路240のピッチよりも小さく形成できる。また、第6回路260の幅は第4回路240の幅よりも小さく、第6回路260の間隔は、第4回路240の間隔よりも狭く形成できる。
例えば、第5回路250及び第6回路260のピッチは、約20μmであり、第4回路240のピッチはそれよりも大きいことが可能である。
すなわち、第5回路250及び第6回路260は、第4回路240に比べて高密度に形成できる。また、第5回路250及び第6回路260は、第4回路240に比べて微細に形成できる。
第1回路210と第4回路240とが互いに対称であり、第2回路220と第5回路250とが互いに対称であり、第3回路230と第6回路260とが互いに対称であることができる。
図2を参照すると、本発明の実施例に係るプリント回路基板は、貫通ビア100b、第1ビア310、第2ビア320、第3ビア330、及び第4ビア340をさらに含むことができる。
貫通ビア100bは、絶縁材100を貫通して第1回路210と第4回路240とを電気的に接続する。貫通ビア100bは、メッキビアであることができ、第1回路210と同じ金属で形成できる。貫通ビア100bは、絶縁材100の一面から他面まで貫通することができ、貫通ビア100bの横断面積は、絶縁材100の一面から他面に行くほど小さくなってから再び大きくなることができる。貫通ビア100bの上面は、第1回路210の第1パッド410と接触し、貫通ビア100bの下面は、第4回路240の第4パッド440と接触することができる。
第1ビア310は、第1絶縁層110を貫通して第1回路210と第2回路220とを電気的に接続する伝導性構造体である。また、第2ビア320は、第2絶縁層120を貫通して第2回路220と第3回路230とを電気的に接続する伝導性構造体である。
第1ビア310の溶融点は、第1回路210の溶融点より低いことが可能である。第1ビア310は、伝導性ペースト(paste)で形成できる。ここで、伝導性ペーストとは、金属を含有するペースト、または金属成分のない伝導性高分子で構成されたペーストであることができる。前者の伝導性ペーストに含有される金属は、銀(Ag)、錫(Sn)、ニッケル(Ni)、銅(Cu)のうちの1種以上であることができる。例えば、第1回路210が銅を主成分とし、第1ビア310が錫を主成分とすることができる。この伝導性ペーストは、ビアホール内に充填された後にリフロー(reflow)処理または加熱/冷却工程を経て金属化が行われ、第1ビア310となることができる。
第1ビア310の横断面積は、第1絶縁層110の下面から上面に行くほど大きくなることができる。この場合、第1ビア310の縦断面は、逆台形の形状を有することができる。
第1回路210は、第1パッド410を含むことができ、第1パッド410は、第1回路210と同様に、第1絶縁層110の下面に第1絶縁層110へ埋め込まれるように形成できる。第1パッド410は、第1回路210をなす導体線の端部に形成できる。第1パッド410の厚さは、第1回路210の厚さと実質的に同一であり、第1パッド410の幅は、第1回路210の幅よりも大きいことが可能であり、第1パッド410の横断面は、円形に近い形状を有することができる。
第1ビア310は、第1パッド410と接触することができる。特に、第1ビア310の下面は第1パッド410の上面と接触することができる。また、上述したように、第1パッド410は貫通ビア100bと接触することができる。
第2ビア320の溶融点は、第1ビア310の溶融点よりも高いことが可能である。例えば、第2ビア320は銅を主成分とし、第1ビア310は錫を主成分とすることができる。また第2ビア320は、メッキで形成されたメッキビアであることができる。
第2ビア320は、第2絶縁層120の上面から下面まで貫通することができる。第2ビア320の横断面積は、第2絶縁層120の上面から下面に行くほど小さくなってから再び大きくなることができるが、これに限定されない。
第2回路220は、第2パッド420を含むことができ、第2パッド420は、第2回路220と同様に、第2絶縁層120の下面に第1絶縁層110へ埋め込まれるように形成できる。第2パッド420は、第2回路220をなす導体線の端部に形成できる。第2パッド420の厚さは、第2回路220の厚さと実質的に同一であり、第2パッド420の幅は、第2回路220の幅よりも大きいことが可能であり、第2パッド420の横断面は円形に近い形状を有することができる。
第1ビア310は、第2パッド420と接触することができる。第1ビア310の上面は、第2パッド420の下面と接触することができる。また、第2ビア320は、第2パッド420と接触することができる。第2ビア320の下面は、第2パッド420の上面と接触することができる。
第3回路230は、第3パッド430を含むことができ、第3パッド430は、第3回路230と同様に、第2絶縁層120の上面に外側に突出して形成できる。第3パッド430は、第3回路230をなす導体線の端部に形成できる。第3パッド430の厚さは、第3回路230の厚さと実質的に同一であり、第3パッド430の幅は、第3回路230の幅より大きいことが可能であり、第3パッド430の横断面は円形に近い形状を有することができる。
第2ビア320は、第3パッド430と接触することができる。第2ビア320の上面は、第3パッド430の下面と接触することができる。
第3ビア330は、第3絶縁層130を貫通して第4回路240と第5回路250とを電気的に接続する伝導性構造体である。また、第4ビア340は、第4絶縁層140を貫通して第5回路250と第6回路260とを電気的に接続する伝導性構造体である。
第3ビア330の溶融点は、第4回路240の溶融点より低いことが可能である。第3ビア330は、伝導性ペースト(paste)で形成することができる。ここで、伝導性ペーストは、金属を含有するペースト、または金属成分のない伝導性高分子で構成されたペーストであることができる。前者の伝導性ペーストに含有される金属は、銀(Ag)、錫(Sn)、ニッケル(Ni)、銅(Cu)のうちの1種以上であることができる。例えば、第4回路240が銅を主成分とし、第3ビア330が錫を主成分とすることができる。この伝導性ペーストは、ビアホール内に充填された後にリフロー(reflow)処理または加熱/冷却工程を経て金属化が行われ、第3ビア330となることができる。
第3ビア330の横断面積は、第3絶縁層130の上面から下面に行くほど大きくなることができる。この場合、第3ビア330の縦断面は、逆台形の形状を有することができる。
第4回路240は、第4パッド440を含むことができ、第4パッド440は、第4回路240と同様に、絶縁材100の下面に第3絶縁層130へ埋め込まれるように形成できる。第4パッド440は、第4回路240をなす導体線の端部に形成できる。第4パッド440の厚さは、第4回路240の厚さと実質的に同一であり、第4パッド440の幅は、第4回路240の幅よりも大きいことが可能であり、第4パッド440の横断面は、円形に近い形状を有することができる。
第3ビア330は、第4パッド440と接触することができる。特に、第3ビア330の上面は、第4パッド440の下面と接触することができる。また、上述したように、第4パッド440は貫通ビア100bと接触することができる。
第4ビア340の溶融点は、第3ビア330の溶融点よりも高いことが可能である。例えば、第4ビア340は銅を主成分とし、第3ビア330は錫を主成分とすることができる。また第4ビア340はメッキで形成されたメッキビアであることができる。
第4ビア340は、第4絶縁層140の上面から下面まで貫通することができる。第4ビア340の横断面積は、第4絶縁層140の上面から下面に行くほど小さくなってから再び大きくなることができるが、これに限定されない。
第5回路250は、第5パッド450を含むことができ、第5パッド450は、第5回路250と同様に、第3絶縁層130の下面に第3絶縁層130へ埋め込まれるように形成できる。第5パッド450は、第5回路250をなす導体線の端部に形成できる。第5パッド450の厚さは、第5回路250の厚さと実質的に同一であり、第5パッド450の幅は、第5回路250の幅よりも大きいことが可能であり、第5パッド450の横断面は、円形に近い形状を有することができる。
第3ビア330は、第5パッド450と接触することができる。第3ビア330の下面は、第5パッド450の上面と接触することができる。また、第4ビア340は、第5パッド450と接触することができる。第4ビア340の上面は、第5パッド450の下面と接触することができる。
第6回路260は、第6パッド460を含むことができ、第6パッド460は、第6回路260と同様に、第4絶縁層140の下面に外側に突出するように形成できる。第6パッド460は、第6回路260をなす導体線の端部に形成できる。第6パッド460の厚さは、第6回路260の厚さと実質的に同一であり、第6パッド460の幅は、第6回路260の幅よりも大きいことが可能であり、第6パッド460の横断面は、円形に近い形状を有することができる。
第4ビア340は、第6パッド460と接触することができる。第4ビア340の下面は、第6パッド460の上面と接触することができる。
例えば、電気信号は、「第6回路260-第6パッド460-第4ビア340-第5パッド450-第3ビア330-第4パッド440-貫通ビア100b-第1パッド410-第1ビア310-第2パッド420-第2ビア320-第3パッド430-第3回路230」等の経路に沿って伝達されることができる。
一方、第3パッド430及び第6パッド460には接続部材500を結合することができる。接続部材500は、ソルダーバンプ(solder bump)またはソルダーボール(solder ball)であることができる。この接続部材500は、プリント回路基板と電子素子(または外部基板)とを電気的に接続し、物理的に接合させる役割を担う。すなわち、プリント回路基板は、接続部材500を媒介にして電子素子(または外部基板)と互いに結合する。
例えば、プリント回路基板の上側に位置した接続部材500(第3パッド430に結合した接続部材500)には電子素子が結合し、プリント回路基板の下側に位置した接続部材500(第6パッド460に結合した接続部材500)には外部基板が結合できる。この場合、電気信号は、「外部基板-接続部材500-第6パッド460-第4ビア340-第5パッド450-第3ビア330-第4パッド440-貫通ビア100b-第1パッド410-第1ビア310-第2パッド420-第2ビア320-第3パッド430-接続部材500-電子素子」等の経路に沿って伝達されることができる。
第4絶縁層140の下面及び第2絶縁層120の上面にはそれぞれソルダーレジスト層600が積層されることができる。ソルダーレジスト層600は、第6回路260及び第3回路230を保護することができる。一方、ソルダーレジスト層600には第6パッド460及び第3パッド430の一部を露出させる開口(ビアホール)を形成でき、上記開口内に接続部材500が結合できる。
図3は、本発明の実施例に係るプリント回路基板を示す図である。
図3を参照すると、本発明の実施例に係るプリント回路基板は、絶縁材100、第1絶縁層110、第2絶縁層120、第3絶縁層130、第4絶縁層140、第1回路210、第2回路220、第3回路230、第4回路240、第5回路250、第6回路260を含み、貫通ビア100b及び一体型ビア350、360をさらに含むことができる。
絶縁材100、第1絶縁層110、第2絶縁層120、第3絶縁層130、第4絶縁層140、第1回路210、第2回路220、第3回路230、第4回路240、第5回路250、第6回路260及び貫通ビア100bについての説明は上述した内容と同一であるので、省略する。
一体型ビア350は、第1回路210に電気的に接続され、第1絶縁層110と第2絶縁層120とを一括貫通するビアである。また、一体型ビア360は、第4回路240と電気的に接続され、第3絶縁層130と第4絶縁層140とを一括貫通するビアである。
一体型ビア350、360の溶融点は、第1回路210(または第4回路240)の溶融点より低いことが可能である。一体型ビア350、360は、伝導性ペースト(paste)で形成可能である。ここで、伝導性ペーストは、金属を含有するペースト、または金属成分のない伝導性高分子で構成されたペーストであることができる。前者の伝導性ペーストに含有される金属は、銀(Ag)、錫(Sn)、ニッケル(Ni)、銅(Cu)のうちの1種以上であることができる。例えば、第1回路210が銅を主成分とし、一体型ビア350、360が錫を主成分とすることができる。この伝導性ペーストは、ビアホール内に充填された後にリフロー(reflow)処理または加熱/冷却工程を経て金属化が行われ、一体型ビア350、360となることができる。
一体型ビア350は、上述の図1及び図2を参照して説明した内容において、第1ビア310及び第2ビア320がパッドなしで一体に形成されるもののことである。また、一体型ビア360は、第3ビア330及び第4ビア340がパッドなしで一体に形成されるもののことである。
一体型ビア350、360は、ソルダーレジスト層600の開口まで延長できる。また一体型ビア350、360は、パッドなしで接続部材500と直接接合することができる。
図4及び図5は、本発明の実施例に係るプリント回路基板の製造方法を示す図である。
図4は、第2絶縁層120に第2回路220、第3回路230、及び第2ビア320を形成する工程を示した図であり、図5は、図4で製造されたもの(以下、単位基板と言う)を用いてプリント回路基板を製造する工程を示した図である。
図4の(a)を参照すると、第2絶縁層120の両面に金属層M1の積層された基材にビアホールVH1が形成される。
第2絶縁層120は、上述したように、PI等の軟性素材で形成されることができる。その他に第2絶縁層120についての説明は上述したので、省略する。金属層M1は、第2回路220及び第3回路230と同じ金属からなることができる。金属層M1は、シード層の役割をすることができる。
ビアホールVH1は、金属層M1と第2絶縁層120とをすべて貫通する。ビアホールVH1は、レーザードリル等により形成可能であり、必要によって金属層M1の一部をエッチング等により除去した後に第2絶縁層120をレーザードリルで穿孔することができる。レーザードリルとしては、COレーザーを用いることができる。
ビアホールVH1の横断面積は、第2絶縁層120の一面から他面に行くほど小さくなってから再び大きくなることができる。特に、レーザードリルによりビアホールが形成される場合、レーザーが照射される面でのホールの横断面積が最も大きいことができる。第2絶縁層120は、一面及び他面すべてにレーザーが照射されることにより、図4の(a)に示すようなビアホールVH1の形状を形成できる。しかし、この形状に限定されない。図4の(a)に示されたものとは異なって、ビアホールの横断面積は、第2絶縁層120の一面から他面に行くほど、一定であるか、漸次小さくなるか、または漸次大きくなることができる。
図4の(b)を参照すると、ビアホールVH1の内部にメッキ層が形成される。メッキ層は、ビアホールVH1の内部にのみ形成されるか、ビアホールVH1の内部だけではなく金属層M1の表面にも形成されることができる。メッキ層は、金属層M1と同じ金属からなることができる。メッキ層と金属層M1との間に境界が生じることもあるが、図面には表示していない。
図4の(c)を参照すると、第2絶縁層120の両面に回路が形成される。第2絶縁層120の一面(下面)には第2回路220が形成され、第2絶縁層120の他面(上面)には第3回路230が形成される。一方、第2回路220とともに第2パッド420も形成され、第3回路230とともに第3パッド430も形成される。
第2回路220及び第3回路230は、ロールツーロール(roll to roll) 設備を用いてサブトラクティブ(subtractive)法またはテンティング(tenting)法により形成可能である。ビアホールVH1の内部にのみメッキ層が形成される場合、金属層M1がエッチングされ、第2回路220及び第3回路230が形成される。ビアホールVH1の内部及び金属層M1の表面にメッキ層が形成される場合、金属層M1及びメッキ層がともにエッチングされ、第2回路220及び第3回路230が形成される。
このサブトラクティブ法またはテンティング法により回路を形成する場合、回路は微細ピッチを有することができ、形成費用を低減できる。一方、この方法により回路が形成される場合、回路の側面は傾斜面を有することができ、回路の横断面積は外側に行くほど小さくなることができる。
図5の(a)を参照すると、第1回路210が形成される。第1回路210は、サブトラクティブ(subtractive)法、テンティング(tenting)法、SAP(Semi-Additive Process)法、またはMSAP(Modified Semi-Additive Process)法により形成可能である。
具体的には、ディタッチコア(detach core)(またはキャリア(carrier))Dが設けられ、ディタッチコアDの一面に第1回路210が形成される。
ディタッチコアDは、最終的に分離可能な(detachable)基材であって、絶縁材質層の両面に金属層が形成されたものを用いることができる。また、金属層は、キャリア金属層及びシード金属層Sを含むことができ、絶縁材質層にキャリア金属層が積層され、キャリア金属層にシード金属層Sが積層されることができる。キャリア金属層の厚さは、シード金属層Sの厚さより小さいことが可能である。図5の(a)にはキャリア金属層は図示せず、シード金属層Sのみが図示されている。
一方、ディタッチコアを用いる方式は、二つのプリント回路基板を同時に製造できるという利点がある。すなわち、図5の(a)に示すように、ディタッチコアDの一面だけではなく他面にも第1回路210のような回路をともに形成することができる。この場合、キャリア金属層とシード金属層SはディタッチコアDの両面に積層される。
第1回路210は、サブトラクティブ(subtractive)法またはテンティング(tenting)法による場合、シード金属層Sにメッキ層が形成され、エッチングレジストパターンに対応してメッキ層を選択的にエッチングすることにより形成できる。また、第1回路210は、SAP(Semi-Additive Process)またはMSAP(Modified Semi-Additive Process)による場合、メッキレジストのパターンに対応してシード金属層S上に選択的にメッキすることにより形成できる。
第1パッド410も第1回路210と同じ方法によりともに形成することができる。
図5の(b)を参照すると、第1絶縁層110がディタッチコアDに積層される。第1絶縁層110は、第1回路210をカバーする。第1絶縁層110は、ディタッチコアDの一面に積層可能であり、ディタッチコアDの他面にも第1絶縁層110のような絶縁層を積層できる。
第1絶縁層110にはビアホールVH2が形成され、第1パッド410の一部を露出させる。ビアホールVH2は、レーザードリルにより形成可能である。レーザードリルとしては、COレーザーを用いることができる。ビアホールVH2の横断面積は、外側から内側に行くほど小さくなることができる。
図5の(c)を参照すると、ビアホールVH2内に伝導性ペーストPが充填される。伝導性ペーストPは、ビアホールVH2内にスクィージング(squeezing)等の方法により形成される。この伝導性ペーストPの溶融点は、第1回路210の溶融点より低いことが可能である。
図5の(d)を参照すると、図4の工程により製造された単位基板が第1絶縁層110上に積層される。単位基板の第2パッド420は、伝導性ペーストPの上面に位置することができる。
単位基板は、高温の環境下で第1絶縁層110上に加圧積層できるが、伝導性ペーストPの溶融点以上、第1回路210の溶融点未満で加圧することができる。この場合、第1回路210、第2回路220は、溶融せず、伝導性ペーストPのみ溶融され、伝導性ペーストPは冷却時に硬化して第1ビア310となる。一連の工程において伝導性ペーストPは、第1回路210と第2回路220との接着剤としての役割をする。
また、図5の(d)工程を経るうちに、第2回路220及び第2パッド420は第1絶縁層110内に埋め込まれる。これのために、図5の(d)工程が始まる時に第1絶縁層110は、B-stage状態であり得る。
図5の(e)を参照すると、ディタッチコアDが除去される。ディタッチコアDが除去される時には、先ずシード金属層Sを除いた残りの部分が除去され、その後に、シード金属層Sをエッチングにより除去することができる。すなわち、キャリア金属層とシード金属層Sとが互いに分離され、プリント回路基板となる部分にシード金属層Sが残存し、シード金属層Sを別の工程(エッチング)により除去することができる。このとき、シード金属層Sのエッチングにより第1回路210の下面(ディタッチコア側の面)の一部がエッチングされ得る。
図5の(f)を参照すると、第1絶縁層110及び第2絶縁層120のそれぞれにソルダーレジスト層600が積層され、ソルダーレジスト層600にビアホールVH3が形成される。ビアホールVH3は、露光及び現像を含むリソグラフィ工程により形成可能である。ビアホールVH3は、第1パッド410の一部及び第3パッド430の一部を露出することができる。
図5の(g)を参照すると、ビアホールVH3内にソルダーバンプ、ソルダーボール等の接続部材500が結合し、接続部材500は、第1パッド410及び第3パッド430と接合することができる。
図6は、本発明の実施例に係るプリント回路基板の製造方法を示す図である。図6は、図4の工程により製造された単位基板を用いるまた他の方式である。
図6の(a)を参照すると、金属層M2が両面に積層された絶縁材100が設けられ(ここで、金属層が両面に積層された絶縁材としては両面CCLを用いることができる)、絶縁材100にビアホールVH4が形成される。ビアホールVH4は、レーザードリル等により形成可能である。
図6の(b)を参照すると、ビアホールVH4の内部に貫通ビア100bが形成される。また、絶縁材100の表面に第1回路210、第4回路240が形成される。第1回路210及び第4回路240とともに第1パッド410、第4パッド440も形成される。
図6の(c)を参照すると、第1絶縁層110及び第3絶縁層130が絶縁材100に積層され、第1絶縁層110にビアホールVH5が形成され、第3絶縁層130にビアホールVH5'が形成される。
図6の(d)を参照すると、ビアホールVH5内に伝導性ペーストPが充填され、ビアホールVH5'内に伝導性ペーストP'が充填される。伝導性ペーストP、P'は、スクィージング(squeezing)等の方法により形成される。この伝導性ペーストP、P'の溶融点は、第1回路210(第4回路240)の溶融点より低いことが可能である。
図6の(e)を参照すると、第1絶縁層110及び第3絶縁層130のそれぞれに単位基板が積層される。単位基板は、上述したように、図4の工程により製造可能である。第1絶縁層110には、第2絶縁層120を含む単位基板が積層され、第3絶縁層130には、第4絶縁層140を含む単位基板が積層されることができる。単位基板の積層時、第2パッド420は伝導性ペーストPに対応し、第5パッド450は伝導性ペーストP'に対応する。
単位基板は、高温の環境下で第1絶縁層110及び第3絶縁層130にそれぞれ加圧積層できるが、伝導性ペーストP、P'の溶融点以上、第1回路210(第4回路240)の溶融点未満で加圧することができる。この場合、第1回路210(第4回路240)は溶融せず、伝導性ペーストP、P'のみ溶融されて、伝導性ペーストPは冷却時に硬化して第1ビア310となり、伝導性ペーストP'は冷却時に硬化して第3ビア330となる。
また、第2回路220は、第1絶縁層110内に埋め込まれ、第5回路250は、第3絶縁層130内に埋め込まれる。
図6の(f)を参照すると、第2絶縁層120及び第4絶縁層140のそれぞれにソルダーレジスト層600が積層され、ソルダーレジスト層600にビアホールVH6が形成される。ビアホールVH6は、露光及び現像を含むリソグラフィ工程により形成できる。ビアホールVH6は、第3パッド430の一部及び第6パッド460の一部を露出することができる。
図6の(g)を参照すると、ビアホールVH6内に、ソルダーバンプ、ソルダーボール等の接続部材500が結合し、接続部材500は、第3パッド430及び第6パッド460に接合することができる。接続部材500は、ソルダー物質がビアホールVH6内に挿入された後にリフロー(reflow)を経て形成されることができる。
図7及び図8は、本発明の実施例に係るプリント回路基板の製造方法を示す図である。
図7は、図4に示されたものとは異なる形態の単位基板を形成する工程を示した図であり、図8は、図7から製造された単位基板を用いてプリント回路基板を製造する工程を示した図である。
図7を参照すると、第2絶縁層120に第2回路220及び第3回路230を形成し、ビアホールVH7を形成する。この工程でビアホールVH7内にはビアが充填されない。
図8の(a)は、図6の(a)と同じであり、図8の(b)は、図6の(b)と同じである。
図8の(c)及び図8の(d)を参照すると、第1絶縁層110及び第3絶縁層130が絶縁材100の両面にそれぞれ積層され、第1絶縁層110にビアホールVH5が形成され、第3絶縁層130にビアホールVH5'が形成される。第1絶縁層110及び第3絶縁層130は金属層M3を含む資材であって、絶縁材100に積層された後、ビアホールの形成後に金属層M3をエッチング等の方法により除去できる。
図8の(e)を参照すると、第1絶縁層110及び第3絶縁層130のそれぞれに単位基板が積層される。このとき、第2絶縁層120に形成されたビアホールVH7は第1絶縁層110に形成されたビアホールVH5に対応し、第4絶縁層140に形成されたビアホールVH7'は第3絶縁層130に形成されたビアホールVH5'に対応する。
図8の(f)を参照すると、第2絶縁層120及び第4絶縁層140にソルダーレジスト層600が形成され、ソルダーレジスト層600に第1パッド410及び第4パッド440を露出させる開口が形成された後に、ビアホールVH5、ビアホールVH7及びソルダーレジスト層600の開口内に、一括して伝導性ペーストが充填される。また、ビアホールVH5'、ビアホールVH7'、及びソルダーレジスト層600の開口内に一括して伝導性ペーストが充填される。このように一括して充填された伝導性ペーストは、溶融後に冷却して一体型ビア350、360となる。
図8の(g)を参照すると、一体型ビア350、360にソルダーバンプ、ソルダーボール等の接続部材500が結合する。
以上では、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載された本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加等により本発明を様々に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。
100 絶縁材
100a 補強材
100b 貫通ビア
110 第1絶縁層
120 第2絶縁層
130 第3絶縁層
140 第4絶縁層
210 第1回路
220 第2回路
230 第3回路
240 第4回路
250 第5回路
260 第6回路
310 第1ビア
320 第2ビア
330 第3ビア
340 第4ビア
350、360 一体型ビア
410 第1パッド
420 第2パッド
430 第3パッド
440 第4パッド
450 第5パッド
460 第6パッド
500 接続部材
600 ソルダーレジスト層

Claims (18)

  1. 硬性素材で形成された第1絶縁層と、
    前記第1絶縁層上に積層された軟性素材の第2絶縁層と、
    前記第1絶縁層の下面に形成され、前記第1絶縁層に埋め込まれた第1回路と、
    前記第2絶縁層の下面に形成され、前記第1絶縁層に埋め込まれた第2回路と、
    前記第2絶縁層の上面に形成された第3回路と、
    前記第1絶縁層を貫通して前記第1回路と前記第2回路とを電気的に接続させる第1ビアと、を含み、
    前記第1ビアの横断面積は、第1絶縁層の下面から上面に行くほど大きくなり、
    前記第2回路のピッチ(pitch)は、前記第1回路のピッチより小さいプリント回路基板。
  2. 前記第3回路のピッチは、前記第1回路のピッチより小さい請求項1に記載のプリント回路基板。
  3. 前記第3回路は、前記第2絶縁層の上面から外側に突出した請求項1又は2に記載のプリント回路基板。
  4. 記第2絶縁層を貫通して前記第2回路と前記第3回路とを電気的に接続させる第2ビアと、をさらに含む請求項1~3の何れか一項に記載のプリント回路基板。
  5. 前記第1ビアの溶融点は、前記第1回路の溶融点より低い請求項4に記載のプリント回路基板。
  6. 前記第1ビアの溶融点は、前記第2ビアの溶融点より低い請求項4又は5に記載のプリント回路基板。
  7. 前記第1ビアの下面に第1パッドが結合し、
    前記第2ビアの下面に第2パッドが結合し、
    前記第2ビアの上面に第3パッドが結合し、
    前記第1パッド及び前記第2パッドは、前記第1絶縁層の内部に埋め込まれ、
    前記第3パッドは、前記第2ビアの上面から外側に突出する請求項4~6の何れか一項に記載のプリント回路基板。
  8. 前記第1パッド及び前記第3パッドに接続部材がそれぞれ結合する請求項7に記載のプリント回路基板。
  9. 前記第1絶縁層の下面及び前記第2絶縁層の上面にそれぞれ積層されるソルダーレジスト層をさらに含む請求項1~8の何れか一項に記載のプリント回路基板。
  10. 前記第1絶縁層の下面に積層された絶縁材をさらに含み、
    前記第1回路は、前記絶縁材の上面に位置する請求項1~9の何れか一項に記載のプリント回路基板。
  11. 前記絶縁材の内部には補強材が含まれる請求項10に記載のプリント回路基板。
  12. 前記絶縁材の下面に積層された硬性素材の第3絶縁層と、
    前記第3絶縁層の下面に積層された軟性素材の第4絶縁層と、をさらに含む請求項10又は11に記載のプリント回路基板。
  13. 前記第3絶縁層に埋め込まれるように前記絶縁材の下面に形成される第4回路と、
    前記第3絶縁層に埋め込まれるように前記第4絶縁層の一面に形成される第5回路と、をさらに含み、
    前記第5回路のピッチは、前記第4回路のピッチより小さい請求項12に記載のプリント回路基板。
  14. 前記第5回路とは反対側に位置するように、前記第4絶縁層の他面に外側に突出して形成される第6回路をさらに含み、
    前記第6回路のピッチは、前記第4回路のピッチより小さい請求項13に記載のプリント回路基板。
  15. 前記第1回路と前記第4回路とを電気的に接続するために前記絶縁材を貫通する貫通ビアをさらに含む請求項13又は14に記載のプリント回路基板。
  16. 前記第2絶縁層の上面及び前記第4絶縁層の下面にそれぞれ積層されるソルダーレジスト層をさらに含む請求項12~15の何れか一項に記載のプリント回路基板。
  17. 前記第1絶縁層及び第2絶縁層を一括貫通し、前記第1回路に電気的に接続されるビアをさらに含む請求項10~16の何れか一項に記載のプリント回路基板。
  18. 前記ビアの溶融点は、前記第1回路の溶融点より小さい請求項17に記載のプリント回路基板。
JP2019020068A 2018-07-13 2019-02-06 プリント回路基板 Active JP7392966B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0081633 2018-07-13
KR1020180081633A KR102597159B1 (ko) 2018-07-13 2018-07-13 인쇄회로기판

Publications (2)

Publication Number Publication Date
JP2020013980A JP2020013980A (ja) 2020-01-23
JP7392966B2 true JP7392966B2 (ja) 2023-12-06

Family

ID=69170172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019020068A Active JP7392966B2 (ja) 2018-07-13 2019-02-06 プリント回路基板

Country Status (3)

Country Link
JP (1) JP7392966B2 (ja)
KR (1) KR102597159B1 (ja)
TW (1) TWI832839B (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009440A (ja) 2000-06-16 2002-01-11 Sumitomo Metal Mining Co Ltd 複合配線基板
JP2007088009A (ja) 2005-09-20 2007-04-05 Cmk Corp 電子部品の埋め込み方法及び電子部品内蔵プリント配線板
JP2009016802A (ja) 2007-07-04 2009-01-22 Samsung Electro-Mechanics Co Ltd キャリア及び印刷回路基板の製造方法
JP2015002227A (ja) 2013-06-14 2015-01-05 日本特殊陶業株式会社 多層配線基板及びその製造方法
US20160379968A1 (en) 2010-12-15 2016-12-29 Samsung Electronics Co., Ltd. Hybrid subtrates, semiconductor packages including the same and methods for fabricating semiconductor packages

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982835A (ja) * 1995-09-11 1997-03-28 Shinko Electric Ind Co Ltd 回路基板および多層回路基板
JP2005072187A (ja) * 2003-08-22 2005-03-17 Denso Corp 多層回路基板およびその製造方法
US8127979B1 (en) 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009440A (ja) 2000-06-16 2002-01-11 Sumitomo Metal Mining Co Ltd 複合配線基板
JP2007088009A (ja) 2005-09-20 2007-04-05 Cmk Corp 電子部品の埋め込み方法及び電子部品内蔵プリント配線板
JP2009016802A (ja) 2007-07-04 2009-01-22 Samsung Electro-Mechanics Co Ltd キャリア及び印刷回路基板の製造方法
US20160379968A1 (en) 2010-12-15 2016-12-29 Samsung Electronics Co., Ltd. Hybrid subtrates, semiconductor packages including the same and methods for fabricating semiconductor packages
JP2015002227A (ja) 2013-06-14 2015-01-05 日本特殊陶業株式会社 多層配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2020013980A (ja) 2020-01-23
KR102597159B1 (ko) 2023-11-02
KR20200007472A (ko) 2020-01-22
TW202006899A (zh) 2020-02-01
TWI832839B (zh) 2024-02-21

Similar Documents

Publication Publication Date Title
KR102212827B1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
JP4767269B2 (ja) 印刷回路基板の製造方法
JP4876272B2 (ja) 印刷回路基板及びその製造方法
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
JP2003209366A (ja) フレキシブル多層配線基板およびその製造方法
JP7188836B2 (ja) プリント回路基板
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2009260186A (ja) 多層フレキシブルプリント配線板およびその製造方法
JP2017152536A (ja) プリント配線板及びその製造方法
JP4918780B2 (ja) 多層配線基板の製造方法、ならびに半導体装置
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
CN107770946B (zh) 印刷布线板及其制造方法
JP3856743B2 (ja) 多層配線基板
JP7392966B2 (ja) プリント回路基板
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
JP2011216519A (ja) 配線基板の製造方法
JP5363377B2 (ja) 配線基板及びその製造方法
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
TW201431454A (zh) 電路板及其製作方法
KR102436225B1 (ko) 인쇄회로기판
JP3608559B2 (ja) 素子内蔵基板の製造方法
KR20090130605A (ko) 칩 내장 인쇄회로기판 및 그 제조방법
JP2002198650A (ja) 多層配線基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230720

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231116

R150 Certificate of patent or registration of utility model

Ref document number: 7392966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150