JP5363377B2 - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP5363377B2 JP5363377B2 JP2010034314A JP2010034314A JP5363377B2 JP 5363377 B2 JP5363377 B2 JP 5363377B2 JP 2010034314 A JP2010034314 A JP 2010034314A JP 2010034314 A JP2010034314 A JP 2010034314A JP 5363377 B2 JP5363377 B2 JP 5363377B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- aluminum oxide
- layer
- wiring
- oxide substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
本発明の実施形態を説明する前に、本発明に関連する関連技術について説明する。図1は関連技術の配線基板を示す断面図である。
図2〜図6は本発明の第1実施形態の第1配線基板の製造方法及びそれを使用して構成される多層配線基板を示す断面図、図7及び図8は同じく第2配線基板の製造方法及びそれを使用して構成される多層配線基板を示す断面図である。
図6(b)に示すように、銅などからなるバンプ電極62を備えた半導体チップ60(LSIチップ)を用意する。さらに、多層配線基板6の保護絶縁層20の上にアンダーフィル樹脂材64aを塗布する。
図9及び図10は本発明の第2実施形態の第1配線基板の製造方法及びそれを使用して構成される多層配線基板を示す断面図、図11及び図12は同じく第2配線基板の製造方法及びそれを使用して構成される多層配線基板を示す断面図である。
図13〜図15は本発明の第3実施形態の第1配線基板の製造方法及びそれを使用して構成される多層配線基板を示す断面図、図16及び図17は同じく第2配線基板の製造方法及びそれを使用して構成される多層配線基板を示す断面図である。
図18及び図19は本発明の第4実施形態の第1配線基板の製造方法及びそれを使用して構成される多層配線基板を示す断面図、図20は同じく第2配線基板の製造方法及びそれを使用して構成される多層配線基板を示す断面図である。
そして、図20(c)に示すように、第1実施形態と同様な方法により、第2配線基板4aの上面側に第1配線部材W1を接着すると同時に、配線基板1cの下面側に第2配線部材W2を接着する。
図21は本発明の第5実施形態の第1配線基板の製造方法及びそれを使用して構成される多層配線基板を示す断面図、図22は同じく第2配線基板の製造方法及びそれを使用して構成される多層配線基板を示す断面図である。
Claims (9)
- 酸化アルミニウム基板と、
前記酸化アルミニウム基板の厚み方向に貫通して形成された多数の貫通導体と、
前記酸化アルミニウム基板の少なくとも一方の面に形成され、接続パッドが配置される部分に開口部が設けられた絶縁層と、
前記絶縁層の開口部に形成されて、複数の前記貫通導体の一端側に接続され、かつ無電解めっきにより形成された錫又は錫合金層からなる前記接続パッドとを有し、
少なくとも前記絶縁層の開口部内において、前記貫通導体が前記酸化アルミニウム基板の外面から突出するか又は沈み込むことで凹凸が設けられており、
前記貫通導体又は前記酸化アルミニウム基板が上側に突出している部分が前記接続パッドの中に埋め込まれていることを特徴とする配線基板。 - 前記酸化アルミニウム基板の両面側に、前記絶縁層の開口部が対向した状態で前記絶縁層がそれぞれ形成されており、
前記両面側の絶縁層の開口部に前記接続パッドがそれぞれ形成されていることを特徴とする請求項1に記載の配線基板。 - 前記一端側が前記接続パッドに接続された前記複数の貫通導体の他端側に接続されたn層(nは1以上の整数)の配線層をさらに有することを特徴とする請求項1又は2に記載の配線基板。
- 前記接続パッドに半導体チップのバンプ電極が接続されていることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板。
- 前記配線基板の上面側の前記接続パッドに接続部が接続された第1配線部材と、
前記配線基板の下面側の前記接続パッドに接続部が接続された第2配線部材とをさらに有することを特徴とする請求項2に記載の配線基板。 - 厚み方向に貫通する多数の貫通導体が設けられた酸化アルミニウム基板を用意する工程と、
前記酸化アルミニウム基板の少なくとも一方の面に、接続パッドが配置される部分に開口部が設けられた絶縁層が形成され、かつ、少なくとも前記絶縁層の開口部の前記貫通導体が前記酸化アルミニウム基板の外面から突出するか又は沈み込むことで凹凸が設けられた構造を得る工程と、
前記絶縁層の開口部に、前記貫通導体の露出面に錫又は錫合金からなる置換めっき層を形成した後に、前記置換めっき層に接続される錫層又は錫合金層を無電解めっきにより形成することにより、複数の前記貫通導体の一端側に接続される前記接続パッドを形成する工程とを有することを特徴とする配線基板の製造方法。 - 前記凹凸は、前記酸化アルミニウム基板の表面をエッチングするか、又は前記貫通導体をエッチングする工程により得られることを特徴とする請求項6に記載の配線基板の製造方法。
- 前記凹凸は、前記絶縁層を形成する前に形成されることを特徴とする請求項6又は7に記載の配線基板の製造方法。
- 前記凹凸は、前記絶縁層を形成した後に形成されることを特徴とする請求項6又は7に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010034314A JP5363377B2 (ja) | 2010-02-19 | 2010-02-19 | 配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010034314A JP5363377B2 (ja) | 2010-02-19 | 2010-02-19 | 配線基板及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011171531A JP2011171531A (ja) | 2011-09-01 |
JP2011171531A5 JP2011171531A5 (ja) | 2013-01-24 |
JP5363377B2 true JP5363377B2 (ja) | 2013-12-11 |
Family
ID=44685332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010034314A Expired - Fee Related JP5363377B2 (ja) | 2010-02-19 | 2010-02-19 | 配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5363377B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6282425B2 (ja) * | 2012-10-29 | 2018-02-21 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP6375249B2 (ja) | 2015-03-02 | 2018-08-15 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体パッケージ |
WO2022034769A1 (ja) * | 2020-08-12 | 2022-02-17 | 富士フイルム株式会社 | 構造体、構造体の製造方法、接合体の製造方法及びデバイスの製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3154713B2 (ja) * | 1990-03-16 | 2001-04-09 | 株式会社リコー | 異方性導電膜およびその製造方法 |
JPH05291721A (ja) * | 1992-04-10 | 1993-11-05 | Cmk Corp | プリント配線板 |
JPH06287774A (ja) * | 1993-04-05 | 1994-10-11 | Metsuku Kk | 銅および銅合金の表面処理剤 |
JP3130707B2 (ja) * | 1993-08-09 | 2001-01-31 | 株式会社日立製作所 | プリント基板およびその製造方法 |
JP3087152B2 (ja) * | 1993-09-08 | 2000-09-11 | 富士通株式会社 | 樹脂フィルム多層回路基板の製造方法 |
JPH09266374A (ja) * | 1996-03-28 | 1997-10-07 | Chichibu Onoda Cement Corp | 放熱性基板の製造方法 |
JP3736046B2 (ja) * | 1997-06-19 | 2006-01-18 | 株式会社トッパンNecサーキットソリューションズ | 半導体装置用基板及びその製造方法 |
JP4558883B2 (ja) * | 2000-03-24 | 2010-10-06 | 義和 小林 | 酸性無電解錫めっき液中の銅の定量方法 |
JP2004273480A (ja) * | 2003-03-05 | 2004-09-30 | Sony Corp | 配線基板およびその製造方法および半導体装置 |
JP2009099831A (ja) * | 2007-10-18 | 2009-05-07 | Nippon Circuit Kogyo Kk | 配線基板の製造方法 |
JP5344667B2 (ja) * | 2007-12-18 | 2013-11-20 | 太陽誘電株式会社 | 回路基板およびその製造方法並びに回路モジュール |
-
2010
- 2010-02-19 JP JP2010034314A patent/JP5363377B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011171531A (ja) | 2011-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5010737B2 (ja) | プリント配線板 | |
JP6539992B2 (ja) | 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 | |
JP5224845B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5363384B2 (ja) | 配線基板及びその製造方法 | |
JP5512562B2 (ja) | 多層配線基板 | |
TWI585926B (zh) | 設有加強層及整合雙路由電路之半導體組體及製作方法 | |
US9622347B2 (en) | Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
US10129980B2 (en) | Circuit board and electronic component device | |
JP2018032657A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP2012104774A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
JP2015207580A (ja) | 配線基板およびその製造方法 | |
JP2008124247A (ja) | 部品内蔵基板及びその製造方法 | |
US10211119B2 (en) | Electronic component built-in substrate and electronic device | |
JP2015198094A (ja) | インターポーザ、半導体装置、およびそれらの製造方法 | |
JP5363377B2 (ja) | 配線基板及びその製造方法 | |
JP2017005081A (ja) | インターポーザ、半導体装置、およびそれらの製造方法 | |
JP2008177619A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
JP2018032661A (ja) | プリント配線板およびその製造方法 | |
JP2013062293A (ja) | 多層配線基板の製造方法 | |
KR102141102B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
TWI644368B (zh) | 封裝基板及其製作方法、封裝結構 | |
KR100917028B1 (ko) | 아노다이징을 이용한 금속 기판 및 이의 제조방법 | |
JP2016100352A (ja) | プリント配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130905 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5363377 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |