JP6375249B2 - 配線基板及びその製造方法、半導体パッケージ - Google Patents
配線基板及びその製造方法、半導体パッケージ Download PDFInfo
- Publication number
- JP6375249B2 JP6375249B2 JP2015040367A JP2015040367A JP6375249B2 JP 6375249 B2 JP6375249 B2 JP 6375249B2 JP 2015040367 A JP2015040367 A JP 2015040367A JP 2015040367 A JP2015040367 A JP 2015040367A JP 6375249 B2 JP6375249 B2 JP 6375249B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- linear conductor
- wiring layer
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
- H10W70/692—Ceramics or glasses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0315—Oxidising metal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
Description
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板の構造について説明する。図1は、第1の実施の形態に係る配線基板を例示する断面図であり、図1(b)は図1(a)のA部を拡大したものである。
次に、第1の実施の形態に係る配線基板の製造方法について説明する。図2及び図3は、第1の実施の形態に係る配線基板の製造工程を例示する図である。
図4は、比較例に係る配線基板の絶縁信頼性について説明する図である。図4(a)は、比較例に係る配線基板1Xを例示する断面図であり、図4(b)及び図4(c)は図4(a)のB部を拡大したものである。又、図4(d)はB部の平面図である。但し、図4(d)において絶縁層30は図示されていない。
図7は、比較例に係る配線基板の接続信頼性について説明する図であり、比較例に係る配線基板1Yの製造工程の一部を例示している。
ここで、空孔11yの直径は50nm〜2μm程度と大変小さいため、スパッタ法で空孔11yの内部に金属層21及び22を被覆性よく形成することは困難である。そのため、空孔11y内にボイド600が形成される等の問題が生じる。ボイド600が形成された部分では、金属層21及び22と線状導体12の上端面とが接触しないため、接続信頼性が低下する。空孔11zについても同様である。
第1の実施の形態の変形例では、第1の実施の形態に係る配線基板の両面に更に絶縁層や配線層を積層した配線基板の例を示す。なお、第1の実施の形態の変形例において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
第2の実施の形態では、第1の実施の形態の変形例に係る配線基板に半導体チップを搭載した半導体パッケージの例を示す。なお、第2の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
3 半導体パッケージ
10 コア層
11 板状体
11a 板状体の一方の面
11b 板状体の他方の面
11x 貫通孔
11y、11z 空孔
12 線状導体
20、40、60、120、140、160 配線層
21、22、23、121、122、123 金属層
30、50、130、150 絶縁層
30x、50x、130x、150x、300x、310x 開口部
70、170 半導体チップ
80、180 バンプ
90、190 アンダーフィル樹脂
200 外部接続端子
300、310 レジスト層
500 異物
600 ボイド
Claims (10)
- 板状体、及び前記板状体を厚さ方向に貫通する複数の線状導体を備えたコア層と、
前記板状体の第1面に選択的に形成された配線層と、
前記第1面に形成され、前記配線層を被覆する絶縁層と、を有し、
複数の前記線状導体は、夫々の線状導体の直径よりも隣接する線状導体同士の間隔が小さく、
複数の前記線状導体は、平面視で前記配線層と重複する位置に配され前記配線層と導通する第1線状導体と、平面視で前記配線層と重複しない位置に配された第2線状導体と、を含み、
前記第1線状導体の前記第1面側の端面は、前記第1面と、面一であり、
前記第2線状導体の前記第1面側の端面は、前記第1面よりも窪んだ位置にあって、前記第2線状導体の前記第1面側の端面と前記第1面との間には空孔が形成され、
前記空孔に前記絶縁層が充填されている配線基板。 - 前記配線層は、前記コア層側に形成された下側金属層と、前記下側金属層に積層された上側金属層と、を含み、
平面視において、前記下側金属層の外縁部が前記上側金属層の周囲に露出している請求項1記載の配線基板。 - 前記板状体の第2面に形成された第2配線層と、
前記第2面に形成され、前記第2配線層を被覆する第2絶縁層と、を有し、
前記第2配線層は、前記第1線状導体を介して前記配線層と接続され、
前記第1線状導体の前記第2面側の端面は、前記第2面と、面一であり、
前記第2線状導体の前記第2面側の端面は、前記第2面よりも窪んだ位置にあって、前記第2線状導体の前記第2面側の端面と前記第2面との間には第2空孔が形成され、
前記第2空孔に前記第2絶縁層が充填されている請求項1又は2記載の配線基板。 - 前記絶縁層上に、前記配線層と電気的に接続する他の配線層が形成されている請求項1乃至3の何れか一項記載の配線基板。
- 請求項1乃至4の何れか一項記載の配線基板に、前記配線層と電気的に接続する半導体チップを設けた半導体パッケージ。
- 板状体、及び前記板状体を厚さ方向に貫通する複数の線状導体を備えたコア層を、複数の前記線状導体が、夫々の線状導体の直径よりも隣接する線状導体同士の間隔が小さくなるように作製する工程と、
前記板状体の第1面に配線層を選択的に形成する工程と、
平面視で前記配線層と重複する位置に配され前記配線層と導通する第1線状導体はエッチングせず、平面視で前記配線層と重複しない位置に配された第2線状導体の前記第1面側の端面をエッチングして前記第1面よりも窪ませ、前記第2線状導体の前記第1面側の端面と前記第1面との間に空孔を形成する工程と、
前記第1面に、前記配線層を被覆し前記空孔を充填する絶縁層を形成する工程と、を有する配線基板の製造方法。 - 前記配線層を選択的に形成する工程は、
前記第1面に下側金属層を形成する工程と、
前記下側金属層上に、前記下側金属層とは異なる金属からなる上側金属層を選択的に積層する工程と、
前記上側金属層に被覆されていない前記下側金属層を除去し、前記下側金属層と前記上側金属層とを含む前記配線層を形成する工程と、を有する請求項6記載の配線基板の製造方法。 - 前記空孔を形成する工程では、前記上側金属層の表面がエッチングされ、平面視において、前記下側金属層の外縁部が前記上側金属層の周囲に露出する請求項7記載の配線基板の製造方法。
- 前記板状体の第2面に、前記第1線状導体を介して前記配線層と接続される第2配線層を形成する工程を有し、
前記空孔を形成する工程では、前記第2線状導体の前記第1面側の端面をエッチングして前記空孔を形成すると共に、前記第2線状導体の前記第2面側の端面をエッチングして前記第2面よりも窪ませ、前記第2線状導体の前記第2面側の端面と前記第2面との間に第2空孔を形成し、
前記絶縁層を形成する工程では、前記第1面に、前記配線層を被覆し前記空孔を充填する絶縁層を形成すると共に、前記第2面に、前記第2配線層を被覆し前記第2空孔を充填する第2絶縁層を形成する請求項6乃至8の何れか一項記載の配線基板の製造方法。 - 前記絶縁層上に、前記配線層と電気的に接続する他の配線層を形成する工程を有する請求項6乃至9の何れか一項記載の配線基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015040367A JP6375249B2 (ja) | 2015-03-02 | 2015-03-02 | 配線基板及びその製造方法、半導体パッケージ |
| US15/056,047 US9530725B2 (en) | 2015-03-02 | 2016-02-29 | Wiring substrate and semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015040367A JP6375249B2 (ja) | 2015-03-02 | 2015-03-02 | 配線基板及びその製造方法、半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016162887A JP2016162887A (ja) | 2016-09-05 |
| JP6375249B2 true JP6375249B2 (ja) | 2018-08-15 |
Family
ID=56845514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015040367A Active JP6375249B2 (ja) | 2015-03-02 | 2015-03-02 | 配線基板及びその製造方法、半導体パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9530725B2 (ja) |
| JP (1) | JP6375249B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10707169B1 (en) * | 2018-12-28 | 2020-07-07 | Intel Corporation | Ceramic interposers for on-die interconnects |
| WO2022034769A1 (ja) * | 2020-08-12 | 2022-02-17 | 富士フイルム株式会社 | 構造体、構造体の製造方法、接合体の製造方法及びデバイスの製造方法 |
| JP7728151B2 (ja) * | 2021-11-08 | 2025-08-22 | 富士フイルム株式会社 | 異方導電性部材、異方導電性部材の製造方法、構造体及び構造体の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5280309B2 (ja) * | 2009-07-17 | 2013-09-04 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP2011151185A (ja) * | 2010-01-21 | 2011-08-04 | Shinko Electric Ind Co Ltd | 配線基板及び半導体装置 |
| JP5363377B2 (ja) * | 2010-02-19 | 2013-12-11 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP6282425B2 (ja) * | 2012-10-29 | 2018-02-21 | 新光電気工業株式会社 | 配線基板の製造方法 |
-
2015
- 2015-03-02 JP JP2015040367A patent/JP6375249B2/ja active Active
-
2016
- 2016-02-29 US US15/056,047 patent/US9530725B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016162887A (ja) | 2016-09-05 |
| US9530725B2 (en) | 2016-12-27 |
| US20160260661A1 (en) | 2016-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4564342B2 (ja) | 多層配線基板およびその製造方法 | |
| US9247644B2 (en) | Wiring board and method for manufacturing the same | |
| US8324513B2 (en) | Wiring substrate and semiconductor apparatus including the wiring substrate | |
| TWI487438B (zh) | 印刷電路板及其製造方法 | |
| JP5249132B2 (ja) | 配線基板 | |
| JP2013004576A (ja) | 半導体装置 | |
| JP6282425B2 (ja) | 配線基板の製造方法 | |
| JP2011216842A (ja) | 放熱基板及びその製造方法 | |
| JP5221887B2 (ja) | 配線基盤の製造方法 | |
| JP2014131011A (ja) | 回路基板及びその製造方法 | |
| JP6375249B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
| JPWO2011002031A1 (ja) | 素子搭載用基板および半導体モジュール | |
| JP2004273480A (ja) | 配線基板およびその製造方法および半導体装置 | |
| JP2010034430A (ja) | 配線基板及びその製造方法 | |
| JP5058929B2 (ja) | 配線基板およびその製造方法 | |
| TWI360214B (en) | Package substrate and method for fabricating the s | |
| KR20210054215A (ko) | 하이브리드 다층 배선 기판 및 이를 포함하는 프로브 카드 | |
| JP6258810B2 (ja) | 配線基板の製造方法 | |
| JP5942867B2 (ja) | 半導体装置の製造方法 | |
| JP2006261323A (ja) | 半導体装置及びその製造方法 | |
| JP5363377B2 (ja) | 配線基板及びその製造方法 | |
| KR101109053B1 (ko) | 관통 비아홀이 형성된 웨이퍼 및 이에 대한 적층방법 | |
| JP5980554B2 (ja) | 電気的接続部材、検査方法及び電気的接続部材の製造方法 | |
| TW201626869A (zh) | 中介層結構及其製作方法 | |
| JP2024008718A (ja) | 配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171002 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180723 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6375249 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |