JP5942867B2

JP5942867B2 - 半導体装置の製造方法

Info

Publication number: JP5942867B2
Application number: JP2013008949A
Authority: JP
Inventors: 剛司神吉
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2013-01-22
Filing date: 2013-01-22
Publication date: 2016-06-29
Anticipated expiration: 2033-01-22
Also published as: JP2014143225A

Description

本発明は、半導体装置の製造方法と半導体装置に関する。

近年、電子機器に対する小型化、高性能化等の要求に伴い、半導体チップの微細化や多端子化、半導体チップを搭載する回路基板の微細化、多層化、さらには回路基板上の電子部品の高密度実装化が進められている。半導体チップの多端子化や、端子間の狭ピッチ化は、回路基板やパッケージに用いられる再配線の微細化の要求につながるため、再配線の微細化技術が重要となってきている。

回路基板として、たとえばパッケージ基板、ウエハレベルパッケージ（ＷＬＰ）、シリコンインタポーザ等、種々のものが知られている。複数のチップをシリコンインタポーザを介してパッケージ基板に接続する構造では、シリコンインタポーザで使用される再配線、すなわちチップ間（chip-to-chip）配線の微細化が進んでおり、配線の作製も従来のセミアディティブ法に替えてダマシン法が採用されてきている。

一般に、パッケージ基板に用いられるビルドアップ基板の再配線やウエハレベルパッケージの再配線は、セミアディティブ法で作成されている。しかし、セミアディティブ法はＣｕシード層やＴｉ密着層（バリアメタル）のエッチングの配線幅や密着強度の制御が困難なため、ラインおよびスペース幅が、ともに５μｍ以下の微細配線の作製には、ダマシンプロセスが望ましい。ダマシン法では、トレンチを形成した後、スパッタでＣｕ／Ｔｉ膜を成膜し、このＣｕ／Ｔｉ膜をシードとして電解めっきで埋め込み、余剰のＣｕめっき部分をＣＭＰで除去する。次に露出したバリアメタルをＣＭＰやウェットエッチングで除去して配線部分を形成する（たとえば、特許文献１および２参照）。

特開２０００−２６０７６９号公報特開２００７−７３９７４号公報特開２０１２−９８０４号公報

しかし、後述するように、バリアメタルのＣＭＰ工程で、配線が密になっている領域が沈み込んで配線高さが低くなるエロージョンが発生し、エレクトロマイグレーションを誘発する。また、バリアメタルをウェットエッチングで除去する場合は、配線側壁のバリアメタルも消失し、Ｃｕに対する拡散バリア機能が劣化する。これらの場合に、配線の信頼性が低下するという問題がある。

そこで、エレクトロマイグレーションの発生やＣｕ拡散を抑制し、配線の信頼性を維持することのできる半導体装置の製造方法を提供することを課題とする。

第１の態様では、半導体装置の製造方法は、
基板上の絶縁膜に、所定の開口パターンを有するメタルマスクを形成し、
前記メタルマスクを用いて前記絶縁膜に配線溝を形成し、
前記配線溝の内壁および前記メタルマスクを含む全面に、前記メタルマスクと異なる材料でバリアメタルを形成し、
前記バリアメタル上に銅めっき層を成長し、
前記銅めっき層を平坦化して前記配線溝の内部に銅配線を形成し、
前記平坦化により露出した前記バリアメタルを、前記メタルマスクを電極として用いて電解除去し、
その後、前記メタルマスクを除去して、前記銅配線上にキャップ膜を形成する
ことを特徴とする。

エレクトロマイグレーションやＣｕ拡散を抑制し、配線の信頼性を維持することができる。

ダマシンプロセスにおける課題を説明するための図である。ダマシンプロセスにおける課題を説明するための図である。実施形態の配線形成工程を示す図である。実施形態の配線形成方法の効果を、従来の手法と比較して示す図である。図４で用いたエレクトロマイグレーションによる不良発生時間の測定モデルを示す図である。実施形態の製造方法が適用される半導体装置の一例を示す図である。半導体装置の製造工程図である。半導体装置の製造工程図である。半導体装置の製造工程図である。半導体装置の製造工程図である。半導体装置の製造工程図である。半導体装置の製造工程図である。半導体装置の製造工程図である。半導体装置の製造工程図である。

まず、図１および図２を参照して、従来の配線形成方法における問題点を説明する。従来の配線形成は、基板上の絶縁膜１１１に配線溝１１２を形成し（図１（Ａ）および図２（Ａ））、全面にバリアメタル１１４を形成して電解めっきによりＣｕ膜１１６を形成する（図１（Ｂ）および図２（Ｂ））。図１（Ｃ）では、ＣＭＰにてＣｕ膜１１６を平坦化した後、絶縁膜１１１上のバリアメタル１１４をＣＭＰで除去することによって、配線１１５が形成される。

バリアメタル１１４をＣＭＰ除去する工程で、配線が密に存在する領域では絶縁膜１１１も研磨、除去され、エロージョンが発生する（図１（Ｄ））。エロージョン部分を拡大すると、Ｃｕ配線１１５部分がバリアメタル１１４や絶縁膜１１１よりも沈み込んで、リセスＡが発生している。リセスＡが存在すると、後工程でキャップ膜を形成する際に、キャップ膜とＣｕ配線１１５との間に隙間が生じ、エレクトロマイグレーション耐性が劣化する。

図２では、Ｃｕ膜１１５をＣＭＰで除去した後（図２（Ｃ））、バリアメタルをウェットエッチングで除去する（図２（Ｄ））。ウェットエッチングは制御が難しく、サークルＢで示すように、Ｃｕ配線１１５の側壁のバリアメタル１１４の一部が消失してしまう。バリアメタル１１４の消失部分ＢからＣｕが拡散し、信頼性に悪影響を与える。

実施例では、これらの問題点を解決するために、メタルマスクを用いて配線溝（トレンチ）を形成し、メタルマスクをウェハ表面のバリアメタルを電解除去する際の電極として用いる。この手法により、Ｃｕ配線の沈み込みや、バリアメタルの消失を抑制して、配線の信頼性を維持することができる。

図３は、実施形態の配線形成工程を示す図である。図３（Ａ）において、メタルマスク１３を用いて配線溝１２を形成する。メタルマスク１３の形成工程は特に図示しないが、たとえば絶縁膜１１上にスパッタ法によりＣｒ、Ｃｏ、Ｎｉ、Ｆｅ、Ｐｔ、Ａｕなどのメタル層を形成し、メタル層上に、配線溝１２に対応する開口パターンを有するレジストマスク（不図示）を形成して、メタル層をエッチングする。開口パターンは、たとえば１μｍのライン幅の配線形状に対応する。メタル層のエッチングは、ＣＦ4、ＣＨＦ3、Ｏ2、ＳＦ6、Ｃｌ2の単体または混合ガスを用いたドライエッチングや、イオンミリング、ウェットエッチングでもよい。これによりメタルマスク１３が形成される。

その後、アセトンやＮＭＰでレジストマスクを除去し、メタルマスク１３を用いて、ＣＦ4、Ｏ2の単体または混合ガスによるドライエッチングで、深さ１μｍの配線溝１２を形成する。配線溝１２の形成後、全面にバリアメタル１４と図示しないＣｕシード層を形成し、電解めっきでＣｕめっき層１６を成長する。バリアメタル１４の材料は、Ｔｉ、Ｗ、Ｃｏ、Ｎｉやこれらの合金である。

バリアメタル１４と、メタルマスク１３は、異なる材料で形成する。一例として、メタルマスク１３を厚さ５０ｎｍのＣｒ膜で形成し、バリアメタル１４を厚さ３０ｎｍのＴｉ膜で形成する。図示しないＣｕシード層は１００ｎｍで成膜する。酸性の電解銅めっき液（たとえば硫酸銅めっき液）を用いて、Ｃｕを３μｍ程度成長して、Ｃｕめっき層１６とする。

図３（Ｂ）で、余剰のＣｕめっき層１６（およびシード層）をＣＭＰにて除去し、配線溝１２の内部にＣｕ配線１５を形成する。このＣＭＰにより、バリアメタル１４が露出する。絶縁膜１１の表面領域には、バリアメタル１４の下側にメタルマスク１３が残っている。

図３（Ｃ）で、バリアメタル１４を電解によって除去する。バリアメタル１４を除去するための導通層としてメタルマスク１３を利用する。対極にＰｔ等の対向電極１８を配置し、対向電極１８とメタルマスク１３の間に電解液１９を配置して、０．１〜３０ｍＡ／ｃｍ²の電流密度でバリアメタル１４を電解除去する。電解液１９として、たとえばフッ化アンモニウムを用いる。

メタルマスク１３のない状態でバリアメタル１４をウェット除去すると、図２に示したように、配線溝の側壁とＣｕ配線１１５の間でバリアメタル１１４が消失してしまう。これに対し、図３の方法では、バリアメタル１４の下側のメタルマスク１３を電解用の電極（導通層）として用いることにより、メタルマスク１３と接触する部分のバリアメタル１４だけが除去され、メタルマスク１３と接触しない部分のバリアメタル１４はエッチングされない。メタルマスク１３の側面に位置するバリアメタル１４が除去された時点で、バリアメタル１４のエッチングはストップので、制御性が高い。

図３（Ｄ）では、メタルマスク１３を電解用の電極として用いたことにより、配線溝１２の側壁のバリアメタル１４の上端を、絶縁膜１１の表面と同じ位置に維持することができる。バリアメタル１４とメタルマスク１３は異なる金属材料を用いているため、バリアメタル１４の電解除去工程を経ても、メタルマスク１３は絶縁膜１１上に残っている。Ｃｕ配線１５の上面も、絶縁膜１１の表面よりも高い位置にある。

図３（Ｅ）で、メタルマスク１３を除去する。Ｃｒのメタルマスク１３の場合、硝酸第２セリウムアンモニウムを含むエッチング液でウェットエッチングする。この結果、Ｃｕ配線１５だけが絶縁膜１１表面よりも高く突き出る（突出部Ｃ）。この構造は、後述するようにＣｕの拡散防止の点で優れており、配線の接続信頼性を向上することができる。

図４は、図３の方法で製造したＣｕ配線の信頼性を、図１および図２の方法と比較して示す図である。

図４（Ａ）は、図１の方法で形成したＣｕ配線１５にキャップ膜１７を形成した構成を示す。キャップ膜１７として、ＣＶＤ法により厚さ５０ｎｍのＳｉＮ膜１７を形成する。キャップ膜１７はＳｉＮに限定されず、無電解めっき法によりＣｏＷＰやＮｉＰなどのメタルキャップを形成してもよい。図４（Ａ）では、Ｃｕ配線１５に生じるリセスＡに起因して、キャップ膜１７とＣｕ配線１５の間に隙間が発生し、エレクトロマイグレーションを誘発する。

図４（Ｂ）は、図２の方法で形成したＣｕ配線１５にキャップ膜１７を形成した構成を示す。図４（Ａ）と同様に、厚さ５０ｎｍのＳｉＮキャップ膜１７を形成する。図４（Ｂ）では、トレンチ側壁の上端部でＣｕ配線１５との間のバリアメタル１４が消失している（消失部Ｂ）。このため、キャップ膜１７を形成しても、消失部ＢからＣｕが拡散してしまう。

これに対し、図４（Ｃ）に示す実施形態の構成では、Ｃｕ配線１５は絶縁膜１１の表面よりも突き出た突出部Ｃを有する。Ｃｕ配線１５上にキャップ膜１７を形成すると、Ｃｕ配線１５の側面の全体はバリアメタル１４で覆われ、上面はキャップ膜１７で覆われる。これによりＣｕの拡散を防止することができる。

図４（Ａ）〜図４（Ｃ）の各構成について信頼性評価を行った。

図５は、信頼性評価の測定モデルを示す。絶縁膜２２に、図４（Ａ）〜図４（Ｃ）のそれぞれの構成を有するＣｕ配線２３を形成し、電気特性評価のために、Ｃｕ配線２３に接続するビアコンタクト２４と電極パッド２５を形成した。このようなサンプルを、図４（Ａ）〜図４（Ｃ）の各構成につき、２０個ずつ作製した。すべてのサンプルで、Ｃｕ配線２３の厚さＴ１は１μｍ、長さＬ１は１０００μｍ、ビアコンタクト２４の高さＨ１は５μｍ、電極パッド２５の厚さＴ３は５μｍ、電極パッド２５から絶縁膜２２の表面までの厚さは５μｍとした。ビアコンタクト２４の直径φ１は１μｍ、電極パッド２５の直径φ２は９０μｍである。なお、図示はしないが、Ｃｕ配線２３の上面は、ビアコンタクト２４との接合部を除いてキャップ膜１７で覆われている。

ホットプレート２１等でサンプルの温度を２００℃に保持し、電流５０ｍＡでサンプルの抵抗変化を計測した。抵抗変化率が１０％を超えたもの（抵抗値の急激な上昇が観察されたもの）を不良と評価して、不良発生までにかかる平均時間（平均不良発生時間）を測定した。

図４（Ａ）のサンプルでは、平均して１００時間が経過すると不良が発生した。図４（Ｂ）のサンプルでは、Ｃｕが拡散しやすく、わずか２０時間で不良が発生した。これに対し、実施形態の手法で作製された図４（Ｃ）のサンプルは、５００時間経過しても不良が発生しなかった。実施形態の方法でＣｕ配線２３を作製すると、信頼性が格段に改善されることがわかる。

図６は、実施形態の方法が適用される半導体装置１０の概略図を示す。半導体装置１０は、パッケージ基板３１と、インタポーザ等の中継基板４０と、中継基板４０上に配置される複数の半導体チップ３０Ａ、３０Ｂを有する。中継基板４０は、外部端子９１によってパッケージ基板３１と電気的に接続される。半導体チップ３０Ａ、３０Ｂは、マイクロバンプ等の外部電極３３によって、中継基板４０の電極パッド７８に接続される。

図３に示す実施形態の方法は、中継基板４０の再配線７９ａ、７９ｂの形成に適用することができる。再配線７９ａ、７９ｂは、半導体チップ３０Ａと３０Ｂの間を接続し、シリコン基板４１に形成された貫通ビア４２を介して、外部端子９１に接続されている。実施形態の方法を用いることにより、再配線７９ａ、７９ｂがダマシン法で高密度に形成される場合でも、エレクトロマイグレーションとＣｕ拡散を抑制して信頼性を維持することができる。

実施形態の方法は、半導体チップ３０Ａ、３０Ｂの内部で回路ブロック間を接続するグローバル配線（不図示）の形成にも適用可能である。この場合も、配線の信頼性を向上して、低抵抗かつ高速のグローバル配線を実現することができる。また、中継基板４０の多層配線を構成する各層の配線にも、図３の手法を適用することができる。

図７〜図１４は、半導体装置１０の製造工程図である。図７（Ａ）において、シリコン基板４１にたとえば、径が２００μｍ、深さが５００μｍのコンタクトビアを形成し、基板４１裏面をＣＭＰして貫通ビア２４を形成する。貫通ビア２４上に、電解めっき法により接続配線４３を形成し、全面に厚さ１１μｍ程度の樹脂膜４４を形成する。樹脂膜４４は、ポリイミド、フェノール樹脂等をスピンコートで塗布する。樹脂膜４４を、アルミナ砥粒を用いたスラリでＣＭＰ研磨して、接続配線２４の上面を露出する。研磨後の樹脂膜４４の厚さは１μｍである。樹脂膜４４上に絶縁膜４５を形成する。絶縁膜４５として、厚さ１μｍの感光性の永久レジスト４５を塗布する。

図７（Ｂ）で、絶縁膜４５上にメタルマスク用の金属膜５０を形成する。金属膜５０として、たとえば厚さ５０ｎｍのＣｒ膜５０をスパッタ法で形成する。

図７（Ｃ）で、金属膜５０上に厚さ３μｍのフォトレジストを塗布し、パターン露光、現像により、開口４８を有するレジストマスク４７形成する。レジストマスク４７を用いて、金属膜５０をドライエッチングしてメタルマスク４６を形成する。

図７（Ｄ）で、レジスト剥離液によりレジストマスク４７を除去する。

図８（Ａ）で、メタルマスク４６を用いて、絶縁膜４５に配線溝（トレンチ）４９を形成する。配線溝４９は、たとえばＣＦ4、Ｃｌ2、Ｏ2ガスを用いたドライエッチングで形成される。配線溝４９の形成で、接続配線４３の上面が露出する。

図８（Ｂ）で、スパッタ法により全面に、厚さ３０ｎｍのＴｉ膜５１と、厚さ１００ｎｍのＣｕ膜（不図示）を形成する。Ｔｉ膜５１はバリアメタル５１となる。Ｃｕ膜は電解めっきのシード層となる。

図８（Ｃ）で、電解めっきにより厚さ３μｍのＣｕ膜５３を成膜する。

図８（Ｄ）で、ＣＭＰによりＣｕめっき膜５３を２μｍ程度研磨し、ウエハ表面のバリアメタル５１を露出する。Ｃｕ研磨剤として、Ｈ2Ｏ2または過硫酸アンモニウムを酸化剤して用いたスラリを用いる。

図９（Ａ）で、電解液１９を用いて表面のバリアメタル５１を電解除去する。カソード電極としてＰｔ電極１８を用い、アノード電極としてメタルマスク４６を用いる。電解液１９はフッ化アンモニウム等である。この例では、メタルマスク４６としてＣｒ、バリアメタル５１としてＴｉを用いているので、電解除去により、Ｔｉバリアメタル５１のみが除去される。

図９（Ｂ）で、メタルマスク４６をエッチング除去する。たとえば、硝酸第２セリウム案網に有無を含むエッチャントでウェットエッチングする。このエッチャントは、ＣｒとＣｕに対する選択比を有するため、Ｃｒメタルマスク４６だけが選択除去される。その結果、Ｃｕ配線５４の表面が絶縁膜４５の表面から突出する。

図９（Ｃ１）は、キャップ膜として絶縁性キャップ膜６１を用いる例を、図９（Ｃ２）は、キャップ膜としてメタルキャップ６２を用いる例を示す。図９（Ｃ１）のように絶縁性キャップ膜６１を用いる場合は、ＣＶＤ法等により、全面に厚さ５０ｎｍのキャップ膜６１を形成する。絶縁性キャップ膜６１は、ＳｉＮ、ＳｉＯ、ＳｉＣ、ＳｉＯＣ、ＳｉＯＮ等である。

図９（Ｃ２）のようにメタルキャップ６２を用いる場合は、無電解めっきにより、ＣｏＷＰ、ＮｉＰ、ＣｏＰなどのメタルキャップ６２を５０ｎｍ成長する。この場合は、メタルキャップ６２はＣｕ配線５４上にだけ成長する。以降の図面では、便宜上、絶縁性キャップ膜６１を形成した場合の例を説明する。

図１０（Ａ）で、キャップ膜６１上に、樹脂膜６３を厚さ５μｍに塗布する。樹脂膜６３は、たとえば感光性の永久レジストである。

図１０（Ｂ）で、パターン露光と現像により、樹脂膜６３にコンタクトホール６４を形成する。コンタクトホール６４の底面で、キャップ膜６１が露出する。

図１０（Ｃ）で、ドライエッチングにより露出しているキャップ膜６１をエッチング除去して、配線層５４を露出する。

図１０（Ｄ）で、スパッタ法により、全面にＴｉバリアメタル６６と図示しないＣｕシード層を形成する。バリアメタル６６の厚さは３０ｎｍ、Ｃｕシード層の厚さを１００ｎｍである。

図１１（Ａ）で、Ｃｕ電解めっきにより、Ｃｕめっき膜６７を１０μｍの厚さに成長する。

図１１（Ｂ）で、余剰のＣｕめっき膜６７をＣＭＰにて平坦化し、次に、Ｔｉ膜６６をＣＭＰにて除去してビアコンタクト６８を形成する。Ｃｕ研磨の研磨剤として、酸化剤としてＨ2Ｏ2または過硫酸アンモニウムを用いたスラリを用いる。Ｔｉ研磨の研磨剤は、Ｈ2Ｏ2とシリカ砥粒を含むスラリを用いる。ここで形成するビアコンタクト６８は、高密度のライン・アンド・スペースで配置される微細配線層と異なり、エロージョンの懸念は少ない。また、メタルマスクなしでコンタクトホール６４が形成されているので（図１０（Ｂ）参照）、樹脂膜６３の表面のＴｉバリアメタル６６を除去する際に、図３の電解除去を適用しなくてもよい。もちろん、コンタクトホール６４の形成にメタルマスクを用い、Ｔｉバリアメタル６６を電解除去することも可能である。

図１１（Ｃ）で、図７（Ａ）から図１１（Ｂ）までの工程を繰り返して、多層配線７１を形成する。多層配線７１形成の過程で、再配線７９ａ、７９ｂが図３の工程を用いて形成される。

図１１（Ｄ）で、多層配線７１の全面に、スパッタ法により電極パッド形成用のＣｕ／Ｔｉ膜７２を形成する。Ｔｉ膜の厚さは３０ｎｍ、Ｃｕ膜の厚さは１００ｎｍである。

図１２（Ａ）で、所定の箇所に開口７４を有するレジストマスク７３を形成する。レジストマスク７３は、多層配線７１の最上層に位置する電極パッド形成用のマスクである。一例として、厚さ１０μｍ程度のフォトレジストを塗布し、パターン露光により開口７４を形成する。

図１２（Ｂ）で、開口７４内に電解めっきによりＣｕ電極７５を形成する。

図１２（Ｃ）で、レジストマスク７３を除去し、ウェハ表面のＣｕシード層（不図示）とＴｉバリアメタル７２をエッチング除去する。Ｃｕシード層は、硫酸カリウムと過硫酸アンモニウムを用いたウェットエッチングで除去する。Ｔｉバリアメタル７２は、フッ化アンモニウムによるウェットエッチング、またはＣＦ4／Ｏ2混合ガスを用いたドライエッチングで除去する。

図１３（Ａ）で、Ｃｕ電極７５上に、ＮｉＰ／Ａｕ膜７６を形成する。ＮｉＰ／Ａｕ膜７６は、無電解めっきによりＡｕを５００ｎｍに成長し、Ａｕ上にＮｉＰを２００ｎｍ成長する。Ｃｕ電極７５とＮｉＰ／Ａｕ膜７６を合わせて、電極パッド７８とする。

図１３（Ｂ）で、半導体チップ３０Ａ，３０Ｂの外部端子（マイクロバンプ）２２を、中継基板４０の電極パッド７８に接続して、半導体チップ３０Ａ、３０Ｂを中継基板４０に実装する。半導体チップ３０Ａと３０Ｂは、中継基板４０の再配線７９ａ、７９ｂによって電気的に接続されている。

図１４で、半導体チップ３０Ａ、３０Ｂを搭載する中継基板４０を、パッケージ基板３１に実装する。図１４（Ａ）は、絶縁性のキャップ膜６１を用いたときの構成を示し、図１４（Ｂ）は、メタルキャップ６２を用いたときの構成を示す。いずれの構成でも、再配線７９ａ、７９ｂの側面全体がバリアメタルで覆われ、上面は層間絶縁膜の表面から突出した状態でキャップ膜６１（又は６２）で覆われている。したがって、エレクトロマイグレーション耐性に優れ、かつＣｕの拡散を防止することができる。

以上の説明に対して、以下の付記を提示する。
（付記１）
基板上の絶縁膜に、所定の開口パターンを有するメタルマスクを形成し、
前記メタルマスクを用いて前記絶縁膜に配線溝を形成し、
前記配線溝の内壁および前記メタルマスクを含む全面に、前記メタルマスクと異なる材料でバリアメタルを形成し、
前記バリアメタル上に銅めっき層を成長し、
前記銅めっき層を平坦化して前記配線溝の内部に銅配線を形成し、
前記平坦化により露出した前記バリアメタルを、前記メタルマスクを電極として用いて電解除去し、
その後、前記メタルマスクを除去して、前記銅配線上にキャップ膜を形成する
ことを特徴とする半導体装置の製造方法。
（付記２）
前記電解除去により、前記メタルマスクと接触する部分のバリアメタルが除去され、前記配線溝内のバリアメタルの上端が前記絶縁膜の表面と高さがそろうことを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記メタルマスクの除去は、前記バリアメタルの電解除去に用いる電解液と異なる種類のエッチング液を用いたウェットエッチング、またはドライエッチングにより行うことを特徴とする付記１に記載の半導体装置の製造方法。
（付記４）
前記メタルマスクは、Ｃｒ、Ｃｏ、Ｎｉ、Ｆｅ、Ｐｔ，Ａｕから選択され、前記バリアメタルは、Ｔｉ、Ｗ、Ｃｏ、Ｎｉ，またはこれらの合金で形成されることを特徴とする付記１〜３のいずれかに記載の半導体装置の製造方法。
（付記５）
前記キャップ膜は絶縁性のキャップ膜または導電性のキャップ膜であることを特徴とする付記１〜４のいずれかに記載の半導体装置の製造方法。
（付記６）
前記銅めっき層の平坦化は、化学的機械的研磨により行うことを特徴とする付記１〜５のいずれかに記載の半導体装置の製造方法。
（付記７）
前記基板上に複数の半導体チップを実装し、前記複数の半導体チップを、前記銅配線で電気的に接続する工程、
をさらに含むことを特徴とする付記１〜６のいずれかに記載の半導体装置の製造方法。
（付記８）
基板上の絶縁膜に形成される配線溝と、
前記配線溝の内壁に形成されるバリアメタルと、
前記配線溝の内部に形成され、上端が前記絶縁膜の表面よりも突出している銅配線と、
前記銅配線上に形成されるキャップ膜と、
を有することを特徴とする半導体装置。
（付記９）
前記基板に搭載される複数の半導体チップ、
をさらに有し、前記銅配線は、前記複数の半導体チップを電気的に接続する再配線であることを特徴とする付記８に記載の半導体装置。
（付記１０）
前記銅配線は、前記基板に形成される複数の回路ブロックを電気的に接続するグローバル配線であることを特徴とする付記８に記載の半導体装置。

１０半導体装置
１１、４５絶縁膜
１２、４９配線溝（トレンチ）
１３、４６メタルマスク
１４、５１バリアメタル
１５、４３Ｃｕ配線
１６、５３Ｃｕめっき層
１７キャップ膜
１８対向電極
１９電解液
３０Ａ、３０Ｂ半導体チップ
３１パッケージ基板
４０中継基板（インターポーザ）
４１シリコン基板
６１絶縁性キャップ膜
６２メタルキャップ
７９ａ、７９ｂ再配線
Ｃ突出部

Claims

基板上の絶縁膜に、所定の開口パターンを有するメタルマスクを形成し、
前記メタルマスクを用いて前記絶縁膜に配線溝を形成し、
前記配線溝の内壁および前記メタルマスクを含む全面に、前記メタルマスクと異なる材料でバリアメタルを形成し、
前記バリアメタル上に銅めっき層を成長し、
前記銅めっき層を平坦化して前記配線溝の内部に銅配線を形成し、
前記平坦化により露出した前記バリアメタルを、前記メタルマスクを電極として用いて電解除去し、
その後、前記メタルマスクを除去して、前記銅配線上にキャップ膜を形成する
ことを特徴とする半導体装置の製造方法。
前記メタルマスクの除去は、前記バリアメタルの電解除去に用いる電解液と異なる種類のエッチング液を用いたウェットエッチング、またはドライエッチングにより行うことを特徴とする請求項１に記載の半導体装置の製造方法。
前記メタルマスクは、Ｃｒ、Ｃｏ、Ｎｉ、Ｆｅ、Ｐｔ，Ａｕから選択され、前記バリアメタルは、Ｔｉ、Ｗ、Ｃｏ、Ｎｉ，またはこれらの合金で形成されることを特徴とする請求項１または２に記載の半導体装置の製造方法。
前記キャップ膜は絶縁性のキャップ膜または導電性のキャップ膜であることを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。