TWI607678B - 中介層結構及其製作方法 - Google Patents

中介層結構及其製作方法 Download PDF

Info

Publication number
TWI607678B
TWI607678B TW104100257A TW104100257A TWI607678B TW I607678 B TWI607678 B TW I607678B TW 104100257 A TW104100257 A TW 104100257A TW 104100257 A TW104100257 A TW 104100257A TW I607678 B TWI607678 B TW I607678B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
opening
via hole
interposer structure
Prior art date
Application number
TW104100257A
Other languages
English (en)
Other versions
TW201626869A (zh
Inventor
胡迪群
洪英博
譚瑞敏
陳裕華
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW104100257A priority Critical patent/TWI607678B/zh
Publication of TW201626869A publication Critical patent/TW201626869A/zh
Application granted granted Critical
Publication of TWI607678B publication Critical patent/TWI607678B/zh

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

中介層結構及其製作方法
本發明是有關於一種中介層結構及其製作方法,且特別是有關於一種具有較佳導電性的中介層結構及其製作方法。
在目前中介層結構的製程中,通常是先於基板中形成通孔(through hole),然後進行電鍍製程而於通孔中形成導電材料,以製做導通孔(conductive through via)。接著,於基板上形成與導通孔連接的線路圖案。
然而,在上述的電鍍製程中,若製程時間過長,往往會導致所形成的導電層產生氧化,因而提高了中介層結構的電阻,且因此降低了中介層結構的導電性並導致可靠度下降。
本發明提供一種中介層結構,其具有較佳的導電性。
本發明提供一種中介層結構的製作方法,可製作導電性 較佳的中介層結構。
本發明提出一種中介層結構的製作方法,其包括下列步 驟:首先,提供具有彼此相對的第一表面與第二表面的基板。然後,於基板中形成自第一表面延伸至第二表面的導通孔。接著,自第一表面移除部分基板,以暴露導通孔的一部分。然後,於基板上形成介電層,且介電層覆蓋暴露的導通孔。之後,於介電層中形成開孔,其中開孔暴露出導通孔的一部分,且導通孔的頂面突出於開孔的底面。其後,於開孔中形成導電層。
依照本發明實施例所述的中介層結構的製作方法,其中 在自第一表面移除部分基板之後,導通孔的頂面例如高於第一表面1μm至50μm。
依照本發明實施例所述的中介層結構的製作方法,其中自第一表面移除部分基板的方法例如是進行濕式蝕刻製程。
依照本發明實施例所述的中介層結構的製作方法,其中形成開孔的方法例如是進行雷射鑽孔或進行圖案化製程。
依照本發明實施例所述的中介層結構的製作方法,其中形成所述導電層的方法包括:首先,於介電層上形成種子層。接著,進行電鍍製程,以於種子層上形成導電材料層,其中導電材料層填滿所述開孔。然後,移除部分導電材料層,保留位於開孔中的導電材料層,以形成導電層。
依照本發明實施例所述的中介層結構的製作方法,其中在自第一表面移除部分基板之前,更包括於第二表面上形成保護 層。
依照本發明實施例所述的中介層結構的製作方法,其中 在形成導電層之後,更包括移除保護層。
本發明提出一種中介層結構,包括基板、導通孔、介電 層以及導電層。基板具有彼此相對的第一表面與第二表面。導通孔配置於基板中且自第一表面延伸至突出第二表面。介電層配置於基板上,其中介電層具有暴露出導通孔的一部分的開孔,且導通孔的頂面突出於開孔的底面。導電層配置於開孔中並與導通孔連接。
依照本發明實施例所述的中介層結構,其中導通孔的頂 面高於第一表面1μm至50μm。
依照本發明實施例所述的中介層結構,其中基板例如是玻璃基板、矽基板、陶瓷基板或碳化矽基板。
基於上述,本發明先於基板中形成突出於基板的導通孔,並在壓合介電層後形成暴露出部分導通孔的開孔,再於開孔中形成作為線路圖案的導電層,因此可以增加導通孔與線路圖案的接觸面積,以提高中介層結構的導電性以及避免可靠度降低。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100‧‧‧基板
100a、100b‧‧‧表面
101‧‧‧導通孔
103‧‧‧開孔
105‧‧‧保護層
106‧‧‧介電層
102、104、108‧‧‧種子層
110、110a‧‧‧導電材料層
120‧‧‧導電層
圖1A至圖1H為依照本發明的實施例所繪示的中介層結構的製作流程剖面示意圖。
圖1A至圖1H為依照本發明的實施例所繪示的中介層結 構的製作流程剖面示意圖。首先,請參照圖1A,提供基板100,基板100具有彼此相對的表面100a與表面100b。基板例如是玻璃基板、矽基板、陶瓷基板或碳化矽基板。然後,於基板100中形成導通孔101。導通孔101自表面100a延伸至表面100b,亦即導通孔101貫穿基板100。形成導通孔101的方法例如是先進行雷射鑽孔製程,以於基板100中形成貫孔。然後,進行電鍍製程,以於貫孔中形成導電層。導電層的材料例如是銅、鎢、鋁或其合金。 或者,在形成上述貫孔之後,亦可進行塞孔製程,以於貫孔中填入導電材料。上述導電材料例如為導電膠。在本實施例中,導通孔101的大小、位置以及數量僅為示例用,但本發明不限於此,可依需求改變導通孔的位置、數量與大小。
接著,請參照圖1B,選擇性地於基板100的表面100b 上形成保護層105。保護層105可在後續製程中避免基板100的表面100b受到損害或避免基板100的表面100b經受任何處理。在本實施例中,保護層105是由種子層102、104所構成。形成保護層105的方法例如是先在基板100的表面100b上形成種子層102,再於種子層102上形成種子層104。形成種子層102、104 的方法例如是濺鍍或電鍍。種子層102的材料例如是鈦、鉭或鉻,而種子層104的材料例如是銅。在本實施例中,種子層102可以作為黏著層,以有效地黏著基板100與種子層104。在本實施例中,種子層102的厚度例如介於50nm至200nm,且種子層102與種子層104的厚度比例可介於1:2至1:3。另外,在其他實施例中,視實際需求也可以只形成種子層102。
然後,請參照圖1C,移除部分基板100,以暴露導通孔 101的一部分。移除部分基板100的方法例如是進行溼式蝕刻製程。溼式蝕刻製程中所使用的蝕刻液例如是氫氟酸。在本實施例中,表面100b上的保護層105可保護基板100的表面100b不受蝕刻溶劑蝕刻。在自表面100a移除部分基板100之後,導通孔101的頂面與表面100a間的高度差H例如介於1μm至50μm。
之後,請參照圖LD,於基板100上形成介電層106。介 電層106覆蓋暴露的導通孔101。介電層106的材料例如是氧化物、ABF膜(Ajinomoto build-up film)或半固化樹脂。介電層106例如是藉由壓合或沉積的方式形成於基板100的表面100a上。
其後,請參照圖1E,於所述介電層中106形成開孔103。 形成開孔103的方法例如是進行雷射鑽孔製程。在其他實施例中,也可以進行圖案化製程以形成開孔103。上述的圖案化製程例如是先於介電層106上形成罩幕層,此罩幕層定義出欲形成開孔103的位置。然後,以罩幕層為蝕刻罩幕進行蝕刻製程,移除部分介電層106以形成開孔103。之後,移除罩幕層。開孔103暴露出導 通孔101的一部分,且導通孔101的頂面突出於開孔103的底面。在本實施例中,於介電層106中形成開孔103後,介電層106仍然覆蓋基板100,也就是說,開孔103並未暴露出基板100的表面100a。開孔103即為後續形成線路圖案的區域。在本實施例中,開孔103的形狀及大小皆相同,但本發明不限於此,可依需求改變開孔的形狀及大小,以形成所需的線路圖案。
在形成開孔103之後,於開孔103中形成線路圖案。線路圖案的製作方式如以下圖1F與圖1G所述。請參照圖1F,於介電層106上形成種子層108。形成種子層108的方式例如是化學鍍製程或濺鍍製程。種子層108的材料例如是銅。之後,進行電鍍製程,以於種子層108上形成導電材料層110,且導電材料層110將開孔103填滿。導電材料層110的材料例如是銅。
然後,請參照圖1G,以介電層106的頂面為移除的終點,移除部分的導電材料層110以及部分的種子層108至暴露介電層106的頂面,保留位於開孔103中的導電材料層110而形成導電材料層110a,以完成本發明中介層結構的製作。位於開口103中的種子層108以及導電材料層110a構成導電層120。移除部分的導電材料層110以及部分的種子層108的方法例如是化學機械研磨法。在本實施例中,導通孔101是突出於開孔103的底面而非與開孔103的底面共平面,因此可以增加導通孔101與導電層120的接觸面積,因而可增加中介層結構的導電性以及避免可靠度降低。
此外,視實際需求可進一步移除保護層105以進行後續 製程。如圖1H所示,在形成導電層120之後,進一步移除保護層105。移除保護層105的方法例如是進行濕式蝕刻製程或化學機械研磨製程。
另外,在本實施例中,基板100的表面100b上形成有保 護層105,但本發明不限於此。在其他實施例中,可以不在表面100b上形成保護層105。如此一來,基板100的表面100b亦可同時進行圖1至圖1G所述的製程步驟,以在基板100的兩側形成具有本發明的中介層結構。
綜上所述,在製作本發明的中介層結構的過程中,先移 除形成有導通孔的基板的一部分來暴露導通孔的一部分,然後在形成介電層後形成暴露導通孔的一部分的開孔,之後再於開口中形成作為線路圖案的導電層。由於導通孔突出於開孔的底面,因此可以增加導電層與導通孔的接觸面積,以增加中介層結構的導電性,並且可避免中介層結構的可靠度降低。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧基板
101‧‧‧導通孔
103‧‧‧開孔
105‧‧‧保護層
106‧‧‧介電層
102、104、108‧‧‧種子層
110a‧‧‧導電材料層
120‧‧‧導電層

Claims (9)

  1. 一種中介層結構的製作方法,包括:提供一基板;於基板中形成導通孔,其中所述基板具有彼此相對的第一表面與第二表面,且所述導通孔自所述第一表面延伸至所述第二表面;自所述第一表面移除部分所述基板,以暴露所述導通孔的一部分;於所述基板上形成介電層,所述介電層覆蓋暴露的所述導通孔;於所述介電層中形成開孔,其中所述開孔暴露出所述導通孔的一部分,且所述導通孔的頂面突出於所述開孔的底面;以及於所述開孔中形成導電層,其中自所述第一表面移除部分所述基板的方法包括進行濕式蝕刻製程。
  2. 如申請專利範圍第1項所述的中介層結構的製作方法,其中在自所述第一表面移除部分所述基板之後,所述導通孔的頂面高於所述第一表面1μm至50μm。
  3. 如申請專利範圍第1項所述的中介層結構的製作方法,其中形成所述開孔的方法包括進行雷射鑽孔或進行圖案化製程。
  4. 如申請專利範圍第1項所述的中介層結構的製作方法,其中形成所述導電層的方法包括: 於所述介電層上形成種子層;進行電鍍製程,以於所述種子層上形成導電材料層,其中所述導電材料層填滿所述開孔;以及移除部分所述導電材料層,保留位於所述開孔中的所述導電材料層,以形成所述導電層。
  5. 如申請專利範圍第1項所述的中介層結構的製作方法,其中在自所述第一表面移除部分所述基板之前,更包括於所述第二表面上形成保護層。
  6. 如申請專利範圍第5項所述的中介層結構的製作方法,其中在形成所述導電層之後,更包括移除所述保護層。
  7. 一種中介層結構,包括:基板,具有彼此相對的第一表面與第二表面;導通孔,配置於所述基板中且自所述第一表面延伸至突出所述第二表面以貫穿所述基板;介電層,配置於所述基板上,其中所述介電層具有暴露出所述導通孔的一部分的開孔,且所述導通孔的頂面突出於所述開孔的底面;以及導電層,配置於所述開孔中並與所述導通孔連接。
  8. 如申請專利範圍第7項所述的中介層結構,其中所述導通孔的頂面高於所述第一表面1μm至50μm。
  9. 如申請專利範圍第7項所述的中介層結構,其中所述基板包括玻璃基板、矽基板、陶瓷基板或碳化矽基板。
TW104100257A 2015-01-06 2015-01-06 中介層結構及其製作方法 TWI607678B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104100257A TWI607678B (zh) 2015-01-06 2015-01-06 中介層結構及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104100257A TWI607678B (zh) 2015-01-06 2015-01-06 中介層結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201626869A TW201626869A (zh) 2016-07-16
TWI607678B true TWI607678B (zh) 2017-12-01

Family

ID=56985227

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104100257A TWI607678B (zh) 2015-01-06 2015-01-06 中介層結構及其製作方法

Country Status (1)

Country Link
TW (1) TWI607678B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744896B (zh) * 2020-05-12 2021-11-01 台灣愛司帝科技股份有限公司 導電玻璃基板以及導電玻璃基板的製造系統與製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200618706A (en) * 2004-10-01 2006-06-01 Shinko Electric Ind Co Method of manufacturing a substrate with through electrodes
TW201021652A (en) * 2008-11-20 2010-06-01 Unimicron Technology Corp Process of fabricating circuit board
TW201410088A (zh) * 2012-08-29 2014-03-01 Zhen Ding Technology Co Ltd 電路板及其製作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200618706A (en) * 2004-10-01 2006-06-01 Shinko Electric Ind Co Method of manufacturing a substrate with through electrodes
TW201021652A (en) * 2008-11-20 2010-06-01 Unimicron Technology Corp Process of fabricating circuit board
TW201410088A (zh) * 2012-08-29 2014-03-01 Zhen Ding Technology Co Ltd 電路板及其製作方法

Also Published As

Publication number Publication date
TW201626869A (zh) 2016-07-16

Similar Documents

Publication Publication Date Title
JP4787559B2 (ja) 半導体装置およびその製造方法
JP5602584B2 (ja) 配線基板及びその製造方法
US10141224B2 (en) Manufacturing method of interconnection structure
TW201732903A (zh) 半導體元件結構及其形成方法
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
US10667406B2 (en) Circuit board and method for manufacturing the same
TWI606763B (zh) 電路板及其製作方法
JP2014183127A (ja) 半導体装置およびその製造方法
TWI607678B (zh) 中介層結構及其製作方法
US10660202B1 (en) Carrier structure and manufacturing method thereof
JP5608430B2 (ja) 配線基板及び配線基板の製造方法
TWI542271B (zh) 封裝基板及其製作方法
JP5942867B2 (ja) 半導体装置の製造方法
JP2004103911A (ja) 配線形成方法
TWI605741B (zh) 線路板及其製作方法
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP2009016806A (ja) 埋め込みパターン基板及びその製造方法
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
JP6258810B2 (ja) 配線基板の製造方法
US20120032331A1 (en) Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof
JP7266469B2 (ja) 配線基板の製造方法及び積層構造
TWI405317B (zh) 封裝基板及其製法
US20140174791A1 (en) Circuit board and manufacturing method thereof
TW201611695A (zh) 無核心層封裝基板與其製造方法
US20170170099A1 (en) Interposer structure and manufacturing method thereof