JP5602584B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP5602584B2
JP5602584B2 JP2010241744A JP2010241744A JP5602584B2 JP 5602584 B2 JP5602584 B2 JP 5602584B2 JP 2010241744 A JP2010241744 A JP 2010241744A JP 2010241744 A JP2010241744 A JP 2010241744A JP 5602584 B2 JP5602584 B2 JP 5602584B2
Authority
JP
Japan
Prior art keywords
layer
wiring
via hole
nickel
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010241744A
Other languages
English (en)
Other versions
JP2012094734A5 (ja
JP2012094734A (ja
Inventor
隆司 伊藤
智生 山崎
勇太 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2010241744A priority Critical patent/JP5602584B2/ja
Priority to US13/279,501 priority patent/US8878077B2/en
Publication of JP2012094734A publication Critical patent/JP2012094734A/ja
Publication of JP2012094734A5 publication Critical patent/JP2012094734A5/ja
Application granted granted Critical
Publication of JP5602584B2 publication Critical patent/JP5602584B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

半導体チップなどの電子部品が実装される配線基板及びその製造方法に関する。
従来、半導体チップなどの電子部品が実装される配線基板がある。そのような配線基板の一例では、コア基板の片面又は両面にセミアディティブ法などによってビルドアップ配線が形成される。
近年では、半導体チップなどの電子部品の高性能化に伴って、配線基板の配線層のさらなる狭ピッチ化が進められている。
特開平１１−８７９３１号公報
セミアディティブ法による配線形成では、絶縁樹脂層の表面粗さが大きいほどその上に形成される配線層の密着性はよくなるが、絶縁樹脂層の凹凸は微細な配線層を形成する際の妨げになる。絶縁樹脂層の表面に凹凸が生じていると、シード層除去時の残渣による配線間の電気ショートが発生しやすい。
半導体チップなどの電子部品が実装される配線基板及びその製造方法において、狭ピッチの配線層を信頼性よく形成することを目的とする。
以下の開示の一観点によれば、銅から形成された第１配線層と、前記第１配線層の上に形成された絶縁樹脂層と、前記絶縁樹脂層に形成され、前記第１配線層に到達するビアホールと、前記ビアホールを除く部分に配置されて前記ビアホールの外周から外側の前記絶縁樹脂層の上に形成されたニッケル・銅合金層と、前記ビアホールの内面から前記ニッケル・銅合金層の上に延在する銅から形成されたシード層と、前記シード層の上に前記ビアホールに充填された状態で形成された金属めっき層とを含む第２配線層とを有し、前記ニッケル・銅合金層は前記絶縁樹脂層の上に所定のパターンで形成されており、前記ビアホールの底部の前記第１配線層に凹部が形成されており、前記ニッケル・銅合金層のニッケル含有率は２０〜５０％に設定され、前記ニッケル・銅合金層は前記銅から形成された第１配線層よりもウェットエッチングでのエッチングレートが遅い物性を有し、前記ニッケル・銅合金層の厚みは、前記第１配線層の凹部の深さより薄い配線基板が提供される。
また、その開示の他の観点によれば、銅から形成された第１配線層の上に、絶縁樹脂層を介してニッケル・銅合金層が形成された積層体を形成する工程と、レーザによって前記ニッケル・銅合金層及び前記絶縁樹脂層を加工することにより、前記第１配線層に到達するビアホールを形成する工程と、前記ビアホール内をデスミア処理する工程と、前記ビアホール内の前記第１配線層の表面をエッチングして、前記第１配線層に凹部を形成する工程と、前記ニッケル・銅合金層の上及び前記ビアホールの内面に銅からなるシード層を形成する工程と、前記ビアホールを含む部分に開口部が設けられためっきレジストを形成する工程と、前記シード層をめっき給電経路に利用する電解めっきにより、前記ビアホール及び前記めっきレジストの開口部に金属めっき層を形成する工程と、前記めっきレジストを除去する工程と、前記金属めっき層をマスクにして前記シード層及び前記ニッケル・銅合金層をエッチングすることにより、前記ビアホールを介して前記第１配線層に接続される第２配線層を前記絶縁樹脂層の上に形成する工程とを有し、前記積層体を形成する工程において、前記ニッケル・銅合金層のニッケル含有率は２０〜５０％に設定され、前記ニッケル・銅合金層は前記銅から形成された第１配線層よりもウェットエッチングでのエッチングレートが遅い物性を有し、前記ニッケル・銅合金層の厚みは前記第１配線層の凹部の深さより薄く設定され、かつ、前記第１配線層の表面をエッチングする工程で前記ニッケル・銅合金層が残される配線基板の製造方法が提供される。
以下の開示によれば、ニッケル・銅合金層は、ビアホール内をデスミア処理する際に絶縁樹脂層の表面がエッチングされて凹凸が発生することを防止する保護層として機能すると共に、平滑な絶縁樹脂層に配線層を密着性よく形成するための密着層として機能する。
これにより、セミアディティブ法により、平滑な絶縁樹脂層の上に密着性のよい状態でビアホールを介して第１配線層に接続される狭ピッチの第２配線層を歩留りよく形成することができる。
図1（ａ）〜（ｄ）は関連技術の配線基板の製造方法を示す断面図（その１）である。 図２（ａ）〜（ｄ）は関連技術の配線基板の製造方法を示す断面図（その２）である。 図３（ａ）〜（ｃ）は実施形態の配線基板の製造方法を示す断面図（その１）である。 図４（ａ）〜（ｃ）は実施形態の配線基板の製造方法を示す断面図（その２）である。 図５（ａ）〜（ｃ）は実施形態の配線基板の製造方法を示す断面図（その３）である。 図６は実施形態の配線基板を示す断面図である 図７は実施形態の配線基板に半導体チップが実装された様子を示す断面図である。 図８はＮｉ・Ｃｕ合金層におけるピール強度のＮｉ含有率依存性を示すものである。 図９はＮｉ・Ｃｕ合金層におけるエッチングレートのＮｉ含有率依存性を示すものである。
以下、実施形態について、添付の図面を参照して説明する。
本実施形態の説明の前に、基礎となる関連技術（予備的事項）について説明する。
関連技術の配線基板の製造方法では、図１（ａ）に示すように、まず、コア基板１００の上に銅からなる第１配線層２００を形成する。次いで、図１（ｂ）に示すように、コア基板１００の上に第１配線層２００を被覆する絶縁樹脂層３００を形成する。
続いて、図１（ｃ）に示すように、絶縁樹脂層３００をレーザで加工することにより、第１配線層２００の接続部に到達するビアホールＶＨを形成する。
さらに、図１（ｄ）に示すように、ビアホールＶＨ内を過マンガン酸法などによってデスミア処理を行う。これにより、ビアホールＶＨ内に残留する樹脂スミアなどが除去されてビアホールＶＨ内がクリーニングされる。デスミア処理によって絶縁樹脂層３００の表面が同時にエッチングされて粗化面Ａとなる。絶縁樹脂層３００の粗化面Ａの表面粗さ（Ｒａ）は３００ｎｍ以上になる。
次いで、図２（ａ）に示すように、硫酸系溶液によりビアホールＶＨ内に露出する第１配線層２００の接続部（銅）をその表面から１μｍ程度の深さまでエッチングする。これにより、ビアホールＶＨの底部の第１配線層２００に凹部２００ａが形成される。
続いて、図２（ｂ）に示すように、無電解めっきにより、絶縁樹脂層３００の上及びビアホールＶＨの内面に銅からなるシード層４２０を形成する。次いで、図２（ｃ）に示すように、第２配線層が配置される部分に開口部３２０ａが設けられためっきレジスト３２０をシード層４２０の上に形成する。さらに、シード層４２０をめっき給電経路に利用する電解めっきによりめっきレジスト３２０の開口部３２０ａに銅からなる金属めっき層４４０を形成する。
次いで、図２（ｄ）に示すように、めっきレジスト３２０を除去した後に、金属めっき層４４０をマスクにしてシード層４２０をエッチングする。これにより、シード層４２０及び金属めっき層４４０から形成される第２配線層４００が絶縁樹脂層３００の上に得られる。第２配線層４００はビアホールＶＨ（ビア導体）を介して第１配線層２００の接続部に電気的に接続される。
このとき、図２（ｄ）の部分拡大図に示すように、絶縁樹脂層３００の表面が粗化面Ａとなって比較的大きな凹凸が生じていることから、シード層４２０をエッチングする際に粗化面Ａにエッチング残渣Ｒが発生しやすく、配線間の電気ショートを招きやすい。
また、シード層４２０のエッチング残渣Ｒを完全に除去するためにオーバーエッチング量を増やすと、特に微細パターンの場合はサイドエッチングによってパターン飛びが生じてパターンが消失することもある。
さらには、絶縁樹脂層３００の粗化面Ａ（凹凸）上に形成されたシード層４２０の上にめっきレジスト３２０をフォトリソグラフィで形成するので、下地の凹凸の影響によって微細配線用のめっきレジスト３２０を高精度で形成することが困難になる。
以下に説明する実施形態では前述した不具合を解消することができる。
（実施の形態）
図３〜図５は実施形態の配線基板の製造方法を示す断面図、図６は実施形態の配線基板を示す断面図である。
実施形態の配線基板の製造方法では、図３（ａ）に示すように、まず、両面側に第１配線層２０がそれぞれ形成されたコア基板１０を用意する。コア基板１０には厚み方向に貫通するスルーホールＴＨが設けられており、スルーホールＴＨ内に貫通電極１２が充填されている。両面側の第１配線層２０は貫通電極１２を介して相互接続されている。上面側の第１配線層２０にはその接続パッドＰが示されている。
あるいは、コア基板１０の両面側の第１配線層２０がスルーホールＴＨの内壁に形成されたスルーホールめっき層によって相互接続され、スルーホールＴＨ内の孔に樹脂が充填されていてもよい。
コア基板１０はガラスエポキシ樹脂などの絶縁材料やシリコンなどから形成される。コア基板１０としてシリコン基板を使用する場合は、コア基板１０の両面側及びスルーホールＴＨの内面にシリコン酸化層などの絶縁層が形成される。
コア基板１０の両面側に第１配線層２０に接続されるビルドアップ配線がそれぞれ形成されるが、本実施形態ではコア基板１０の上面側のみにビルドアップ配線を形成する。
次いで、図３（ｂ）に示すように、コア基板１０の上にエポキシやポリイミドなどの樹脂フィルムを貼付することにより、第１配線層２０を被覆する絶縁樹脂層３０を形成する。
続いて、図３（ｃ）の上図に示すように、Ｎｉ−Ｃｕコンポジットターゲットを用いるスパッタ法により、絶縁樹脂層３０の上にニッケル（Ｎｉ）・銅（Ｃｕ）合金層４２を形成する。Ｎｉ・Ｃｕ合金層４２の厚みは２００乃至１０００ｎｍ（好適には５００ｎｍ程度）に設定される。
後述するように、Ｎｉ・Ｃｕ合金層４２は、ビアホール内をデスミア処理する際に絶縁樹脂層３０の表面がエッチングされて凹凸が発生することを防止する保護層として機能すると共に、平滑な絶縁樹脂層３０に配線層を密着性よく形成するための密着層として機能する。
従って、絶縁樹脂層３０の表面はデスミア処理されないので、絶縁樹脂層３０の表面粗さ（Ｒａ）は１０乃至２００ｎｍであり、平滑な状態が維持される。
図８には、絶縁樹脂層３０の上にＮｉ・Ｃｕ合金層４２をスパッタ法で形成したときのピール強度のＮｉ含有率の依存性が示されている。Ｎｉを含有しないＣｕ層（Ｎｉ含有率：０ｗｔ％）では、ピール強度が０．０８ｋｇｆ／ｃｍ程度であり、絶縁樹脂層３０との十分な密着性が得られない。
しかしながら、Ｃｕ層にＮｉを含有させていくと、Ｎｉ含有率：１８ｗｔ％程度でピール強度が０．３２ｋｇｆ／ｃｍ程度に上昇する。さらに、Ｎｉ含有率の範囲が２０乃至１００ｗｔ％において、ピール強度が０．５乃至０．６５ｋｇｆ／ｃｍに上昇し、Ｃｕ層にＮｉを含有させることにより絶縁樹脂層３０との十分な密着性が得られることがわかる。
以上のように、表面が平滑な絶縁樹脂層３０の上にＮｉを含有しないＣｕ層をスパッタ法によって形成すると十分な密着性は得られないが、Ｃｕ層にＮｉを含有させることにより、十分な密着性が得られるようになる。
なお、スパッタ法の代わりに蒸着法によって絶縁樹脂層３０の上にＮｉ・Ｃｕ合金層４２を形成する場合も同様に絶縁樹脂層３０との十分な密着性が得られる。
あるいは、図３（ｃ）の下図に示すように、樹脂フィルム３０ａの上に予めＮｉ・Ｃｕ合金層４２をスパッタ法又は蒸着法で形成してＮｉ・Ｃｕ合金層付きフィルムＦとし、Ｎｉ・Ｃｕ合金層付きフィルムＦの樹脂フィルム３０ａの面をコア基板１０の上に貼付してもよい。この場合においても、図３（ｃ）の上図と同一の構造体が得られる。
このように、第１配線層２０の上に、絶縁樹脂層３０を介してＮｉ・Ｃｕ合金層４２が形成された積層体が形成されるようにすればよい。
次いで、図４（ａ）に示すように、ＣＯ2レーザによってＮｉ・Ｃｕ合金層４２及び絶縁樹脂層３０を深さ方向に加工することにより、第１配線層２０の接続パッドＰに到達するビアホールＶＨを形成する。
Ｎｉ・Ｃｕ合金層４２はＣｕ層に比べてレーザで加工しやすい特性を有し、厚みが薄いほどレーザでの加工が容易になる。スパッタ法や蒸着法で形成されるＮｉ・Ｃｕ合金層４２は１０００ｎｍ以下の薄膜に設定できるため、レーザでの加工性がよくなり、生産性や歩留りの向上を図ることができる。
レーザ加工を行う際には、できるだけ保護層としてのＮｉ・Ｃｕ合金層４２を薄く形成する必要がある。これに加えて、後述するビアホール内の第１配線層２０をエッチングする際にＮｉ・Ｃｕ合金層４２（保護層）が消失しないことが必要である。
後述するように、Ｎｉ・Ｃｕ合金層４２（保護層）は銅に比べてエッチングレートが低いため、第１配線層２０をエッチングする際に生じる凹部の深さより薄く形成することが可能になる。
なお、本実施形態と違って、保護層としてＮｉ・Ｃｕ合金層４２ではなく第１配線層２０と同一材料から形成する場合は、第１配線層２０をエッチングした後に保護層として残すためには第１配線層２０の凹部の深さより厚く形成する必要があり、レーザ加工を行う際に問題が生じる可能性がある。
続いて、図４（ｂ）に示すように、ビアホールＶＨ内を過マンガン酸法などのウェットプロセスによってデスミア処理を行う。これにより、ビアホールＶＨ内に残留する樹脂スミアなどが除去されてビアホールＶＨ内がクリーニングされる。
このとき、過マンガン酸法などのデスミア処理ではＮｉ・Ｃｕ合金層４２はほとんどエッチングされず、絶縁樹脂層３０がＮｉ・Ｃｕ合金層４２で保護されるので、デスミア処理によって絶縁樹脂層３０の表面が粗化されることはない。従って、絶縁樹脂層３０の表面は平滑な状態で維持される（表面粗さ（Ｒａ）：１０乃至２００ｎｍ）。
デスミア処理として過マンガン酸法などのウェットプロセスを例示したが、ＣＦ4／Ｏ2系などのフッ素原子を含むガスのプラズマ（ドライプロセス）によってデスミア処理を行ってもよい。ドライプロセスによるデスミア処理においても、Ｎｉ・Ｃｕ合金層４２はほとんどエッチングされず、絶縁樹脂層３０はＮｉ・Ｃｕ合金層４２で保護されるので、絶縁樹脂層３０の表面が粗化されることはない。
次いで、図４（ｃ）に示すように、ビアホールＶＨの底部の導通を確保するため、ビアホールＶＨ内に露出する接続パッドＰ（Ｃｕ）の表面を硫酸（Ｈ2ＳＯ4）と過酸化水素水（Ｈ2Ｏ2）との混合溶液（以下、硫酸過水という）によってエッチングして凹部２０ａを形成する。このとき、接続パッドＰが深さ方向に１０００ｎｍ程度エッチングされる条件に設定されて接続パッドＰの表面の酸化銅が除去される。
硫酸過水でのＮｉ・Ｃｕ合金層４２のエッチングレートはＣｕ層のエッチングレートの３分の１程度に設定することができる。従って、上記したように接続パッドＰ（Ｃｕ）を１０００ｎｍの厚み分だけエッチングする場合は、Ｎｉ・Ｃｕ合金層４２の厚みを５００ｎｍに設定すると、Ｎｉ・Ｃｕ合金層４２が３３０ｎｍ程度エッチングされて１７０ｎｍ程度の厚みで最終的に残される。
このように、本実施形態では、前述した図３（ｃ）の工程で形成するＮｉ・Ｃｕ合金層４２の厚みは、ビアホールＶＨ内の接続パッドＰ（第１配線層２０）に形成される凹部２０ａの深さより薄く設定することができる。
図９には、Ｎｉ・Ｃｕ合金層の硫酸過水でのエッチングレートにおけるＮｉ含有率の依存性が示されている。Ｎｉを含有しないＣｕ層（Ｎｉ含有率：０ｗｔ％）では、硫酸過水でのエッチングレートは３００ｎｍ／ｍｉｎ程度である。
これに対して、Ｃｕ層にＮｉを含有させていくと、エッチングレートが下がっていくことが分かる。Ｎｉ含有率：１５ｗｔ％程度では１８０ｎｍ／ｍｉｎ程度まで下がり、Ｎｉ含有率：３５ｗｔ％程度では１１０ｎｍ／ｍｉｎ程度（Ｃｕ層のエッチングレートの３７％程度）まで下がる。さらにＮｉ含有率を上げるとＮｉ・Ｃｕ合金層のエッチングレートはＣｕ層のエッチングレートの３分の１程度になる。
接続パッドＰ（Ｃｕ）を硫酸過水でエッチングする際に、Ｎｉ・Ｃｕ合金層４２が絶縁樹脂層３０の上に残るようにその厚みを設定することにより、絶縁樹脂層３０とＮｉ・Ｃｕ合金層４２との密着性のよい界面が確保される。
このように、Ｎｉ・Ｃｕ合金層４２は硫酸過水でのエッチングレートがＣｕ層のエッチングレートより低い特性を有し、Ｎｉ含有率を調整することによってエッチングレートを微調整することができる。
これにより、前述したように接続パッドＰ（Ｃｕ）をエッチングする際にＮｉ・Ｃｕ合金層４２を残すことできる共に、後述するようにシード層（Ｃｕ）をエッチングする際にＮｉ・Ｃｕ合金層４２を同時にエッチングすることができる。
このような観点からＮｉ・Ｃｕ合金層４２のＮｉ含有率は１５乃至７５ｗｔ％、好適には２０乃至５０ｗｔ％に設定される。これにより、硫酸過水でのＮｉ・Ｃｕ合金層４２のエッチングレートはＣｕ層のエッチングレートより低く設定されつつ、実用レベルでエッチングできる程度に設定される。
なお、ビアホールＶＨの底部の導通が問題にならない場合は、ビアホールＶＨ内の接続パッドＰをエッチングする工程を省略してもよい。
次いで、図５（ａ）に示すように、Ｎｉ・Ｃｕ合金層４２の上及びビアホールＶＨの内面にシード層４４をスパッタ法により形成する。シード層４４は銅からなり、その厚みは５０乃至１０００ｎｍ程度である。
シード層４４は、ビアホールＶＨの径や形状を鑑みて、ビアホールＶＨの内面を確実に被覆する程度の最低限の厚みに設定されることが望ましい。
シード層４４が薄すぎると、ビアホールＶＨ内でシード層４４のステップカバレッジが十分に得られないため、セミアディティブ法においてビアホールＶＨ内に電解めっきを施す際にボイドなどの不良が発生しやすくなる。また逆に、シード層４４が厚すぎると、セミアディティブ法でのシード層４４のエッチング時にエッチングシフトが大きくなり、微細配線を形成する際に不利になる。
シード層４４は、スパッタ法の他に、無電解めっきによって形成してもよい。
このとき、前述したようにＮｉ・Ｃｕ合金層４２は既に密着性のよい状態で絶縁樹脂層３０の上に形成されていることから、シード層４４はＮｉ・Ｃｕ合金層４２を介して絶縁樹脂層３０に密着性よく形成される。
シード層４４（Ｃｕ）は平滑な絶縁樹脂層３０の上に直接形成すると十分な密着性が得られないが、Ｎｉ・Ｃｕ合金層４２のような金属層の上には密着性よく形成されるからである。
次いで、図５（ｂ）に示すように、シード層４４の上に、第２配線層が配置される部分に開口部３２ａが設けられためっきレジスト３２をフォトリソグラフィによって形成する。めっきレジスト３２の形成方法としては、ドライフィルムレジストを貼付してもよいし、あるいは液状レジストを塗布して形成してもよい。
さらに、シード層４４をめっき給電経路に利用する電解めっきにより、ビアホールＶＨ内及びめっきレジスト３２の開口部３２ａに銅などからなる金属めっき層４６を形成する。金属めっき層４６の厚みは、所望の配線抵抗が得られるように任意に設定できるが、例えば１０μｍ程度に設定される。ビアホールＶＨ内では、その内面に形成されたシード層４４から内側に向かって金属めっきが施されてビアホールＶＨにビア導体が充填される。
シード層４４の下のＮｉ・Ｃｕ合金層４２もシードの一部として利用できるという観点からシード層４４の薄膜化が可能になる。
続いて、図５（ｃ）に示すように、めっきレジスト３２を除去した後に、金属めっき層４６をマスクにしてシード層４４（Ｃｕ）及びその下のＮｉ・Ｃｕ合金層４２をウェットエッチングして除去する。このとき、ウェットエッチングのエッチャントとして硫酸過水が使用され、硫酸過水によってシード層４４（Ｃｕ）及びその下のＮｉ・Ｃｕ合金層４２が連続してエッチングされる。
前述したように、Ｎｉ・Ｃｕ合金層４２の硫酸過水でのエッチングレートはシード層４４（Ｃｕ）のエッチングレートの３分の１程度は得られるため、硫酸過水によってシード層４４（Ｃｕ）をエッチングした後に、同じ硫酸過水によってＮｉ・Ｃｕ合金層４２を連続してエッチングすることが可能になる。
つまり、バッチタイプのウェットエッチング装置では、硫酸過水のウェット槽に複数のコア基板１０を浸漬させることにより、シード層４４（Ｃｕ）とＮｉ・Ｃｕ合金層４２を一括処理でエッチングが可能になり、生産効率の向上を図ることができる。
これにより、Ｎｉ・Ｃｕ合金層４２、シード層４４及び金属めっき層４６から形成される第２配線層４０が絶縁樹脂層３０の上に得られる。第２配線層４０はビアホールＶＨ（ビア導体）を介して第１配線層２０の接続パッドＰに電気的に接続されて形成される。
本実施形態では、絶縁樹脂層３０の表面が平滑であるため、セミアディティブ法においてめっきレジスト３２をフォトリソグラフィで形成する際に、微細なレジストパターンを高精度で形成することができる。
また、絶縁樹脂層３０の表面は平滑であるため、セミアディティブ法でシード層４４及びＮｉ・Ｃｕ合金層４２をエッチングする際に残渣が発生しにくくなり、狭ピッチの第２配線層４０を歩留りよく形成することができる。
さらには、シード層４４及びＮｉ・Ｃｕ合金層４２は比較的薄膜に設定できるので、それらをエッチングする際のサイドエッチング量を抑えることができるので、くびれ形状などが改善され、信頼性の高い第２配線層４０を得ることができる。
次いで、図６に示すように、コア基板１０の上面側に、第２配線層４０の接続部に開口部３４ａが設けられたソルダレジスト３４を形成した後に、第２配線層４０の接続部にＮｉ／Ａｕめっき層などからなるコンタクト層Ｃを形成する。
また同様に、コア基板１０の下面側に、第１配線層２０の接続部に開口部３４ａが設けられたソルダレジスト３４を形成した後に、第１配線層２０の接続部にＮｉ／Ａｕめっき層などからなるコンタクト層Ｃを形成する。
以上により、本実施形態の配線基板１が得られる。
図６の配線基板１では、両面側に第１配線層２０が形成されたコア基板１０の上面側に１層のビルドアップ配線を形成しているが、コア基板１０の両面側に第１配線層２０に接続されるビルドアップ配線をｎ層（ｎは１以上の整数）でそれぞれ形成してもよい。
また、コア基板１０としては絶縁基板やシリコン基板などのリジット基板の他に、フレキシブル基板を使用してもよい。
前述したように、本実施形態の配線基板の製造方法では、まず、第１配線層２０の上に、絶縁樹脂層３０の上にＮｉ・Ｃｕ合金層４２が形成された積層体を形成する。Ｎｉ・Ｃｕ合金層４２は絶縁樹脂層３０の上に密着性のよい状態で形成される。次いで、Ｎｉ・Ｃｕ合金層４２及び絶縁樹脂層３０をレーザで加工することにより、第１配線層２０の接続パッドＰに到達するビアホールＶＨを形成する。
さらに、デスミア処理によってビアホールＶＨ内をクリーニングする。このとき、絶縁樹脂層３０はＮｉ・Ｃｕ合金層４２で保護されるため、デスミア処理によって絶縁樹脂層３０の表面が粗化されることはない。
続いて、ビアホールＶＨ内の接続パッドＰ（Ｃｕ）がウェット処理によってエッチングされる。このとき、Ｎｉ・Ｃｕ合金層４２はＣｕ層よりエッチングレートが低いため、絶縁樹脂層３０の上にＮｉ・Ｃｕ合金層４２に密着層として残すことができる。
次いで、セミアディティブ法により、ビアホールＶＨ（ビア導体）を介して第１配線層２０の接続パッドＰに接続される第２配線層４０が形成される。第２配線層４０はＮｉ・Ｃｕ合金層４２、シード層４４及び金属めっき層４６から形成され、絶縁樹脂層３０の上に密着性のよい状態で形成される。
このとき、Ｎｉ・Ｃｕ合金層４２はシード層４４（Ｃｕ）のエッチャントで同時にエッチングできるため、Ｎｉ・Ｃｕ合金層４２を使用することでプロセスが煩雑になるおそれはない。
また、絶縁樹脂層３０の表面は平滑に維持されていることから、セミアディティブ法において微細なめっきレジストを高精度で形成できると共に、シード層４４及びＮｉ・Ｃｕ合金層４２をエッチングする際に残渣が発生しずらくなる。これにより、微細な第２配線層４０を歩留りよく形成することができる。
前述したように、本実施形態の配線基板の製造方法では、絶縁樹脂層３０にＮｉ・Ｃｕ合金層４２が形成された積層体を第１配線層２０の上に形成する際に（図３（ｃ））、絶縁樹脂層３０を形成した後にＮｉ・Ｃｕ合金層４２をスパッタ法などで成膜する方法、あるいはＮｉ・Ｃｕ合金層付きフィルムＦを貼付する方法がある。
また、ビアホールＶＨ内をデスミア処理する際に（図４（ｂ））、ウェットプロセスを使用する方法、あるいはドライプロセスを使用する方法がある。
さらには、セミアディティブ法で使用するシード層４４を形成する際に（図５（ａ））、スパッタ法を使用する方法、あるいは無電解めっきを使用する方法がある。
これら３つの工程の各２つの方法の組み合わせはいずれでもよく、合計８種類の製造方法を実施することができる。
なお、前述したように、保護密着層として絶縁樹脂層３０の上にＮｉ・Ｃｕ合金層４２を形成したが、Ｎｉ・Ｃｕ合金層４２の代わりに、ニッケル（Ｎｉ）層、タンタル（Ｔａ）層、又はチタン（Ｔｉ）層を使用することができる。
Ｎｉ層、Ｔａ層、又はＴｉ層を使用する場合においても、前述した第１配線層２０の接続パッドＰ（Ｃｕ）をエッチングする工程（図４（ｃ））で、Ｎｉ層、Ｔａ層、又はＴｉ層はＣｕ層よりエッチングレートが低いため密着層として残すことができる。
しかしながら、Ｎｉ層、Ｔａ層、又はＴｉ層を使用する場合は、セミアディティブ法でシード層４４をエッチングする工程（図５（ｃ））において、Ｃｕ層のエッチャント（硫酸過水）では十分にエッチングできないため、シード層４４（Ｃｕ）をエッチングした後に、エッチャントを代えてエッチングする必要がある。
従って、Ｎｉ層、Ｔａ層、又はＴｉ層を使用する場合は、Ｎｉ・Ｃｕ合金層４２を使用する場合よりエッチング工程が煩雑になり、生産効率の面で不利になる。
図６に示すように、本実施形態の配線基板１では、コア基板１０に貫通電極１２が形成されており、コア基板１０の両面側に形成された第１配線層２０が貫通電極１２を介して相互接続されている。
コア基板１０の上面側には第１配線層２０を被覆する絶縁樹脂層３０が形成されている。絶縁樹脂層３０には第１配線層２０の接続パッドＰに到達するビアホールＶＨが形成されている。
絶縁樹脂層３０の上には、ビアホールＶＨ（ビア導体）を介して第１配線層２０の接続パッドＰに接続される第２配線層４０が形成されている。
ビアホールＶＨに配置された第２配線層４０は、ビアホールＶＨを除く部分に配置されてビアホールＶＨの外周から外側の絶縁樹脂層３０の上に形成されたＮｉ・Ｃｕ合金層４２と、ビアホールＶＨの内面からＮｉ・Ｃｕ合金層４２の上まで延在するシード層４４と、シード層４４の上に形成されてビアホールＶＨに充填された金属めっき層４６とを備えて形成される。
絶縁樹脂層３０の上に配置された第２配線層４０は、下から順に、Ｎｉ・Ｃｕ合金層４２、シード層４４及び金属めっき層４６から形成される。
また、ビアホールＶＨの底部の第１配線層２０の表面にはエッチングよって形成された凹部２０ａが設けられている。前述した製造方法で説明したように、Ｎｉ・Ｃｕ合金層４２の厚みは第１配線層２０の凹部２０ａの深さより薄く設定される。従って、最終的に残されたＮｉ・Ｃｕ合金層４２の厚みも第１配線層２０の凹部２０ａの深さより薄くなっている。
図６の部分拡大平面図（１）に示すように、第２配線層４０がビアホールＶＨに配置されたパッド部４０ａとそれに繋がって外側に延びる延在配線部４０ｂとを有する場合は、Ｎｉ・Ｃｕ合金層４２はビアホールＶＨを除くパッド部４０ａ（ビアホールＶＨの外側周辺部）及び延在配線部４０ｂの領域にそれらの最下層として配置される（斜線部）。
あるいは、図６の部分拡大平面図（２）に示すように、第２配線層４０がビアホールＶＨに島状のパッド部４０ａとして配置される場合は、Ｎｉ・Ｃｕ合金層４２はビアホールＶＨを除くパッド部４０ａの領域にその最下層としてリング状に配置される（斜線部）。
このように、Ｎｉ・Ｃｕ合金層４２は絶縁樹脂層３０の上に所定のパターンで第２配線層４０の最下層として形成されている。
図６の部分拡大平面図（１）及び（２）では、ビアホールＶＨ及び第２配線層４０のみが模式的に描かれている。
さらに、コア基板１０の両面側に、第１配線層２０及び第２配線層４０の各接続部に開口部３４ａが設けられたソルダレジスト３４がそれぞれ形成されており、各接続部にＮｉ／Ａｕめっき層などからなるコンタクト層Ｃが形成されている。
前述したように、Ｎｉ・Ｃｕ合金層４２はスパッタ法や蒸着法によって平滑な絶縁樹脂層３０の上に密着性よく形成することができる。そして、Ｎｉ・Ｃｕ合金層４２はＣｕ層のエッチャント（硫酸過水）によるエッチングレートがＣｕ層のエッチングレートより低いため、ビアホールＶＨを形成した後に第１配線層２０の接続パッドＰをエッチングするとしても密着層として残すことができる。
また、Ｎｉ・Ｃｕ合金層４２はＣｕ層のエッチャント（硫酸過水）によってある程度のエッチングレートが得られるため、セミアディティブ法でシード層４４（Ｃｕ）をエッチングする際に同時にエッチングすることが可能である。
このように、セミアディティブ法を使用する配線形成において、シード層４４の下に密着層としてＮｉ・Ｃｕ合金層４２を配置することにより、絶縁樹脂層３０の表面を粗化することなく、微細な第２配線層４０を密着性がよい状態で絶縁樹脂層３０の上に形成することができる。絶縁樹脂層３０の表面粗さ（Ｒａ）は１０乃至２００ｎｍであり、平滑な状態となっている。
図７には、図６の配線基板に半導体チップが実装された様子が示されている。
図７の例では、上面側の第２配線層４０のコンタクト層Ｃにはんだなどのバンプ電極５２によって半導体チップ５０（ＬＳＩチップ）がフリップチップ接続される。さらに、半導体チップ５０の下側の隙間にアンダーフィル樹脂５４が充填される。そして、下面側の第１配線層２０のコンタクト層Ｃにはんだボールを搭載するなどして外部接続端子５６が設けられる。
１…配線基板、１０…コア基板、１２…貫通電極、２０…第１配線層、３０…絶縁樹脂層、３０ａ…樹脂フィルム、３２…めっきレジスト、３２ａ，３４ａ…開口部、３４…ソルダレジスト、４０…第２配線層、４２…Ｎｉ・Ｃｕ合金層、４４…シード層、４６…金属めっき層、５０…半導体チップ、５２…バンプ電極、５４…アンダーフィル樹脂、５６…外部接続端子、Ｃ…コンタクト層、Ｆ…Ｎｉ・Ｃｕ合金層付きフィルム、ＴＨ…スルーホール、ＶＨ…ビアホール。

Claims (4)

  1. 銅から形成された第１配線層と、
    前記第１配線層の上に形成された絶縁樹脂層と、
    前記絶縁樹脂層に形成され、前記第１配線層に到達するビアホールと、
    前記ビアホールを除く部分に配置されて前記ビアホールの外周から外側の前記絶縁樹脂層の上に形成されたニッケル・銅合金層と、前記ビアホールの内面から前記ニッケル・銅合金層の上に延在する銅から形成されたシード層と、前記シード層の上に前記ビアホールに充填された状態で形成された金属めっき層とを含む第２配線層とを有し、
    前記ニッケル・銅合金層は前記絶縁樹脂層の上に所定のパターンで形成されており、
    前記ビアホールの底部の前記第１配線層に凹部が形成されており、
    前記ニッケル・銅合金層のニッケル含有率は２０〜５０％に設定され、前記ニッケル・銅合金層は前記銅から形成された第１配線層よりもウェットエッチングでのエッチングレートが遅い物性を有し、
    前記ニッケル・銅合金層の厚みは、前記第１配線層の凹部の深さより薄いことを特徴とする配線基板。
  2. 前記絶縁樹脂層の表面粗さ（Ｒａ）は、１０乃至２００ｎｍの範囲に設定されることを特徴とする請求項１に記載の配線基板。
  3. 銅から形成された第１配線層の上に、絶縁樹脂層を介してニッケル・銅合金層が形成された積層体を形成する工程と、
    レーザによって前記ニッケル・銅合金層及び前記絶縁樹脂層を加工することにより、前記第１配線層に到達するビアホールを形成する工程と、
    前記ビアホール内をデスミア処理する工程と、
    前記ビアホール内の前記第１配線層の表面をエッチングして、前記第１配線層に凹部を形成すると共に、前記ニッケル・銅合金層を同時にエッチングして薄化する工程と、
    前記ニッケル・銅合金層の上及び前記ビアホールの内面に銅からなるシード層を形成する工程と、
    前記ビアホールを含む部分に開口部が設けられためっきレジストを形成する工程と、
    前記シード層をめっき給電経路に利用する電解めっきにより、前記ビアホール及び前記めっきレジストの開口部に金属めっき層を形成する工程と、
    前記めっきレジストを除去する工程と、
    前記金属めっき層をマスクにして前記シード層及び前記ニッケル・銅合金層をエッチングすることにより、前記ビアホールを介して前記第１配線層に接続される第２配線層を前記絶縁樹脂層の上に形成する工程とを有し、
    前記積層体を形成する工程において、前記ニッケル・銅合金層のニッケル含有率は２０〜５０％に設定され、前記ニッケル・銅合金層は前記銅から形成された第１配線層よりもウェットエッチングでのエッチングレートが遅い物性を有し、前記ニッケル・銅合金層の厚みは前記第１配線層の凹部の深さより薄く設定され、かつ、
    前記第１配線層の表面をエッチングする工程で前記ニッケル・銅合金層が残されることを特徴とする配線基板の製造方法。
  4. 前記第２配線層を形成する工程において、前記シード層と前記ニッケル・銅合金層とを同一のエッチャントで一括してエッチングすることを特徴とする請求項３に記載の配線基板の製造方法。
JP2010241744A 2010-10-28 2010-10-28 配線基板及びその製造方法 Active JP5602584B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010241744A JP5602584B2 (ja) 2010-10-28 2010-10-28 配線基板及びその製造方法
US13/279,501 US8878077B2 (en) 2010-10-28 2011-10-24 Wiring substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010241744A JP5602584B2 (ja) 2010-10-28 2010-10-28 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2012094734A JP2012094734A (ja) 2012-05-17
JP2012094734A5 JP2012094734A5 (ja) 2013-08-15
JP5602584B2 true JP5602584B2 (ja) 2014-10-08

Family

ID=45995399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010241744A Active JP5602584B2 (ja) 2010-10-28 2010-10-28 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US8878077B2 (ja)
JP (1) JP5602584B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10849226B2 (en) 2018-12-04 2020-11-24 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130118794A1 (en) * 2011-11-15 2013-05-16 Bo-Yu Tseng Package Substrate Structure
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
CN103794544B (zh) * 2012-10-26 2016-04-13 中国科学院上海微系统与信息技术研究所 一种电镀铜的方法
US10028394B2 (en) * 2012-12-17 2018-07-17 Intel Corporation Electrical interconnect formed through buildup process
KR20140085023A (ko) * 2012-12-27 2014-07-07 삼성전기주식회사 인쇄 회로 기판 및 그 제조 방법
US9545003B2 (en) * 2012-12-28 2017-01-10 Fci Americas Technology Llc Connector footprints in printed circuit board (PCB)
KR101506785B1 (ko) * 2013-05-29 2015-03-27 삼성전기주식회사 인쇄회로기판
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
CN105140198B (zh) * 2014-05-29 2017-11-28 日月光半导体制造股份有限公司 半导体衬底、半导体封装结构及其制造方法
JP6324876B2 (ja) * 2014-07-16 2018-05-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
CN105657988B (zh) * 2014-11-21 2019-04-23 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
JP2016213283A (ja) * 2015-05-01 2016-12-15 ソニー株式会社 製造方法、および貫通電極付配線基板
EP3386282A4 (en) * 2015-11-30 2019-07-17 Toppan Printing Co., Ltd. MULTILAYER FITTED PCB AND METHOD FOR THE MANUFACTURE THEREOF
US10440836B2 (en) * 2016-04-26 2019-10-08 Kinsus Interconnect Technology Corp. Double layer circuit board
US20190174632A1 (en) * 2017-12-05 2019-06-06 Canon Components, Inc. Flexible printed circuit and electronic device
KR102680005B1 (ko) * 2018-11-27 2024-07-02 삼성전기주식회사 인쇄회로기판
KR20200087479A (ko) * 2019-01-11 2020-07-21 스템코 주식회사 다층 기판 및 그 제조 방법
EP3979774A4 (en) 2019-05-31 2022-07-27 Toppan Inc. MULTILAYER CIRCUIT BOARD AND METHOD FOR MAKING IT
KR20220015193A (ko) * 2020-07-30 2022-02-08 삼성전자주식회사 반도체 패키지
US12027467B2 (en) * 2021-01-29 2024-07-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4969979A (en) * 1989-05-08 1990-11-13 International Business Machines Corporation Direct electroplating of through holes
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
JPH1187931A (ja) 1997-09-11 1999-03-30 Ngk Spark Plug Co Ltd プリント配線板の製造方法
CN1294788C (zh) * 1997-12-11 2007-01-10 伊比登株式会社 多层印刷电路板的制造方法
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
KR20070086862A (ko) * 1998-09-03 2007-08-27 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
MY128333A (en) * 1998-09-14 2007-01-31 Ibiden Co Ltd Printed wiring board and its manufacturing method
JP4905749B2 (ja) 2001-03-02 2012-03-28 日立化成工業株式会社 配線板とその製造方法とその配線板を用いた半導体搭載用基板とその製造方法と半導体パッケージ並びにその製造方法
US7140103B2 (en) * 2001-06-29 2006-11-28 Mitsubishi Gas Chemical Company, Inc. Process for the production of high-density printed wiring board
JP4160765B2 (ja) * 2002-03-25 2008-10-08 京セラ株式会社 配線基板の製造方法
JP4094965B2 (ja) * 2003-01-28 2008-06-04 富士通株式会社 配線基板におけるビア形成方法
TWI262041B (en) * 2003-11-14 2006-09-11 Hitachi Chemical Co Ltd Formation method of metal layer on resin layer, printed wiring board, and production method thereof
JPWO2008053833A1 (ja) * 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
JP4303282B2 (ja) * 2006-12-22 2009-07-29 Ｔｄｋ株式会社 プリント配線板の配線構造及びその形成方法
JP4331769B2 (ja) * 2007-02-28 2009-09-16 Ｔｄｋ株式会社 配線構造及びその形成方法並びにプリント配線板
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
JP2009188324A (ja) * 2008-02-08 2009-08-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
CN102265712B (zh) * 2008-12-26 2014-10-29 吉坤日矿日石金属株式会社 电子电路的形成方法
US20100270646A1 (en) * 2009-04-28 2010-10-28 Georgia Tech Research Corporation Thin-film capacitor structures embedded in semiconductor packages and methods of making
TWI393516B (zh) * 2009-06-01 2013-04-11 Unimicron Technology Crop 印刷電路板的製造方法
WO2010150310A1 (ja) * 2009-06-24 2010-12-29 富士通株式会社 配線基板の製造方法
JP5428667B2 (ja) * 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
JP5436995B2 (ja) * 2009-09-14 2014-03-05 新光電気工業株式会社 配線基板及びその製造方法
US20110114372A1 (en) * 2009-10-30 2011-05-19 Ibiden Co., Ltd. Printed wiring board
US8334202B2 (en) * 2009-11-03 2012-12-18 Infineon Technologies Ag Device fabricated using an electroplating process
JP4546581B2 (ja) * 2010-05-12 2010-09-15 新光電気工業株式会社 配線基板の製造方法
US20120247818A1 (en) * 2011-03-29 2012-10-04 Ibiden Co., Ltd. Printed wiring board
JP2012216773A (ja) * 2011-03-29 2012-11-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP5833398B2 (ja) * 2011-06-27 2015-12-16 新光電気工業株式会社 配線基板及びその製造方法、半導体装置
US20130118794A1 (en) * 2011-11-15 2013-05-16 Bo-Yu Tseng Package Substrate Structure
KR102069158B1 (ko) * 2012-05-10 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선의 형성 방법, 반도체 장치, 및 반도체 장치의 제작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10849226B2 (en) 2018-12-04 2020-11-24 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same

Also Published As

Publication number Publication date
US20120103667A1 (en) 2012-05-03
US8878077B2 (en) 2014-11-04
JP2012094734A (ja) 2012-05-17

Similar Documents

Publication Publication Date Title
JP5602584B2 (ja) 配線基板及びその製造方法
US10366949B2 (en) Wiring substrate and semiconductor device
US8298945B2 (en) Method of manufacturing substrates having asymmetric buildup layers
US9247644B2 (en) Wiring board and method for manufacturing the same
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
US20120155048A1 (en) Wiring board, semiconductor apparatus and method of manufacturing them
US20130069251A1 (en) Wiring substrate, method of manufacturing the same, and semiconductor device
JP5363384B2 (ja) 配線基板及びその製造方法
JP6840935B2 (ja) 配線回路基板の製造方法
JP2010157718A (ja) プリント配線板及びプリント配線板の製造方法
US9232644B2 (en) Wiring substrate
JP2012216773A (ja) 配線基板及びその製造方法
JP5113544B2 (ja) 配線基板の製造方法
US9137896B2 (en) Wiring substrate
JP2006019591A (ja) 配線基板の製造方法および配線基板
US20140087556A1 (en) Method of manufacturing wiring substrate
JP2017005081A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2008288607A (ja) 電子部品実装構造の製造方法
JP5432800B2 (ja) 配線基板の製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP5363377B2 (ja) 配線基板及びその製造方法
JP2009076928A (ja) 配線基板の製造方法
JP2013080823A (ja) プリント配線板及びその製造方法
JP5419583B2 (ja) 配線基板の製造方法
JP6676370B2 (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140820

R150 Certificate of patent or registration of utility model

Ref document number: 5602584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150