JP2010157718A - プリント配線板及びプリント配線板の製造方法 - Google Patents

プリント配線板及びプリント配線板の製造方法 Download PDF

Info

Publication number
JP2010157718A
JP2010157718A JP2009287060A JP2009287060A JP2010157718A JP 2010157718 A JP2010157718 A JP 2010157718A JP 2009287060 A JP2009287060 A JP 2009287060A JP 2009287060 A JP2009287060 A JP 2009287060A JP 2010157718 A JP2010157718 A JP 2010157718A
Authority
JP
Japan
Prior art keywords
layer
wiring board
printed wiring
pad
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009287060A
Other languages
English (en)
Inventor
Satoru Kawai
悟 川合
Kenji Sakai
健二 酒井
Toshimasu Chin
利益 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JP2010157718A publication Critical patent/JP2010157718A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09436Pads or lands on permanent coating which covers the other conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211Contact or terminal manufacturing by assembling plural parts with bonding of fused material
    • Y10T29/49213Metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 樹脂絶縁層にクラックの生じ難いプリント配線板及び該プリント配線板の製造方法を提供する。
【解決手段】 パッド76の樹脂絶縁層42に埋設している埋設部分76Aよりも樹脂絶縁層42から突出している突出部分76Bが大きく形成され、該突出部分76Bは、埋設部分76Aの周囲に存在している樹脂絶縁層42の上面を被覆している。即ち、剛性の高いパッド76が、側面で樹脂絶縁層42に接しているのに加えて、突出部分76Bは、埋設部分76Aの周囲に存在している樹脂絶縁層42の上面に接している。このため、ヒートサイクルにおいて多層プリント配線板10に反りが生じても、パッド76と樹脂絶縁層42との接触面積が大きく、応力を分散することができ、樹脂絶縁層42にクラックが発生し難い。
【選択図】 図9

Description

本発明は、樹脂絶縁層の上面側に形成されている半導体素子等の電子部品を搭載するためのパッドと、樹脂絶縁層の下面側に形成され外部基板と接続するための導体回路(外部接続端子を含む)と、樹脂絶縁層に形成されパッドと外部接続端子とを接続するビア導体とを有するプリント配線板、及び、該プリント配線板の製造方法に関する。
特開2000−323613(特許文献1)は、コア基板を用いず、樹脂絶縁層と導体層を交互に積層するプリント配線板(多層基板)を開示している。特許文献1の多層基板においては、上面側に半導体素子用のパッドが形成され、下面側に外部接続端子用のパッドが形成されている。半導体素子用のパッドは、上面側の最外層の絶縁層内に埋まっている。該半導体素子用のパッドの表面は、該最外層の表面と同一のレベルか、または、最外層の表面に対してへこんでいる。一方、下面側に外部接続端子用のパッドは、下面側の最外層の絶縁層の上に形成されている。
特開2000−323613号公報
特許文献1の多層基板では、半導体素子を搭載するためのパッドが上面側の最外層の絶縁層に埋まっている。一方、外部接続端子用のパッドは、下面側の最外層の絶縁層上に形成されている。これにより、上面側と下面側とで樹脂絶縁層の表面が金属からなる導体で被覆される割合が異なることになると考えられる。また、該多層基板は、心芯となるコア基板を有さないので剛性が低いと考えられる。このため、該多層基板では反り、うねり、曲がりが発生し易いと推察される。それ故該多層基板にフリップチップ方式で半導体素子を搭載すると、当該多層基板のパッドと半導体素子の電極とが未接続になりやすいと考えられる。
更に、プリント配線板に反りが発生すると、樹脂絶縁層は湾曲するが、金属からなるパッドは剛性が高いので湾曲し難いと考えられる。このため、半導体素子用のパッドの側面と、その側面に接している最外層の樹脂絶縁層との間に応力が集中し易いと考えられる。ヒートサイクルなどで、プリント配線板が何度も反ると、半導体素子用のパッドの側面と、それに接している最外層の樹脂絶縁層との間で剥離が生じ易くなると考えられる。その剥離を起点として最外層の樹脂絶縁層にクラックが入ることが予想される。また、そのクラックにより導体回路が断線すると考えられる。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、樹脂絶縁層にクラックが生じ難いプリント配線板及び該プリント配線板の製造方法を提供することにある。
上記目的を達成するため、本願発明のプリント配線板は、第1面と第1面とは反対側の第2面とを有し第1のビア導体用の開口を有する樹脂絶縁層と、
前記樹脂絶縁層の第1面側に形成されている電子部品を搭載するためのパッドと、
前記樹脂絶縁層の第2面側に形成されている第1の導体回路と、
前記樹脂絶縁層の開口に形成され、前記パッドと前記第1の導体回路とを接続する第1のビア導体と、からなるプリント配線板において、
前記パッドは、前記樹脂絶縁層内に埋まっている部分と前記樹脂絶縁層から突出している部分とからなり、
前記突出している部分は、前記埋まっている部分と該埋まっている部分の周囲に存在している前記樹脂絶縁層の第1面を被覆している。
本願発明の実施形態では、パッドが、樹脂絶縁層に埋まっている部分(埋設部分)と樹脂絶縁層から突出している部分(突出部分)とからなり、パッドの突出部分は、埋設部分の周囲に存在している樹脂絶縁層の第1面を被覆している。即ち、剛性の高いパッドが、側面で樹脂絶縁層に接しているのに加えて、突出部分は、埋設部分の周囲に存在している樹脂絶縁層の第1面に接している。このため、ヒートサイクルにおいてプリント配線板に反りが生じても、パッドと樹脂絶縁層との接触面積が大きいので、応力を分散することができる。本願の実施形態では、樹脂絶縁層にクラックが発生し難い。さらに、樹脂絶縁層に生じたクラックによる導体回路の断線の発生率が下がり、プリント配線板の信頼性が向上する。また、パッドが樹脂絶縁層の第1面を覆う突出部分を有しているので、樹脂絶縁層の第1面が導体で覆われる部分が増える。このため、第1面において導体で覆われる樹脂絶縁層の面積と、第2面(下面側)において導体で覆われる樹脂絶縁層の面積との差が小さくなる。このため、ヒートサイクルに於ける第1面(上面)と第2面(下面)との変形量の差が小さくなるので、プリント配線板の反り量が小さくなりやすい。その結果、ICチップの実装歩留まりが向上すると共に、ICチップとプリント配線板との間の接続信頼性が高まると考えられる。さらに、大きなサイズのICチップの実装が可能になる。
本発明の第1実施形態の多層プリント配線板の製造方法を示す工程図である。 第1実施形態の多層プリント配線板の製造方法を示す工程図である。 第1実施形態の多層プリント配線板の製造方法を示す工程図である。 第1実施形態の多層プリント配線板の製造方法を示す工程図である。 第1実施形態の多層プリント配線板の製造方法を示す工程図である。 第1実施形態の多層プリント配線板の製造方法を示す工程図である。 第1実施形態に係る多層プリント配線板の断面図である。 第1実施形態に係る多層プリント配線板にICチップを載置した状態を示す断面図である。 図7中の多層プリント配線板のパッドを拡大して示す断面図である。 本発明の第2実施形態の多層プリント配線板の製造方法を示す工程図である。 本発明の第3実施形態の多層プリント配線板の製造方法を示す工程図である。 本発明の第1実施例の多層プリント配線板の製造方法を示す工程図である。 第1実施例の多層プリント配線板の製造方法を示す工程図である。 第1実施例の多層プリント配線板の製造方法を示す工程図である。 第1実施例の多層プリント配線板の製造方法を示す工程図である。 第1実施例の多層プリント配線板の製造方法を示す工程図である。 第1実施例の多層プリント配線板の製造方法を示す工程図である。 第1実施例に係る多層プリント配線板の断面図である。 第1実施例に係る多層プリント配線板にICチップを載置した状態を示す断面図である。 実施形態に掛かるパッド形成領域の平面図である。
[第1実施形態]
先ず、本発明の第1実施形態に係る多層プリント配線板10の構成について、図1〜図8を参照して説明する。図6(C)は、該多層プリント配線板10の断面図を、図8は、図6(C)に示す多層プリント配線板10にICチップ90を取り付け、マザーボード94へ載置した状態を示している。多層プリント配線板10では、上面側にICチップ90などの電子部品を実装するためのパッド76を有し、下面側にマザーボード94と接続するためのパッド(外部接続端子)158Pを有している。上面側のパッド76は、ICチップなどの電子部品を搭載するための導体であり、樹脂絶縁層50に埋まっている部分(埋設部分)76Aと樹脂絶縁層50から突出している部分(突出部分)76Bとから成る。突出部分76Bは、被覆層38で覆われている。被覆層はめっき膜からなることが好ましく、第1実施形態の被覆層はスズめっき膜である。スズめっき膜38上に半田バンプ78が形成されている。そして、該半田バンプ78を介してICチップ90などの電子部品の電極92とパッドは接続されている。他方、下面側の外部接続端子158Pは、最下層の樹脂絶縁層(下層の樹脂絶縁層)150の表面に形成され、外部接続端子の外周部がソルダーレジスト70で覆われている。即ち、ソルダーレジスト70の開口70aから露出する導体回路158またはビア導体の部分が、外部接続端子158Pを形成している。該パッド158Pに形成された半田バンプ79を介して、パッド158Pはマザーボード94のランド96に接続されている。
パッド76はパッド形成領域内に形成されている(図20)。パッド形成領域は、その中に全てのパッドを含み面積が最小となる矩形形状である。パッド形成領域以外の樹脂絶縁層の第1面は露出していることが好ましい。つまり、パッド形成領域以外の樹脂絶縁層の第1面上に導体回路は形成されていないことが好ましい。
上面側のICチップ接続用のパッド76と、下面側のマザーボード接続用のパッド158Pとは、樹脂絶縁層50に形成されたビア導体60、樹脂絶縁層50上の導体回路58、樹脂絶縁層150に形成されたビア導体160、樹脂絶縁層150上の導体回路158を介して接続されている。
図6(C)中の円C内に示すパッド76を図9に拡大して示す。第1実施形態の多層プリント配線板10では、上面側のパッド76が、埋設部分76Aと突出部分76Bとからなり、埋設部分76Aの径D1よりも突出部分76Bの径D2が大きい。突出部分は埋設部分を覆っていて、突出部分と埋設部分は直接接続している。また、埋設部分を覆っていない突出部分76Bは、埋設部分76Aの周囲に存在している樹脂絶縁層50の上面を被覆している。即ち、剛性の高いパッド76の埋設部分が、側面で樹脂絶縁層50に接しているのに加えて、埋設部分と直接接続していない部分の突出部分76Bは、埋設部分76Aの周囲に存在している樹脂絶縁層50の上面(第1面)に接している。
第1実施形態において、多層プリント配線板10は樹脂絶縁層50と下層の樹脂絶縁層150とから成り、樹脂絶縁層(下層の樹脂絶縁層含む)は樹脂と無機粒子とからなる。無機粒子としては、シリカ、アルミナ、硫酸バリウム、酸化マグネシウムなどを挙げることができる。そのため、第1実施形態の多層プリント配線板10はヒートサイクルにおいて反りが生じ易い。しかしながら、第1実施形態のプリント配線板では、剛性の高いパッド76が、側面で樹脂絶縁層に接しているのに加えて、突出部分76Bで、埋設部分76Aの周囲に存在している樹脂絶縁層50の上面に接している。このため、ヒートサイクルにおいてプリント配線板に反りが生じても、パッド76と樹脂絶縁層50との接触面積が大きいので、応力が分散されやすい。その結果、第1実施形態のプリント配線板では、樹脂絶縁層50にクラックが発生し難い。突出部分が樹脂絶縁層の第1面を覆う量((D2−D1)/2)は2μmから15μmが好ましい。この範囲の場合、ファイン化と信頼性が両立しやすい。
第1実施形態の樹脂絶縁層はガラス繊維などの心材を有していないが、反りの改善のため、心材を有する樹脂絶縁層を使用することができる。特に、樹脂絶縁層が3層以下の場合、1層は無機粒子と心材と樹脂とからなる樹脂絶縁層であることが好ましい。樹脂絶縁層が4層以上の場合、全ての樹脂絶縁層が心材を有さず、無機粒子と樹脂からなる樹脂絶縁層であることが好ましい。心材は、ガラスクロスやガラス不織布、アラミド不織布などである。この中でガラスクロスが好ましい。
第1実施形態のプリント配線板では、突出部分76Bの表面に被覆層38が形成されている。本実施形態では被覆層としてスズめっき膜(電解スズめっき膜)38が形成されている。そのため、突出部分の表面が酸化せず、半田バンプとの接続信頼性が高い。また、半田バンプをリフローする際に、スズめっき膜38が半田側に溶け出すため、半田バンプの接続信頼性が高い。また、被覆層として、ニッケル−金等を設けるのと比較して、廉価、簡易に形成することができる。
引き続き、図6(C)を参照して上述した多層プリント配線板10の製造方法について図1〜図6を参照して説明する。
(1)10〜500μm厚みのキャリア30を準備する。(図1(A))。キャリアとしてはニッケル箔やアルミニウム箔、銅箔、ニッケル合金箔、銅合金箔を使用することができる。その他、ニッケルや銅、アルミニウムからなる金属板を使用することができる。導電性を有する金属層が表面に形成された基板をキャリアとして利用することができる。このような基板としては銅張積層板を例示できる。キャリア上に剥離層24を形成する(図1(B))。剥離層24は、Ni、Crなどからなる金属系の剥離層や炭素層からなる剥離層である。炭素層からなる剥離層は真空蒸着やスパッタで形成することができる。その厚みとしては1〜20nmが好ましい。炭素層からなる剥離層は炭素ターゲット材を用いて、スパッタリングで形成することができる。それ以外に、カルボキシベンゾトリアゾール(CBTA)、N',N'-ビス(ベンゾトリアゾリルメチル)ユリア(BTD−U)および3-アミノ-1H-1,2,4-トリアゾール(ATA)などからなる有機系の剥離層を挙げることができる。
(2)剥離層上に金属層26を形成する(図1(C))。金属層は3〜50μm厚みの金属箔やめっき膜である。金属箔としては、銅箔やニッケル箔、ニッケル合金箔、銅合箔を使用することができる。めっき膜は、銅やニッケル、半田などからなる無電解めっき膜や電解めっき膜である。実施形態1では、厚さ18μmの銅箔がニッケル・クロム合金からなる剥離層を介して厚さ200μmのニッケル箔上に形成されている。金属箔は厚みが均一であるので金属層としては、金属箔が望ましい。キャリアと金属層は端面で接着剤25により固定されることが好ましい。
金属層上に開口32aを有する厚さ15μmのエッチングレジスト32を形成する(図1(D))。
塩化鉄系のエッチング液によりエッチングを行い、エッチングレジスト32の開口32aにより露出する金属層を除去する。同時に、開口32aにより露出している金属層に繋がっていてエッチングレジストの下に存在している金属層の一部を除去する(図2(A))。これにより、エッチングレジストの下に金属膜26aが形成される。エッチングレジストの開口の径w2は金属膜の開口26bの径w1より小さい(w1>w2)。金属膜の開口の径はエッチングレジストの開口の直下に形成される空洞部分の径であって、隣接する金属膜の側面間の距離である(図2(A)参照)。エッチングレジスト下に存在している金属層が除去される長さ(w3)は1μm〜20μmが好ましい。ファイン化と信頼性が両立する。エッチング時間を調整することで、w3の値は調整することができる。第1実施形態ではw3は5μmである。w2は60μmである。
(3)金属膜の開口により露出する金属膜の側壁とキャリア(銅箔)上に厚さがw3より薄い被覆層38を形成する(図2(B))。実施形態1の被覆層は電解スズめっき膜であり、その厚みは3μmである。被覆層としては、無電解めっき膜や電解めっき膜、スパッタ膜からなる導電膜を挙げることができる。被覆層を構成する金属としては、すず、ニッケル、金、銀、パラジウム、白金、半田などを挙げることができる。被覆層は2層以上の導電膜を有していても良い。被覆層が2層の導電膜からなる場合、キャリア上に形成される第1の導電膜としては、すず、半田、金であり、第1の導電膜上に形成される第2の導電膜としては、ニッケル、パラジウムである。被覆層が2層の導電膜からなる場合、第1、第2の導電膜の順で、すずとニッケルの組み合わせや半田とニッケルの組み合わせ、金とニッケルの組み合わせが好ましい。被覆層が3層の導電膜からなる場合、キャリア上に形成される第1の導電膜としては、すず、半田、金であり、第1の導電膜上に形成される第2の導電膜としては、パラジウムであり、第2の導電膜上に形成される第3の導電膜はニッケルである。
(4)電解めっきにより、被覆層38により形成される空間、及び、エッチングレジスト32の開口32a内をめっき膜で充填することで、めっき膜からなるパッド76を形成する(図2(C))。本実施形態ではパッドは電解銅めっき膜からなっている。パッドは上面(第1面)と上面とは反対側の底面(第2面)を有している。上面は被覆層側である。底面は平坦であることが好ましい。また、底面はエッチングレジストより凹んでいてもよい。パッドを形成する方法としては、電解銅めっきが好ましい。被覆層と金属膜(金属層)及び、キャリアと被覆層は異なる金属からなることが好ましい。金属膜とキャリアが同種の金属であると、キャリアと金属膜を同時に除去できる。
(5)エッチングレジスト32を除去し、パッド76の一部を露出させる(図2(D))。パッドは外形が大きい部分76Bと外形が小さい部分76Aとからなっている。
(6)パッド76の底面と金属膜上に樹脂絶縁層50を形成する(図3(A))。パッドの一部は樹脂絶縁層内に埋まっている。パッドの内、樹脂絶縁層内に埋まっている部分(側壁と底面)は樹脂絶縁層に接っしている。
(7)次に、CO2ガスレーザにて樹脂絶縁層50にパッドの底面に至るビア用の開口50aを形成する(図3(B))。
(8)ビア用開口50aの内壁を含む樹脂絶縁層50の表面に粗化面(図示せず)を形成する。樹脂絶縁層の表面に触媒を付与する(図示せず)。
(9)次に、触媒を付与した基板を無電解めっき液に浸漬して、ビア用開口50aの内壁を含む樹脂絶縁層50の表面に無電解めっき膜52を形成する。(図3(C))。本実施形態では無電解めっきは無電解銅めっきであり、無電解めっき膜は無電解銅めっき膜である。
(10)無電解銅めっき膜52上にめっきレジスト54を形成する(図4(A))。
(11)ついで、めっきレジスト54非形成部に電解めっき膜56を形成する(図4(B))。本実施形態では電解めっきは電解銅めっきであり、電解めっき膜は電解銅めっき膜である。
(12)めっきレジスト54を除去する。電解めっき膜間の無電解めっき膜をエッチングして除去することで、独立の導体回路58及びビア導体60が形成される(図4(C))。導体回路とビア導体は無電解めっき膜と無電解めっき膜上の電解めっき膜からなり、ビア導体(第1のビア導体)はパッドと導体回路(第1の導体回路)とを接続している。ついで、黒化処理を行い、導体回路58表面に粗化面(図示せず)を形成する。
(13)上記(6)〜(12)の処理を繰り返し、ビア導体(第2のビア導体)160、導体回路(第2の導体回路)158を有する樹脂絶縁層(下層の樹脂絶縁層)150を形成する(図5(A))。(13)までの工程で、キャリア30上に2層分のビルドアップ層が形成された中間基板1000が完成する。
(14)次に、中間基板の両面に開口70aを有するソルダーレジスト層70を形成する(図5(B))。開口70aにより露出するビア導体や導体回路が外部接続端子となる。
(15)次に、ソルダーレジスト層70を形成した基板に保護層74を積層する。保護層を形成する前に、外部接続端子の表面にニッケルと金からなる保護膜を形成しても良い。その後、中間基板の端部を図中X−Xで切断する(図5(C))。切断する位置は製品より外側であって接着剤25より内側である。切断後、キャリアから剥離層24により上面側及び下面側のプリント配線板10を分離する(図6(A))。剥離層を介して、金属層と被覆層がキャリアから分離される。
(16)エッチングにより金属膜26を除去し、パッド76の上部を樹脂絶縁層50の第1面から露出させる(図6(B))。パッド76の内、樹脂絶縁層50から突出している部分が突出部分76Bに、樹脂絶縁層50に埋まっている部分が埋設部分76Aとなる。金属膜をエッチングにより除去する際、銅からなるパッド76表面のスズめっき膜38が、ストッパーとして機能する。金属膜が銅で被覆層がスズの場合、エッチング液にメルテックス社製のエープロセスを使用することができる。
金属膜が銅で被覆層がニッケルの場合、エッチング液にメック社のメックブライトVE−7100を使用することができる。金属膜が銅で被覆層が金やパラジウムの場合、エッチング液に塩化銅系のエッチング液を使用することができる。以上の組み合わせの場合、エッチング液を選択することにより、被覆層を実質的に溶解することなく、金属膜をエッチングにより除去できる。
突出部分の第1面と突出部分の側壁上に形成されている被覆層は露出していることが好ましい。
(17)その後、保護層74を剥離し、下面側のパッド158Pには防錆用のOSPを塗布する(図6(C)、OSPは図示せず)。なお、(15)で外部接続端子上に保護膜を形成してある場合、外部接続端子上にOSPを形成する必要は無い。外部接続端子上にスズとアンチモンからなる半田ボールを搭載する。230度でリフローすることにより、外部接続端子158P上にスズとアンチモンからなる半田バンプ79を形成する(図6(D))。
(18)引き続き、上面のパッド76の上部にスズ−鉛を含有するはんだペーストを印刷する。その後、200℃でリフローすることによりパッド上にはんだバンプ(はんだ体)を形成し、はんだバンプ78を有する多層プリント配線板が完成する(図7)。半田バンプ78はパッドの突出部分の側壁と上面に形成されることが好ましい。樹脂絶縁層50の第1面上にソルダーレジストを形成することなく、樹脂絶縁層50の第1面は露出することが好ましい。
パッド上の半田バンプ78を介してICチップ等の電子部品90を取り付ける。そして、外部接続端子上の半田バンプ79を介してマザーボード94へ取り付ける(図8)。
[第2実施形態]
本発明の第2実施形態に係る多層プリント配線板は被覆層がパッド上のニッケル膜とニッケル膜上のスズ膜とからなる例である。
第2実施形態の多層プリント配線板では、パッド76の突出部分76Bの表面にニッケルめっき膜40とスズめっき膜38とから成る被覆層が形成されている。半田バンプはニッケル膜を介してパッド上に形成される。ニッケルの耐食性が高いため、長期に渡り、半田バンプとパッド間の接続信頼性が高くなる。パッドが銅めっき膜からなり、半田バンプがスズ系の半田バンプからなる場合、被覆層がニッケル膜を有しているので、パッドと半田バンプ間で銅とスズからなる合金が形成され難くなる。スズ系の半田バンプとしては、スズバンプ、Sn/Pbバンプ、Sn/Abバンプ、Sn/Agバンプ、Sn/Ag/Cuバンプなどをあげることができる。
第2実施形態の多層プリント配線板の製造方法について説明する。
第1実施形態の(1)〜(3)の工程において、w3を7μmにし(図10(A))、すずめっき膜上にさらにニッケルめっき膜を形成する。すずめっき膜とニッケルめっき膜は共に電解めっき膜である。第2実施形態では、被覆層が2層の導電膜(下層の導電膜38と上層の導電膜39)からなる。ニッケルめっき膜39の厚さは3μmであり、すずめっき膜38の厚さは2μmである(図10(B))。
そして、図2(C)を参照して上述した第1実施形態と同様に、電解銅めっきにより、被覆層上にパッド76を形成する(図10(C))。以降の工程は図2(D)以降を参照して上述した第1実施形態と同様であるため、説明を省略する。
[第3実施形態]
本発明の第3実施形態に係る多層プリント配線板について図11を参照して説明する。
上述した第1実施形態では、パッド上に半田ペーストを印刷し、リフローを行い半田バンプを形成する。これに対して、第3実施形態では、図11(C)に示すように、パッド76にめっきにより半田めっき膜39を形成し、該半田めっき膜をリフローすることで、図11(D)に示すように半田バンプ78を形成する。
第3実施形態の多層プリント配線板の製造方法について説明する。
第1実施形態の(1)〜(3)の工程において、w3を10μmとする。さらに、金属膜の開口により露出する金属膜の側壁とキャリア(銅箔)上に形成するめっき膜を電解すずめっき膜から厚さ7μmの電解半田めっき膜に変更する。(図11(A))。
そして、図2(C)を参照して上述した第1実施形態と同様に、半田めっき膜上に電解銅めっきにより、パッド76を形成する(図11(B))。その後、第1実施形態の図2(D)〜図6(C)と同様の工程により、両面にバンプを有するプリント配線板が完成する(図11(D))。第3実施形態では、パッド上に半田ペーストを印刷する工程が不要となる。第3実施形態において、半田めっき膜とパッドの間にニッケルめっき膜などの被覆層を形成してもよい。
[実施例1]
以下に、実施例を挙げて本発明を更に具体的に説明するが、本発明は実施例の範囲に限定されるものではない。
実施例の多層プリント配線板10の製造方法について図12〜図19を参照して説明する。
(1)キャリアとして、樹脂層20に銅箔22が積層された厚さ0.4mmの銅張積層板30Aを準備する(図12(A))。銅張積層板の銅箔30A上にスパッタリングで厚さ20nmの炭素層(剥離層)23を形成する(図12(B))。銅箔と炭素層をシードとして炭素層上にストッパー層27として、厚さ3μmのニッケルめっき膜を電解めっきで形成する(図12(C))。その後、ニッケルめっき膜27上に厚さ18μmの銅めっき層(金属層)260を電解めっきで形成する。続いて、銅めっき層26と銅張積層板30Aの端面にエポキシ接着剤25を塗布し、両者を固定する(図12(D)。電解銅めっき層上に、市販の感光性ドライフィルムを張り付ける。ドライフィルム上にマスクを載置して、100mJ/cm2で露光する。その後、0.8%炭酸ナトリウムで現像し、開口32aを有する厚さ15μmのエッチングレジスト32を形成する(図12(E))。
(2)塩化第2銅を主成分とするエッチング液を用いてエッチングレジスト32の開口32a下の電解銅めっき層260を除去し、剥離層上のニッケルめっき膜を露出させる。ニッケルめっき膜により、エッチング深さを一定にすることができる。その時、同時に、エッチングレジスト32の開口32aにより露出している電解銅めっき層260に繋がっていてエッチングレジストの下に存在する電解銅めっき層の一部も除去する(図13(A))。エッチングレジスト下に金属膜としての電解銅めっき膜26aが形成される。本実施例ではw3は18μmである。
(3)電解スズめっきにより、露出されたニッケルめっき膜27上及び金属膜26aの側壁にスズめっき膜38を形成する(図13(B))。スズめっき膜38の厚さは3μmであり、被覆層として機能する。
(4)電解銅めっきにより、スズめっき膜上に底面(第2面)が平坦なパッド76を形成する(図13(C))。
(5)エッチングレジスト32を5%KOHで除去し、パッド76の一部を露出させる(図13(D))。パッドの底面と被覆層で覆われていないパッドの側壁が露出する。
(6)パッド76と金属膜26a上に樹脂絶縁層用樹脂フィルム(味の素社製:商品名;ABF−45SH)を積層する。その条件は真空度67Pa、圧力0.47MPa、温度85℃、圧着時間60秒である。その後、樹脂絶縁層用樹脂フィルムを170℃で40分間熱硬化し、第1面と第1面とは反対側の第2面とを有する樹脂絶縁層50とする(図14(A))。第1面は金属膜26aと向かい合う側の面である。
(7)次に、CO2 ガスレーザにて、樹脂絶縁層50にパッドの底面に至るビア用開口50aを形成する(図14(B))。
(8)ビア用開口50aを形成した基板を、60g/lの過マンガン酸を含む80℃の溶液に10分間浸漬し、樹脂絶縁層50の表面に存在する粒子を除去する。ビア用開口50aの内壁を含む樹脂絶縁層50の表面に粗化面(図示せず)が形成される。
(9)次に、上村工業社製の無電解銅めっき水溶液(スルカップPEA)中に、触媒を付与した基板を浸漬して、粗面全体に厚さ0.3〜3.0μmの無電解銅めっき膜を形成する。ビア用開口50aの内壁を含む樹脂絶縁層50の表面に無電解銅めっき膜52が形成された基板を得る(図14(C))。
〔無電解めっき条件〕
34℃の液温度で45分
(10)無電解銅めっき膜52が形成された基板に市販の感光性ドライフィルムを張り付ける。ドライフィルム上にマスクを載置して、110mJ/cm2 で露光し、0.8%炭酸ナトリウム水溶液で現像処理する。無電解銅めっき膜52上に厚さ25μmのめっきレジスト54が形成される(図15(A))。
(11)ついで、基板を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト54非形成部に、厚さ15μmの電解銅めっき膜56を形成する(図15(B))。
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 1 A/dm2
時間 70 分
温度 22±2 ℃
(12)さらに、めっきレジスト54を5%KOHで除去する。その後、電解銅めっき膜間の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して除去し、独立の導体回路58及びビア導体60を形成する(図15(C))。ついで、NaOH(10g/l)、NaClO2 (40g/l)、Na3 PO4 (6g/l)を含む水溶液を黒化浴(酸化浴)とする黒化処理、および、NaOH(10g/l)、NaBH4 (6g/l)を含む水溶液を還元浴とする還元処理を行い、導体回路58とビア導体60の表面に粗化面(図示せず)を形成する。
(13)上記(6)〜(12)の処理を繰り返し、ビア導体160、導体回路158を有する樹脂絶縁層150をビルドアップする(図16(A))。中間基板1001が形成される。
(14)次に、中間基板1001の両面に、開口70aを有し、その厚さが15〜25μmのソルダーレジスト層を形成する(図16(B))。
(15)次に、ソルダーレジスト層70を形成した基板に保護層74を形成する。その後、ソルダーレジスト層を有する中間基板の端部を図中X−Xで切断し(図16(C))、キャリア30Aから剥離層24により上面側及び下面側のプリント配線板10を分離させる(図17(A))。
(17)メック社製のNH1860シリーズを用いてストッパー層27のニッケルめっき膜を除去する。続いて、メルテックス社製のエープロセスにより、金属膜としての電解銅めっき膜26aを除去する。パッド76の上部が樹脂絶縁層50から露出する(図17(B))。樹脂絶縁層50から突出した部分が突出部分76Bに、樹脂絶縁層50に埋まっている部分が埋設部分76Aとなる。この際、銅からなるパッド76表面のスズめっき膜38が、ストッパーとして機能する。実質的にパッドはエッチング液に溶解しない。
(18)その後、保護層74を剥離し、下面側のパッド(外部接続端子)158Pには防錆用のOSPを塗布する(図17(C)、OSPは図示せず)。外部接続端子上にスズとアンチモンからなる半田ボールを搭載する。230度でリフローすることにより、外部接続端子158P上にスズとアンチモンからなる半田バンプ79を形成する(図17(D))。
(19)引き続き、上面のパッド76の上部にスズ−鉛を含有するはんだペーストを印刷する。その後、200℃でリフローすることによりパッド上にはんだバンプ(はんだ体)を形成し、はんだバンプ78を有する多層プリント配線板が完成する(図18)。ここで、スズ−鉛半田の代わりに、スズ−アンチモン、スズ−銀半田を用いることもできる。なお、上面のパッド76上に半田ペーストを印刷すると同時に、下面のソルダーレジスト層70の開口70aにスズ−アンチモンを含有するはんだペーストを印刷した後、230℃でリフローすることによりはんだバンプ(はんだ体)を形成し、上面及び下面にバンプを有する多層プリント配線板を製造することもできる。
上面の半田バンプ78を介してICチップ90を取り付ける。そして、下面の半田バンプ79を介してドータボード94へ取り付ける(図19)。
[実施例2]
実施例2は以下の点を除いて実施例1と同様である。
実施例2ではストッパー層を形成することなく、剥離層上に18μmの電解銅めっきからなる金属層260を形成している。そのため、実施例1の(17)において、ストッパー層を除去する必要はない。また、剥離層は炭素層ではなく、ニッケルめっき膜の1層からなっている。
上述した実施形態では、本発明のパッド構造をコア基板を有しないビルドアップ多層配線板に適用した例を挙げたが、本発明のパッド構成は、種々のプリント配線板に適用可能である。
38 スズめっき層
50、150 樹脂絶縁層
58、158 導体回路
60、160 ビア導体
76 バンプ
76A 埋設部分
76B 突出部分
78 半田バンプ

Claims (19)

  1. 第1面と第1面とは反対側の第2面とを有し第1のビア導体用の開口を有する樹脂絶縁層と、
    前記樹脂絶縁層の第1面側に形成されている電子部品を搭載するためのパッドと、
    前記樹脂絶縁層の第2面側に形成されている第1の導体回路と、
    前記樹脂絶縁層の開口に形成され、前記パッドと前記第1の導体回路とを接続する第1のビア導体と、からなるプリント配線板において、
    前記パッドは、前記樹脂絶縁層内に埋まっている部分と前記樹脂絶縁層から突出している部分とからなり、
    前記突出している部分は、前記埋まっている部分と該埋まっている部分の周囲に存在している前記樹脂絶縁層の第1面を被覆している。
  2. 請求項1のプリント配線板において、さらに、
    前記樹脂絶縁層の第2面下に配置され、第1面と第1面とは反対側の第2面とを有し第2のビア導体用の開口を有する下層の樹脂絶縁層と、
    前記下層の樹脂絶縁層の第2面側に形成されている第2の導体回路と、
    前記下層の樹脂絶縁層の開口に形成され、前記第1の導体回路と前記第2の導体回路または前記第1のビア導体と前記第2の導体回路とを接続する第2のビア導体とを有し、
    前記第2の導体回路の一部または前記第2のビア導体の一部は、外部基板と接続するための外部接続端子である。
  3. 請求項1に記載のプリント配線板において、さらに、前記突出している部分の表面に形成されためっきからなる被覆層を有する。
  4. 請求項3に記載のプリント配線板において、前記被覆層は、スズめっき層から成る。
  5. 請求項3に記載のプリント配線板において、前記被覆層は前記パッド上のニッケルめっき層と該ニッケルめっき層上のスズめっき層とからなる。
  6. 請求項1に記載のプリント配線板において、さらに、前記パッド上に形成された半田バンプを有する。
  7. 請求項1に記載のプリント配線板において、前記突出する部分と前記埋まっている部分は直接接続している。
  8. 請求項3に記載のプリント配線板において、前記被覆層は突出している部分の上面と側面に形成されている。
  9. 請求項1に記載のプリント配線板において、前記樹脂絶縁層の第1面は露出している。
  10. 請求項1に記載のプリント配線板において、前記パッドはパッド形成領域内に形成され、前記パッド形成領域以外の前記樹脂絶縁層の第1面は露出している。
  11. キャリアを準備することと、
    キャリア上に金属層を形成することと、
    金属層上にエッチングレジストを形成することと、
    前記エッチングレジストから露出している金属層の部分と該露出している金属層の部分に繋がっていて前記エッチングレジストの下に存在している金属層の一部を除去することにより、前記エッチングレジストの下に金属層から金属膜を形成することと、
    前記金属膜の側面と前記キャリア上に被覆層を形成することと、
    前記被覆層上に第1面と第1面とは反対側の第2面を有するパッドを形成することと、
    前記エッチングレジストを除去することと、
    前記金属膜と前記パッドの第2面上に第1面と第1面とは反対側の第2面を有する樹脂絶縁層を形成することと、
    前記樹脂絶縁層に前記パッドの第2面に至る第1の開口を形成することと、
    前記樹脂絶縁層の第2面上に第1の導体回路を形成することと、
    前記開口内に前記第1の導体回路と前記パッドとを接続する第1のビア導体を形成することと、
    前記キャリアを金属膜と被覆層から除去することと、
    前記金属膜を除去すること、とからなるプリント配線板の製造方法。
  12. 請求項11に記載のプリント板の製造方法において、さらに、前記樹脂絶縁層の第2面と前記第1の導体回路と前記第1のビア導体上に第1面と第1面とは反対側の第2面を有する下層の樹脂絶縁層を形成することと、前記下層の樹脂絶縁層に第1のビア導体または第1の導体回路に至る第2の開口を形成することと、前記下層の樹脂絶縁層の第2面上に第2の導体回路を形成することと、前記第2の開口に第1のビア導体と第2の導体回路または第1の導体回路と第2の導体回路とを接続する第2のビア導体を形成すること、とを有する。
  13. 請求項11に記載のプリント板の製造方法において、前記金属層は剥離層を介してキャリア上に形成されている。
  14. 請求項13に記載のプリント配線板において、前記剥離層は炭素層である。
  15. 請求項14に記載のプリント配線板において、炭素層は、厚さ1nm〜20nmである。
  16. 請求項13に記載のプリント配線板において、前記キャリアを金属膜と被覆層から除去することは剥離層を介して行われる。
  17. 請求項11に記載のプリント板の製造方法において、前記被覆層は、スズめっきから成る。
  18. 請求項11に記載のプリント板の製造方法において、前記被覆層は、スズめっき及びニッケルめっきから成る。
  19. 請求項11に記載のプリント板の製造方法において、前記被覆層は、半田めっきから成る。
JP2009287060A 2008-12-29 2009-12-18 プリント配線板及びプリント配線板の製造方法 Pending JP2010157718A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14113708P 2008-12-29 2008-12-29
US12/610,526 US8188380B2 (en) 2008-12-29 2009-11-02 Printed wiring board and method for manufacturing printed wiring board

Publications (1)

Publication Number Publication Date
JP2010157718A true JP2010157718A (ja) 2010-07-15

Family

ID=42283502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009287060A Pending JP2010157718A (ja) 2008-12-29 2009-12-18 プリント配線板及びプリント配線板の製造方法

Country Status (2)

Country Link
US (2) US8188380B2 (ja)
JP (1) JP2010157718A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174870A (ja) * 2011-02-21 2012-09-10 Ngk Spark Plug Co Ltd 多層配線基板
JP2014513438A (ja) * 2011-05-03 2014-05-29 エルジー イノテック カンパニー リミテッド 印刷回路基板及びその製造方法
WO2016189692A1 (ja) * 2015-05-27 2016-12-01 オリンパス株式会社 基板、半導体装置、および基板の製造方法
KR101814843B1 (ko) 2013-02-08 2018-01-04 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN108878373A (zh) * 2017-05-12 2018-11-23 新光电气工业株式会社 布线基板、布线基板的制造方法
JP2019080034A (ja) * 2017-10-20 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板
JP2021097104A (ja) * 2019-12-16 2021-06-24 凸版印刷株式会社 複合配線基板及び複合配線基板の製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8063315B2 (en) * 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
JP2011124382A (ja) * 2009-12-10 2011-06-23 Fujitsu Ltd プリント配線基板、プリント配線基板ユニット、および電子装置
KR20120124319A (ko) * 2011-05-03 2012-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP5118238B2 (ja) * 2011-06-27 2013-01-16 ファナック株式会社 耐食性と歩留まりを向上させたプリント基板
TWI495051B (zh) * 2011-07-08 2015-08-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
JP2013093405A (ja) * 2011-10-25 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
TWI557855B (zh) * 2011-12-30 2016-11-11 旭德科技股份有限公司 封裝載板及其製作方法
US9330993B2 (en) * 2012-12-20 2016-05-03 Intel Corporation Methods of promoting adhesion between underfill and conductive bumps and structures formed thereby
JP2014127623A (ja) * 2012-12-27 2014-07-07 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
CN104219867A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
JP2015026774A (ja) * 2013-07-29 2015-02-05 京セラサーキットソリューションズ株式会社 配線基板の製造方法
KR101585554B1 (ko) * 2014-01-22 2016-01-14 앰코 테크놀로지 코리아 주식회사 임베디드 트레이스 기판과 그의 범프 형성 방법
JP5795415B1 (ja) 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
CN106550532A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 用于制造部件载体的包括低流动性材料的保护结构
US10440836B2 (en) 2016-04-26 2019-10-08 Kinsus Interconnect Technology Corp. Double layer circuit board
WO2018066113A1 (ja) * 2016-10-06 2018-04-12 三井金属鉱業株式会社 多層配線板の製造方法
CN108257875B (zh) * 2016-12-28 2021-11-23 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及二者的制作方法
JP2020188209A (ja) * 2019-05-16 2020-11-19 イビデン株式会社 プリント配線板とプリント配線板の製造方法
US11830746B2 (en) * 2021-01-05 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174250A (ja) * 2001-09-28 2003-06-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2004079891A (ja) * 2002-08-21 2004-03-11 Ngk Spark Plug Co Ltd 配線基板、及び、配線基板の製造方法
JP2005175510A (ja) * 2000-10-18 2005-06-30 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2009010301A (ja) * 2007-06-29 2009-01-15 Furukawa Electric Co Ltd:The プリント配線板及びプリント回路板
JP2009212160A (ja) * 2008-02-29 2009-09-17 Kyocer Slc Technologies Corp 配線基板およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971899B (zh) * 1997-10-17 2010-05-12 揖斐电株式会社 封装基板
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
US6261941B1 (en) * 1998-02-12 2001-07-17 Georgia Tech Research Corp. Method for manufacturing a multilayer wiring substrate
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
EP1137332B1 (en) * 1999-09-02 2006-11-22 Ibiden Co., Ltd. Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board
EP1990833A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
DE60232473D1 (de) * 2001-03-14 2009-07-09 Ibiden Co Ltd Mehrschichtige Leiterplatte
EP1915041A1 (en) * 2001-09-28 2008-04-23 Ibiden Co., Ltd. Printed wiring board and printed wiring board manufacturing method
US6762503B2 (en) * 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
CN1806474A (zh) * 2004-06-11 2006-07-19 揖斐电株式会社 刚挠性电路板及其制造方法
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
US7190078B2 (en) * 2004-12-27 2007-03-13 Khandekar Viren V Interlocking via for package via integrity
KR100896810B1 (ko) * 2007-10-16 2009-05-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20110056838A1 (en) 2009-09-04 2011-03-10 Ibiden, Co., Ltd. Method of manufacturing printed wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175510A (ja) * 2000-10-18 2005-06-30 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2003174250A (ja) * 2001-09-28 2003-06-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2004079891A (ja) * 2002-08-21 2004-03-11 Ngk Spark Plug Co Ltd 配線基板、及び、配線基板の製造方法
JP2009010301A (ja) * 2007-06-29 2009-01-15 Furukawa Electric Co Ltd:The プリント配線板及びプリント回路板
JP2009212160A (ja) * 2008-02-29 2009-09-17 Kyocer Slc Technologies Corp 配線基板およびその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174870A (ja) * 2011-02-21 2012-09-10 Ngk Spark Plug Co Ltd 多層配線基板
US9119333B2 (en) 2011-02-21 2015-08-25 Ngk Spark Plug Co., Ltd. Multilayer wiring board
JP2014513438A (ja) * 2011-05-03 2014-05-29 エルジー イノテック カンパニー リミテッド 印刷回路基板及びその製造方法
US10349519B2 (en) 2011-05-03 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
KR101814843B1 (ko) 2013-02-08 2018-01-04 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US10332752B2 (en) 2015-05-27 2019-06-25 Olympus Corporation Substrate, semiconductor device, and manufacturing method of substrate
JPWO2016189692A1 (ja) * 2015-05-27 2018-03-15 オリンパス株式会社 基板、半導体装置、および基板の製造方法
WO2016189692A1 (ja) * 2015-05-27 2016-12-01 オリンパス株式会社 基板、半導体装置、および基板の製造方法
CN108878373A (zh) * 2017-05-12 2018-11-23 新光电气工业株式会社 布线基板、布线基板的制造方法
JP2018195600A (ja) * 2017-05-12 2018-12-06 新光電気工業株式会社 配線基板、配線基板の製造方法
US11923282B2 (en) 2017-05-12 2024-03-05 Shinko Electric Industries Co., Ltd. Wiring substrate
JP2019080034A (ja) * 2017-10-20 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板
JP7188836B2 (ja) 2017-10-20 2022-12-13 サムソン エレクトロ-メカニックス カンパニーリミテッド. プリント回路基板
JP2021097104A (ja) * 2019-12-16 2021-06-24 凸版印刷株式会社 複合配線基板及び複合配線基板の製造方法
JP7472484B2 (ja) 2019-12-16 2024-04-23 Toppanホールディングス株式会社 複合配線基板及び複合配線基板の製造方法

Also Published As

Publication number Publication date
US8188380B2 (en) 2012-05-29
US20120061347A1 (en) 2012-03-15
US8418360B2 (en) 2013-04-16
US20100163293A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
JP2010157718A (ja) プリント配線板及びプリント配線板の製造方法
US9363891B2 (en) Printed wiring board and method for manufacturing the same
JP5415580B2 (ja) 多層プリント配線板
JP4913053B2 (ja) 多層プリント配線板
JP5101169B2 (ja) 配線基板とその製造方法
JP4847547B2 (ja) ラウンド型半田バンプを有するプリント基板
US9179552B2 (en) Wiring board
WO2006046510A1 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2006216714A (ja) 多層プリント配線板
JP2006216713A (ja) 多層プリント配線板
JP2010206192A (ja) プリント配線板の製造方法及びプリント配線板
JPWO2013014838A1 (ja) 配線基板
JP2010206169A (ja) プリント配線板の製造方法
JP2010206193A (ja) プリント配線板の製造方法及びプリント配線板
JP4452650B2 (ja) 配線基板およびその製造方法
JP2010206170A (ja) プリント配線板
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
JP5432800B2 (ja) 配線基板の製造方法
JP2012074487A (ja) 半導体パッケージの製造方法
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JP5942514B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP2002190549A (ja) 多層配線板および多層配線板の製造方法
JP2005235980A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
JP2005011918A (ja) 配線基板及びその製造方法
JP2005093930A (ja) 多層基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140701