JP2010206193A - プリント配線板の製造方法及びプリント配線板 - Google Patents

プリント配線板の製造方法及びプリント配線板 Download PDF

Info

Publication number
JP2010206193A
JP2010206193A JP2010035596A JP2010035596A JP2010206193A JP 2010206193 A JP2010206193 A JP 2010206193A JP 2010035596 A JP2010035596 A JP 2010035596A JP 2010035596 A JP2010035596 A JP 2010035596A JP 2010206193 A JP2010206193 A JP 2010206193A
Authority
JP
Japan
Prior art keywords
pad
wiring board
printed wiring
plating
conductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010035596A
Other languages
English (en)
Inventor
Toru Furuta
徹 古田
Kotaro Takagi
孔太郎 高木
Michio Ido
道雄 井戸
Akihiro Miyata
明弘 宮田
Fumitaka Takagi
史貴 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JP2010206193A publication Critical patent/JP2010206193A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 接続信頼性の高いパッドを備えるプリント配線板を提案する。
【解決手段】 パッド６１が、導体回路５８よりも厚みが２〜１０μｍの厚い。ＩＣチップ９０の端子９２とパッド６１とをワイヤーボンディングする際に、接続ワイヤー９１がソルダーレジスト層７０に接触し難い。したがって、電子部品とパッドとの接続信頼性を高めることができる。また、パッド６１の厚みを厚くすることにより、パッド部の金属割合が増える。剛性の高い金属割合が増えることにより、熱応力の緩和が期待でき、基板の反りの抑制が可能になる。このため、反りに起因する接続信頼性の低下が生じ難い。
【選択図】 図４

Description

本発明は、ＩＣチップなどの電子部品を搭載するプリント配線板に関し、特に、ワイヤーボンディング接続を行うためのパッドを備えるプリント配線板に関するものである。
ＩＣチップをプリント配線板に搭載する際に、ＩＣチップの端子とプリント配線板のパッドとの間の電気接続を細金属線で行うワイヤーボンディングが用いられる場合がある。一般的に、プリント配線板の表面にはソルダーレジスト層が設けられ、パッドはソルダーレジスト層に設けられた開口により露出されている。
特許文献１には、ワイヤーボンディング用回路基板において、半導体チップを実装する位置に絶縁層を設け、半導体チップから回路基板上のボンディング電極に電気的に接続する配線パターンを、絶縁層を設けた半導体チップ実装位置の内側に引き廻すように形成することで、高密度配線や高密度実装を可能としたワイヤーボンディング用回路基板について開示されている。
特開２０００−３５７８５１号公報
しかしながら、半導体チップ実装位置よりも外側は、絶縁層が形成されていないため、半導体チップの作動による発熱や熱サイクル試験等において、回路基板の伸縮や応力により反りが生じ、反りに起因してパッドとワイヤーとの接続信頼性の低下、半導体素子との接続不良が生じ得る。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、接続信頼性の高いパッドを備えるプリント配線板を提案することにある。
上記目的を達成するため、本願発明のプリント配線板の製造方法は、
第１面と該第１面とは反対側の第２面を有する絶縁板を準備することと、前記絶縁板の第１面に金属膜を形成することと、前記金属膜上に、めっきレジストを形成することと、前記めっきレジストから露出する金属膜上にめっき膜を形成することと、前記めっき膜の一部をエッチングレジストで覆うことと、前記エッチングレジストから露出している前記めっき膜をエッチングにより薄くすることと、前記エッチングレジストを除去することと、前記めっきレジストを除去することと、前記めっきレジストを除去することにより露出する前記金属膜を除去することで電子部品の電極とワイヤーボンディング接続するためのパッドと該パッドよりも厚みが薄い導体回路とからなる配線を形成することと、前記絶縁板の第１面と前記配線上にソルダーレジスト層を形成することと、前記パッドと前記パッドに繋がっている導体回路の一部を露出する開口を前記ソルダーレジスト層に形成することと、前記開口により露出している前記パッド及び導体回路の一部に金属被膜を形成すること、とからなる。
上記目的を達成するため、本願発明のプリント配線板の製造方法は、
第１面と該第１面とは反対側の第２面を有する絶縁板を準備することと、前記絶縁板の第１面に金属膜を形成することと、前記金属膜の一部を第１のめっきレジストで覆うことと、前記第１のめっきレジストから露出する前記金属膜上に第１のめっき膜を形成することと、前記第１のめっき膜の一部を第２のめっきレジストで覆うことと、前記第２のめっきレジストから露出している前記第１のめっき膜上に第２のめっき膜を形成することと、前記第１及び第２のめっきレジストを除去することと、前記第１と第２のめっき膜から露出している前記金属膜を除去することで電子部品の電極とワイヤーボンディング接続するためのパッドと該パッドよりも厚みが薄い導体回路とからなる配線を形成することと、前記絶縁板の第１面と前記配線上にソルダーレジスト層を形成することと、前記パッドと前記パッドに繋がっている導体回路の一部を露出する開口を前記ソルダーレジスト層に形成することと、前記パッドに金属被膜を形成すること、とからなる。
上記目的を達成するため、本願発明のプリント配線板は、
第１面と該第１面とは反対側の第２面とを有する絶縁板と、前記絶縁板の第１面に形成されていて、電子部品の電極とワイヤーボンディング接続するためのパッドと該パッドと繋がっている導体回路とからなる配線と、前記パッドに形成されている金属被膜と、からなるプリント配線板において、前記パッドの厚みは前記導体回路の厚みより厚い。
本願発明のプリント配線板では、パッドが導体回路よりも厚みが厚い。このため、ＩＣチップ等の電子部品の端子とパッドとをワイヤーボンディングする際に、接続ワイヤーが絶縁層に接触し難い。したがって、電子部品とパッドとの接続信頼性を高めることができる。また、絶縁層の厚みを均一にするため、プリント配線板に反りが起き難い。更に、パッドの厚みを厚くすることにより、パッド部の金属割合が増える。剛性の高い金属割合が増えることにより、熱応力の緩和が期待でき、基板の反りの抑制が可能になる。このため、反りに起因するパッドと接続ワイヤーとの接続信頼性の低下、半導体素子との接続不良が生じ難い。また更に、パッドの厚みが厚いため、パッドＩＣチップの端子間の距離が短くなり、接続ワイヤーの長さが短くなり、接続ワイヤー自体の電気抵抗を小さくできる。
本発明の多層プリント配線板の断面図及び上面図である。 第１実施形態に係るプリント配線板の製造方法を示す工程図である。 第１実施形態に係るプリント配線板の製造方法を示す工程図である。 第１実施形態に係るプリント配線板の製造方法を示す工程図である。 第２実施形態に係るプリント配線板の製造方法を示す工程図である。 第２実施形態に係るプリント配線板の製造方法を示す工程図である。 第２実施形態に係るプリント配線板の製造方法を示す工程図である。 第１実施形態に係る多層プリント配線板の改変例を示す上面図及び断面図である。 第２実施形態に係る多層プリント配線板の改変例を示す上面図及び断面図である。 本発明のプリント配線板の改変例を示す平面図である。 本発明の第１実施例の多層プリント配線板の製造方法を示す工程図である。 本発明の第１実施例の多層プリント配線板の製造方法を示す工程図である。 本発明の第１実施例の多層プリント配線板の製造方法を示す工程図である。 本発明の第１実施例の多層プリント配線板の製造方法を示す工程図である。 本発明の第１実施例の多層プリント配線板の製造方法を示す工程図である。 本発明の第１実施例の多層プリント配線板の製造方法を示す工程図である。 本発明の第１実施例の多層プリント配線板の製造方法を示す工程図である。 第１実施例に係る多層プリント配線板の断面図である。 第１実施形態に係る多層プリント配線板にＩＣチップを載置した状態を示す断面図である。
[実施形態]
[第１実施形態]
図１（Ａ）〜図１（Ｃ）を参照して、本発明のプリント配線板の構成について説明する。
図１（Ａ）は、多層プリント配線板１０の断面図を示している。多層プリント配線板１０では、コア基板３０の表面に導体回路３４が形成されている。コア基板３０の表面と裏面とはスルーホール３６を介して接続されている。スルーホール３６は、スルーホールランドを構成する蓋めっき層３６ａ、３６ｄと、側壁導体層３６ｂとから成り、側壁導体層３６ｂの内部には樹脂充填剤３７が充填されている。蓋めっき層（スルーホールランド）３６ａ、３６ｄの上にフィルドビア６０及び導体回路５８の形成された樹脂絶縁層５０と、フィルドビア１６０及び導体回路１５８の形成された樹脂絶縁層１５０とが配設されている。上面側の導体回路１５８の所定位置にはパッド１６１が形成されている。樹脂絶縁層１５０の上層にはソルダーレジスト層７０が形成されており、上面側の該ソルダーレジスト層７０の開口部７１を介して導体回路１５８の一部とパッド１６１が露出され、下面側の開口部７１にバンプ７８が形成されている。
図１（Ｂ）は、多層プリント配線板１０の一部を拡大して示した上面図を示し、図１（Ｃ）は、図１（Ｂ）に示したＡ−Ａ’断面を示している。パッド１６１の厚みは、導体回路１５８よりも厚く形成されており、２〜１０μｍ程度厚く形成されることが好ましい。パッド１６１は、該多層プリント配線板と半導体チップなどの電子部品の端子とをワイヤーボンディングするために用いられ、必要に応じてパッド表面にAu等の金属膜７４を被覆する。
引き続き、本発明の第１実施形態に係るプリント配線板１０の製造方法について図２〜図４を参照して説明する。
（１）樹脂から成る絶縁層５０の中央部に開口５０Ａを形成する（図２（Ａ））。ここで、絶縁層５０は、図中で左側の部位のみを示す。絶縁層５０上に、銅等の金属膜５２を形成する（図２（Ｂ））。金属膜は、無電解銅めっきで形成できる。ここで、めっき膜を形成する代わりに、金属箔を貼り付けることもできる。
（２）金属膜５２上に、パッド及び導体回路を形成するための第１のめっきレジスト５４ａを形成し（図２（Ｃ））、電解めっき液に浸漬し、金属膜５２を介して通電し、めっきレジスト非形成部に第１の電解銅めっき膜５６ａを形成する（図２（Ｄ））。
（３）導体回路となる第１の電解銅めっき膜５６ａ上にパッドを形成するための第２のめっきレジスト５５を形成し（図３（Ａ））、電解めっき液に浸漬し、第２のめっきレジスト５５の非形成部の第１の電解銅めっき膜５６ａ上に２〜１０μｍの厚みの第２の電解銅めっき膜５９を形成する（図３（Ｂ））。
（４）第１のめっきレジスト５４ａ及び第２のめっきレジスト５５を剥離し、第１の電解銅めっき膜５６ａから成る導体回路５８と、第１の電解銅めっき膜５６ａ及び第１の電解銅めっき膜５６ａ上に形成された第２の電解銅めっき膜５９から成るパッド６１とを形成する（図３（Ｃ））。そして、第１のめっきレジスト５４ａ下の金属膜５２をエッチングにより除去する（図３（Ｄ））。これにより、厚みｈ１：１５μｍの導体回路５８と、厚みｈ２：１８〜２５μｍのパッド６１を形成する。
（５）絶縁層５０上に、パッド６１を露出する開口部７１を設け、厚みｈ３：２５〜３５μｍのソルダーレジスト層７０を形成する（図４（Ａ））。なお、開口部７１は、パッドのみを露出してもよく、パッドの周辺部を開口させてもよい。
（６）開口部７１から露出するパッド６１に、ニッケル‐金からなる金属被膜７２を形成する（図４（Ｂ））。これにより、プリント配線板１０が完成する。なお、ニッケル‐金からなる金属被膜７２は、図３（Ｂ）で示した電気銅めっき膜５９を形成した後に形成することも可能である。その場合、金属被膜は、パッドの上面にのみ形成されることになる。
引き続き、プリント配線板１０へのＩＣチップの搭載について説明する。
プリント配線板１０の開口５０Ａ下部にＩＣチップ９０を接着剤９３を介して取り付ける（図４（Ｃ））。ＩＣチップ９０のパッド９２と、プリント配線板１０のパッド６１との間に接続ワイヤー９１をボンディングし、プリント配線板１０とＩＣチップ９０との接続を取る（図４（Ｄ））。ＩＣチップ９０とプリント配線板１０の接続ワイヤー６１とを封止するようにアンダーフィル材ＵＦを充填する（図４（Ｄ））。別例として、ニッケル‐金からなる金属被膜７２は、図３（Ｂ）で示した電気銅めっき膜５９を形成した後に形成することも可能である。その場合、金属被膜は、パッドの上面にのみ形成されることになる。（図４（Ｆ））
なお、パッド６１の厚みは、ソルダーレジスト層７０よりも低くすることが好ましい。ソルダーレジスト層７０よりも厚いパッド６１を形成することも可能であるが、電子部品の実装位置が高くなるため、軽薄化という点では、ソルダーレジスト層よりも低くする方が良い。なお、金属被膜７２は、ニッケル、金以外に、パラジウム、白金、銀、鉛、亜鉛、錫から選ばれる金属を用いることができる。
第１実施形態の製造方法に係るプリント配線板では、パッド６１が、第１の電解銅めっき膜５６ａと２〜１０μｍの第２の電解銅めっき膜５９とから成り、第１の電解銅めっき膜５６ａから成る導体回路５８よりも厚みが２〜１０μｍの厚い。ＩＣチップ９０の端子９２とパッド６１とをワイヤーボンディングする際に、接続ワイヤー９１がソルダーレジスト層７０に接触し難い。したがって、電子部品とパッドとの接続信頼性を高めることができる。また、ソルダーレジスト層７０の厚みを均一にするため、プリント配線板に反りが起き難い。更に、パッド６１の厚みを厚くすることにより、パッド部の金属割合が増える。剛性の高い金属割合が増えることにより、熱応力の緩和が期待でき、基板の反りの抑制が可能になる。このため、反りに起因するパッドと接続ワイヤーとの接続信頼性の低下、ＩＣチップとの接続不良が生じ難い。また更に、パッド６１の厚みが厚いため、パッド６１−ＩＣチップ９０の端子９２間の距離が短くなり、接続ワイヤー６１の長さが短くなり、接続ワイヤー自体の電気抵抗を小さくできる。
また、第１のめっき膜上に第２のめっき膜を形成して厚みを高めるので、エッチングレジストを被覆してエッチングを行い導体配線の厚みを薄くする製造方法と比較して、パッド及び導体配線にサイドエッチングが発生せず、パッド及び導体配線の信頼性を低下させることが無い。
[第２実施形態]
本発明の第２実施形態に係るプリント配線板１０の製造方法について図５〜図７を参照して説明する。
（１）樹脂から成る絶縁層５０の中央部に開口５０Ａを形成する（図５（Ａ））。ここで、絶縁層５０は、図中で左側の部位のみを示す。樹脂から成る絶縁層５０上に、銅等の金属膜５２を形成する（図５（Ｂ））。金属膜は、無電解銅めっきで形成できる。ここで、めっき膜を形成する代わりに、金属箔を貼り付けることもできる。
（２）金属膜５２上に、パッド及び導体回路を形成するためのめっきレジスト５４ｂを形成し（図５（Ｃ））、電解めっき液に浸漬し、金属膜５２を介して通電し、めっきレジスト非形成部に厚み１８〜２５μｍの電解銅めっき膜５６ｂを形成する（図５（Ｄ））。
（３）パッドとなる電解銅めっき膜５６ｂ上にパッドを形成するためのエッチングレジスト５７を形成し（図６（Ａ））、エッチング液に浸漬し、エッチングレジスト５７の非形成部である導体回路となる電解銅めっき膜５６の表面を厚み２〜１０μｍエッチングする（図６（Ｂ））。
（４）めっきレジスト５４ｂ及びエッチングレジスト５７を剥離し、厚み２〜１０μｍエッチングされた電解銅めっき膜５６ｂから成る導体回路５８と、エッチングされない電解銅めっき膜５６ｂから成るパッド６１とを形成する（図６（Ｃ））。そして、めっきレジスト５４ｂ下の金属膜５２をエッチングにより除去する（図６（Ｄ））。これにより、厚みｈ１：１５μｍの導体回路５８と、厚みｈ２：１８〜２５μｍのパッド６１を形成する。
（５）絶縁層５０上に、パッド６１を露出する開口部７１を設け、厚みｈ３：２５〜３５μｍのソルダーレジスト層７０を形成する（図７（Ａ））。
（６）開口７１から露出するパッド６１に、ニッケル‐金からなる金属膜７２を形成する（図７（Ｂ））。これにより、プリント配線板１０が完成する。
引き続き、プリント配線板１０へのＩＣチップの搭載について説明する。
プリント配線板１０の開口５０Ａ下部にＩＣチップ９０を接着剤９３を介して取り付ける（図７（Ｃ））。ＩＣチップ９０のパッド９２と、プリント配線板１０のパッド６１との間に接続ワイヤー９１をボンディングし、プリント配線板１０とＩＣチップ９０との接続を取る（図７（Ｄ））。ＩＣチップ９０とプリント配線板１０の接続ワイヤー６１とを封止するようにアンダーフィル材ＵＦを充填する（図７（Ｄ））。
第２実施形態の製造方法に係るプリント配線板１０では、パッド６１が、２〜１０μｍ程度エッチングが施される導体回路５８よりも厚みが厚い。ＩＣチップ９０の端子９２とパッド６１とをワイヤーボンディングする際に、接続ワイヤー９１がソルダーレジスト層７０に接触し難い。したがって、電子部品とパッドとの接続信頼性を高めることができる。また、ソルダーレジスト層７０の厚みを均一にするため、プリント配線板に反りが起き難い。更に、パッド６１の厚みを厚くすることにより、パッド部の金属割合が増える。剛性の高い金属割合が増えることにより、熱応力の緩和が期待でき、基板の反りの抑制が可能になる。このため、反りに起因するパッドと接続ワイヤーとの接続信頼性の低下、ＩＣチップとの接続不良が生じ難い。また更に、パッド６１の厚みが厚いため、パッド６１−ＩＣチップ９０の端子９２間の距離が短くなり、接続ワイヤー６１の長さが短くなり、接続ワイヤー自体の電気抵抗を小さくできる。
また、エッチングの際に、パッド６１の側面、及び、導体回路５８の側面にはめっきレジスト５４ａが残っているので、パッド６１及び導体回路５８にサイドエッチングが発生しない。このため、サイドエッチングが発生する、エッチングレジストを被覆してエッチングを行い配線の厚みを薄くする製造方法と比較して、パッド及び回路の信頼性を低下させることが無い。
上記第１実施形態及び第２実施形態において説明したプリント配線板に係るパッドは、配線幅とパッド幅が等しいものに限るものではなく、図１０（Ａ）に示すように、矩形形状の複数のパッド６１を、ソルダーレジスト層７０に設けた開口７１により露出させることもできる。また、図１０（Ｂ）のように、略円形形状のパッド６１を設けてもよく、図１０（Ｃ）のように、パッドのみを格子状に形成し、凸部のソルダーレジストから露出させてもよい。
さらに、第１実施形態の変更例として、次のような方法も可能である。図８（Ａ）は、プリント配線板１０上に第２のめっきレジスト５５が形成された上面図であり、図８（Ｂ）と図８（Ｃ）は、それぞれ、図８（Ａ）で示したＨ１−Ｈ１’とＷ１−Ｗ１’の断面図である。第２のめっきレジスト５５が、第１の電解銅めっき膜の幅よりも狭く形成されている。この場合、その後に形成されるパッド６１は、図８（Ｄ）に示すように、導体回路５８よりも縦方向、横方向ともに狭く形成されることになる。
また、第２実施形態の変更例として、次のような方法も可能である。
図９（Ａ）は、第１の電解銅めっき膜上にエッチングレジスト５７が形成された上面図であり、図９（Ｂ）と図９（Ｃ）は、それぞれ、図９（Ａ）で示したＨ２−Ｈ２’とＷ２−Ｗ２’の断面図である。エッチングレジスト５７が、第１の電解銅めっき膜の幅よりも狭く形成されている。この場合、その後に形成されるパッド６１は、図９（Ｄ）に示すように、導体回路５８よりも縦方向、横方向ともに狭く形成されることになる。
[実施例]
[第１実施例]
先ず、本発明の第１実施例に係るビルドアップ多層プリント配線板１０の構成について、図１１〜図１９を参照して説明する。図１８は、該多層プリント配線板１０の断面図を、図１９は、図１８に示す多層プリント配線板１０にＩＣチップ９０を取り付け、ドータボード９４へ載置した状態を示している。図１８に示すように、多層プリント配線板１０では、コア基板３０の表面に導体回路３４が形成されている。コア基板３０の表面と裏面とはスルーホール３６を介して接続されている。スルーホール３６は、スルーホールランドを構成する蓋めっき層３６ａ、３６ｄと、側壁導体層３６ｂとから成り、側壁導体層３６ｂの内部には樹脂充填剤３７が充填されている。蓋めっき層（スルーホールランド）３６ａ、３６ｄの上にフィルドビア６０及び導体回路５８の形成された樹脂絶縁層５０と、フィルドビア１６０及び導体回路１５８の形成された樹脂絶縁層１５０とが配設されている。上面側の導体回路１５８の所定位置にはパッド１６１が形成されている。樹脂絶縁層１５０の上層にはソルダーレジスト層７０が形成されており、上面側の該ソルダーレジスト層７０の開口部７１を介してパッド１６１が露出され、下面側の開口部７１にバンプ７８が形成されている。
図１９中に示すように、多層プリント配線板１０の上面側のパッド１６１は、ＩＣチップ９０のバンプ９２へ接続ワイヤー９１を介して接続される。一方、下側のハンダバンプ７８は、ドータボード９４のランド９６へ接続されている。ＩＣチップ９０の周囲にはアンダーフィル材ＵＦが充填され、樹脂封止がなされている。
引き続き、図１９を参照して上述した多層プリント配線板１０の製造方法について図１１〜図１８を参照して説明する。
（１）厚さ０．２〜０．８ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる絶縁性基板３０の両面に５〜２５０μｍの銅箔３２がラミネートされている銅張積層板３０Ａを出発材料とした（図１１（Ａ））。まず、この銅張積層板をドリル削孔して通孔１６を穿設し（図１１（Ｂ））、無電解めっき処理および電解めっき処理（後述するめっき液と条件（工程（１３）、（１５））参照）を施し、スルーホール３６の側壁導体層３６ｂを形成した（図１１（Ｃ））。通孔１６の開口径は、ドリルの選択により０．１〜０．２５ｍｍΦで形成し、そのピッチは０．１５〜０．５７５ｍｍとした。
（２）スルーホール３６を形成した基板３０を水洗いし、乾燥した後、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4 （６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行い、スルーホール３６の側壁導体層３６ｂ及び表面に粗化面３６αを形成する（図１１（Ｄ））。
（３）次に、平均粒径１０μｍの銅粒子を含む充填剤３７（タツタ電線製の非導電性穴埋め銅ペースト、商品名：ＤＤペースト）を、スルーホール３６へスクリーン印刷によって充填し、乾燥、硬化させる（図１２（Ａ））。これは、スルーホール部分に開口を設けたマスクを載置した基板上に、印刷法にて塗布することによりスルーホールに充填させ、充填後、乾燥、硬化させる。
引き続き、そして、スルーホール３６からはみ出した充填剤３７を、＃６００のベルト研磨紙（三共理化学製）を用いたベルトサンダー研磨により除去し、さらにこのベルトサンダー研磨による傷を取り除くためのバフ研磨を行い、基板３０の表面を平坦化する（図１２（Ｂ）参照）。このようにして、スルーホール３６の側壁導体層３６ｂと樹脂充填剤３７とが粗化層３６αを介して強固に密着した基板３０を得る。
（４）前記（３）で平坦化した基板３０表面に、パラジウム触媒（アトテック製）を付与し、無電解銅めっきを施すことにより、厚さ０．６μｍの無電解銅めっき膜２３を形成する（図１２（Ｃ）参照）。
（５）ついで、以下の条件で電解銅めっきを施し、厚さ１５μｍの電解銅めっき膜２４を形成し、導体回路３４となる部分の厚付け、およびスルーホール３６に充填された充填剤３７を覆う蓋めっき層（スルーホールランド）となる部分を形成する（図１２（Ｄ））。
〔電解めっき水溶液〕
硫酸 １８０ ｇ／ｌ
硫酸銅 ８０ ｇ／ｌ
添加剤（アトテックジャパン製、商品名：カパラシドＧＬ）
１ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １Ａ／ｄｍ２
時間 ３０分
温度 室温
（６）導体回路および蓋めっき層となる部分を形成した基板３０の両面に、市販の感光性ドライフィルムを張り付け、パターンを有するマスクを載置して、１００ｍＪ／ｃｍ２で露光、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのエッチングレジスト２５を形成する（図１２（Ｅ）参照）。
（７）そして、エッチングレジスト２５を形成してない部分のめっき膜２３，２４と銅箔３２を、塩化第２銅を主成分とするエッチング液にて溶解除去し、さらに、エッチングレジスト２５を５％ＫＯＨで剥離除去して、独立した導体回路３４、および、充填剤３７を覆う蓋めっき層３６ａ、３６ｄを形成する（図１３（Ａ）参照）。所謂テンティング法である。
（８）次に、導体回路３４および充填剤２７を覆う蓋めっき層３６ａ、３６ｄの表面にメック社製のマイクロエッチング剤（ＣＺシリーズ）を使用して粗化層（凹凸層）３４βを形成した（図１３（Ｂ））。
（９）基板の両面に、基板より少し大きめの層間樹脂絶縁層用樹脂フィルム（味の素社製：商品名；ＡＢＦ−４５ＳＨ）５０γを基板上に載置し、圧力０．４５ＭＰａ、温度８０℃、圧着時間１０秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより樹脂絶縁層５０を形成した（図１３（Ｃ））。すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度６７Ｐａ、圧力０．４７ＭＰａ、温度８５℃、圧着時間６０秒の条件で本圧着し、その後、１７０℃で４０分間熱硬化させた。
（１０）次に、波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム径４．０ｍｍ、トップハットモード、パルス幅３〜３０μ秒、マスクの貫通孔の径１．０〜５．０ｍｍ、１〜３ショットの条件で樹脂絶縁層５０にバイアホール用開口５１を形成した（図１３（Ｄ））。ここで、樹脂絶縁層５０には、バイアホールの底の直径がφ６０μｍになるように、上記レーザ条件を調整した。この結果、蓋めっき層３６ａ，３６ｄ上に形成されたバイアホールの底径はΦ６０μｍとなった。
（１１）フィルドビア用開口５１を形成した基板を、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬し、樹脂絶縁層５０の表面に存在するエポキシ樹脂粒子を溶解除去することにより、フィルドビア用開口５１の内壁を含む樹脂絶縁層５０の表面に粗化面５０αを形成した（図１４（Ａ））。
（１２）次に、上記処理を終えた基板を、中和溶液（シプレイ社製）に浸漬してから水洗いした。
さらに、粗面化処理（粗化深さ３μｍ）した該基板の表面に、パラジウム触媒を付与することにより、樹脂絶縁層の表面およびフィルドビア用開口の内壁面に触媒核を付着させた。すなわち、上記基板を塩化パラジウム（ＰｂＣｌ2 ）と塩化第一スズ（ＳｎＣｌ2 ）とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
（１３）次に、上村工業社製の無電解銅めっき水溶液（スルカップＰＥＡ）中に、触媒を付与した基板を浸漬して、粗面全体に厚さ０．３〜３．０μｍの無電解銅めっき膜を形成し、バイアホール用開口５１の内壁を含む樹脂絶縁層５０の表面に無電解銅めっき膜５２が形成された基板を得た（図１４（Ｂ））。
〔無電解めっき条件〕
３４度の液温度で４５分
（１４）無電解銅めっき膜５２が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、１１０ｍＪ／ｃｍ2 で露光し、０．８％炭酸ナトリウム水溶液で現像処理することにより、厚さ２５μｍのめっきレジスト５４を設けた（図１４（Ｃ））。
（１５）ついで、基板３０を５０℃の水で洗浄して脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し電解めっき膜５６を形成した（図１５（Ａ））。
〔電解めっき液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤 １９．５ ｍｌ／ｌ
レベリング剤 ５０ ｍｇ／ｌ
光沢剤 ５０ ｍｇ／ｌ
〔電解めっき条件〕
電流密度 １ Ａ／ｄｍ2
時間 ７０ 分
温度 ２２±２ ℃
（１６）さらに、めっきレジスト５４を５％ＫＯＨで剥離除去した後、そのめっきレジスト下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の導体回路５８及びフィルドビア６０とした（図１５（Ｂ））。
（１７）ついで、上記（４）と同様の処理を行い、導体回路５８及びフィルドビア６０の表面に粗化面５８αを形成した。上層の導体回路５８の厚みは１５μｍの厚みであった（図１５（Ｃ））。ただし、上層の導体回路の厚みは、５〜２５μｍの間で形成してもよい。
（１８）上記（９）〜（１５）の工程を繰り返すことにより、さらに上層の樹脂絶縁層１５０上に、めっきレジスト１５４の非形成部に、無電解めっき膜１５２及び電解めっき膜１５６から成る導体回路１５８及びフィルドビア１６０を形成する（図１５（Ｄ））。
（１９）配線パターンとなる電解めっき膜１５６上にパッドを形成するための第２のめっきレジスト１５５を形成する（図１６（Ａ））。
（２０）電解めっき液に浸漬し、第２のめっきレジスト１５５に非形成部の電解めっき膜１５６上に２〜１０μｍの厚みの電解銅めっき膜１５９を形成する（図１６（Ｂ））。
（２１）めっきレジスト１５４及び第２のめっきレジスト１５５を剥離し、電解めっき膜１５６から成る回路１５８に形成された銅めっき膜１５９から成るパッド１６１を形成する。そして、めっきレジスト１５４下の無電解めっき膜１５２をエッチングにより剥離した後、粗化層１６０αを形成する（図１６（Ｃ））。
（２２）次に、多層配線基板の両面に、市販のソルダーレジスト組成物７０を２５〜３５μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2 の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成した（図１７（Ａ））。
そして、さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件でそれぞれ加熱処理を行って絶縁層を硬化させ、開口を有し、その厚さが２０〜３０μｍのレジストパターン層を形成した。
（２３）次に、ソルダーレジスト層７０を形成した基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ０．５μｍのニッケルめっき層７２を形成した。さらに、その基板をシアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解金めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に、厚さ０．０３μｍの金めっき層７４を形成した（図１７（Ｂ））。ニッケル−金層以外にも、スズ、貴金属層（金、銀、パラジウム、白金など）の単層を形成してもよい。
（２４）この後、下面側の絶縁層の開口にスズ−アンチモンを含有するはんだペーストを印刷した後、２００℃でリフローすることによりはんだバンプ（はんだ体）を形成し、はんだバンプ７８を有する多層プリント配線板を製造した（図１８）。
引き続き、多層プリント配線板１０へのＩＣチップの搭載及びドータボードへの取り付けについて説明する。
プリント配線板１０の上部にＩＣチップ９０を接着剤９３を介して取り付ける。ＩＣチップ９０のパッド９２と、プリント配線板１０のパッド１６１との間に接続ワイヤー９１をボンディングし、プリント配線板１０とＩＣチップ９０との接続を取る。そして、ＩＣチップ９０とプリント配線板１０の接続ワイヤー６１とを封止するようにアンダーフィル材ＵＦを充填する（図１９）。
１０ プリント配線板、多層プリント配線板
３０ 基板
３６ スルーホール
５０ 樹脂絶縁層
５２ めっき膜
５４ めっきレジスト
５６ 電解めっき膜
５８ 導体回路
６０ フィルドビア
６１ パッド
７０ ソルダーレジスト層
７１ 開口
７８ 半田バンプ
１５２ 無電解めっき膜
１５４ めっきレジスト
１５６ 電解めっき膜
１５８ 導体回路
１６０ フィルドビア
１６１ パッド

Claims (20)

  1. 第１面と該第１面とは反対側の第２面を有する絶縁板を準備することと、
    前記絶縁板の第１面に金属膜を形成することと、
    前記金属膜上に、めっきレジストを形成することと、
    前記めっきレジストから露出する金属膜上にめっき膜を形成することと、
    前記めっき膜の一部をエッチングレジストで覆うことと、
    前記エッチングレジストから露出している前記めっき膜をエッチングにより薄くすることと、
    前記エッチングレジストを除去することと、
    前記めっきレジストを除去することと、
    前記めっきレジストを除去することにより露出する前記金属膜を除去することで電子部品の電極とワイヤーボンディング接続するためのパッドと該パッドよりも厚みが薄い導体回路とからなる配線を形成することと、
    前記絶縁板の第１面と前記配線上にソルダーレジスト層を形成することと、
    前記パッドと前記パッドに繋がっている導体回路の一部を露出する開口を前記ソルダーレジスト層に形成することと、
    前記開口により露出している前記パッド及び導体回路の一部に金属被膜を形成すること、
    とからなるプリント配線板の製造方法。
  2. 請求項１に記載のプリント配線板の製造方法において、前記パッドは前記金属膜と前記金属膜上の前記めっき膜とからなる。
  3. 請求項２に記載のプリント配線板の製造方法において、前記パッドを構成している前記めっき膜は前記エッチングレジストを除去することで露出するめっき膜である。
  4. 請求項２に記載のプリント配線板の製造方法において、前記導体回路は前記金属膜と前記金属膜上の前記めっき膜とからなり、前記導体回路を構成しているめっき膜の厚みは前記パッドを構成しているめっき膜の厚みより薄い。
  5. 請求項１に記載のプリント配線板の製造方法において、前記導体回路は前記金属膜とからなる。
  6. 請求項４に記載のプリント配線板の製造方法において、前記導体回路を構成しているめっき膜の厚みは前記薄くすることにより薄い。
  7. 請求項１に記載のプリント配線板の製造方法において、前記パッドの厚みは、前記導体回路の厚みより２〜１０ｕｍ厚い。
  8. 請求項１に記載のプリント配線板の製造方法において、前記パッドの幅と前記導体回路の幅は略同一である。
  9. 請求項１に記載のプリント配線板の製造方法において、前記金属被膜は、Au，Ni，Pd，Pt，Pb，Ag，Sn，Znから選ばれる少なくとも1種からなる。
  10. 第１面と該第１面とは反対側の第２面を有する絶縁板を準備することと、
    前記絶縁板の第１面に金属膜を形成することと、
    前記金属膜の一部を第１のめっきレジストで覆うことと、
    前記第１のめっきレジストから露出する前記金属膜上に第１のめっき膜を形成することと、
    前記第１のめっき膜の一部を第２のめっきレジストで覆うことと、
    前記第２のめっきレジストから露出している前記第１のめっき膜上に第２のめっき膜を形成することと、
    前記第１及び第２のめっきレジストを除去することと、
    前記第１と第２のめっき膜から露出している前記金属膜を除去することで電子部品の電極とワイヤーボンディング接続するためのパッドと該パッドよりも厚みが薄い導体回路とからなる配線を形成することと、
    前記絶縁板の第１面と前記配線上にソルダーレジスト層を形成することと、
    前記パッドと前記パッドに繋がっている導体回路の一部を露出する開口を前記ソルダーレジスト層に形成することと、
    前記パッドに金属被膜を形成すること、
    とからなるプリント配線板の製造方法。
  11. 請求項１０に記載のプリント配線板の製造方法において、前記パッドの厚みは、前記導体回路よりも２〜１０ｕｍ厚い。
  12. 請求項１０に記載のプリント配線板の製造方法において、前記パッドの幅と前記導体回路の幅は略同一である。
  13. 請求項１０に記載のプリント配線板の製造方法において、前記ソルダーレジスト層の開口により露出している前記パッド及び導体回路の一部に金属被膜を形成する。
  14. 請求項１０に記載のプリント配線板の製造方法において、前記金属被膜は、Au，Ni，Pd，Pt，Pb，Ag，Sn，Znから選ばれる少なくとも1種からなる。
  15. 第１面と該第１面とは反対側の第２面とを有する絶縁板と、
    前記絶縁板の第１面に形成されていて、電子部品の電極とワイヤーボンディング接続するためのパッドと該パッドと繋がっている導体回路とからなる配線と、
    前記パッドに形成されている金属被膜と、からなるプリント配線板において、
    前記パッドの厚みは前記導体回路の厚みより厚い。
  16. 請求項１５に記載のプリント配線板において、前記パッドの幅は、前記導体回路の幅は略同一である。
  17. 請求項１５に記載のプリント配線板において、前記パッドの厚みは、前記導体回路の厚みより２〜１０μｍ厚い。
  18. 請求項１５に記載のプリント配線板において、さらに、前記絶縁板の第１面と前記配線上に形成されている絶縁層を有し、前記パッドの厚みは、前記絶縁層より薄く、前記導体回路より厚い。
  19. 請求項１５に記載のプリント配線板において、前記金属被膜は前記パッド及び前記パッドと繋がっている導体回路の一部に形成されている。
  20. 請求項１５に記載のプリント配線板において、前記金属被膜は、Au，Ni，Pd，Pt，Pb，Ag，Sn，Znから選ばれる少なくとも1種からなる。
JP2010035596A 2009-02-27 2010-02-22 プリント配線板の製造方法及びプリント配線板 Pending JP2010206193A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15611409P 2009-02-27 2009-02-27
US12/685,731 US8592691B2 (en) 2009-02-27 2010-01-12 Printed wiring board

Publications (1)

Publication Number Publication Date
JP2010206193A true JP2010206193A (ja) 2010-09-16

Family

ID=42666516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010035596A Pending JP2010206193A (ja) 2009-02-27 2010-02-22 プリント配線板の製造方法及びプリント配線板

Country Status (2)

Country Link
US (2) US8592691B2 (ja)
JP (1) JP2010206193A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004756A (ja) * 2011-06-17 2013-01-07 Citizen Electronics Co Ltd 素子実装用基板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595553B2 (en) * 2006-11-08 2009-09-29 Sanyo Electric Co., Ltd. Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus
US8153905B2 (en) * 2009-02-27 2012-04-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board and printed wiring board
US8530755B2 (en) * 2010-03-31 2013-09-10 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
DE102011082537A1 (de) * 2011-09-12 2013-03-14 Robert Bosch Gmbh Leiterplatte und elektrische Bauteile zum Einsatz in aggressiver Umgebung und Verfahren zur Herstellung einer solchen Leiterplatte
US8927875B2 (en) * 2011-10-28 2015-01-06 Ibiden Co., Ltd. Wiring board and method for manufacturing wiring board
CN103199070A (zh) * 2012-04-25 2013-07-10 日月光半导体制造股份有限公司 具有钝化区段的半导体元件及其制造方法
JP2015026774A (ja) * 2013-07-29 2015-02-05 京セラサーキットソリューションズ株式会社 配線基板の製造方法
JP6641717B2 (ja) * 2015-04-08 2020-02-05 日立化成株式会社 多層配線基板の製造方法
WO2017199712A1 (ja) 2016-05-16 2017-11-23 株式会社村田製作所 セラミック電子部品
US20180097325A1 (en) * 2016-10-03 2018-04-05 Tyco Electronics Corporation Corrosion Protection System and Method for Use with Electrical Contacts

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US5311404A (en) * 1992-06-30 1994-05-10 Hughes Aircraft Company Electrical interconnection substrate with both wire bond and solder contacts
JPH07235772A (ja) * 1994-02-25 1995-09-05 Fujitsu Ltd 薄膜多層回路基板およびその製造方法
US6407345B1 (en) * 1998-05-19 2002-06-18 Ibiden Co., Ltd. Printed circuit board and method of production thereof
MY144574A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
WO2000036886A1 (fr) * 1998-12-16 2000-06-22 Ibiden Co., Ltd. Tige de connexion conductrice et plaquette de boitier
JP2000357851A (ja) 1999-06-16 2000-12-26 Matsushita Electric Ind Co Ltd ワイヤーボンディング用回路基板と実装基板
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
KR20020069288A (ko) * 2001-02-24 2002-08-30 삼성전자 주식회사 봉합재 범람 방지홈이 형성된 테이프 배선기판을 이용한반도체 패키지 및 그의 제조 방법
KR100882664B1 (ko) * 2001-03-14 2009-02-06 이비덴 가부시키가이샤 다층 프린트 배선판
KR100389314B1 (ko) * 2001-07-18 2003-06-25 엘지전자 주식회사 도금인입선 없는 인쇄회로기판의 제조방법
US6683468B1 (en) * 2001-08-29 2004-01-27 Cypress Semiconductor Corporation Method and apparatus for coupling to a device packaged using a ball grid array
WO2004077560A1 (ja) * 2003-02-26 2004-09-10 Ibiden Co., Ltd. 多層プリント配線板
US7067918B2 (en) * 2003-03-18 2006-06-27 Ngk Spark Plug Co., Ltd. Wiring board
TWI236754B (en) * 2003-04-18 2005-07-21 Phoenix Prec Technology Corp Method for plating metal layer over isolated pads on substrate for semiconductor package substrate
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
EP1688770B1 (en) * 2003-11-27 2012-11-14 Ibiden Co., Ltd. Ic chip mounting board, substrate for mother board, device for optical communication, method for manufacturing substrate for mounting ic chip thereon, and method for manufacturing substrate for mother board
WO2006040847A1 (ja) * 2004-10-14 2006-04-20 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
JP4070232B2 (ja) * 2004-11-17 2008-04-02 日本特殊陶業株式会社 配線基板及びその製造方法
JP2006202991A (ja) * 2005-01-20 2006-08-03 Sony Corp 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法
JP5001542B2 (ja) * 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
JP2007109902A (ja) * 2005-10-14 2007-04-26 Ibiden Co Ltd 多層プリント配線板の製造方法およびそれに用いる感光性ドライフィルム
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
KR100743020B1 (ko) * 2006-09-19 2007-07-26 삼성전기주식회사 패키지용 인쇄회로기판 및 그 제조방법
US20080093109A1 (en) * 2006-10-19 2008-04-24 Phoenix Precision Technology Corporation Substrate with surface finished structure and method for making the same
US7907801B2 (en) * 2007-01-17 2011-03-15 Ibiden Co., Ltd. Optical element, package substrate and device for optical communication
KR100850243B1 (ko) * 2007-07-26 2008-08-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5114130B2 (ja) * 2007-08-24 2013-01-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
US8232655B2 (en) * 2008-01-03 2012-07-31 International Business Machines Corporation Bump pad metallurgy employing an electrolytic Cu / electorlytic Ni / electrolytic Cu stack
US8168890B2 (en) * 2008-01-15 2012-05-01 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and component package having the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004756A (ja) * 2011-06-17 2013-01-07 Citizen Electronics Co Ltd 素子実装用基板

Also Published As

Publication number Publication date
US20120103931A1 (en) 2012-05-03
US20100218983A1 (en) 2010-09-02
US8592691B2 (en) 2013-11-26

Similar Documents

Publication Publication Date Title
JP2010206193A (ja) プリント配線板の製造方法及びプリント配線板
JP2010206192A (ja) プリント配線板の製造方法及びプリント配線板
JP4731574B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2010206169A (ja) プリント配線板の製造方法
US8003896B2 (en) Multi-layer printed wiring board and manufacturing method thereof
WO2010064467A1 (ja) 多層プリント配線板、及び、多層プリント配線板の製造方法
JP4666399B2 (ja) プリント配線板の製造方法
JP2006216714A (ja) 多層プリント配線板
JP2010157718A (ja) プリント配線板及びプリント配線板の製造方法
JPWO2007129545A1 (ja) 耐熱性基板内蔵回路配線板
JPWO2009147936A1 (ja) 多層プリント配線板の製造方法
WO2007043714A1 (ja) 多層プリント配線板およびその製造方法
JP2010153863A (ja) プリント配線板及びプリント配線板の製造方法
JPWO2009110258A1 (ja) 多層プリント配線板、及び、多層プリント配線板の製造方法
JP2007165810A (ja) 多層プリント配線板およびその製造方法
JP2010206170A (ja) プリント配線板
JPWO2007072875A1 (ja) プリント配線板の製造方法
JP4022405B2 (ja) 半導体チップ実装用回路基板
JP4493923B2 (ja) プリント配線板
JP2005347391A (ja) プリント配線板
JP4376891B2 (ja) 半導体モジュール
JP4679588B2 (ja) プリント配線板の製造方法
JP2012074487A (ja) 半導体パッケージの製造方法
JP4376890B2 (ja) 半導体チップ実装用回路基板
JPWO2014024754A1 (ja) 半導体パッケージ用回路基板及びその製造方法