JP2021097104A - 複合配線基板及び複合配線基板の製造方法 - Google Patents

Abstract

【課題】インターポーザを備えたＦＣ−ＢＧＡ用配線基板の収率の低下を抑制し、半導体チップを良好に実装することが可能であり、高い信頼性を備えた複合配線基板を提供する。【解決手段】第一配線基板と、第一配線基板に接合されたビルドアップ基板からなる第二配線基板とを備え、上記第一配線基板と上記第二配線基板が対向する間隙を封止する第一封止樹脂と、上記第一配線基板の内、上記第一配線基板と第二配線基板の接合部は第一封止樹脂で側面全面を保護され、上記第二配線基板は、上記第一配線基板とは逆側の面に、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／ＡｕなどのＮｉを含む金属材料からなる凸形状の半導体素子実装用パッドを有する複合配線基板を提供する。【選択図】図１

Description

本発明は、複合配線基板及び複合配線基板の製造方法に関する。

近年半導体装置の高速、高集積化が進む中で、ＦＣ−ＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ−Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用配線基板に対しても、半導体素子との接続端子の狭チップ化、基板配線の微細化が求められている。
一方、ＦＣ−ＢＧＡ用配線基板とマザーボードとの接続は、従来とほぼ変わらないピッチの接続端子での接続が要求されている。
この半導体素子と接続端子の狭ピッチ化、基板配線の微細化のため、シリコン上に配線形成してチップ接続用の基板（シリコンインターポーザ）として、それぞれＦＣ−ＢＧＡ用配線基板に接続する方式が特許文献１に開示されている。また、ＦＣ−ＢＧＡ用配線基板の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）等で平坦化してから微細配線を形成する方式が特許文献２に開示されている。

特開２００２―２８０４９０号公報 特開２０１４―２２５６７１号公報 国際公開第２０１５／１９９０３０号

シリコンインターポーザ方式は、シリコンウェハを利用して、半導体前工程用の設備を用いて製作する。シリコンウェハは、形状、サイズに制限があり、１枚のウェハから製作できるインターポーザの数が少なく、製造設備も高価である。このため、インターポーザも高価となる。また、シリコンウェハが半導体であることから、伝送特性も劣化するという問題がある。
また、ＦＣ−ＢＧＡ用配線基板の平坦化を行い、その上に微細配線層を形成する方式においては、伝送特性劣化の問題はないが、ＦＣ−ＢＧＡ用配線基板の製造不良と、難易度の高い微細配線層形成の不良との合算により、収率が悪くなる問題や、ＦＣ−ＢＧＡ用配線基板の反り、歪みによる半導体素子の実装に対する問題があった。

また、現在のハイバンドメモリ（ＨＢＭ）の使用に対応するためには、半導体素子実装を行う側のインターポーザでは、例えば５５μｍピッチの狭ピッチチップ実装に対応する必要がある。狭ピッチチップ実装ではＴＣＢ（Ｔｈｅｒｍａｌ Ｃｏｍｐｒｅｓｓｉｏｎ Ｂｏｎｄｉｎｇ：熱圧着）が用いられ、熱、圧力によって、接合が行われている。しかし、はんだ接合部では、はんだ内部に銅拡散され、金属間化合物層が形成され接合界面ではカーケンダルボイドが発生し、ＣＴＥ（Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｔｈｅｒｍａｌ Ｅｘｐａｎｓｉｏｎ 熱膨張係数）差による応力によって、はんだ接合にクラックが発生するなど、接合信頼性において課題が確認されている。

本発明は、上記問題に鑑みなされたものであり、インターポーザを備えたＦＣ−ＢＧＡ用配線基板の収率低下を抑制し、半導体素子を良好に実装することが可能であり、且つ高い接続信頼性を兼ね備えた複合配線基板及び複合配線基板の製造方法を提供することを目的としている。

課題解決のために、本発明の一態様の複合配線基板は、第一配線基板と、上記第一配線基板の一方の面上に接合する第二配線基板と、記第一配線基板と上記第二配線基板が対向する間隙を封止すると共に、上記第一配線基板と第二配線基板の接合部の側面を保護する第一封止樹脂と、上記第二配線基板の上記第一配線基板とは逆側の面から突出する凸形状部を有して上記第二配線基板に設けられた半導体素子実装用パッドと、備え、上記半導体素子実装用パッドの凸形状部は、半導体素子に電気的に接合される、ことを要旨とする。

また、本発明の他の態様は、第一配線基板と、上記第一配線基板に接合されるビルドアップ基板からなる第二配線基板とを備えた複合配線基板の製造方法であって、支持体の一方の面上に剥離層を形成し、当該剥離層上に第一パッドを形成する工程と、上記第一パッドを含む上記剥離層上に配線層を形成し、当該配線層の上記剥離層とは逆側に第二パッドを形成する工程と、を有する上記第二配線基板を形成する工程と、凸形状部としての上記第二パッド上に突起電極を形成する工程と、上記第一配線基板は一方の面にパッドを有し、上記第二配線基板と上記第一配線基板とを、上記第一配線基板のパッドと上記第二配線基板の上記突起電極とを対向させて電気的に接合する工程と、上記第一配線基板と上記第二配線基板との隙間に絶縁性の接着部材を充填する工程と、上記支持体を上記剥離層の位置で上記第二配線基板から剥離する工程と、上記第一パッドを上記配線基板のパッドとして露出させ、凸形状のパッドを形成する工程と、を備えることを要旨とする。

本発明の一態様によれば、別々に製造した第一配線基板と第二配線基板とを接合することで形成することができる。そのため、第一配線基板と第二配線基板とについて良品のみを選定し、これらを組み合わせることで一つの配線基板とすることができ、配線基板としての収率の低下を抑制することができる。
このとき、上記半導体素子実装用パッドが、第二配線基板内部は第二配線基板と同一の貴金属材料で形成されており、凸形状部、すなわち第二配線基板面上は、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／ＡｕなどのＮｉを含む金属材料から形成した場合には、銅拡散の抑制が可能であり、高い接合信頼性を確保することが可能となる。

本発明の一実施形態に係る複合配線基板に半導体素子を実装した一例を示す断面図である。 本発明の一実施形態に係る複合配線基板に半導体素子を実装した配線基板−半導体素子との接続部の一例を示す断面図である。 本発明の一実施形態に係るキャリア基板を備えた状態のインターポーザの一例を示す断面図である。 本発明の一実施形態に係るインターポーザ付き配線基板の一例を示す断面図である。 本発明の一実施形態に係る配線基板の製造工程の一例を示す断面である。 本発明の一実施形態に係る配線基板の製造工程の一例を示す断面である。 本発明の一実施形態に係る配線基板の製造工程の一例を示す断面である。 本発明の一実施形態に係る配線基板の製造工程の一例を示す断面である。 本発明の一実施形態に係る配線基板の製造工程の一例を示す断面である。 本発明の一実施形態に係る複合配線基板の実装工程の一例を示す断面である。 本発明の一実施形態に係る複合配線基板の実装工程の一例を示す断面である。 本発明の一実施形態に係る複合配線基板の実装工程の一例を示す断面である。 本発明の一実施形態に係る複合配線基板の実装工程の一例を示す断面である。 本発明の一実施形態に係る複合配線基板の実装工程の一例を示す断面である。

以下に、本発明の一実施形態に係る複合配線基板について図面を参照して説明する。
ただし、以下に説明する各図において相互に対応する部分については同一符号を付し、重複部分においては後述での説明を適宜省略する。また、各図面は説明を容易にするために適宜誇張して表現している。
更に、本発明の一実施形態は、本発明の技術的思想を具体化するための構成を例示するもであって、各部の材質、形状、構造、配置等を下記のものに特定するものでない本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、変更を加えることができる。

以下、図面を参照しつつ、本発明の実施形態を説明する。
図１は、本発明に係る複合配線基板に半導体素子を実装した半導体パッケージの一例を示す断面図である。本実施形態では、第一配線基板としてＦＣ−ＢＧＡ用配線基板１を例示し、第二配線基板としてインターポーザ３を例示して説明する。
本発明の一実施形態に係る半導体パッケージは、ＦＣ−ＢＧＡ用配線基板１の一方の面に、インターポーザ３が、半田バンプ、銅ポスト（銅ピラー）、又は金バンプのいずれかからなる接合部２４で接合されている。本実施形態のインターポーザ３は、樹脂と配線とが積層されてなるビルドアップ配線層のみで形成された微細配線層を備える薄いインターポーザである。また、ＦＣ−ＢＧＡ用配線基板１とインターポーザ３との隙間が、絶縁性の接着部材としてのアンダーフィル（樹脂）２で埋め込まれて封止されている。
更にインターポーザ３におけるＦＣ−ＢＧＡ用配線基板とは逆側の面に、半導体素子４が、銅ピラー等から構成される突起電極である接合部３１を介して電気的に接合されている。そして、半導体素子４とインターポーザ３との隙間がアンダーフィル３２で埋め込まれて封止されている。

アンダーフィル２は、ＦＣ−ＢＧＡ用配線基板１とインターポーザ３とを固定及び封止するために用いられる接着材料である。また、アンダーフィル２は、ＦＣ−ＢＧＡ用配線基板１とインターポーザ３との接合部の側面全面を保護する。
アンダーフィル２としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。アンダーフィル２は、液状の樹脂を充填させることで形成してもよい。また、アンダーフィル２の代わりに、絶縁性の接着部材としての異方性導電フィルム（ＡＣＦ）、又は接着及び絶縁の機能を同時に持つフィルム状接続材料（ＮＣＦ）を用いて、ＦＣ−ＢＧＡ用配線基板１とインターポーザ３とを固定し、これら隙間を封止してもよい。

アンダーフィル３２は半導体素子４とインターポーザ３とを固定及び封止するために用いられる接着剤であり、アンダーフィル２と同様の材料で構成される。なお、この場合も、アンダーフィル３２に代わりに、異方性導電フィルム（ＡＣＦ）又は、フィルム状接続材料（ＮＣＦ）を用いて、固定及び封止を実行してもよい。
インターポーザ３は、半導体素子４と接合される部分の配線ピッチが、半導体素子４とＦＣ−ＢＧＡ用配線基板１とを直接接合する場合に比較して、ＦＣ−ＢＧＡ用配線基板１の半導体素子４と接合される部分の配線ピッチよりも狭くなっている。すなわち、インターポーザ３の半導体素子４を実装する側の面は、半導体素子４と接合する場合のＦＣ−ＢＧＡ用配線基板１よりも微細な配線となっている。

図２は、配線基板１に半導体素子４を実装した、配線基板−半導体素子間の接続部の一例を示す断面図である。
半導体素子４と接合する半導体素子実装用パッド１４は、インターポーザ３の内部に形成された部分が、インターポーザ３と同一の貴金属材料で形成されており、インターポーザ３の表面から突出する凸形状部、すなわち第二配線基板面上が、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／ＡｕなどのＮｉを含む金属材料から形成されてＮｉ層を構成する。そして、そのＮｉを含む金属材料からなるＮｉ層が、銅拡散を抑制することが可能であり、パッド１４を介した接合信頼性が向上する。

半導体素子実装用パッド１４の高さ（凸形状部の高さ）であるパッド１４の厚みは、キャリア基板を剥離した状態では、インターポーザ３と面一となるが、キャリア基板５の剥離後に無電解めっき処理を行うことで、０．３μｍ以上５．０μｍ以下、インターポーザ３より高くなる。パッド１４の高さについては、無電解めっきの厚みにて適宜設定して構わないが、高さを５．０μｍよりも高くした場合、半導体実装用パッド間でショートの発生するおそれがある。また、高さが０．３μｍ未満では、Ｎｉ層の厚みが薄く銅拡散抑制が困難となるおそれがある。このため、上記のように、高さは、０．３μｍ以上５．０μｍ以下の範囲が望ましい。
また、半導体素子実装用パッド１４の直径については、直径１５μｍ未満では、半導体素子４の実装時の位置ズレの許容が困難であり、直径３５μｍを越える場合には無電解めっきでのショート発生率が高くなる。このため、半導体素子実装用パッド１４の直径は、１５μｍ以上３５μｍ以下の範囲であることが好ましい。

本実施形態のインターポーザ３の厚みは、１０μｍ以上１００μｍ以下の範囲である。このように非常に薄いインターポーザである場合、薄いインターポーザ３とＦＣ−ＢＧＡ用配線基板１との接合を、平坦性を確保した上で行うためには、次のように実行することが好ましい。
すなわち、図３に示すように、インターポーザ３の一部を構成する微細な配線層３ａを、剥離層６を形成したキャリア基板５上に形成する。剥離層６は、後で配線層３ａとキャリア基板５とに分離するために設けられる。
なお、図３（ｂ）は、図３（ａ）の半田バンプ２４を含む一部分を拡大したものである。

そして、上記キャリア基板５に形成されたままの配線層３ａを、図４に示すように、別に製造していたＦＣ−ＢＧＡ用配線基板１に、フリップチップ実装する。
また、ＦＣ−ＢＧＡ用配線基板１と配線層３ａと隙間を、アンダーフィル２等の樹脂により固めた後、キャリア基板５を配線層３ａから取り除く。その後、配線層３ａに形成された半導体素子４と接合するための半導体素子実装用パッド１４を露出させ、更に無電解めっき処理を行うことで、凸形状部を有する半導体素子実装用パッド１４を有する、本発明の一実施形態に係る複合配線基板１００が形成される。

一般的にＦＣ−ＢＧＡ用配線基板は剛直である。ＦＣ−ＢＧＡ用配線基板は、半導体素子とのＣＴＥ（熱膨張係数）に差があると接合が破壊し易いが、接合部の高さが高くなると接合部が破壊しにくくなる性質がある。また、本発明の一実施形態に係る複合配線基板は、半導体素子実装用パッド１４を設けることで、はんだ接合への銅拡散が抑制され、高い接合信頼性を得ることが可能となる。
本発明の一実施形態に係る複合配線基板１００では、ＦＣ―ＢＧＡ用配線基板１と半導体素子４とは薄いインターポーザを介した２段階で接合されている。そのため、お互いのＣＴＥの差が影響しにくく高い信頼性を確保することができる。

次に図５〜図１４を参照して、本発明の一実施形態に係るインターポーザ３を備えた複合配線基板１００の製造工程の一例を説明する。
ここでは、支持体を構成するキャリア基板５として、例えばガラス基板を例示する。ガラス基板は平坦性に優れており、配線層３ａの微細なパターン形成に向いている。また、ガラス基板はＣＴＥが小さく歪みにくいことから、ガラス基板は、ＦＣ−ＢＧＡ用配線基板１との接合した時のパターン配置精度及び平坦性の確保に優れている。キャリア基板５としてガラス基板を用いる場合、ガラス基板の厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．７ｍｍ以上１．１ｍｍ以下の厚みが望ましい。また、ガラス基板のＣＴＥは３ｐｐｍ以上１５ｐｐｍ以下のであり、ＦＣ−ＢＧＡ用配線基板、半導体素子のＣＴＥの観点から、ガラス基板のＣＴＥは９ｐｐｍ程度が望ましい。

まず、インターポーザ３となる配線基板を作成する。図５（ａ）に示すように、キャリア基板５の一方の面に、後工程で、キャリア基板５を剥離するための剥離層６を形成する。
次いで、図５（ｂ）に示すように、剥離層６の上に配線保護層７を形成する。配線保護層７は、後工程でキャリア基板５を剥離する際に配線層３ａを保護するために設けられる層である。配線保護層７は、例えば、エポキシ樹脂、アクリル樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂であって、キャリア基板５を剥離後に除去可能な樹脂である。配線保護層については、スピンコート、ラミネート等、樹脂の形状に応じて適宜形成してよい、本発明の一実施形態の配線保護層７は、アクリル系樹脂をラミネート法を用いて形成している。

次いで、図５（ｃ）に示すように、真空中で、配線保護層７が形成されたキャリア基板５に対し、配線保護層７上にキャリアシード層１１を形成する。シード層１１の構成については、Ｔｉ／Ｃｕ、Ｃｒ／Ｃｕ、ＮｉＣｒ／Ｃｕ等、用途に応じて適宜構成、厚みを振って構わない。本発明の一実施形態のキャリアシード層１１は、Ｔｉ／Ｃｕの２層で形成し、厚みをＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍとした。配線保護層７上にキャリアシード層１１を形成することで、この上に微細パターンを形成することが可能となる。

次に図６（ｄ）に示すように、シード層１１上に絶縁樹脂１３をパターン形成し、その開口部１３ａに電解めっきにより半導体素子実装用パッド１４を形成する。その後、図６（ｅ）に示すように、後の配線形成用のパターンを重ね合わせる。
次に図７（ｆ）に示すように、半導体素子実装用パッド１４を形成した後に、全面に電解めっきを施す。電解めっき処理後は、図７（ｇ）に示すように不要な電解めっき部はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械研磨）、もしくはバックグラインド、Ｓｕｒｆａｃｅ Ｐｌａｎｅｒ等で除去し、配線パターンを形成する。
以上説明した工程を配線形成工程とし、積み重ね配線層数に合わせて、上記の配線層の形成工程を繰り返す。

ここで、以下の例では、絶縁樹脂１５を、感光性絶縁樹脂のエポキシ系樹脂を用いてスピンコート法により形成する場合を例示する。感光性エポキシ樹脂は比較的低温で硬化することができ、この後の導通ビア形成後のキュア（硬化）による収縮が少なく段差を抑えることが可能であり、更にその後の微細パターン形成に優れている。絶縁樹脂１５としては、感光性のエポキシ系樹脂を用いてスピンコート法により形成する他、絶縁樹脂フィルムを真空ラミネータで圧縮キュアを行って形成することも可能であり、この場合は平坦性の良い絶縁膜を形勢することができる。露光工程で多少の段差が許容できるのであれば、ポリイミドを絶縁樹脂として用いても良い。

次に、図８（ｈ）に示すように、インターポーザ３のＦＣ−ＢＧＡ用配線基板１側の再表面となる絶縁樹脂層２２を形成する。本発明の実施形態では、絶縁樹脂として感光性エポキシ樹脂を使用して絶縁樹脂層２２を形成する。すなわち、図８（ｈ）に示すように、配線２１及び絶縁樹脂１５を含む領域を覆うように、絶縁樹脂層２２を形成する。
次に、図８（ｉ）に示すように、絶縁樹脂層２２に対し、ＵＶ光源２５による露光及び現像を行うことにより、配線２１を露出させて開口部２２ａを形成し、ベークによって絶縁樹脂層２２を硬化し安定させる。

次に、図９（ｊ）に示すように、配線２１表面の銅の酸化防止と半田バンプの濡れ性をよくするため、表面処理を行う。本発明の実施形態では、配線２１の表面に、Ｎｉ／Ｐｄ／Ａｕを用いてパッド表面処理層２３を性膜する。なお、配線２１の表面に、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｉｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ 水溶性プレフラックスによる表面処理）膜を形成してもよい。またパッド表面処理層２３の材料として、無電解スズめっき、Ｎｉ／Ａｕなどから、適宜用途に応じて選択しても良い。
次に図９（ｋ）に示すように、パッド表面処理層２３に、接合部としての半田バンプ２４を搭載しリフローした後、キャリア基板５を個片化することで、キャリア基板５付きインターポーザ３が完成する。

次に図１０に示すように、キャリア基板付きインターポーザ３の端子、つまり、接合部としての半田バンプ２４の位置に合わせて設計、製造したＦＣ−ＢＧＡ用配線基板１に対し、フリップチップによりキャリア基板付インターポーザ３を接合する。更に、図１１に示すように、インターポーザ３とＦＣ−ＢＧＡ用配線基板１の接合部の隙間にアンダーフィル２を注入して、アンダーフィル２で固め、両者３，１の位置を固定する。
次に、図１２に示すように、キャリア基板５の背面側から、すなわち、キャリア基板５のＦＣ−ＢＧＡ用配線基板１とは逆側の面から、ＹＡＧレーザ光２６を、キャリア基板５との界面に形成された剥離層６をターゲットして照射して、キャリア基板５を取り外す。
なお、アンダーフィル２の注入工程、並びにキャリア基板５の剥離工程については、必要に応じて、適宜、工程を変更して構わない。

次に、図１３に示す状態から配線保護層７を除去する。本発明の実施形態では、配線保護層７の材料としてアルカリ系樹脂を用いている。このため、配線保護層７は、アルカリ系溶剤（１％ＮａＯＨ、２．３％ＴＭＡＨ）によって除去することができる。本発明の一実施形態では、配線保護層７にアクリル系樹脂を使用している場合を例示したが、配線保護層７の材料として、無機材料ＳｉＯｘ、エポキシ樹脂など適宜変更して構わない。配線保護層７の除去についても、本例ではアルカリ系溶剤（１％ＮａＯＨ、２．３％ＴＭＡＨ）を使用しているが、配線保護層７の材料に応じて、ドライエッチング（例 ＣＦ４＋Ｏ２、Ａｒ）などを使用するなどしても構わない。

次に、図１４に示すように、キャリア基板５を除去した基板に対し、例えば、無電解処理でＮｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕめっき処理を施し、半導体素子４と接続するための、凸形状部を有する半導体素子実装用パッド１４を形成する。
以上によって、極薄のインターポーザ付複合配線基板１００が完成する。
本発明の実施形態では、半導体素子実装用パッド１４の表面にはＡｕが露出しており、その高さは０．３μｍ以上５．０μｍ以下の突出厚みからなる凸形状部を有するパッドとなる。このような複合配線基板１００のインターポーザ３側は、半導体素子４の銅ポストなどからなる接続部３０を介して接続され、接続パッド１４と半導体素子４の隙間にアンダーフィル３２を充填（注入）することによって、図１に示すような構成の半導体パッケージを作ることができる。

このように、本願発明の一実施形態によれば、第一配線基板を構成するＦＣ−ＢＧＡ用配線基板１と、第二配線基板を構成するインターポーザ３となる、キャリア基板５上に形成した配線層３ａと、を別々に製造し、これらを接合することで、インターポーザ付複合配線基板１００を実現している。ＦＣ−ＢＧＡ用配線基板１と、キャリア基板５に形成した配線層３ａとを接合する際に、それぞれの良品のみを選択し、良品どうしを接合して複合配線基板１００を形成することによって、収率の低下を防止することができる。
また、半導体素子実装用パッド１４は凸形状部を有し、その凸形状部が、Ｎｉを含む金属材料からなるＮｉ層があることにより、はんだ接合部への銅拡散が抑制できることから、高い信頼性を得ることが可能となる。
また、キャリア基板５として、シリコン基板ではなく他の材料からなる基板（支持体）を利用することができる。このため、効率の高い複合配線基板の製造が可能となり、コスト削減を図ることができる。

また、特にインターポーザ３がフィルム状の薄い基板である場合、一般に、ＦＣ−ＢＧＡ用配線基板１に半田バンプを介して接合することは困難である。しかしながら、本発明の実施形態では、上述のように、キャリア基板５の上にインターポーザ３を構成する配線層３ａを形成し、キャリア基板５を備えた配線層３ａをＦＣ−ＢＧＡ用配線基板１に半田バンプ２４を介して接合し、更に、アンダーフィル２を充填して配線層３ａ側とＦＣ−ＢＧＡ用配線基板１とを接合した後に、キャリア基板５を除去する。これによって、本発明の実施形態では、ＦＣ−ＢＧＡ用配線基板１にインターポーザ３が接合された複合配線基板１００が実現されるため、インターポーザ３が薄い基板であっても、容易にＦＣ−ＢＧＡ用配線基板１に半田バンプを介して接合することができる。

本発明の実施形態については、キャリア基板５としてガラス基板を用いた場合について説明したが、これに限定されない。キャリア基板５としては歪みが少なく且つ平坦性を有する、メタル材、又はセラミックス基板等を使用することができる。例えば、セラミックス基板ではＣＴＥを意図的にコントロールすることが容易であり、インターポーザ３の構成材料に合わせてＣＴＥを変えることができる。キャリア基板５としてメタル基板又はセラミックス基板を適応する場合は、例えば剥離層６として、加熱により発泡する発泡樹脂層を用いる。この場合、キャリア基板５付き配線層３ａをＦＣ−ＢＧＡ用配線基板１に接合した後に、加熱して発泡樹脂層を発泡させることで、キャリア基板５を配線層３ａから剥離するようにすればよい。

以上、本発明の一実施形態を例示したが、本発明は上記実施形態に限定されたものではなく、本発明の実施形態の技術的思想が逸脱しない限り、配線基板としての用途を考慮し、要求される他の物性である剛性、強度、耐衝撃性などを向上する目的で、他の層や構造を任意に形成できることはいうまでもない。

本発明は、主基板とＩＣチップとの間に介在するインターポーザ等の配線基板を備える半導体装置に利用可能である。

１ ＦＣ−ＢＧＡ用配線基板
２ インターポーザ用アンダーフィル（第一封止樹脂）
３ インターポーザ
３ａ 配線層
４ 半導体素子
５ キャリア基板（支持体）
６ 剥離層
７ 配線保護層
１１ キャリアシード層
１３ 絶縁樹脂
１３ａ 絶縁樹脂の開口部
１４ 半導体素子実装用パッド（第二パッド）
１５ 絶縁樹脂
１６ ソルダーレジスト
１７ 導通ビア
１８ シード層
１９ レジストパターン２
２０ 銅めっき膜
２１ 配線
２２ 絶縁樹脂層
２２ａ開口部
２３ パッド表面処理層
２４ インターポーザ、ＦＣ−ＢＧＡ接合部（半田バンプ）（第一パッド）
２５ ＵＶ光源
２６ ＹＡＧレーザ光
３０ 接続部
３１ 半導体素子接合部（銅ポスト、銅ピラー）
３２ 半導体素子用アンダーフィル
１００ 複合配線基板

Claims (8)

1. 第一配線基板と、
   上記第一配線基板の一方の面上に接合する第二配線基板と、
   上記第一配線基板と上記第二配線基板が対向する間隙を封止すると共に、上記第一配線基板と第二配線基板の接合部の側面を保護する第一封止樹脂と、
   上記第二配線基板の上記第一配線基板とは逆側の面から突出する凸形状部を有して上記第二配線基板に設けられた半導体素子実装用パッドと、
   を備え、
   上記半導体素子実装用パッドの凸形状部は、半導体素子に電気的に接合される、
   ことを特徴とする複合配線基板。
2. 上記半導体素子実装用パッドは、第二配線基板内部に形成された部分が第二配線基板と同一の貴金属材料で形成されており、上記凸形状部が、Ｎｉを含む金属材料から形成されていることを特徴とする請求項１に記載の複合配線基板。
3. 上記半導体素子実装用パッドの直径は１５μｍ以上３５μｍ以下であり、その厚みは０．３μｍ以上５．０μｍ以下の範囲であることを特徴とする請求項１又は請求項２に記載の複合配線基板。
4. 上記凸形状部は、銅ポスト（銅ピラー）、金バンプ、又は、はんだバンプを有することを特徴とする請求項１〜請求項３のいずれか１項に記載の複合配線基板。
5. 上記第一配線基板はＦＣ−ＢＧＡ用配線基板であり、上記第二配線基板はインターポーザであることを特徴とする請求項１〜請求項４のいずれか１項に記載の複合配線基板。
6. 第一配線基板と、上記第一配線基板に接合されるビルドアップ基板からなる第二配線基板とを備えた複合配線基板の製造方法であって、
   支持体の一方の面上に剥離層を形成し、当該剥離層上に第一パッドを形成する工程と、上記第一パッドを含む上記剥離層上に配線層を形成し、当該配線層の上記剥離層とは逆側に第二パッドを形成する工程と、を有する上記第二配線基板を形成する工程と、
   凸形状部として上記第二パッド上に突起電極を形成する工程と、
   上記第一配線基板は一方の面にパッドを有し、上記第二配線基板と上記第一配線基板とを、上記第一配線基板のパッドと上記第二配線基板の上記第二パッド上の突起電極とを対向させて電気的に接合する工程と、
   上記第一配線基板と上記第二配線基板との隙間に絶縁性の接着部材を充填する工程と、
   上記支持体を上記剥離層の位置で上記第二配線基板から剥離する工程と、
   上記第一パッドを上記配線基板のパッドとして露出させ、凸形状のパッドを形成する工程と、
   を備えることを特徴とする複合配線基板の製造方法。
7. 上記第一パッド上の突起電極は、上記支持体を上記第二配線基板から剥離し、上記配線基板のパッドを露出した後に、無電解めっきによって形成することを特徴とする請求項６に記載の複合配線基板の製造方法。
8. 上記支持体はガラス基板であることを特徴とする請求項６又は請求項７に記載の複合配線基板の製造方法。

Images