JP7196936B2 - 半導体装置用配線基板の製造方法、及び半導体装置用配線基板 - Google Patents
半導体装置用配線基板の製造方法、及び半導体装置用配線基板 Download PDFInfo
- Publication number
- JP7196936B2 JP7196936B2 JP2020560097A JP2020560097A JP7196936B2 JP 7196936 B2 JP7196936 B2 JP 7196936B2 JP 2020560097 A JP2020560097 A JP 2020560097A JP 2020560097 A JP2020560097 A JP 2020560097A JP 7196936 B2 JP7196936 B2 JP 7196936B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- interposer
- sealing resin
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Combinations Of Printed Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
支持体の一面上に剥離層を形成する剥離層形成工程と、
前記剥離層上に、前記剥離層側の面が第一パッドとなり、前記剥離層と逆側面が第二パッドとなる配線層を形成して、支持体付きの第二配線基板を製作する配線層形成工程と、
前記第二パッドの表面に、突起電極を形成する突起電極形成工程と、
第一配線基板の第一配線基板パッドと、前記第二配線基板の前記突起電極とを電気的に接合する電気的接合工程と、
前記第一配線基板と前記第二配線基板との隙間から、前記隙間の外側で前記第二配線基板の側面部全面を覆い囲み、更に前記第二配線基板の前記第一配線基板と接合する面と反対側面を超えるまで延在するように、絶縁性の封止樹脂を充填注入する封止樹脂充填注入工程と、
前記支持体と前記剥離層とを、前記第二配線基板から剥離する支持体剥離工程と、
前記第一パッドを接続用のパッドとして露出させる、パッド露出工程と、を有し、
前記封止樹脂充填注入工程の後に、前記支持体剥離工程を実行することを特徴とする。
第一配線基板と、
前記第一配線基板の一面上に接合された第二配線基板と、
前記第一配線基板と前記第二配線基板が対向する間隙を封止する第一封止樹脂と、
少なくとも前記第二配線基板の側面と前記第一封止樹脂との境界を覆うよう形成された
第二封止樹脂と、を備え、
前記第二封止樹脂の前記第二配線基板側面に形成された部分の肉厚及び高さの少なくとも一方が均一であることを特徴とする。
以下、図面を参照しつつ、本発明の実施形態を説明する。
図1は、本発明の実施形態に係る、配線基板の模式断面図である。配線基板CB100は、FC-BGA配線基板(第一配線基板)1とインターポーザ(第二配線基板)3とを備えている。FC-BGA配線基板1とインターポーザ3とはそれぞれ、突起電極としてのはんだバンプ25を介して電気的に接合され、FC-BGA配線基板1とインターポーザ3との間隙に封止樹脂としてアンダーフィル2が充填されている。突起電極は、はんだバンプ以外に、銅ポスト(銅ピラー)、金バンプ等であってもよい。
この際、アンダーフィル2を、まずインターポーザ3とFC-BGA配線基板1の間隙にはキャピラリー(不図示)を用いて充填させる。続いて、インターポーザ3の側面及び縁周部はジェットディスペンサーの塗布ヘッド(不図示)を走査させ直接形成する。このようにして、配線基板CB100が得られる。なお、インターポーザ3の上面外周近傍にも回り込むように、アンダーフィル2を一度に大量に塗布したり、或いは複数回塗布することが好ましい。
図9の参考例において、本実施形態と同様に平坦な支持体上に、樹脂と配線とが積層されてなる微細配線層を具備したインターポーザ3を作製し、この支持体を備えたインターポーザ3をFC-BGA配線基板1にはんだを介して接合してから、インターポーザ3とFC-BGA配線基板1の間隙に封止樹脂としてアンダーフィル42を充填する。その後、支持体を取り去ることにより、FC-BGA配線基板1上にインターポーザ3を接合した配線基板CB200が製作される。
以下に、第2の実施形態に係る配線基板について図面を参照して説明する。ただし、以下に説明する各図において相互に対応する部分については同一符号を付し、重複部分においては後述での説明を適宜省略する。
さらに、本発明の一実施形態は、本発明の技術的思想を具体化するための構成を例示するもであって、各部の材質、形状、構造、配置等を下記のものに特定するものでない本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、変更を加えることができる。
さらに第二配線基板(インターポーザ)103の、第一配線基板(FC-BGA配線基板)101とは逆側の面に半導体チップ104が銅ピラー131で接合され、半導体チップ104と第二配線基板(インターポーザ)103との隙間が封止樹脂132で埋め込まれており、封止樹脂132の高さは第二配線基板(インターポーザ)103より高く形成されている。
なお、支持体剥離工程前に、封止樹脂充填注入工程を行わず、支持体剥離工程後に、封止樹脂充填注入工程を行ってもよい。
このとき、封止樹脂102は、第二配線基板103の第一配線基板101と接合する面と反対側の面に接しない。
以下に、本発明の一実施形態に関わる配線基板について図面を参照して説明する。ただし、以下に説明する各図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適宜省略する。また、各図面は説明を容易にするために適宜誇張して表現している。
さらにインターポーザ203の、FC-BGA配線基板201とは逆側の面に半導体チップ204が、はんだバンプまたはCuピラーまたは金バンプからなる電極231で接合され、半導体チップ204とインターポーザ203との隙間が封止樹脂232で埋め固められている。
第一封止樹脂封止工程は、封止樹脂202をFC-BGA配線基板201の主面上に滴下する工程と、インターポーザ203をFC-BGA配線基板201に搭載すると同時にFC-BGA基板201とインターポーザ203の間の隙間に充填する工程と、を含むと好ましい。あるいは、第一封止樹脂封止工程が、絶縁性のフィルム状の樹脂をFC-BGA配線基板201の主面上に設置する工程と、インターポーザ203をFC-BGA配線基板201に搭載とすると同時にFC-BGA配線基板201とインターポーザ203の間の隙間に充填する工程と、を含むようにしてもよい。
さらにインターポーザ203の側面部に配置される封止樹脂202に沿って、封止樹脂242となる未硬化の熱硬化性樹脂組成物(液状樹脂)を塗布し、キュア処理して硬化させることによって、熱硬化された熱硬化性樹脂からなる封止樹脂242を形成する(第二封止樹脂封止工程)。
上記工程にて図18D(図15)に示すような配線基板CB100が形成される。
また、配線基板CB100の半導体チップ204載置面の反対面のパッドに電極端子233を形成することで、図14に示すような半導体パッケージを作ることができる。
ここで、封止樹脂202の線膨張係数A1は、ガラス転移点Tg未満では、18~35ppm/℃(好ましくは29ppm/℃)であり、ガラス転移点Tg以上では、65~125ppm/℃(好ましくは110ppm/℃)である。一方、インターポーザ203の線膨張係数A3は、用いる有機樹脂の一般的な値である。したがって、封止樹脂242の線膨張係数A2は、線膨張係数A1,A3の間になるよう、適宜選択できる。
ここで、封止樹脂202の弾性率B1は、ガラス転移点Tg未満では、6.5~13.5GPa(好ましくは9.5GPa)であり、ガラス転移点Tg以上では、0.03~0.33GPa(好ましくは0.12GPa)である。一方、インターポーザ203の弾性率B3は、用いる有機樹脂の一般的な値である。したがって、封止樹脂242の弾性率B2は、弾性率B1,B3の間になるよう、適宜選択できる。
以下に、第4の実施形態について説明する。図17は本実施形態に係る配線基板の一例を示す断面図である。本実施形態は第3の実施形態に対し、封止樹脂242のフィレット形状が異なる。封止樹脂242のフィレット形状以外の点については、第3の実施形態と同様とすることができるため、説明を省略する。
Claims (10)
- 支持体の一面上に剥離層を形成する剥離層形成工程と、
前記剥離層上に、前記剥離層側の面が第一パッドとなり、前記剥離層と逆側面が第二パッドとなる配線層を形成して、支持体付きの第二配線基板を製作する配線層形成工程と、
前記第二パッドの表面に、突起電極を形成する突起電極形成工程と、
第一配線基板の第一配線基板パッドと、前記第二配線基板の前記突起電極とを電気的に接合する電気的接合工程と、
前記第一配線基板と前記第二配線基板との隙間から、前記隙間の外側で前記第二配線基板の側面部全面を覆い囲み、更に前記第二配線基板の前記第一配線基板と接合する面と反対側面を超えるまで延在するように、絶縁性の封止樹脂を充填注入する封止樹脂充填注入工程と、
前記支持体と前記剥離層とを、前記第二配線基板から剥離する支持体剥離工程と、
前記第一パッドを接続用のパッドとして露出させる、パッド露出工程と、を有し、
前記封止樹脂充填注入工程の後に、前記支持体剥離工程を実行することを特徴とする半導体装置用配線基板の製造方法。 - 前記支持体は、ガラス基板であることを特徴とする、請求項1に記載の半導体装置用配線基板の製造方法。
- 第一配線基板と、
前記第一配線基板の一面上に接合された第二配線基板と、
前記第一配線基板と前記第二配線基板が対向する間隙を封止する第一封止樹脂と、
少なくとも前記第二配線基板の側面と前記第一封止樹脂との境界を覆うよう形成された第二封止樹脂と、を備え、
前記第二封止樹脂の前記第二配線基板側面に形成された部分の肉厚及び高さの少なくとも一方が均一であることを特徴とする半導体装置用配線基板。 - 前記第二配線基板の配線幅及び配線間距離の寸法が、前記第一配線基板の配線幅及び配線間距離の寸法に比べ小さいことを特徴とする請求項3に記載の半導体装置用配線基板。
- 前記第二封止樹脂の線膨張係数A2が、前記第一封止樹脂の線膨張係数A1と、前記第二配線基板の線膨張係数A3との間になることを特徴とする、請求項3又は4に記載の半導体装置用配線基板。
- 前記第二封止樹脂の弾性率B2が、前記第一封止樹脂の弾性率B1と、前記第二配線基板の弾性率B3との間になることを特徴とする、請求項3~5のいずれか一項に記載の半導体装置用配線基板。
- 前記第二封止樹脂が前記第二配線基板側面全面を覆っていることを特徴とする請求項3~6のいずれかに一項に記載の半導体装置用配線基板。
- 前記第二配線基板が有機材料を含む部材で構成されていることを特徴とする請求項3~7のいずれか一項に記載の半導体装置用配線基板。
- 前記第二配線基板がセラミックを含む部材で構成されていることを特徴とする請求項3~8のいずれかに一項記載の半導体装置用配線基板。
- 前記第二配線基板がSiを含む部材で構成されていることを特徴とする請求項3~9のいずれか一項に記載の半導体装置用配線基板。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018230710 | 2018-12-10 | ||
JP2018230710 | 2018-12-10 | ||
JP2018241098 | 2018-12-25 | ||
JP2018241098 | 2018-12-25 | ||
JP2019041812 | 2019-03-07 | ||
JP2019041812 | 2019-03-07 | ||
PCT/JP2019/048081 WO2020122014A1 (ja) | 2018-12-10 | 2019-12-09 | 半導体装置用配線基板とその製造方法、及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020122014A1 JPWO2020122014A1 (ja) | 2021-09-02 |
JP7196936B2 true JP7196936B2 (ja) | 2022-12-27 |
Family
ID=71076377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020560097A Active JP7196936B2 (ja) | 2018-12-10 | 2019-12-09 | 半導体装置用配線基板の製造方法、及び半導体装置用配線基板 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7196936B2 (ja) |
WO (1) | WO2020122014A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116092949B (zh) * | 2023-04-10 | 2023-06-09 | 北京华封集芯电子有限公司 | 一种制作中介层的方法、中介层及芯片封装 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004327556A (ja) | 2003-04-22 | 2004-11-18 | Matsushita Electric Works Ltd | 半導体装置及びその製造方法 |
JP2008071953A (ja) | 2006-09-14 | 2008-03-27 | Nec Electronics Corp | 半導体装置 |
JP2010272562A (ja) | 2009-05-19 | 2010-12-02 | Shinko Electric Ind Co Ltd | 電子部品の実装構造 |
JP2013516060A (ja) | 2009-12-24 | 2013-05-09 | アイメック | 窓介在型ダイパッケージング |
JP2015133367A (ja) | 2014-01-10 | 2015-07-23 | 富士通株式会社 | 電子装置の製造方法及び電子装置 |
JP2015198114A (ja) | 2014-03-31 | 2015-11-09 | 富士通株式会社 | インターポーザ構造体及び半導体装置の製造方法 |
WO2016067969A1 (ja) | 2014-10-31 | 2016-05-06 | 株式会社村田製作所 | アンテナモジュール及び回路モジュール |
WO2016203967A1 (ja) | 2015-06-15 | 2016-12-22 | ソニー株式会社 | 半導体装置、電子機器、並びに製造方法 |
JP2017135290A (ja) | 2016-01-28 | 2017-08-03 | 新光電気工業株式会社 | 電子部品内蔵基板 |
WO2018047861A1 (ja) | 2016-09-08 | 2018-03-15 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
-
2019
- 2019-12-09 JP JP2020560097A patent/JP7196936B2/ja active Active
- 2019-12-09 WO PCT/JP2019/048081 patent/WO2020122014A1/ja active Application Filing
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004327556A (ja) | 2003-04-22 | 2004-11-18 | Matsushita Electric Works Ltd | 半導体装置及びその製造方法 |
JP2008071953A (ja) | 2006-09-14 | 2008-03-27 | Nec Electronics Corp | 半導体装置 |
JP2010272562A (ja) | 2009-05-19 | 2010-12-02 | Shinko Electric Ind Co Ltd | 電子部品の実装構造 |
JP2013516060A (ja) | 2009-12-24 | 2013-05-09 | アイメック | 窓介在型ダイパッケージング |
JP2015133367A (ja) | 2014-01-10 | 2015-07-23 | 富士通株式会社 | 電子装置の製造方法及び電子装置 |
JP2015198114A (ja) | 2014-03-31 | 2015-11-09 | 富士通株式会社 | インターポーザ構造体及び半導体装置の製造方法 |
WO2016067969A1 (ja) | 2014-10-31 | 2016-05-06 | 株式会社村田製作所 | アンテナモジュール及び回路モジュール |
WO2016203967A1 (ja) | 2015-06-15 | 2016-12-22 | ソニー株式会社 | 半導体装置、電子機器、並びに製造方法 |
JP2017135290A (ja) | 2016-01-28 | 2017-08-03 | 新光電気工業株式会社 | 電子部品内蔵基板 |
WO2018047861A1 (ja) | 2016-09-08 | 2018-03-15 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2020122014A1 (ja) | 2020-06-18 |
JPWO2020122014A1 (ja) | 2021-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7092031B2 (ja) | 配線基板の製造方法 | |
JP5113114B2 (ja) | 配線基板の製造方法及び配線基板 | |
JP4418833B2 (ja) | 回路基板の製造方法 | |
WO2010079542A1 (ja) | 半導体装置及びその製造方法 | |
WO2009118999A1 (ja) | 半導体装置ならびに多層配線基板および半導体装置の製造方法 | |
JP4729963B2 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
JP3450238B2 (ja) | 半導体装置及びその製造方法 | |
JP2004281491A (ja) | 半導体装置及びその製造方法 | |
JP7006843B2 (ja) | 配線基板の製造方法 | |
JP7196936B2 (ja) | 半導体装置用配線基板の製造方法、及び半導体装置用配線基板 | |
JP7351107B2 (ja) | 配線基板及び配線基板の製造方法 | |
WO2020090601A1 (ja) | 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法 | |
JP7472484B2 (ja) | 複合配線基板及び複合配線基板の製造方法 | |
JP7347440B2 (ja) | 半導体パッケージ用配線基板の製造方法 | |
KR20090122514A (ko) | 플립 칩 패키지 및 그 제조방법 | |
JP7456097B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP7052464B2 (ja) | 微細配線層付きコアレス基板の製造方法、および半導体パッケージの製造方法 | |
JP2020077696A (ja) | 配線基板、及びそれを用いた半導体装置 | |
JP4285140B2 (ja) | 半導体装置の製造方法 | |
JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
JP7497576B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP5509295B2 (ja) | 半導体装置 | |
JP2003037210A (ja) | 半導体装置およびその製造方法 | |
JP7423907B2 (ja) | 配線基板の製造方法 | |
JP2020191380A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7196936 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |