JP2003037210A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003037210A
JP2003037210A JP2002141640A JP2002141640A JP2003037210A JP 2003037210 A JP2003037210 A JP 2003037210A JP 2002141640 A JP2002141640 A JP 2002141640A JP 2002141640 A JP2002141640 A JP 2002141640A JP 2003037210 A JP2003037210 A JP 2003037210A
Authority
JP
Japan
Prior art keywords
semiconductor device
solder
metal layer
conductive
base metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002141640A
Other languages
English (en)
Inventor
Takashi Miyazaki
崇誌 宮▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002141640A priority Critical patent/JP2003037210A/ja
Publication of JP2003037210A publication Critical patent/JP2003037210A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【課題】 半導体チップと実装基板との接続部に生じる
応力を十分に減少させ、優れた実装信頼性が得られる半
導体装置およびその製造方法を提供する。 【解決手段】 半導体チップ１１の表面に選択的にパッ
ド電極１２が形成され、パッド電極上に、少なくとも２
層の導電層（バンプ１４および金属ポスト１５）を含む
導電性ポストが形成され、導電性ポスト上にバンプ電極
１６が形成される。バンプ電極１６が実装基板（図示せ
ず）に接続されて、パッド電極１２と実装基板とが電気
的に接続される。導電性ポストは、基体（仮基板）上に
選択的に金属ポスト１５を形成し、金属ポストとパッド
電極上に予め形成されたバンプ１４とを接合させ、その
後、仮基板を金属ポスト１５から剥離することにより形
成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、さらに言えば、実装基板などの実
装対象物に半田バンプなどの接続部材を介して電気的・
機械的に接続されるフリップチップ型半導体装置および
その製造方法に関する。
【０００２】
【従来の技術】一般に、実装用接続端子（すなわち、接
続部材）に半田バンプを使用したフリップチップ型半導
体装置は、半導体チップの周辺だけでなく任意の位置に
バンプを配置できるので、半田バンプをエリア・アレイ
状に配置することで容易に多数の外部接続端子を設ける
ことができる。そのため、近年の高集積化・高密度化さ
れた半導体集積回路に広く用いられている。
【０００３】図１４は、従来のフリップチップ型半導体
装置１００の一例を示す。
【０００４】半導体装置１００は、表面にエリア・アレ
イ状に配置された複数のパッド電極（図示せず）を有す
る半導体チップ１０１と、それらのパッド電極上にそれ
ぞれ形成された複数の半田バンプ１０２とを備えてい
る。
【０００５】図１５は、半導体装置１００が多層配線構
造を持つ実装基板１０３に実装された状態を示す。
【０００６】実装基板１０３は、半導体装置１００の半
田バンプ１０２のそれぞれに対応するように配置された
複数のパッド電極（図示せず）を有している。実装基板
１０３のパッド電極には、半導体装置１００の対応する
半田バンプ１０２がそれぞれ接合されている。
【０００７】半導体装置１００の実装基板１０３への実
装は、通常、フラックス（Flux）を使用した赤外線（In
frared Radiation、ＩＲ）リフロー工程で半田バンプ１
０２を溶融・凝固させ、半田バンプ１０２を実装基板１
０３のパッド電極に電気的・機械的に接続することによ
りなされる。
【０００８】半導体装置１００は、実装基板１０３に実
装された後の実際の動作状態において、半導体装置１０
０自身、あるいはその他のデバイスによって発生した熱
に曝されることになる。このとき、実装基板１０３と半
導体チップ１０１との間の線膨張係数（熱膨張係数）の
違いにより、半田バンプ１０２の接続部に応力が生じ
る。この応力によって、半田バンプ１０２と半導体チッ
プ１０１のパッド電極との間等にクラックが発生し、半
導体チップ１０１と実装基板との電気的接続が劣化して
しまうという問題が生じる可能性がある。このように、
従来の半導体装置には、実装信頼性（特に、温度サイク
ル特性）が低いという問題がある。そこで、このような
問題が生じないように、従来から種々の対策が提案され
ている。
【０００９】例えば、線膨張係数がシリコンに比較的近
いＡｌＮ（窒化アルミニウム）、ムライト、ガラスセラ
ミックスなどのセラミック系の材料を実装基板１０３の
基材として用いる方法がある。この方法によれば、実装
基板１０３と半導体チップ１０１との線膨張係数の差が
小さくなり、実装信頼性を向上させることができる。
【００１０】他方、線膨張係数の大きい実装基板を使用
しながら実装信頼性を向上できる技術として、半導体チ
ップ１０１と実装基板１０３との間にアンダーフィル樹
脂を介在させるという方法があり、近年盛んに研究が行
われている。この方法によれば、半田バンプ１０２の接
続部に作用するせん断応力がアンダーフィル樹脂によっ
て分散されるため、実装信頼性が向上する。しかも、実
装基板１０３の基材として比較的安価な有機系材料を使
用できるので、実装基板１０３のコストを低減できると
いう利点もある。
【００１１】ところで、半導体チップ１０１には大規模
集積回路（ＬＳＩ）が形成されているため、半導体チッ
プ１０１は一般に高価である。そのため、実装基板１０
３に半導体装置１００を実装した後の検査・選別工程に
おいて半導体チップ１０１以外の部分が原因で不良とな
った場合には、良品の半導体装置１００を実装基板１０
３から取り外して再利用することが望ましい。このよう
に、一度実装された半導体装置１００を実装基板１０３
から取り外すことを「リペア」と呼んでいる。
【００１２】図１６は、図１４の半導体装置１００をリ
ペアする場合を例にした一般的なリペア方法を示す。
【００１３】まず、ヒータ１１２を内蔵したリペア用加
熱吸着ツール１１１を半導体チップ１０１の裏面に接触
させた後、加熱吸着ツール１１１の吸引孔１１３の内部
を矢印の方向に吸引して半導体チップ１０１を加熱吸着
ツール１１１に吸着する。
【００１４】次に、半導体チップ１０１を吸着したま
ま、ヒータ１１２で半導体装置１００を加熱する。この
加熱によって半田バンプ１０２が徐々に溶融する。
【００１５】さらに、加熱・吸着の状態を保持しなが
ら、加熱・吸着ツール１１１を矢印Ａの方向に引き上げ
ることで、半田バンプ１０２が実装基板１０３の電極か
ら分離し、半導体装置１００が実装基板１０３から取り
外される。
【００１６】なお、リペア方法としては、半導体チップ
１０１側だけでなく、実装基板１０３側にも熱を加える
方法もある。
【００１７】
【発明が解決しようとする課題】図１３の従来のフリッ
プチップ型半導体装置１００では、上述したように、装
置に熱が加わった場合に半田バンプ１０２の接続部に生
じる応力が大きく、実装信頼性が劣るという問題があ
る。そのため、実装信頼性を高めるためには、実装基板
１０３にセラミック系の材料を使用したり、半導体チッ
プ１０１と実装基板１０３との間にアンダーフィル樹脂
を介在させる必要がある。
【００１８】しかしながら、実装基板１０３にセラッミ
ック系材料を使用した場合には、セラミック系材料が高
価であるため、実装基板１０３のコストが増加するとい
う欠点がある。したがって、適用可能な範囲は、主にス
ーパーコンピューターや大型コンピューターといったハ
イエンドな装置に限定されてしまう。
【００１９】また、半導体チップ１０１と実装基板１０
３との間にアンダーフィル樹脂を介在させた場合、実装
後に半導体チップ１０１と実装基板１０３とが剥離しや
すいという欠点がある。すなわち、アンダーフィル樹脂
の内部にボイドが存在したり、半導体チップ１０１およ
び実装基板１０３とアンダーフィル樹脂との界面の接着
力が弱い場合には、実装後に吸湿リフローが行われると
アンダーフィル樹脂の界面剥離現象が誘発されるのであ
る。このような剥離が生じると不良率が増加するので、
実装基板１０３に安価な有機系材料を使用してもコスト
を十分に低減できないことになる。
【００２０】したがって、従来のフリップチップ型半導
体装置１００では、コストを低減しながら実装信頼性を
高めることが困難であるという問題がある。
【００２１】さらに、従来のフリップチップ型半導体装
置１００では、リペア時の加熱およびそれに伴って発生
する応力により、半導体チップ１０１の活性領域がダメ
ージを受ける。活性領域を保護するためにパッシベーシ
ョン膜が半導体チップ１０１の表面に形成されている場
合には、そのパッシベーション膜がダメージを受ける。
したがって、半導体チップ１０１が不良になってしまう
ことがある。
【００２２】半導体チップ１０１と実装基板１０３との
間にアンダーフィル樹脂を介在させた場合には、リペア
そのものがほぼ不可能である。そのため、半導体装置１
０３だけでなく、実装基板１０３や実装基板１０３に実
装された周辺のデバイスも含めて不良になってしまう。
【００２３】したがって、従来の半導体装置では、リペ
アによってコストの低減を図ることが困難であるという
問題がある。
【００２４】また、フリップチップ型半導体装置の他の
従来技術として、特開２０００−１２４１６８号公報に
示されるようなものがある。この従来技術では、半導体
チップの電極上に、銅メッキによりヴィアポストが形成
され、ヴィアポスト上からエポキシ樹脂を圧接した後、
ヴィアポストの上面を露出させ、ヴィアポストの露出し
た上面に半田バンプが形成される。この従来技術では、
半導体チップおよび実装基板それぞれに加わる応力が、
半導体チップの電極上に形成されたヴィアポストにより
ある程度緩和されると考えられる。
【００２５】しかしながら、ヴィアポストの密度が高く
なりヴィアポストを細くする必要が生じてその上に形成
される半田バンプが小さくなった場合や、実装基板の材
料が変更された場合等、より一層、応力を低減する必要
が生じた場合に、この従来技術では、対処が困難とな
り、実装信頼性が劣化するという問題が生じる。すなわ
ち、応力を緩和するために、ヴィアポストをより高くし
ようとしても、この従来技術では、電極パッド上に直接
ヴィアポストを銅メッキで形成する方法を用いているた
め、ヴィアポストの高さには制限がある。この公報には
示されていないが、メッキによりヴィアポストを形成す
るには、まず、形成されるヴィアポストの大きさのホー
ルを有するマスクを形成し、そのホールを埋め込むよう
にメッキを行なうことになる。このマスクは、通常レジ
ストを用いて形成されるが、良好な形状のホールを形成
するためには、露光技術上の制限により、レジストの厚
さはあまり厚くできない。したがって、ヴィアポストの
高さは、レジスト膜厚に制限されるため、あまり高くで
きない。よって、実装信頼性が低くなってしまうことと
なる。
【００２６】そこで、本発明の目的は、実装時に接続部
に生じる応力を減少させることのできるフリップチップ
型半導体装置およびその製造方法を提供することにあ
る。
【００２７】本発明の他の目的は、コストを低減させな
がら優れた実装信頼性が得られるフリップチップ型半導
体装置およびその製造方法を提供することにある。
【００２８】
【課題を解決するための手段】本発明の半導体装置は、
表面に選択的に形成されたパッド電極を有する半導体チ
ップと、上記パッド電極上に設けられた導電性ポスト
と、上記導電性ポストの端面上に形成されたバンプ電極
とを備え、上記導電性ポストは、少なくとも第１および
第２の導電層を含み、上記第１の導電層は、上記第２の
導電層とは異なる材質であることを特徴としている。
【００２９】かかる構成によれば、半導体チップが実装
基板に実装されたとき、導電性ポストの存在により実装
基板と半導体チップとの距離が大きくなる。また、導電
性ポストは、材質の異なる少なくとも２層の導電層を含
んで形成されているため、半導体チップと実装基板の熱
膨張の度合いに合わせて、各導電層の材質を適宜変更す
ることができる。従って、導電性ポストと、半導体チッ
プおよび実装基板とのそれぞれの接続部に生じる応力を
十分に低減することができ、よって、実装信頼性とリペ
ア容易性を向上させることができる。
【００３０】また、本発明の半導体装置の製造方法は、
基体上に選択的に導電性ポストを形成する第１工程、表
面にパッド電極を有する半導体チップを、上記パッド電
極が上記導電性ポストに対面するように上記基体上に載
置し、上記パッド電極と上記導電性ポストとを電気的に
接続する第２工程、上記導電性ポストから上記基体を剥
離して上記導電性ポストの端面を露出させる第３工程、
上記導電性ポストの露出した端面上にバンプ電極を形成
する第４工程を備えることを特徴としている。
【００３１】かかる方法によれば、実装信頼性とリペア
容易性を向上させることが可能な導電性ポストを有する
半導体装置を容易に製造することができる。
【００３２】また、本発明の半導体装置の製造方法で
は、上記第３工程と第４工程との間に、上記第1〜第３
の工程をさらに繰り返して行なってもよい。このような
方法により、導電性ポストを容易に高く形成することが
可能となる。
【００３３】また、上記本発明の半導体装置および半導
体装置の製造方法では、上記導電性ポストは、基体金属
層と該基体金属層との接合性を有する接合金属層とを含
むのが好ましい。
【００３４】
【発明の実施の形態】本発明の上記および他の目的、特
徴および利点を明確にすべく、添付した図面を参照しな
がら、本発明の実施の形態を以下に詳述する。
【００３５】（第１実施形態）図１に示されるように、
本発明第１実施形態のフリップチップ型半導体装置１
は、表面に複数のパッド電極１２を有する半導体チップ
１１と、半導体チップ１１を実装基板（図示せず）に機
械的・電気的に接続するための接続部材として機能する
接続端子１８と、半導体チップ１１の表面上を覆う絶縁
性樹脂層１７とを備えている。
【００３６】半導体チップ１１のパッド電極１２は、半
導体チップ１１の表面においてエリア・アレイ状に配置
されている。半導体チップ１１の表面は、パッシベーシ
ョン膜１３で覆われている。このパッシベーション膜１
３は、半導体チップ１１の表面の活性領域（図示せず）
を保護するためのものであり、有機系材料あるいはＳｉ
Ｏ（酸化シリコン）系の無機材料で形成されている。パ
ッド電極１２は、パッシベーション膜１３から露出して
いる。
【００３７】接続端子１８は、パッド電極１２の上に形
成された導電性の半田バンプ１４と、一方の端面（上
面）が半田バンプ１４に接合された金属ポスト１５と、
金属ポスト１５の他方の端面（下面）上に形成された半
田電極１６とで構成されている。
【００３８】半田バンプ１４は、Ｐｂ−Ｓｎ合金製の半
田からなり、ボール形状または半球状を有している。半
田バンプ１４は、パッド電極１２に機械的・電気的に接
続されている。なお、半田バンプ１４の材料としては、
Ｓｎ−Ａｇ系合金なども使用可能である。
【００３９】金属ポスト１５は、矩形の断面形状を有
し、略円形の平面（横断面）形状を有している。金属ポ
スト１５を形成する材料としては、半田に対して優れた
濡れ性を持つＣｕやＮｉなどの金属が使用される。
【００４０】半田電極１６は、Ｐｂ−Ｓｎ合金製の半田
からなり、ボール形状を有している。半田電極１６は、
金属ポスト１５を介して半田バンプ１４に電気的に接続
されている。
【００４１】絶縁樹脂層１７は、半田バンプ１４の露出
面を覆うと共に、金属ポスト１５の外周面を覆ってい
る。金属ポスト１５の下面は、絶縁性樹脂層１７から露
出している。
【００４２】絶縁性樹脂層１７は、エポキシ系樹脂、シ
リコン系樹脂、ポリイミド系樹脂、ポリオレフィン系樹
脂、シアネートエステル系樹脂、フェノール系樹脂、ナ
フタレン系樹脂およびフルオレン系樹脂のいずれかを主
成分として含んでいる。そのため、この絶縁性樹脂層１
７は、半導体チップ１１やパッシベーション膜１３に加
わる熱や応力を分散させる機能を有している。
【００４３】次に、図２および図３を用いて、図１の半
導体装置１の製造方法について説明する。
【００４４】最初に、表面に複数のパッド電極１２を有
すると共に、それらのパッド電極１２上に高融点の半田
バンプ１４が形成され、且つ表面がパッシベーション膜
１３で覆われた半導体チップ１１を予め準備する。
【００４５】次に、所定の形状に加工したポリイミドシ
ートからなる基体（仮基板）２１を用意し、その表面を
ブラスト処理などにより適度に粗化させた後、基体２１
の粗化された表面に微小なＰｄ（パラジウム）粒子を散
布する。続いて、基体２１の表面にレジスト層を形成
し、形成されたレジスト層を所定の形状にパターン化し
てマスク（図示せず）を形成する。その後、メッキ処理
により、基体２１上にＣｕ、Ｎｉなどの半田濡れ性に優
れた金属からなる基体金属層２２を形成する。このメッ
キ処理において、予め散布されたＰｄがメッキの種とな
る。続いて、基体金属層２２の上にＰｂ−Ｓｎ合金製の
高融点半田層２３を形成する。さらに、レジスト膜を除
去して基体金属層２２と半田層２３とをパターン化す
る。こうして、図２（ａ）に示すように、基体金属層２
２と半田層２３とで構成され、且つ半導体チップ１１の
複数のパッド電極１２のそれぞれに対応して配置された
複数の金属ポスト形成体２５を基体２１上に形成する。
【００４６】なお、基体２１の材料としては、基体２１
を基体金属層２２から機械的に剥離することが容易な材
料であれば、ポリイミド以外の有機系材料や金属系材料
なども使用可能である。
【００４７】次に、上記の半導体チップ１１の表面を基
体２１の表面に対向させて、パッド電極１２（すなわ
ち、半田バンプ１４）が金属ポスト形成体２５に対応す
るように位置合わせを行なった後、図２（ｂ）に示すよ
うに、半導体チップ１１を基体２１の上に載置する。
【００４８】その後、図２（ｃ）に示すように、加熱・
圧着処理またはリフロー処理により半田層２３を溶融・
凝固させて、基体金属層２２を半田バンプ１４に接合す
る。この時、金属ポスト形成体２５の半田層２３が半田
バンプ１４に融合される。その結果、残存する基体金属
層２２により金属ポスト１５が形成される。
【００４９】なお、基体金属層２２は半田に対して優れ
た濡れ性を持つため、半田層２３を溶融・凝固させるこ
とにより、基体金属層２２を半田バンプ１４に容易に接
合できる。
【００５０】このように、平面積が金属ポスト１５より
も大きい半田バンプ１４と、金属ポストとが積層され
て、パッド電極１２とバンプ電極１８とを電気的に接続
する導電ポストが形成される。
【００５１】続いて、図３（ａ）に示すように、パッシ
ベーション膜１３と基体２１との間に絶縁性樹脂層１７
を形成する。絶縁性樹脂層１７は、半導体チップ１１の
辺に沿って樹脂を供給し、半導体チップ１１と基体２１
との間に樹脂を表面張力により浸透させて形成する。半
田バンプ１４の露出面と金属ポスト１５の外周面は、形
成された絶縁性樹脂層１７で覆われる。
【００５２】次に、図３（ｂ）に示すように、基体２１
を機械的に剥離・除去し、金属ポスト１５の下面を露出
させる。
【００５３】最後に、金属ポスト１５の露出した下面に
半田電極１６を形成する。半田電極１６は、半田バンプ
１４および半田層２３よりも低融点の半田で形成され
る。なお、半田電極１６を形成する前に、金属ポスト１
５の下面に無電解メッキ処理を使用してＡｕやＮｉ−Ａ
ｕ合金などの金属薄膜を形成しても良い。その場合、金
属ポスト１５に対する半田電極１６の接着力が高まり、
半田電極１６の取り付け性が向上する。
【００５４】こうして、図１の半導体装置１が製造され
る。
【００５５】以上述べたように、本発明の第１実施形態
のフリップチップ型半導体装置１では、半田バンプ１４
と金属ポスト１５と半田電極１６とにより、半導体チッ
プ１１を実装基板に機械的・電気的に接続するための接
続端子１８が構成される。そのため、接続端子１８の高
さ、すなわち実装基板に対する半導体チップ１１のスタ
ンドオフ高さ（実装基板２１と半導体チップ１１との距
離）が大きくなる。したがって、半導体チップ１１およ
び実装基板と接続端子１８との接続部にそれぞれ作用す
る応力が減少して、実装信頼性が向上する。しかも、実
装基板にセラミック系の材料を使用したり、半導体チッ
プ１１と実装基板との間にアンダーフィル樹脂を介在さ
せる必要がないので、コストを低減することができる。
【００５６】また、半導体チップ１１のスタンドオフ高
さが大きいことにより、半導体装置１をリペアする際に
半導体チップ１１やパッシベーション膜１３が受けるダ
メージが緩和される。従って、リペア時に半導体チップ
１１が不良になり難く、取り外した半導体チップ１１を
再利用できる割合が高まるので、コストを一層低減する
ことができる。
【００５７】また、半田バンプ１４と金属ポスト１５と
の２層の導電体によって、半導体チップ１１のパッド電
極１２と半田電極１６とが電気的に接続されている。こ
のため、半導体チップ１１側、実装基板側それぞれの熱
膨張の大きさにあわせて、半田バンプ１４と金属ポスト
１５の材質を適宜変更することにより、より一層、応力
緩和性を向上させることが可能である。また、材質だけ
でなく、半田バンプ１４と金属ポスト１５それぞれの直
径を適宜変更して、熱膨張の大きさを調整することも可
能である。
【００５８】さらに、半導体チップ１１の表面上を絶縁
性樹脂層１７が覆っている。この絶縁性樹脂層１７は、
半導体チップ１１やパッシベーション膜１３に加わる熱
や応力を分散させる機能を有している。そのため、実装
信頼性およびリペアの容易性をより一層高めることがで
きる。
【００５９】なお、上記したように、半田電極１６は、
半田バンプ１４よりも融点が低い半田を用いている。こ
のため、リペアの際、半導体チップ１１側あるいは、半
導体チップ１１側と実装基板側から熱を加えたとき、半
田電極１６が最初に溶融することとなるため、半田バン
プ１４を溶融させずにリペアすることが可能である。
【００６０】また、本発明の第１実施形態の製造方法で
は、半導体装置１を容易に製造することができる。しか
も、基体金属層２２から機械的に剥離することが容易な
材料で基体２１を形成しているので、作業性が向上し、
工程時間が短縮できる。したがって、製造コストを低減
することが可能となる。
【００６１】（第２実施形態）図４は、本発明の第２実
施形態のフリップチップ型半導体装置１Ａを示す概略断
面図である。
【００６２】図４に示されるように、本発明の第２実施
形態のフリップチップ型半導体装置１Ａは、金属ポスト
３５が半田層２３ａを介して積層された２つの基体金属
層２２、２２ａを含んでいる点を除き、第１実施形態の
フリップチップ型半導体装置１と同じである。よって、
図４において、第１実施形態の半導体装置１と同じ構成
要素には同一の符号を付して、その説明を省略する。
【００６３】半導体装置１Ａでは、基体金属層２２と２
２ａが、それらの間に介在する半田層２３ａにより接合
されている。そして、基体金属層２２と半田層２３ａと
基体金属層２２ａとにより、金属ポスト３５が形成され
る。
【００６４】基体金属層２２ａを形成する材料として
は、基体金属層２２と同様に、半田に対して優れた濡れ
性を持つＣｕやＮｉなどの金属が使用される。半田層２
３ａを形成する材料としては、半田層２３と同様に、Ｐ
ｂ−Ｓｎ合金が使用される。
【００６５】半田バンプ１４と半田層２３ａは、高融点
の半田で形成され、半田電極１６は、半田バンプ１４お
よび半田層２３ａよりも融点の低い半田で形成される。
【００６６】次に、図４の半導体装置１Ａの製造方法に
ついて説明する。
【００６７】まず、第１実施形態の半導体装置１と同様
に図２の各工程により、図５（ａ）の状態を得る。
【００６８】次に、図５（ｂ）に示すように、基材２１
を機械的に剥離・除去し、基体金属層２２の下面を露出
させる。
【００６９】その後、図５（ｃ）に示すように、図２
（ａ）の工程と同様にして、基体金属層２２ａとその上
に形成された半田層２３ａとで構成され、且つ半導体チ
ップ１１の複数のパッド電極１２のそれぞれに対応して
配置された複数の金属ポスト形成体２５ａを基体２１ａ
上に形成する。
【００７０】次に、半導体チップ１１の表面を基体２１
ａの表面に対向させて、パッド電極１２（すなわち、基
体金属層２２）が金属ポスト形成体２５ａに対応するよ
うに位置合わせを行なった後、図６（ａ）に示すよう
に、半導体チップ１１を基体２１ａの上に載置する。続
いて、加熱・圧着処理またはリフロー処理により半田層
２３ａを溶融・凝固させて、基体金属層２２ａを基体金
属層２２の下面に接合する。こうして、基体金属層２２
と半田層２３ａと基体金属層２２ａとの積層体からなる
金属ポスト３５を形成する。
【００７１】なお、基体金属層２２、２２ａは半田に対
して優れた濡れ性を持つため、半田層２３ａを溶融・凝
固させることにより、基体金属層２２ａを基体金属層２
２に容易に接合できる。すなわち、基体金属層２２と基
体金属層２２ａとを容易に積層することができる。
【００７２】その後、図６（ｂ）に示すように、パッシ
ベーション膜１３と基体２１ａとの間に絶縁性樹脂層１
７を形成する。半田バンプ１４の露出面と金属ポスト３
５の外周面は、形成された絶縁性樹脂層１７で覆われ
る。
【００７３】次に、図６（ｃ）に示すように、基体２１
ａを機械的に剥離・除去し、金属ポスト３５の下面を露
出させる。
【００７４】最後に、金属ポスト３５の露出した下面に
半田電極１６を形成する。
【００７５】こうして、図４の半導体装置１Ａが製造さ
れる。
【００７６】以上述べたように、本発明の第２実施形態
のフリップチップ型半導体装置１Ａでは、金属ポスト３
５が半田層２３ａを介して積層された基体金属層２２、
２２ａを含んでいるため、接続端子１８の高さ、すなわ
ち実装基板に対する半導体チップ１１のスタンドオフ高
さが一層大きくなる。したがって、第１実施形態の半導
体装置１に比べて実装信頼性およびリペア容易性がさら
に向上する。
【００７７】また、本発明の第２実施形態の製造方法で
は、半導体装置１Ａを容易に製造できる。しかも、基体
金属層２２、２２ａから機械的に剥離することが容易な
材料で基体２１、２１ａを形成しているので、作業性が
向上し、工程時間が短縮できる。したがって、製造コス
トをさほど増加させることなく、半導体チップ１１のス
タンドオフ高さを高くすることが可能となる。
【００７８】（第３実施形態）図７は、本発明の第３実
施形態のフリップチップ型半導体装置１Ｂを示す概略断
面図である。
【００７９】図７に示すように、本発明の第３実施形態
のフリップチップ型半導体装置１Ｂは、絶縁性樹脂層１
７が形成されていない点を除き、本発明の第２実施形態
のフリップチップ型半導体装置１Ａと同じである。よっ
て、図７において、第２実施形態の半導体装置１Ａと同
じ構成要素には同一の符号を付して、その説明を省略す
る。
【００８０】半導体チップ１１の実装基板に対するスタ
ンドオフ高さが、所望の実装信頼性およびリペア容易性
を得るために十分な高さであれば、すなわち、応力に対
する十分な耐性が得られれば、この実施形態のように、
絶縁性樹脂層１７を形成しなくてもよい。
【００８１】したがって、この実施形態のフリップチッ
プ型半導体装置１Ｂでは、第２実施形態のフリップチッ
プ型半導体装置１Ａに比べ、絶縁性樹脂層１７を形成す
る工程（すなわち、図６（ｃ）の工程）を省略できるの
で、製造コストを低減できるという利点がある。
【００８２】なお、半田電極１６は、半田バンプ１４お
よび半田層２３ａよりも融点の低い半田で形成されてい
る。そのため、リペアの際は、半田電極１６が溶融し、
半田バンプ１４および半田層２３ａが溶融しない温度の
熱を加えることにより、半田電極１６の部分において、
実装基板と分離することが可能である。
【００８３】（第４実施形態）図８は、本発明の第４実
施形態のフリップチップ型半導体装置１Ｃを示す概略断
面図である。
【００８４】図８に示されるように、本発明の第４実施
形態のフリップチップ型半導体装置１Ｃは、金属ポスト
４５が２つの半田層２３ａ、２３ｂを介して積層された
３つの基体金属層２２、２２ａ、２２ｂを含んでいる点
を除き、本発明の第１実施形態のフリップチップ型半導
体装置１と同じである。よって、図８において、第１実
施形態の半導体装置１と同じ構成要素には同一の符号を
付して、その説明を省略する。
【００８５】半導体装置１Ｃでは、基体金属層２２と２
２ａが、それらの間に介在する半田層２３ａによって接
合されている。また、基体金属層２２ａと２２ｂが、そ
れらの間に介在する半田層２３ｂによって接合されてい
る。そして、基体金属層２２、２２ａ、２２ｂと半田層
２３ａ、２３ｂとにより、金属ポスト４５が形成され
る。
【００８６】基体金属層２２ｂを形成する材料として
は、基体金属層２２、２２ａと同様に、半田に対して優
れた濡れ性を持つＣｕやＮｉなどの金属が使用される。
半田層２３ｂを形成する材料としては、半田層２３、２
３ａと同様に、Ｐｂ−Ｓｎ合金が使用される。
【００８７】半田電極１６は、半田バンプ１４および半
田層２３ａ、２３ｂよりも融点の低い半田で形成され
る。
【００８８】また、絶縁性樹脂層１７は、半田バンプ１
４の露出面を覆うと共に、金属ポスト４５の外周面の一
部（すなわち、基体金属層２２の外周面のみ）を覆って
いる。
【００８９】半導体装置１Ｃの製造方法は、上記の第１
および第２の実施形態の製造方法から容易に理解され
る。すなわち、図２および図３の各工程を実行した後、
図５（ｃ）および図６（ａ）に相当する各工程を２回繰
り返し実行し、さらに半田電極１６を形成する工程を実
行することにより、半導体装置１Ｃが製造される。
【００９０】この実施形態のフリップチップ型半導体装
置では、第１、第２および第３の実施形態のフリップチ
ップ型半導体装置１、１Ａ、１Ｂに比べ、実装基板に対
する半導体チップ１１のスタンドオフ高さがさらに大き
くなり、実装信頼性およびリペア容易性がより高まる。
【００９１】また、第２実施形態のフリップチップ型半
導体装置１Ａに比べ、絶縁性樹脂層１７の厚さが小さい
ため、その分だけ絶縁性樹脂層１７の材料コストを低減
できる。
【００９２】（第５実施形態）図９は、本発明の第５実
施形態のフリップチップ型半導体装置１Ｄを示す概略断
面図である。
【００９３】図９に示すように、本発明の第５実施形態
のフリップチップ型半導体装置１Ｄは、絶縁性樹脂層１
７が基体金属層２２、２２ａおよび半田層２３ａの外周
面を覆っている点を除き、本発明の第４実施形態のフリ
ップチップ型半導体装置１Ｃと同じである。よって、図
９において、第４実施形態の半導体装置１Ｃと同じ構成
要素には同一の符号を付して、その説明を省略する。
【００９４】半導体装置１Ｄの製造方法は、上記の第２
実施形態の製造方法から容易に理解される。すなわち、
図５および図６の各工程を実行した後、図５（ｃ）およ
び図６（ａ）に相当する各工程を再度実行し、さらに半
田電極１６を形成する工程を実行することにより、半導
体装置１Ｄが製造される。
【００９５】この実施形態のフリップチップ型半導体装
置１Ｄでは、第４実施形態のフリップチップ型半導体装
置１Ｃと同様に、金属ポスト４５が半田層２３ａ、２３
ｂを介して積層された基体金属層２２、２２ａ、２２ｂ
を含んでいるため、金属ポスト４５の高さが一層大きく
なる。このように、高さの大きい金属ポスト４５の外周
面の全体を絶縁性樹脂層１７で覆った場合、絶縁性樹脂
層１７に使用する材料によっては、半導体チップ１１に
反りを生じさせる可能性がある。
【００９６】他方、絶縁性樹脂層１７の厚さが大きい
程、実装信頼性およびリペア容易性、すなわち、熱によ
って生じる応力を緩和する効果が高まる。
【００９７】そこで、この実施形態のフリップチップ型
半導体装置１Ｄでは、絶縁性樹脂層１７が基体金属層２
２、２２ａおよび半田層２３ａの外周面のみを覆うよう
にすることで、半導体チップ１１の反りの発生を抑制し
ながら、応力を緩和する効果を高めている。
【００９８】なお、半導体チップ１１の反りが充分に抑
制できない場合には、第４実施形態のフリップチップ型
半導体装置１Ｃのように、基体金属層２２の外周面のみ
を覆うようにすればよい。このように、絶縁性樹脂層１
７の厚さを適宜に設定することにより、半導体チップ１
１の反りを抑制する効果と応力を緩和する効果とを適正
化することができる。
【００９９】（第６実施形態）図１０は、本発明の第６
実施形態のフリップチップ型半導体装置１Ｅを示す概略
断面図である。
【０１００】図１０に示すように、本発明の第６実施形
態のフリップチップ型半導体装置１Ｅは、第１実施形態
のフリップチップ型半導体装置１の半田バンプ１４をＡ
ｕ（金）バンプ５４に置換したものに相当する。よっ
て、図１０において、第１実施形態の半導体装置１と同
じ構成要素には同一の符号を付して、その説明を省略す
る。
【０１０１】半導体装置１Ｅは、第１実施形態の半導体
装置１と同様に、図２および図３の製造方法で製造され
る。そして、図２（ｂ）および（ｃ）の工程において、
基体金属層２２をバンプ５４に接合する際に、金属ポス
ト形成体２５の半田層２３がＡｕバンプ５４に融合され
ずに残存する。その結果、基体金属層２２と半田層２３
とにより金属ポスト５５が形成される。
【０１０２】Ａｕは、半田よりも変形しやすい材質であ
るため、この実施形態の半導体装置１Ｅは、第１実施形
態の半導体装置１よりも、応力緩和性が向上し、より実
装信頼性およびリペア容易性が向上する。
【０１０３】（第７実施形態）図１１は、本発明の第７
実施形態のフリップチップ型半導体装置１Ｆを示す概略
断面図である。
【０１０４】図１１に示すように、本発明の第７実施形
態のフリップチップ型半導体装置１Ｆは、第６実施形態
のフリップチップ型半導体装置１ＥのＡｕバンプ５４を
省略したものに相当する。よって、図１１において、第
６実施形態の半導体装置１Ｅと同じ構成要素には同一の
符号を付して、その説明を省略する。
【０１０５】半導体装置１Ｆでは、基体金属層２２が半
田層２３を介してパッド電極２３に接合される。そし
て、基体金属層２２と半田層２３とにより、金属ポスト
５５が形成される。
【０１０６】図１２は、半導体装置１Ｆの製造方法の各
工程を示す概略断面図である。
【０１０７】最初に、図１２（ａ）に示すように、表面
に複数のパッド電極１２を有すると共に、表面がパッシ
ベーション膜１３で覆われた半導体チップ１１を予め準
備する。
【０１０８】次に、図１２（ｂ）に示すように、第１実
施形態の図２（ｂ）の工程と同様にして、基体金属層２
２とその上に形成された半田層２３とで構成され、且つ
半導体チップ１１の複数のパッド電極１２のそれぞれに
対応して配置された複数の金属ポスト形成体２５を基体
２１上に形成する。
【０１０９】その後、半導体チップ１１の表面を基体２
１の表面に対向させて、パッド電極１２が金属ポスト形
成体２５に対応するように位置合わせを行なった後、半
導体チップ１１を基体２１の上に載置する。
【０１１０】続いて、加熱・圧着処理またはリフロー処
理により半田層２３を溶融・凝固させ、基体金属層２２
を半田層２３を介してパッド電極１２に接合する。
【０１１１】なお、基体金属層２２は半田に対して優れ
た濡れ性を持つため、半田層２３を溶融・凝固させるこ
とにより、基体金属層２２をパッド電極１２に容易に接
合できる。
【０１１２】次に、図１２（ｃ）に示すように、パッシ
ベーション膜１３と基体２１との間に絶縁性樹脂層１７
を形成する。金属ポスト１５の露出した外周面（すなわ
ち、基体金属層２２の外周面の全体と半田層２３の外周
面の一部）は、形成された絶縁性樹脂層１７で覆われ
る。
【０１１３】その後、図１２（ｄ）に示すように、基体
２１を機械的に剥離・除去し、金属ポスト５５の下面を
露出させる。
【０１１４】最後に、金属ポスト５５の露出した下面に
半田電極１６を形成する。
【０１１５】こうして、図１１の半導体装置１Ｆが製造
される。
【０１１６】以上述べたように、本発明の第７実施形態
のフリップチップ型半導体装置１Ｆでは、金属ポスト５
５と半田電極１６とにより、半導体チップ１１を実装基
板に機械的・電気的に接続するための接続端子１８が構
成される。そのため、接続端子１８の高さ、すなわち実
装基板に対する半導体チップ１１のスタンドオフ高さが
大きくなる。したがって、第１〜第６実施形態と同様、
半導体チップ１１および実装基板と接続端子１８との接
続部にそれぞれ作用する応力が減少して、実装信頼性お
よびリペア容易性が向上する。
【０１１７】第７実施形態では、半田バンプ１４やＡｕ
バンプ５４を形成しない分、第１〜第６の実施形態より
も応力緩和性が若干劣るが、バンプ形成工程を省略する
ことにより、コストを低減できる。
【０１１８】また、複数の接続端子１８間のピッチを狭
くする場合には、バンプの小型化、鉛フリー化、さらに
は低α線化が必要となり、バンプ１個当りのコストが増
加する。したがって、接続端子１８の狭ピッチ化に伴っ
て、コストを低減する効果が一層大きくなる。
【０１１９】なお、第７実施形態の半導体装置１Ｆにお
いて、半田バンプ１４やＡｕバンプ５４を形成しないこ
とによって、応力緩和性が不充分となる場合には、第
２、第３、第４および第５の実施形態のように、半田層
を介して積層された複数の基体金属層を含むような金属
ポストを形成することにより、半導体チップのスタンド
オフ高さを高くすればよい。
【０１２０】（第８実施形態）図１３に示すように、本
発明の第８実施形態のフリップチップ型半導体装置１Ｇ
は、第４実施形態のフリップチップ型半導体装置１Ｃの
半田層２３ａおよび基体金属層２２ａの径を、基体金属
層２２、半田層２３ｂおよび基体金属層２２ｂよりも小
さく形成したものに相当する。よって、図１３におい
て、第４実施形態の半導体装置１Ｃと同じ構成要素には
同一の符号を付して、その説明を省略する。
【０１２１】応力緩和性をさらに向上させる方法とし
て、金属ポストを細くすることが考えられる。しかしな
がら、金属ポスト４５全体を細くした場合、金属ポスト
の端面上に形成される半田電極１６も小さくなってしま
い、結局、応力に対する耐性が低くなってしまうことと
なる。したがって、第８実施形態では、金属ポスト４５
の一部のみを細くし、半田電極１６と接する基体金属層
２２ｂは細くしない構成としている。
【０１２２】このような構成をとることにより、半導体
装置１Ｇでは、第４実施形態の半導体装置１Ｃよりも、
さらに応力緩和性を向上させることができる。
【０１２３】第８実施形態の半導体装置１Ｇの製造方法
は、第４実施形態の半導体装置１Ｃと基本的に同様であ
り、図５（ａ）および図６（ａ）に相当する各工程を２
回繰り返し実行する際の、１回目の図６（ａ）の工程に
おいて、基体２１ａ上に形成する基体金属層２２ａと半
田層２３ａの直径を基体金属層２２の直径よりも小さく
形成しておけばよい。
【０１２４】なお、図１３では、絶縁性樹脂層１７が、
半田バンプ１４の露出面と基体金属層２２の外周面のみ
を覆ったものを示しているが、絶縁性樹脂層１７は、形
成してもしなくてもよく、厚さも適宜変更可能である。
【０１２５】（変形例）以上、本発明の好ましい実施形
態について説明したが、本発明はこれらの実施形態に限
定されるものではなく、本発明の要旨を逸脱しない範囲
内において、適宜の変更が可能である。
【０１２６】例えば、金属ポストが半田層を介して積層
された４以上の基体金属層を含むようにすることもでき
る。さらには、基体金属層自体を同一金属または異種金
属からなる複数の金属層の積層体としてもよい。
【０１２７】また、基体金属層および半田層の厚さは適
宜に設定可能であり、基体金属層に使用される材料はＣ
ｕやＮｉに限定されない。さらには、半田層に代えて、
Ａｕなどの接合性を持つ金属からなる層を用いることも
可能である。
【０１２８】以上説明したように、本発明のフリップチ
ップ型半導体装置およびその製造方法によれば、半導体
チップと実装基板との接続部に生じる応力が減少し、コ
ストを低減させながら優れた実装信頼性を得ることがで
きる。
【図面の簡単な説明】
【図１】本発明の第１実施形態のフリップチップ型半導
体装置を示す概略断面図である。
【図２】図１のフリップチップ型半導体装置の製造方法
の各工程を示す概略断面図である。
【図３】図１のフリップチップ型半導体装置の製造方法
の各工程を示す概略断面図で、図２の続きである。
【図４】本発明の第２実施形態のフリップチップ型半導
体装置を示す概略断面図である。
【図５】図４のフリップチップ型半導体装置の製造方法
の各工程を示す概略断面図である。
【図６】図４のフリップチップ型半導体装置の製造方法
の各工程を示す概略断面図で、図５の続きである。
【図７】本発明の第３実施形態のフリップチップ型半導
体装置を示す概略断面図である。
【図８】本発明の第４実施形態のフリップチップ型半導
体装置を示す概略断面図である。
【図９】本発明の第５実施形態のフリップチップ型半導
体装置を示す概略断面図である。
【図１０】本発明の第６実施形態のフリップチップ型半
導体装置を示す概略断面図である。
【図１１】本発明の第７実施形態のフリップチップ型半
導体装置を示す概略断面図である。
【図１２】図１１のフリップチップ型半導体装置の製造
方法の各工程を示す概略断面図である。
【図１３】本発明の第８実施形態のフリップチップ型半
導体装置を示す概略断面図である。
【図１４】従来のフリップチップ型半導体装置を示す概
略断面図である。
【図１５】図１４のフリップチップ型半導体装置が実装
基板に実装された状態を示す概略断面図である。
【図１６】一般的なリペア方法を示す概略断面図であ
る。
【符号の説明】 １、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ フリ
ップチップ型半導体装置 １１ 半導体チップ １２ パッド電極 １３ パッシベーション膜 １４ 半田バンプ １５ 金属ポスト １６ 半田電極 １７ 絶縁性樹脂層 １８ 接続端子 ２１、２１ａ 基体 ２２、２２ａ、２２ｂ 基体金属層 ２３、２３ａ、２３ｂ 半田層 ２５、２５ａ、２５ｂ 金属ポスト形成体 ３５、４５ 金属ポスト ５４ Ａｕバンプ ５５ 金属ポスト

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 表面に選択的に形成されたパッド電極を
    有する半導体チップと、 前記パッド電極上に設けられた導電性ポストと、 前記導電性ポストの端面上に形成されたバンプ電極とを
    備え、 前記導電性ポストは、少なくとも第１および第２の導電
    層を含み、前記第１の導電層は、前記第２の導電層とは
    異なる材質であることを特徴とする半導体装置。
  2. 【請求項２】 前記導電性ポストは、前記パッド電極上
    に設けられた導電性バンプを含むことを特徴とする請求
    項１記載の半導体装置。
  3. 【請求項３】 前記導電性ポストは、前記導電性バンプ
    上に、基体金属層および前記基体金属層との接合性を有
    する接合金属層を含むことを特徴とする請求項２記載の
    半導体装置。
  4. 【請求項４】 前記導電性ポストは、基体金属層および
    前記基体金属層との接合性を有する接合金属層を含むこ
    とを特徴とする請求項１記載の半導体装置。
  5. 【請求項５】 前記基体金属層は前記接合金属層を介し
    て複数層、積層されていることを特徴とする請求項３ま
    たは４記載の半導体装置。
  6. 【請求項６】 前記接合金属層が半田で形成され、前記
    基体金属層が半田に対して濡れ性を持つ金属で形成され
    ることを特徴とする請求項３〜５のいずれかに記載の半
    導体装置。
  7. 【請求項７】 前記導電性ポストの外周面の少なくとも
    一部を覆いながら前記半導体チップの前記表面上を覆う
    絶縁性樹脂層をさらに備えることを特徴とする請求項１
    〜６のいずれか記載の半導体装置。
  8. 【請求項８】 前記導電性バンプは、半田またはＡｕで
    あることを特徴とする請求項２または３記載の半導体装
    置。
  9. 【請求項９】 基体上に選択的に導電性ポストを形成す
    る第１工程、表面にパッド電極を有する半導体チップ
    を、前記パッド電極が前記導電性ポストに対面するよう
    に前記基体上に載置し、前記パッド電極と前記導電性ポ
    ストとを電気的に接続する第２工程、 前記導電性ポストから前記基体を剥離・除去して前記導
    電性ポストの端面を露出させる第３工程、 前記導電性ポストの露出した端面上にバンプ電極を形成
    する第４工程を備えることを特徴とする半導体装置の製
    造方法。
  10. 【請求項１０】 前記パッド電極上に導電性バンプが形
    成され、前記第２工程において、前記導電性バンプと前
    記導電性ポストとが接合されることを特徴とする請求項
    ９記載の半導体装置の製造方法。
  11. 【請求項１１】 前記導電性ポストは、基体金属層およ
    び前記基体金属層との接合性を有する接合金属層とを含
    むことを特徴とする請求項９または１１記載の半導体装
    置の製造方法。
  12. 【請求項１２】 前記第３工程と前記第４工程との間に
    おいて、さらに前記第１、第２および第３工程が少なく
    とも１回行なわれることを特徴とする請求項９〜１１い
    ずれかに記載の半導体装置の製造方法。
  13. 【請求項１３】 前記導電性ポストは、基体金属層およ
    び前記基体金属層との接合性を有する接合金属層とを含
    み、前記基体金属層は前記接合金属層を介して複数層、
    積層されることを特徴とする請求項１２記載の半導体装
    置の製造方法。
  14. 【請求項１４】 前記接合金属層が半田で形成され、前
    記基体金属層が半田に対して濡れ性を持つ金属で形成さ
    れることを特徴とする請求項１１または１３記載の半導
    体装置の製造方法。
  15. 【請求項１５】 前記第２工程と前記第３工程との間
    に、前記導電性ポストの外周面の少なくとも一部を覆い
    ながら前記半導体チップの前記表面上を覆う絶縁性樹脂
    層を形成する工程をさらに備えることを特徴とする請求
    項９〜１４のいずれかに記載の半導体装置の製造方法。
  16. 【請求項１６】 前記導電性バンプは半田であり、前記
    導電性ポストは半田層を含み、前記第２工程において、
    前記導電性バンプと前記半田層が融合することを特徴と
    する請求項１０記載の半導体装置の製造方法。
  17. 【請求項１７】 前記導電性バンプはＡｕであることを
    特徴とする請求項１０記載の半導体装置の製造方法。
JP2002141640A 2001-05-18 2002-05-16 半導体装置およびその製造方法 Pending JP2003037210A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002141640A JP2003037210A (ja) 2001-05-18 2002-05-16 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-150171 2001-05-18
JP2001150171 2001-05-18
JP2002141640A JP2003037210A (ja) 2001-05-18 2002-05-16 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003037210A true JP2003037210A (ja) 2003-02-07

Family

ID=26615379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002141640A Pending JP2003037210A (ja) 2001-05-18 2002-05-16 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003037210A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033696A (ja) * 2010-07-30 2012-02-16 Fujitsu Ltd 回路基板ユニット、回路基板ユニットの製造方法、及び電子装置
JP2012199495A (ja) * 2011-03-23 2012-10-18 Teramikros Inc 半導体装置及び半導体装置の実装構造
KR20140017295A (ko) * 2012-07-31 2014-02-11 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자 및 그 제조방법
US8671564B2 (en) 2009-06-10 2014-03-18 Samsung Electro-Mechanics Co., Ltd. Substrate for flip chip bonding and method of fabricating the same
JP2017034191A (ja) * 2015-08-05 2017-02-09 ローム株式会社 半導体装置および半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8671564B2 (en) 2009-06-10 2014-03-18 Samsung Electro-Mechanics Co., Ltd. Substrate for flip chip bonding and method of fabricating the same
JP2012033696A (ja) * 2010-07-30 2012-02-16 Fujitsu Ltd 回路基板ユニット、回路基板ユニットの製造方法、及び電子装置
JP2012199495A (ja) * 2011-03-23 2012-10-18 Teramikros Inc 半導体装置及び半導体装置の実装構造
KR20140017295A (ko) * 2012-07-31 2014-02-11 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자 및 그 제조방법
KR102007780B1 (ko) 2012-07-31 2019-10-21 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자의 제조방법
JP2017034191A (ja) * 2015-08-05 2017-02-09 ローム株式会社 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US20020171152A1 (en) Flip-chip-type semiconductor device and manufacturing method thereof
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
JP5150518B2 (ja) 半導体装置および多層配線基板ならびにそれらの製造方法
JP4305502B2 (ja) 半導体装置の製造方法
JP3450238B2 (ja) 半導体装置及びその製造方法
JP2001338947A (ja) フリップチップ型半導体装置及びその製造方法
JP2001144204A (ja) 半導体装置及びその製造方法
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
TW200845319A (en) Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
JP2008226946A (ja) 半導体装置およびその製造方法
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
JP5186741B2 (ja) 回路基板及び半導体装置
JP2001217340A (ja) 半導体装置及びその製造方法
US20040156177A1 (en) Package of electronic components and method for producing the same
TW201227893A (en) Lead-free structures in a semiconductor device
JP2001024085A (ja) 半導体装置
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP2003037210A (ja) 半導体装置およびその製造方法
JP3403689B2 (ja) 半導体装置
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
JP5285385B2 (ja) 積層配線基板の製造方法
JP2004266271A (ja) 電子部品の実装体及びその製造方法
WO2018198544A1 (ja) 半導体装置の製造方法および半導体装置
JPH10321750A (ja) 半導体装置および半導体チップを搭載する配線基板の製造方法
JP4285140B2 (ja) 半導体装置の製造方法