JP5186741B2 - 回路基板及び半導体装置 - Google Patents

回路基板及び半導体装置 Download PDF

Info

Publication number
JP5186741B2
JP5186741B2 JP2006222825A JP2006222825A JP5186741B2 JP 5186741 B2 JP5186741 B2 JP 5186741B2 JP 2006222825 A JP2006222825 A JP 2006222825A JP 2006222825 A JP2006222825 A JP 2006222825A JP 5186741 B2 JP5186741 B2 JP 5186741B2
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor element
conductive layer
layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006222825A
Other languages
English (en)
Other versions
JP2008047741A (ja
Inventor
隆雄 西村
和之 合葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006222825A priority Critical patent/JP5186741B2/ja
Priority to TW096103201A priority patent/TWI336515B/zh
Priority to KR1020070015506A priority patent/KR100858456B1/ko
Priority to US11/708,027 priority patent/US7755203B2/en
Priority to CN2007100847126A priority patent/CN101128087B/zh
Publication of JP2008047741A publication Critical patent/JP2008047741A/ja
Application granted granted Critical
Publication of JP5186741B2 publication Critical patent/JP5186741B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は回路基板及び半導体装置に関し、特に半導体素子がフェイスダウン構造をもって回路基板にフリップチップ接続される半導体装置に於ける回路基板及び半導体装置に関する。
半導体素子を回路基板上に搭載し半導体装置を構成する際、当該半導体素子の実装構造の一つとして、当該半導体素子の主面を回路基板に対向させるフェイスダウン構造とし、回路基板にフリップチップ実装する構造がとられる。
これは、バンプが形成された半導体素子を、回路基板上に形成された実装用パッドに位置合わせを行って、接着剤を介しながら、半導体素子に荷重を与えてバンプと実装用パッドとを接触させる。そして、バンプと実装用パッドとを接触させたまま、接着剤を熱硬化させ、半導体素子を回路基板に固着するという方法である（例えば、特許文献１参照。）。
このような方法で製造された半導体装置は、半導体素子が当該半導体素子と回路基板との間に供給させた接着剤により回路基板に接着され、当該半導体素子のバンプが回路基板上の実装用パッドに押圧された状態が保たれている。その結果、当該バンプと実装用パッドとの機械的接触が維持され、バンプと実装用パッドとの電気的接続が確保・維持される。
一方、回路基板上の半導体素子を搭載する領域（以下、素子搭載領域）に、配線パターン、実装用パッドの他、ベタパターンが配設される場合がある（例えば、特許文献２参照。）。
このようなベタパターンを配設することにより、回路基板の剛性が向上し、半導体装置としての信頼性を向上させることができ、更に、当該ベタパターンの表面にＮｉ（ニッケル）／Ａｕ（金）メッキを施すことによりベタパターンの剛性を高め、もって回路基板の剛性も更に高めることが開示されている。
また、回路基板上の素子搭載領域内に配線パターンと共にダミーパターンを配設して、配線パターンの疎密を解消し、熱膨張係数の相違に基づく配線基板の反りを防止する構成が提案されている（例えば、特許文献３参照。）。
かかる先行例にあっては、前記配線パターン並びにダミーパターンの表面に金（Ａｕ）メッキを施して耐触性を高めることがなされている。しかしながら、当該金（Ａｕ）メッキ層は接着剤との密着性が低く、この為十分な接着力を得られず、半導体チップの接続端子と配線パターンとの接触を維持することが困難である。この為、かかる先行例にあっては、前記ダミーパターンの平面形状を枝状として、小突起即ち複数個の凹凸を形成することで、アンカー効果による接着力の向上を図っている。
特開平９−９７８１６号公報 特開２００３−３３８６６６号公報 特開２００６−３２８７２号公報
前述の如く、一般にＡｕ（金）等の金属と接着剤との間の密着力は低く、実装後に於いてダミーパターン及びベタパターンの表面に配設された金（Ａｕ）メッキ層と接着剤との界面に於いて剥離を生じ易い。
その結果、半導体素子のバンプが回路基板の実装用パッドに押圧された状態を維持することが困難となり、両者の間に於ける良好な電気的接続が維持されない。特に、高温多湿の環境下に放置すると、この剥離は更に進行し、所望の信頼性が得られなくなる。
この為、当該ダミーパターン（ベタパターン）上に、接着剤との密着性が高い絶縁性樹脂層を配設することが考えられるが、素子搭載領域内に於いて当該ダミーパターン（ベタパターン）が大きな面積をもって配設された場合、当然当該絶縁性樹脂層も大きな面積を有する。
大きな面積を有することにより、当該絶縁性樹脂層は大きな弾性回復力を有する。この為、半導体素子を回路基板に実装する際に、素子搭載領域内に大きな面積を有する絶縁性樹脂層が存在すると、半導体素子にボンディング用荷重を加えても、当該絶縁性樹脂層の弾性回復力がボンディング荷重を凌駕し、半導体素子のバンプと回路基板の実装用パッドとの接続が不安定となる。
当該ボンディング処理を確実にするために、半導体素子に印加する荷重を増加させると、当該半導体素子のバンプ形成部位に於ける内部配線或いは回路素子等に損傷を与えてしまう。
本発明はこのような点に鑑みてなされたものであり、上述の如き電極間の剥離、或いは半導体素子に於ける損傷の発生を防止し、高い信頼性を有する回路基板の構成並びに半導体装置を提供することを目的とする。
本発明の一観点によれば、図１（Ａ）に示す半導体素子が実装される回路基板１００であって、回路基板１００表面の半導体素子に対向する領域Ｓに配設された配線層１１ａと、回路基板１００表面の半導体素子に対向する領域Ｓに於いて、配線層１１ａと離間して配設された導電層１４と、導電層１４上に配設された樹脂層１５と、を含む回路基板が提供される。
このような回路基板１００では、回路基板１００表面の半導体素子に対向する領域Ｓに配線層１１ａが配設され、回路基板１００表面の半導体素子に対向する領域Ｓに於いて、配線層１１ａと離間して導電層１４が配設され、導電層１４上に樹脂層１５が配設される。
また、本発明の一観点によれば、図１（Ｂ）に示す半導体素子２１と、半導体素子２１を実装し、半導体素子２１に対向する領域Ｓに配設された配線層１１ａ、半導体素子２１に対向する領域Ｓに於いて配線層１１ａと離間して配設された導電層１４、及び導電層１４上に配設された樹脂層１５を有する回路基板１００と、回路基板１００と半導体素子２１との間に配設された接着部材３１と、を含む半導体装置が提供される。
このような半導体装置２００では、半導体素子２１が実装され、半導体素子２１に対向する領域Ｓに配線層１１ａが配設され、半導体素子２１に対向する領域Ｓに於いて配線層１１ａと離間して導電層１４が配設され、及び導電層１４上に配設された樹脂層１５を有する回路基板１００と、回路基板１００と半導体素子２１との間に接着部材３１が配設される。
本発明による回路基板にあっては、当該回路基板の素子搭載領域内に、配線層とは別に当該配線層から離間して島状の導電層を配設することにより、配線層の配置密度の粗密度（不均一性）が改善され、且つ当該回路基板の剛性が向上して、当該回路基板の反り或いはうねりが低減する。
また、本発明による回路基板及び半導体装置にあっては、当該回路基板上に於ける島状の導電層の表面に樹脂層を配設することにより、半導体素子固着用の接着剤は当該樹脂層に接する。
かかる構成により、島状の導電層と接着剤は樹脂層を介して強固に接続され、当該島状の導電層と接着剤との間に剥離を生じない。
これにより、半導体装置の内部で発生する配線層などの剥離、或いは半導体素子の外部接続電極と配線基板に於ける電極接続部との間の接続不良などが防止され、信頼性の高い回路基板並びに当該回路基板を用いた半導体装置の実現が可能となる。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
（第１の実施の形態）
本発明の第１の実施の形態に於ける、回路基板と当該回路基板上に半導体素子が実装された形態について説明する。
当該第１の実施形態に於ける回路基板の構成を図１（Ａ）に、当該回路基板上に半導体素子をフリップチップ（フェイスダウン）実装した状態を図１（Ｂ）に示す。
尚、図１（Ｂ）は、図１（Ａ）に於ける線Ａ−Ａに於ける断面を示す。
図１（Ａ）に示されるところの、本実施形態に於ける回路基板１００に於いて、破線により描かれた矩形状の領域Ｓは、半導体素子が実装された際に占める平面形状を示す。以下、当該矩形状領域Ｓを、素子搭載領域と称する。
そして、当該回路基板１００を構成する絶縁性基材１０の表面には、前記素子搭載領域Ｓの四辺のそれぞれに於いて、選択的に配線層１１が複数本配設されている。
また、当該素子搭載領域Ｓ内に於いては、その領域Ｓの外周近傍に於ける前記配線層１１に、幅広の電極接続部１２が設けられている。当該幅広の電極接続部１２へは、半導体素子の電極が接続される。
当該回路基板１００にあっては、配線密度を向上させるために、前記配線層１１の一部１１ａは素子搭載領域Ｓの中央部近傍に延在され、層間接続用ビア部１３を介して絶縁性基材１０の裏面または内部に形成されている配線層（図示せず）に電気的に接続されている。この様な配線層１１ａの延在・配置は、当該素子搭載領域Ｓ内に於いて、必ずしも均一なピッチ・密度をもってなされるものではない。
この為、本実施形態にあっては、当該配線層１１ａの配置密度の低い領域には、配線層１１ａからは離間して、島状の導電層１４が選択的に配設されている。当該島状の導電層１４は、一般的に配線層１１よりも広い幅を有し、その形状は特定されない。また、当該島状の導電層１４は、必要に応じて当該回路基板１００の接地電位部に電気的に接続される。当該島状の導電層１４は、前記先行例３の如く“ダミー（配線）パターン”と称される場合もある。
そして、本実施形態にあっては、当該島状の導電層１４の表面に、絶縁性樹脂層１５が配設されている。更に、前記素子搭載領域Ｓの外周部にあっては、当該素子搭載領域Ｓから若干離間して、絶縁性基材１０の表面及び当該素子搭載領域Ｓから外方に延在する配線層１１ｂを被覆して、ソルダーレジスト層１６が配設されている。
かかる構成を有する回路基板１００に於いて、前記絶縁性基材１０は、ガラス−エポキシ樹脂、ガラス−ＢＴ（ビスマレイミドトリアジン）、またはポリイミド等の有機材絶縁性樹脂から形成される。或いはセラミックあるいはガラス等の無機絶縁材料から構成される場合もある。
当該絶縁性基材１０は、必要に応じて片面配線構造、両面配線構造、或いは多層配線構造を採ることができる。尚、当該回路基板１００は、配線基板或いはインターポーザとも称される。
また、前記配線層１１、幅広の電極接続部１２並びに島状の導電層１４は、例えば銅（Ｃｕ）からなり、その表面には下層からニッケル（Ｎｉ）及び金（Ａｕ）の２層メッキが施される。これらの金属層は、前記回路基板１００表面への全面形成と、その後の選択エッチング（所謂フォトリソグラフィ法）により、或いは選択メッキ法によって一括して形成され、その厚さは７〜２０μｍ程が選択される。
前述の如く、選択的に配置された島状の導電層１４上には、絶縁性樹脂層１５が配設されている。
当該絶縁性樹脂層１５は、前記ソルダーレジスト層１６を構成する材料と同一の材料を適用することができる。即ち、これらの樹脂層は、現像型レジスト材、熱硬化型レジスト材、或いは紫外線硬化型レジスト材を用いて形成することができ、具体的には、エポキシ系、アクリル系、またはポリイミド系等の樹脂、またはこれらの樹脂の混合物から構成することができる。勿論、絶縁性樹脂層１５とソルダーレジスト層１６を、異なる材料から構成してもよい。
そして、これら絶縁性樹脂層１５及びソルダーレジスト層１６の選択的配置は、これらの絶縁層の被着形成並びに当該被着層に対するフォトリソグラフィ処理により行うことができる。またその厚さは、５〜３０μｍ程が選択される。
この様な構成を有する回路基板１００上に、半導体素子をフェイスダウンでフリップチップ実装した状態を図１（Ｂ）に示す。
当該半導体素子が実装された状態の半導体装置２００にあっては、半導体素子２１が、回路基板１００と当該半導体素子２１との間に充填された接着部材（接着剤）３１によって当該回路基板１００上に固着されている。当該接着部材３１は、アンダーフィル材とも称される。
当該半導体素子２１にあっては、Ｓｉ（シリコン）またはＧａＡｓ（ガリウム砒素）等の半導体基材の一方の主面に、所謂ウエハプロセスが適用されて、トランジスタ等の能動素子、コンデンサ等の受動素子並びにこれらの素子を接続する配線層を有する電子回路が形成されている。
そして、当該電子回路が形成されている半導体基材の一方の主面には、前記配線層に接続された電極パッド２２上に、外部接続用電極２３としてバンプ（Ｂｕｍｐ，突出電極）が配設されている。電極パッド２２は、アルミニウム（Ａｌ）または銅（Ｃｕ）を主体とする金属で構成される。
また、外部接続用電極２３を構成するバンプは、金（Ａｕ）、銅（Ｃｕ）、もしくはこれらの合金、または半田等により構成され、その形成法としては、金属ワイヤを用いたボールボンディング法、メッキ法、印刷法、或いは転写法等が用いられる。
一方、前記接着部材３１は、エポキシ系樹脂、ポリイミド系樹脂、或いはアクリル系樹脂等からなる熱硬化性接着剤であり、絶縁性或いは異方導電性を有する。尚、硬化させる前に於いては、その形状がペースト状またはシート状の何れであってもよい。
そして、接着処理後、当該接着部材３１は、半導体素子２１の側面からソルダーレジスト層１６の側面に至るフィレット部３２を形成している。
このような構成を有する半導体装置２００にあっては、前述の如く、回路基板１００の素子搭載領域Ｓ内に、配線層１１及び島状の導電層１４が選択的に配設されている。
かかる島状の導電層１４の選択的な配設によって、配線層１１の配置密度の粗密度（不均一性）が改善され、且つ回路基板１００の剛性が向上して当該回路基板の反り或いはうねりが低減する。
また、このような半導体装置２００にあっては、当該島状の導電層１４の表面には絶縁性樹脂層１５が配設されていることから、前記接着部材３１は当該絶縁性樹脂層１５に接する。即ち、当該島状の導電層１４と接着部材３１は、絶縁性樹脂層１５を介して強固に接続され、当該島状の導電層１４と接着部材３１との間に剥離を生じない。
また、隣接する前記配線層１１相互間、及び当該配線層１１と島状の導電層１４との間では、絶縁性基材１０の表面と接着部材３１が直接接している。絶縁性基材１０の材質が有機材料である場合、当該絶縁性基材１０と接着部材３１との密着性は良好である。
更に隣接する配線層１１相互間、並びに配線層１１と島状の導電層１４との間には、当該配線層，島状の導電層の厚さ（高さ）に応じて凹凸形状が形成されることから、接着部材３１の接する面積が増加すると共に、所謂投錨（アンカー）効果が生じ、配線層１１と接着部材３１との間に剥離を生じる恐れはない。
このように、本実施の形態によれば、配線層１１並びに島状の導電層１４と、接着部材３１との界面に於いて剥離が生じることがなく、配線基板１００の電極接続部１２と半導体素子２１の外部接続用電極２３との間に良好な機械的接触、並びに良好な電気的接続を維持することができる。
また、前記絶縁性樹脂層１５は、島状の導電層１４上にのみ選択的に配設されている。
従って、素子搭載領域Ｓ内に於ける絶縁性樹脂層１５の占有面積は実質的に少であり、半導体素子２１を回路基板１００に実装する際に生ずるところの当該絶縁性樹脂層１５の弾性回復力は小である。
この為、半導体素子２１に加える荷重は、その値を格別大きくすることなく絶縁性樹脂層１５の弾性回復力を凌駕することができ、半導体素子２１の外部接続用電極２３と回路基板１００の電極接続部１２とを安定して接続することができる。
この様に半導体素子２１に加える荷重を大きくする必要が無いことから、当該半導体素子２１の外部接続用電極２３が配設されている部位の内部配線或いは機能素子などに損傷を生じない。
従って、熱硬化性の接着部材３１を介して、荷重と熱を供給しながら回路基板１００に半導体素子２１を押圧しても、当該半導体素子２１の内部配線または内部素子に損傷を生じることがなく、半導体素子２１の外部接続用電極２３と配線基板１００の電極接続部１２との接続を確実に行うことができる。即ち、当該半導体装置２００は高い信頼性を有する。
次に、半導体素子２１が回路基板１００上に実装される工程を含む半導体装置の製造方法を、図２乃至図５を用いて説明する。
図２は、回路基板１００上方に半導体素子２１を位置せしめた状態を示している。
前述の如く、当該半導体素子２１は、回路基板１００上にフェイスダウンでフリップチップ実装される。
かかる半導体素子２１の実装に先んじて、回路基板１００の素子搭載領域Ｓ内に、ペースト状またはシート状の接着部材３１を供給・配置する。供給方法としては、ディスペンス法、印刷法或いは貼付け法を用いることができる。
尚、当該回路基板１００の他方の主面、即ち前記半導体素子２１が搭載される面とは反対側の面には、当該回路基板１００の外部接続用端子が配設される電極パッド（電極ランド）１７が複数個配設されている。
また、当該電極パッド（電極ランド）１７の周囲には、必要に応じて配線層１１ｃが配設され、ソルダーレジスト層１６が被覆される。
そして、当該回路基板１００の両主面に配設された配線層、電極パッド等は、当該回路基板１００の内部に形成された配線層、層間接続部を介して選択的に接続されている。
尚、当該回路基板１００に於ける他の構成要素については、前記図１（Ｂ）を用いて説明したことから、此処では説明を省略する。
一方、電極パッド２２に外部接続用電極２３が配設された半導体素子２１は、予め加熱されたボンディングツール７０に吸着・保持される。当該加熱温度は、約１５０乃至２５０℃に設定される。
前記回路基板１００は、ボンディングステージ（図示せず）上に吸着保持され、必要に応じて回路基板１００及び接着部材３１は予備加熱される。当該予備加熱温度は、約５０乃至１００℃に設定される。
そして、半導体素子２１を回路基板１００に対向させ、当該半導体素子２１の外部接続用電極２３と回路基板１００の電極接続部１２との位置合わせを行い、矢印の方向に半導体素子２１を回路基板１００に対し降下せしめる。
半導体素子２１を回路基板１００に向かって降下させ、当該半導体素子２１の外部接続用電極２３と回路基板１００の電極接続部１２とを接触させる。
そして、更に当該半導体素子２１をボンディングツール７０により押圧し、回路基板１００の電極接続部１２に接触させた半導体素子２１の外部接続用電極２３に荷重を与える。荷重は、例えば５〜５０ｇｆ／ｂｕｍｐとされる。
かかる荷重の印加により、前記接着部材３１は半導体素子２１と回路基板１００との間に於いて、外方即ち素子搭載領域Ｓの外方へ流動すると共に、前記加熱（約１５０乃至２５０℃）により熱硬化する。
かかる接着部材３１の流動の際、前記ソルダーレジスト１６は、当該接着部材３１の不要な流出を防止するダムの役割を果たす。これにより、接着部材３１は安定したフィレット部３２を形成する。
かかる状態を、図３に示す。
次いで、ボンディングツールの吸引を解除し、ボンディングツール７０から半導体素子２１を開放して後、当該ボンディングツール７０を上昇させる（図示せず）。
しかる後、当該回路基板１００及びこれに搭載・固着された半導体素子２１を、恒温槽に於いて加熱処理し、前記接着部材３１を完全硬化させ、半導体素子２１の回路基板１００への実装を完了する。
かかる状態を、図４に示す。
この工程では、加熱温度を、例えば１２０乃至１８０℃に設定し、また加熱時間を、例えば約３０乃至９０分に設定する。
尚、前記図３に示す工程に於いて、接着部材３１が例えば約８０％以上の硬化率で硬化している場合には、図４に示す工程を省略することができる。
しかる後、前記回路基板１００の裏面に配設されている前記電極パッド１７上に、外部接続端子１８を構成する半田ボールをリフロー法により形成し、ＢＧＡ（Ball Grid Array）パッケージ構造を有する半導体装置２００を形成する。
かかる状態を図５に示す。
尚、前記半田ボールの配設を省略し、電極パッド１７を外部接続端子としたＬＧＡ（Land Grid Array）パッケージ構造としてもよく、また外部接続端子の形状を、リード型、ピン型など他の形状としてもよい。
また、前記外部接続端子１８は、回路基板１００の半導体素子２１が実装されない側の主面に限らず、当該半導体素子２１が実装された主面、或いは回路基板１００の側面部など、必要に応じて他の部位に配設されてもよい。
次に、本発明の第２の実施の形態について説明する。
（第２の実施の形態）
本発明の第２の実施の形態に於ける、回路基板と当該回路基板上に半導体素子が実装された形態について説明する。
当該第２の実施形態に於ける回路基板の構成を図６（Ａ）に、当該回路基板上に半導体素子をフリップチップ（フェイスダウン）実装した状態を図６（Ｂ）に示す。
尚、図６（Ｂ）は、図６（Ａ）に於ける線Ａ−Ａに於ける断面を示す。
本実施の形態２に於ける半導体装置２０１にあっては、回路基板１０１の絶縁性基材１０上に選択的に配設される島状の導電層１４には、その表面部に於いて当該島状の導電層１４の周縁部上面が表出されるように、表出部１４ａを設け、絶縁性樹脂層１５が選択的に配設される。
即ち、当該絶縁性樹脂層１５は島状の導電層１４よりも小なる面積をもって形成され、当該島状の導電層１４には、その周縁部上面に配線層１１と同程度の幅を有する表出部１４ａが設定される。
尚、本実施の形態２にあっては、当該島状の導電層１４表面への絶縁性樹脂層１５の配設構成以外の構成、即ち配線基板の構成並びに半導体素子の構成は、前記第１の実施の形態に於ける構成と同一の構成を有することから、詳細な説明を省略する。
このような構成を有する半導体装置２０１にあっては、回路基板１００の素子搭載領域Ｓ内に、配線層１１及び島状の導電層１４が選択的に配設されている。
かかる島状の導電層１４の選択的な配設により、配線層１１の配置密度の粗密度が改善され、且つ回路基板１００の剛性が向上して当該回路基板の反り或いはうねりが低減する。
また、このような半導体装置２０１にあっては、前記島状の導電層１４の表面には絶縁性樹脂層１５が配設されていることから、接着部材３１は当該樹脂層１５に接する。
即ち、当該島状の導電層１４と接着部材３１は、絶縁性樹脂層１５を介して強固に接続され、当該島状の導電層１４と接着部材３１との間に剥離を生じない。
更に、この様な構成を有する半導体装置２０１にあっては、島状の導電層１４上に、当該島状の導電層１４よりも小なる面積をもって選択的に絶縁性樹脂層１５が配設されることにより、当該島状の導電層１４とその上に配設された絶縁性樹脂層１５との間に段差が形成される。
従って、当該絶縁性樹脂層１５上を含む絶縁性基材１０上に接着部材３１を被着した際、当該段差部位の存在による接触面積の増加により、当該接着部材３１と絶縁性樹脂層１５との密着性が更に向上する。
また、かかる構成によれは、島状の導電層１４上に配設される絶縁性樹脂層１５の面積がより制限されていることから、半導体素子２１を回路基板１０１に実装をする際に、当該絶縁性樹脂層１５の弾性回復力がより小さく抑えられる。
この為、半導体素子２１に加える荷重は、その値を格別大きくすることなく当該絶縁性樹脂層１５の弾性回復力を凌駕することができ、半導体素子２１の外部接続用電極２３と回路基板１００の電極接続部１２とを安定して接続することができる。
この様に半導体素子２１に加える荷重を大きくする必要が無いことから、当該半導体素子２１の外部接続用電極２３が配設されている部位の内部配線或いは機能素子などに損傷を生じない。
従って、熱硬化性の接着部材３１を介して、荷重と熱を供給しながら回路基板１００に半導体素子２１を押圧させても、当該半導体素子２１の内部配線または内部素子に損傷を生じることがなく、半導体素子２１の外部接続用電極２３と配線基板１００の電極接続部１２との接続を確実に行うことができる。
即ち、当該半導体装置２０１は高い信頼性を有する。
次に、本発明の第３の実施の形態について説明する。
（第３の実施の形態）
本発明の第３の実施の形態に於ける、回路基板と当該回路基板上に半導体素子が実装された形態について説明する。
当該第３の実施形態に於ける回路基板の構成を図７（Ａ）に、当該回路基板上に半導体素子をフェイスダウンでフリップチップ実装した状態を図７（Ｂ）に示す。
尚、図７（Ｂ）は、図７（Ａ）に於ける線Ａ−Ａに於ける断面を示す。
本実施の形態３に於ける半導体装置２０２にあっては、回路基板１０２の絶縁性基材１０上に選択的に配設される島状の導電層１４上には、絶縁性樹脂層１５が格子状に分割されて配設される。即ち、当該絶縁性樹脂層１５は、一つの島状の導電層１４上に於いて、複数個に分割されて配設される。勿論、当該島状の導電層１４が小面積である場合には、当該絶縁性樹脂層１５の複数個の配置が許されない場合もある。
尚、本実施の形態３にあっても、当該島状の導電層１４表面への絶縁性樹脂層１５の配設構成以外の構成、即ち配線基板の構成並びに半導体素子の構成は、前記第１の実施の形態に於ける構成と同一の構成を有することから、詳細な説明を省略する。
このような構成を有する半導体装置２０２にあっては、回路基板１００の素子搭載領域Ｓ内に、配線層１１及び島状の導電層１４が選択的に配設されている。
かかる島状の導電層１４の選択的な配設により、配線層１１の配置密度の粗密度が改善され、且つ回路基板１００の剛性が向上して当該回路基板の反り或いはうねりが低減する。
また、このような半導体装置２０２にあっては、前記島状の導電層１４の表面には絶縁性樹脂層１５が配設されていることから、接着部材３１は当該絶縁性樹脂層１５に接する。
即ち、当該島状の導電層１４と接着部材３１は、絶縁性樹脂層１５を介して強固に接続され、当該島状の導電層１４と接着部材３１との間に剥離を生じることはない。
更に、この様な構成を有する半導体装置２０２にあっては、一つの島状の導電層１４上に配設される絶縁性樹脂層１５が複数個に分割されて配設されることにより、当該分割された樹脂層間には段差（凹凸）が存在する。
従って、当該絶縁性樹脂層１５上を含む絶縁性基材１０上に接着部材３１を被着した際、段差部の側面の存在による接触面積の増加によって、当該接着部材３１と絶縁性樹脂層１５との密着性が向上する。
また、当該段差の存在によって、接着部材３１の流入を可とし、所謂投錨効果を生じて、当該接着部材３１と絶縁性樹脂層１５との密着性が更に向上する。
尚、絶縁性樹脂層１５に複数の段差等を形成する表面拡大処理は、前記格子状に分割することに限られず、ライン・スペース形状、或いは複数個の凹部（窪み）を並設するなど、必要に応じて他の形状を適用することができる。
更に、絶縁性樹脂層１５の分割は、島状の導電層１４の表面に至るものとせず、当該絶縁性樹脂層１５の厚さ方向の途中迄としてもよい。
また、かかる構成によれば、絶縁性樹脂層１５は複数個に分割されていることから、半導体素子２１を回路基板１０２に実装をする際に、当該絶縁性樹脂層１５の弾性回復力が抑えられる。
この為、半導体素子２１に加える荷重は、その値を格別大きくすることなく絶縁性樹脂層１５の弾性回復力を凌駕することができ、半導体素子２１の外部接続用電極２３と回路基板１００の電極接続部１２とを安定して接続することができる。
この様に半導体素子２１に加える荷重を大きくする必要が無いことから、当該半導体素子２１の外部接続用電極２３が配設されている部位の内部配線或いは機能素子などに損傷を生じない。
従って、熱硬化性の接着部材３１を介して、荷重と熱を供給しながら回路基板１００に半導体素子２１を押圧させても、当該半導体素子２１の内部配線または内部素子に損傷を生じることがなく、半導体素子２１の外部接続用電極２３と配線基板１００の電極接続部１２との接続を確実に行うことができる。即ち、当該半導体装置２０２は高い信頼性を有する。
次に、本発明の第４の実施の形態について説明する。
（第４の実施の形態）
本発明の第４の実施の形態に於ける、回路基板と当該回路基板上に半導体素子が実装された形態について説明する。
当該第４の実施形態に於ける回路基板の構成を図８（Ａ）に、当該回路基板上に半導体素子をフェイスダウンでフリップチップ実装した状態を図８（Ｂ）に示す。
尚、図８（Ｂ）は、図８（Ａ）に於ける線Ａ−Ａに於ける断面を示す。
本実施の形態４に於ける半導体装置２０３にあっては、回路基板１０３の絶縁性基材１０上に選択的に配設される島状の導電層１４上には、当該島状の導電層１４の側面まで被覆して絶縁性樹脂層１５が配設される。即ち、当該絶縁性樹脂層１５は、一つの島状の導電層１４上に於いて、その上面及び側面を被覆して、絶縁性基材１０に接して配設される。
尚、本実施の形態４にあっても、当該島状の導電層１４表面への絶縁性樹脂層１５の配設構成以外の構成、即ち配線基板の構成並びに半導体素子の構成は、前記第１の実施の形態に於ける構成と同一の構成を有することから、詳細な説明を省略する。
このような構成を有する半導体装置２０３にあっては、回路基板１００の素子搭載領域Ｓ内に、配線層１１及び島状の導電層１４が選択的に配設されている。
かかる島状の導電層１４の選択的な配設により、配線層１１の配置密度の粗密度が改善され、且つ回路基板１００の剛性が向上して当該回路基板の反り或いはうねりが低減する。
また、このような半導体装置２０３にあっては、前記島状の導電層１４の表面には絶縁性樹脂層１５が配設されていることから、接着部材３１は当該絶縁性樹脂層１５に接する。即ち、当該島状の導電層１４と接着部材３１は、絶縁性樹脂層１５を介して強固に接続され、当該島状の導電層１４と接着部材３１との間に剥離を生じることはない。
更に、この様な構成を有する半導体装置２０３にあっては、島状の導電層１４上に配設される絶縁性樹脂層１５が当該島状の導電層１４をその側面までも被覆し、更に絶縁性基材１０の表面に接して形成されている。
従って、当該絶縁性樹脂層１５上を含む絶縁性基材１０上に接着部材３１を被着した際、当該島状の導電層１４の側面部に於ける接触面積の増加によって、当該接着部材３１と絶縁性樹脂層１５との密着性が更に向上する。
また、かかる構成によれは、絶縁性樹脂層１５はその面積が大幅に拡大されるものではないことから、半導体素子２１を回路基板１０３に実装をする際に、当該絶縁性樹脂層１５の弾性回復力が抑えられる。
この為、半導体素子２１に加える荷重は、その値を格別大きくすることなく絶縁性樹脂層１５の弾性回復力を凌駕することができ、半導体素子２１の外部接続用電極２３と回路基板１００の電極接続部１２とを安定して接続することができる。
この様に半導体素子２１に加える荷重を大きくする必要が無いことから、当該半導体素子２１の外部接続用電極２３が配設されている部位の内部配線或いは機能素子などに損傷を生じない。
従って、熱硬化性の接着部材３１を介して、荷重と熱を供給しながら回路基板１００に半導体素子２１を押圧させても、当該半導体素子２１の内部配線または内部素子に損傷を生じることがなく、半導体素子２１の外部接続用電極２３と配線基板１００の電極接続部１２との接続を確実に行うことができる。即ち、当該半導体装置２０３は高い信頼性を有する。
次に、本発明の第５の実施の形態について説明する。
（第５の実施の形態）
本発明の第５の実施の形態に於ける、回路基板と当該回路基板上に半導体素子が実装された形態について説明する。
当該第５の実施形態に於ける回路基板の構成を図９（Ａ）に、当該回路基板上に半導体素子をフェイスダウンでフリップチップ実装した状態を図９（Ｂ）に示す。
尚、図９（Ｂ）は、図９（Ａ）に於ける線Ａ−Ａに於ける断面を示す。
本実施の形態５に於ける半導体装置２０４にあっては、回路基板１０３の絶縁性基材１０上に選択的に配設される島状の導電層１４上には、その厚さが前記実施の形態１に於ける厚さよりも薄い厚さを有する絶縁性樹脂層１５が配設される。
即ち、当該絶縁性樹脂層１５は、島状の導電層１４上に、比較的薄い厚さをもって配設される。
前記絶縁性基材１０の表面１０ａから当該絶縁性樹脂層１５の表面１５ａまでの高さは、素子搭載領域１２の外周部に配設されたソルダーレジスト１６の高さよりも低くされる。
具体的には、前記第１〜４の実施の形態にあっては、絶縁性樹脂層１５の厚さを５〜３０μｍとしているが、本実施の形態にあっては、その厚さは２〜１０μｍとされる。
尚、本実施の形態５にあっても、当該島状の導電層１４表面への絶縁性樹脂層１５の配設構成以外の構成、即ち配線基板の構成並びに半導体素子の構成は、前記第１の実施の形態に於ける構成と同一の構成を有することから、詳細な説明を省略する。
このような構成を有する半導体装置２０４にあっては、回路基板１００の素子搭載領域Ｓ内に、配線層１１及び島状の導電層１４が選択的に配設されている。
かかる島状の導電層１４の選択的な配設により、配線層１１の配置密度の粗密度が改善され、且つ回路基板１００の剛性が向上して当該回路基板の反り或いはうねりが低減する。
また、このような半導体装置２０４にあっては、前記島状の導電層１４の表面には絶縁性樹脂層１５が配設されていることから、接着部材３１は当該絶縁性樹脂層１５に接する。即ち、当該島状の導電層１４と接着部材３１は、絶縁性樹脂層１５を介して強固に接続され、当該島状の導電層１４と接着部材３１との間に剥離を生じることはない。
一方、かかる構成によれば、絶縁性樹脂層１５はその厚さが薄くされていることから、半導体素子２１を回路基板１０３に実装をする際に、当該絶縁性樹脂層１５の弾性回復力は低く抑えられる。
この為、半導体素子２１に加える荷重は、その値を格別大きくすることなく絶縁性樹脂層１５の弾性回復力を凌駕することができ、半導体素子２１の外部接続用電極２３と回路基板１００の電極接続部１２とを安定して接続することができる。
この様に半導体素子２１に加える荷重を大きくする必要が無いことから、当該半導体素子２１の外部接続用電極２３が配設されている部位の内部配線或いは機能素子などに損傷を生じない。
従って、熱硬化性の接着部材３１を介して、荷重と熱を供給しながら回路基板１００に半導体素子２１を押圧させても、当該半導体素子２１の内部配線または内部素子に損傷を生じることがなく、半導体素子２１の外部接続用電極２３と配線基板１００の電極接続部１２との接続を確実に行うことができる。
更に、絶縁性樹脂層１５の厚さを減じたことにより、当該絶縁性樹脂層１５と半導体素子２１との間の空間が拡大されて接着部材３１の流動性が向上し、当該接着部材３１中に於ける気泡（ボイド）の発生、或いは未充填部の発生を防止・削減することができる。
従って半導体装置２０４の信頼性を高めることができる。
（従来技術との比較）
次に、本発明の効果について、従来技術と比較した事例を用いて説明する。
ここでは、従来技術に従って島状の導電層１４上に絶縁性樹脂層１５を配設しない構造を有する半導体装置Ａ、並びに本発明思想に従って島状の導電層１４上に絶縁性樹脂層１５を配設した構造を有する半導体装置Ｂについて、吸湿リフロー試験及び高温加湿試験からなる環境試験を行い、当該半導体装置の信頼性を比較検討した。
前記半導体装置Ａ及び半導体装置Ｂに搭載される半導体素子２１として、外形寸法６．５７ｍｍ×６．５７ｍｍ、電極パッドのピッチが５０μｍピッチ（最小ピッチ）、電極パッド数が４１４個、外部接続端子の材質が金（Ａｕ）である論理回路（ロジック）型集積回路素子を用いた。
回路基板として、前記図１に示した構造の回路基板を適用した。また絶縁性基材１０として、ガラス−ＢＴ材の４層配線のビルドアップ配線基板を用いた。
一方、島状の導電層１４は、接地電位とした。そして、接着部材３１として、ペースト状の熱硬化型の絶縁性エポキシ樹脂を適用した。
ここで、半導体装置Ａにあっては、島状の導電層１４上に絶縁性樹脂層１５を配設せず、その表面には下層ニッケル（Ｎｉ）層を介して金（Ａｕ）層が配設された状態とした。これらの金属層はメッキ法により形成されている。
一方、半導体装置Ｂにあっては、島状の導電層１４上に、ソルダーレジストと同一材料の絶縁性樹脂層１５を配設し、しかる後、露出している配線パターン、電極接続部、並びに島状の導電層の表面にニッケル（Ｎｉ）層を介して金（Ａｕ）層を配設した。
そして、これらの半導体装置Ａ及び半導体装置Ｂを、接着剤介在型熱圧着工法を用いて回路基板上にフリップチップ式実装を行った。
実装条件は、荷重を１７ｇｆ/ｂｕｍｐとし、半導体素子の加熱温度を２８０℃、回路基板の加熱温度を７０℃とした。また、ボンディング時間は５秒とした。
このような実装を行って作製した図５に示す構造の半導体装置Ａ及び半導体装置Ｂについて、それぞれ１０個の同一構成の調査サンプルを作製し、その性能を比較した。
最初に、吸湿リフロー試験結果について説明する。
半導体装置Ａ及び半導体装置Ｂのそれぞれについて、各１０個の調査サンプルを、温度３０℃、相対湿度８０％の環境下で１２０時間放置させた後、赤外リフロー装置を用いてピーク温度２６０℃の加熱処理を行った。
次いで、温度３０℃、相対湿度８０％の環境下で９６時間放置させた後、赤外リフロー装置を用いてピーク温度２６０℃の加熱処理を行った。
そして、調査サンプルの内部外観検査を行い、更に電気特性調査を行った。
先ず、内部外観検査に於いては、超音波探傷計を用いて、接着部材３１と半導体素子２１との界面、並びに当該接着部材３１と回路基板の基材１０、島状の導電層１４、配線パターン１１並びに外部接続用電極２３との界面に於いて剥離が生じているか否かの確認を行った。
吸湿リフロー試験では、半導体装置Ａ及び半導体装置Ｂの調査サンプルに何れも異常はなかった。
電気特性調査については、所定の試験プログラムに基づいて、集積回路素子を電気的に動作させて、半導体装置の電気特性を測定することにより、所定の特性が得られるか否かの確認を行った。
吸湿リフロー試験では、半導体装置Ａ及び半導体装置Ｂの調査サンプルに異常はなかった。
次に、吸湿リフロー試験後の調査サンプルに高温加湿試験を施した結果についいて説明する。当該高温加湿試験は、温度１２１℃、相対湿度９９．８％の環境で、所定の時間まで、それぞれの調査サンプルを放置することにより行った。
そして、電気特性調査を行い、更に電気特性調査で不良が発生した調査サンプルについて、内部外観検査を行った。
電気特性調査及び内部外観検査の方法は、上記吸湿リフロー試験と同様の方法で行った。
かかる電気特性調査に於いては、半導体装置Ａでは５０４時間まで、半導体装置Ｂでは８４０時間まで、それぞれ不良発生はなかった。
また、半導体装置Ａでは６７２時間で１０個中５個の調査サンプルに、半導体装置Ｂでは１００８時間で１０個中２個の調査サンプルに、それぞれ電気特性の不良を生じた。
電気特性に不良が生じた調査サンプルは、内部外観検査では、半導体装置Ａ及び半導体装置Ｂの何れにも剥離が確認された。
剥離した箇所については、半導体装置Ａでは、半導体素子２１の外周部近傍で、半導体素子２１と接着部材３１の界面に於いて剥離が生じ、更に島状の導電層１４上及び島状の導電層１４近傍に於いて接着部材３１との界面に於いて剥離が発生していた。
一方、半導体装置Ｂにあっては、半導体素子２１の外周コーナー部の近傍に於いて、当該半導体素子２１と接着部材３１との界面での剥離が生じていた。
即ち、島状の導電層１４上では、接着部材３１の剥離は生じていなかった。
以上の環境試験から、本発明による半導体装置Ｂは、従来構造を有する半導体装置Ａに比べ、より高い信頼性を有することが確認された。
なお、本発明に於ける前記第１〜５の実施の形態は、いずれか一つの実施の形態に限るものではなく、これらの実施の形態を選択し、組み合わせて適用することもできる。
また、本発明は、配線基板上の素子搭載領域に複数個の島状の導電層１４を具備する場合、その全てに対して、前記第１〜５の何れかの実施の形態を施すことを限定しない。より大きな面積を有する島状の導電層１４に対してのみ適用することも可とする。
更に、複数個の島状の導電層１４に配設した絶縁性樹脂層１５の何れか一つに対し、前記第１〜５の実施の形態のいずれか一つを適用してもよいことは勿論である。
（付記１） 半導体素子が実装される回路基板であって、
前記回路基板表面の前記半導体素子に対向する領域に配設された配線層と、
前記回路基板表面の前記半導体素子に対向する領域に於いて、前記配線層と離間して配設された導電層と、
前記導電層上に配設された樹脂層と、
を含むことを特徴とする回路基板。
（付記２） 前記回路基板表面の前記半導体素子に対向する領域に於いては、前記導電層上のみに前記樹脂層が配設されていることを特徴とする付記１記載の回路基板。
（付記３） 前記導電層は銅（Ｃｕ）からなり、その表面には下層からニッケル（Ｎｉ）及び金（Ａｕ）の２層の金属層が形成されていることを特徴とする付記１または２記載の回路基板。
（付記４） 前記導電層上に配設された前記樹脂層は、前記導電層の側面まで配設されていることを特徴とする付記１乃至３のいずれか一項に記載の回路基板。
（付記５） 前記導電層上に配設された前記樹脂層は複数個に分割されて配設されていることを特徴とする付記１乃至３のいずれか一項に記載の回路基板。
（付記６） 前記導電層上に形成された前記樹脂膜が前記導電層の周縁部上面を表出させるように、前記導電層よりも小なる面積をもって形成されていることを特徴とする付記１乃至３のいずれか一項に記載の回路基板。
（付記７） 前記周縁部上面が表出した部分の幅が前記配線層と同幅であることを特徴とする付記１乃至３のいずれか一項に記載の回路基板。
（付記８） 前記回路基板を構成する基材の表面から前記樹脂膜の表面までの高さが前記領域の外周部に配設されたソルダーレジストの高さより低いことを特徴とする付記１乃至７のいずれか一項に記載の回路基板。
（付記９） 半導体素子と、
前記半導体素子を実装し、前記半導体素子に対向する領域に配設された配線層、前記半導体素子に対向する領域に於いて前記配線層と離間して配設された導電層、及び前記導電層上に配設された樹脂層を有する回路基板と、
前記回路基板と前記半導体素子との間に配設された接着部材と、
を含むことを特徴とする半導体装置。
（付記１０） 前記回路基板表面の前記半導体素子に対向する領域に於いては、前記導電層上のみに前記樹脂層が配設されていることを特徴とする付記９記載の半導体装置。
（付記１１） 前記導電層は銅（Ｃｕ）からなり、その表面には下層からニッケル（Ｎｉ）及び金（Ａｕ）の２層の金属層が形成されていることを特徴とする付記９または１０記載の半導体装置。
（付記１２） 前記導電層上に配設された前記樹脂層は、前記導電層の側面まで配設されていることを特徴とする付記９乃至１１のいずれか一項に記載の半導体装置。
（付記１３） 前記導電層上に配設された前記樹脂層は複数個に分割されて配設されていることを特徴とする付記９乃至１１のいずれか一項に記載の半導体装置。
（付記１４） 前記導電層上に形成された前記樹脂膜が前記導電層の周縁部上面を表出させるように、前記導電層よりも小なる面積をもって形成されていることを特徴とする付記９乃至１１のいずれか一項に記載の半導体装置。
（付記１５） 前記周縁部上面が表出した部分の幅が前記配線層と同幅であることを特徴とする付記９乃至１１のいずれか一項に記載の半導体装置。
（付記１６） 前記回路基板を構成する基材の表面から前記樹脂膜の表面までの高さが前記領域の外周部に配設されたソルダーレジストの高さより低いことを特徴とする付記９乃至１５のいずれか一項に記載の半導体装置。
（付記１７） 前記導電層が接地電位であることを特徴とする付記９乃至１６のいずれか一項に記載の半導体装置。
本発明による回路基板の形態を示す平面図（Ａ）と、当該回路基板上に半導体素子を実装した状態を示す要部断面図（Ｂ）。 当該回路基板上への半導体素子の実装工程の要部断面図（その１）。 当該回路基板上への半導体素子の実装工程の要部断面図（その２）。 当該回路基板上への半導体素子の実装工程の要部断面図（その３）。 本発明による半導体装置の要部断面図。 本発明による回路基板の第２の実施の形態を示す平面図（Ａ）と、当該回路基板上に半導体素子を実装した状態を示す要部断面図（Ｂ）。 本発明による回路基板の第３の実施の形態を示す平面図（Ａ）と、当該回路基板上に半導体素子を実装した状態を示す要部断面図（Ｂ）。 本発明による回路基板の第４の実施の形態を示す平面図（Ａ）と、当該回路基板上に半導体素子を実装した状態を示す要部断面図（Ｂ）。 本発明による回路基板の第５の実施の形態を示す平面図（Ａ）と、当該回路基板上に半導体素子を実装した状態を示す要部断面図（Ｂ）。
符号の説明
１０ 絶縁性基材
１０ａ 表面
１１、１１ａ、１１ｂ、１１ｃ 配線層
１２ 電極接続部
１３ 層間接続用ビア部
１４ 島状の導電層
１４ａ 表出部
１５ 絶縁性樹脂層
１５ａ 表面
１６ ソルダーレジスト
１８ 外部接続用端子
２１ 半導体素子
２２ 電極パッド
２３ 外部接続用電極
３１ 接着部材
３２ フィレット部
Ｓ 素子搭載領域
１００、１０１、１０２、１０３、１０４ 回路基板
２００、２０１、２０２、２０３、２０４ 半導体装置

Claims (10)

  1. 半導体素子が実装される回路基板であって、
    前記回路基板表面の前記半導体素子に対向する領域に配設された配線層と、
    前記回路基板表面の前記半導体素子に対向する領域に於いて、前記配線層と離間して配設された導電層と、
    前記導電層上に配設された樹脂層と、
    を含み、
    前記回路基板表面の前記半導体素子に対向する領域に於いては、前記導電層上のみに前記樹脂層が配設されていることを特徴とする回路基板。
  2. 前記導電層は銅（Ｃｕ）からなり、その表面には下層からニッケル（Ｎｉ）及び金（Ａｕ）の２層の金属層が形成されていることを特徴とする請求項１に記載の回路基板。
  3. 前記導電層上に配設された前記樹脂層は複数個に分割されて配設されていることを特徴とする請求項１又は２に記載の回路基板。
  4. 半導体素子が実装される回路基板であって、
    前記回路基板の表面に設けられた接続用ビアと、
    前記回路基板の前記表面の前記半導体素子に対向する領域に配設され、前記接続用ビアに電気的に接続された配線層と、
    前記回路基板の前記表面の前記半導体素子に対向する領域に於いて前記配線層と離間して配設され、前記接続用ビアとは絶縁された少なくとも一つ以上の導電層と、
    前記導電層毎に前記導電層の上面及び側面に配設された樹脂層と、
    を含むことを特徴とする回路基板。
  5. 前記導電層は銅（Ｃｕ）からなり、その表面には下層からニッケル（Ｎｉ）及び金（Ａｕ）の２層の金属層が形成されていることを特徴とする請求項４に記載の回路基板。
  6. 半導体素子と、
    前記半導体素子を実装し、前記半導体素子に対向する領域に配設された配線層、前記半導体素子に対向する領域に於いて前記配線層と離間して配設された導電層、及び前記導電層上に配設された樹脂層を有する回路基板と、
    前記回路基板と前記半導体素子との間に配設された接着部材と、
    を含み、
    前記回路基板表面の前記半導体素子に対向する領域に於いては、前記導電層上のみに前記樹脂層が配設されていることを特徴とする半導体装置。
  7. 前記導電層は銅（Ｃｕ）からなり、その表面には下層からニッケル（Ｎｉ）及び金（Ａｕ）の２層の金属層が形成されていることを特徴とする請求項６に記載の半導体装置。
  8. 前記導電層上に配設された前記樹脂層は複数個に分割されて配設されていることを特徴とする請求項６又は７に記載の半導体装置。
  9. 半導体素子と、
    前記半導体素子を実装する回路基板と、
    前記回路基板と前記半導体素子との間に配設された接着部材と、
    を含み、
    前記回路基板は、前記回路基板の表面に設けられた接続用ビアと、前記回路基板の前記表面の前記半導体素子に対向する領域に配設され、前記接続用ビアに電気的に接続された配線層と、前記回路基板の前記表面の前記半導体素子に対向する領域に於いて前記配線層と離間して配設され、前記接続用ビアとは絶縁された少なくとも一つ以上の導電層と、前記導電層毎に前記導電層の上面及び側面に配設された樹脂層とを有することを特徴とする半導体装置。
  10. 前記導電層は銅（Ｃｕ）からなり、その表面には下層からニッケル（Ｎｉ）及び金（Ａｕ）の２層の金属層が形成されていることを特徴とする請求項９に記載の半導体装置。
JP2006222825A 2006-08-18 2006-08-18 回路基板及び半導体装置 Active JP5186741B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006222825A JP5186741B2 (ja) 2006-08-18 2006-08-18 回路基板及び半導体装置
TW096103201A TWI336515B (en) 2006-08-18 2007-01-29 Circuit substrate and semiconductor device
KR1020070015506A KR100858456B1 (ko) 2006-08-18 2007-02-14 회로 기판 및 반도체 장치
US11/708,027 US7755203B2 (en) 2006-08-18 2007-02-20 Circuit substrate and semiconductor device
CN2007100847126A CN101128087B (zh) 2006-08-18 2007-02-26 电路基板和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006222825A JP5186741B2 (ja) 2006-08-18 2006-08-18 回路基板及び半導体装置

Publications (2)

Publication Number Publication Date
JP2008047741A JP2008047741A (ja) 2008-02-28
JP5186741B2 true JP5186741B2 (ja) 2013-04-24

Family

ID=39095957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006222825A Active JP5186741B2 (ja) 2006-08-18 2006-08-18 回路基板及び半導体装置

Country Status (5)

Country Link
US (1) US7755203B2 (ja)
JP (1) JP5186741B2 (ja)
KR (1) KR100858456B1 (ja)
CN (1) CN101128087B (ja)
TW (1) TWI336515B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11362068B2 (en) 2019-10-11 2022-06-14 Samsung Electronics Co., Ltd. Semiconductor package including a fillet layer

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101376487B1 (ko) * 2007-07-09 2014-03-20 삼성전자주식회사 인터포저 칩, 그의 제조 방법 및 인터포저 칩을 갖는멀티-칩 패키지
TW201025462A (en) * 2008-12-17 2010-07-01 United Test Ct Inc Semiconductor device and method for fabricating the same
JP2011060892A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 電子装置、電子装置の製造方法
JP5290215B2 (ja) 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
US20120085575A1 (en) * 2010-10-08 2012-04-12 Nobuhiro Yamamoto Electronic Apparatus Manufacturing Method, Electronic Component, and Electronic Apparatus
KR102235489B1 (ko) * 2014-08-14 2021-04-02 삼성전자주식회사 인쇄 회로 기판 및 이를 이용한 반도체 패키지
DE112016006058T5 (de) * 2015-12-25 2018-09-06 Taiyo Yuden Co., Ltd. Leiterplatte und Kameramodul
JP2018056234A (ja) * 2016-09-27 2018-04-05 キヤノン株式会社 プリント回路板、電子機器及びプリント回路板の製造方法
CN114340144B (zh) * 2021-12-28 2024-02-02 昆山工研院新型平板显示技术中心有限公司 电路板组件、移动终端和电路板组件的制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262430A (ja) 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3452678B2 (ja) * 1995-03-03 2003-09-29 三菱電機株式会社 配線構成体の製造方法
JP2770821B2 (ja) 1995-07-27 1998-07-02 日本電気株式会社 半導体装置の実装方法および実装構造
KR100218319B1 (ko) * 1996-10-04 1999-09-01 구본준 반도체 패키지 및 그의 소켓
JP2000243831A (ja) * 1999-02-18 2000-09-08 Sony Corp 半導体装置とその製造方法
JP2001313314A (ja) * 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
JP2003124387A (ja) * 2001-10-10 2003-04-25 Sony Corp 半導体装置及び該半導体装置に使用されるプリント基板
JP2003188210A (ja) * 2001-12-18 2003-07-04 Mitsubishi Electric Corp 半導体装置
JP3889311B2 (ja) * 2002-05-17 2007-03-07 三菱電機株式会社 プリント配線板
US6919642B2 (en) * 2002-07-05 2005-07-19 Industrial Technology Research Institute Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive and structures formed
JP3908689B2 (ja) * 2003-04-23 2007-04-25 株式会社日立製作所 半導体装置
WO2004097916A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
JP2004342988A (ja) * 2003-05-19 2004-12-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法、及び半導体装置の製造方法
JP3916593B2 (ja) 2003-07-11 2007-05-16 シャープ株式会社 Ｉｃモジュールの製造方法、ｉｃモジュール、及びｉｃカード
US7008820B2 (en) * 2004-06-10 2006-03-07 St Assembly Test Services Ltd. Chip scale package with open substrate
JP2006032872A (ja) 2004-07-22 2006-02-02 Sony Corp 回路基板及び半導体装置
JP4058642B2 (ja) * 2004-08-23 2008-03-12 セイコーエプソン株式会社 半導体装置
JP2006253315A (ja) * 2005-03-09 2006-09-21 Matsushita Electric Ind Co Ltd 半導体装置
JP2008263234A (ja) * 2008-07-17 2008-10-30 Hitachi Chem Co Ltd 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11362068B2 (en) 2019-10-11 2022-06-14 Samsung Electronics Co., Ltd. Semiconductor package including a fillet layer
US11901339B2 (en) 2019-10-11 2024-02-13 Samsung Electronics Co., Ltd. Semiconductor package including a fillet layer

Also Published As

Publication number Publication date
CN101128087B (zh) 2011-12-21
CN101128087A (zh) 2008-02-20
TWI336515B (en) 2011-01-21
KR100858456B1 (ko) 2008-09-16
TW200812037A (en) 2008-03-01
US20080042300A1 (en) 2008-02-21
US7755203B2 (en) 2010-07-13
JP2008047741A (ja) 2008-02-28
KR20080016418A (ko) 2008-02-21

Similar Documents

Publication Publication Date Title
JP5186741B2 (ja) 回路基板及び半導体装置
JP5325736B2 (ja) 半導体装置及びその製造方法
JP4541753B2 (ja) 電子部品実装構造の製造方法
JP4361826B2 (ja) 半導体装置
JP3768817B2 (ja) 半導体装置およびその製造方法
US20060055032A1 (en) Packaging with metal studs formed on solder pads
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
JPWO2007043639A1 (ja) プリント配線基板及びプリント配線基板の製造方法
JP4110189B2 (ja) 半導体パッケージ
JP2004335641A (ja) 半導体素子内蔵基板の製造方法
JP2008218926A (ja) 半導体装置及びその製造方法
JP5532744B2 (ja) マルチチップモジュール及びマルチチップモジュールの製造方法
US20150351234A1 (en) Support structure for stacked integrated circuit dies
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP5974991B2 (ja) 半導体装置
JP4465891B2 (ja) 半導体装置
KR20090122514A (ko) 플립 칩 패키지 및 그 제조방법
JP2006196560A (ja) 半導体装置
JP2002289735A (ja) 半導体装置
JP4593444B2 (ja) 電子部品実装構造体の製造方法
JP2003037210A (ja) 半導体装置およびその製造方法
JP3337922B2 (ja) 半導体装置及びその製造方法
TWI393197B (zh) 晶片封裝
JP4927145B2 (ja) 電子部品実装構造の製造方法
JP2022047632A (ja) 配線基板、半導体装置及びその製造方法半導体装置及びその製造方法半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5186741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350