JP3337922B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3337922B2 JP3337922B2 JP27217796A JP27217796A JP3337922B2 JP 3337922 B2 JP3337922 B2 JP 3337922B2 JP 27217796 A JP27217796 A JP 27217796A JP 27217796 A JP27217796 A JP 27217796A JP 3337922 B2 JP3337922 B2 JP 3337922B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- semiconductor device
- film
- conductive portion
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、より詳細には半導体チップと略同サイ
ズに形成する半導体装置及びその製造方法に関する。
製造方法に関し、より詳細には半導体チップと略同サイ
ズに形成する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】図３は半導体チップと略同サイズに形成
したチップサイズパッケージ（Chip Size Package)の従
来例について半導体装置を実装面側から見た図、図４は
外部接続端子と半導体チップとの接続部分を拡大して示
す断面図である。１０は半導体チップ、１２は半導体チ
ップ１０の外側面を保護する金属リング、１４は外部接
続端子である。本例では外部接続端子１４としてはんだ
ボールを使用している。
したチップサイズパッケージ（Chip Size Package)の従
来例について半導体装置を実装面側から見た図、図４は
外部接続端子と半導体チップとの接続部分を拡大して示
す断面図である。１０は半導体チップ、１２は半導体チ
ップ１０の外側面を保護する金属リング、１４は外部接
続端子である。本例では外部接続端子１４としてはんだ
ボールを使用している。
【０００３】半導体チップ１０の周縁部の表面には電極
端子８が形成され、電極端子８と外部接続端子１４とは
配線パターンフィルム１６に設けた配線パターン１８を
介して電気的に接続される。１７は配線パターンフィル
ム１６の基材であるポリイミド等の電気的絶縁性フィル
ム、１９はソルダレジストである。配線パターンフィル
ム１６はエラストマー等の所定の柔軟性を有する接着層
１５を介して半導体チップ１０の表面に接着して支持す
る。接着層１５に柔軟性をもたせるのは半導体装置を実
装基板に実装した際に、実装基板と半導体チップ１０と
の熱膨張係数の相違によって生じる熱応力を接着層１５
で緩和させるためである。
端子８が形成され、電極端子８と外部接続端子１４とは
配線パターンフィルム１６に設けた配線パターン１８を
介して電気的に接続される。１７は配線パターンフィル
ム１６の基材であるポリイミド等の電気的絶縁性フィル
ム、１９はソルダレジストである。配線パターンフィル
ム１６はエラストマー等の所定の柔軟性を有する接着層
１５を介して半導体チップ１０の表面に接着して支持す
る。接着層１５に柔軟性をもたせるのは半導体装置を実
装基板に実装した際に、実装基板と半導体チップ１０と
の熱膨張係数の相違によって生じる熱応力を接着層１５
で緩和させるためである。
【０００４】配線パターンフィルム１６では配線パター
ン１８の一端に外部接続端子１４を接合するとともに、
配線パターン１８の他端は電気的絶縁性フィルム１７の
周縁からリード状に延出させリード２０とする。リード
２０はボンディングツールを用いて湾曲させて電極端子
８にボンディングする。リード２０をボンディングした
後は、ボンディング部に樹脂剤１５ａを充填し、リード
２０および半導体チップ１０の露出部分を封止する。
ン１８の一端に外部接続端子１４を接合するとともに、
配線パターン１８の他端は電気的絶縁性フィルム１７の
周縁からリード状に延出させリード２０とする。リード
２０はボンディングツールを用いて湾曲させて電極端子
８にボンディングする。リード２０をボンディングした
後は、ボンディング部に樹脂剤１５ａを充填し、リード
２０および半導体チップ１０の露出部分を封止する。
【０００５】
【発明が解決しようとする課題】上記のチップサイズパ
ッケージは半導体チップと略同サイズに形成したきわめ
て小型の半導体装置として作製することを特徴とする。
この半導体装置では前述したように実装時の熱応力を緩
和するための接着層１５を設けている。また、従来例で
リード２０を湾曲させてボンディングしているのは、実
装時にリード２０と電極端子８との接続部分に作用する
熱応力を緩和させるためであるが、リード２０と電極端
子８との接続部に何回も熱応力が作用するとリード２０
のボンディング部が損傷するといった問題が生じる。
ッケージは半導体チップと略同サイズに形成したきわめ
て小型の半導体装置として作製することを特徴とする。
この半導体装置では前述したように実装時の熱応力を緩
和するための接着層１５を設けている。また、従来例で
リード２０を湾曲させてボンディングしているのは、実
装時にリード２０と電極端子８との接続部分に作用する
熱応力を緩和させるためであるが、リード２０と電極端
子８との接続部に何回も熱応力が作用するとリード２０
のボンディング部が損傷するといった問題が生じる。
【０００６】また、配線パターンフィルム１６から延出
したリード２０を電極端子８にボンディングする際は、
ボンディングツールを用いてリード２０を１本ずつ電極
端子８にボンディングして接合するが、この接合操作は
時間がかかり、また、リード２０を正確に電極端子８に
位置合わせしてボンディングする操作が難しいという問
題がある。
したリード２０を電極端子８にボンディングする際は、
ボンディングツールを用いてリード２０を１本ずつ電極
端子８にボンディングして接合するが、この接合操作は
時間がかかり、また、リード２０を正確に電極端子８に
位置合わせしてボンディングする操作が難しいという問
題がある。
【０００７】本発明は、このような配線パターンフィル
ムを用いて形成するチップサイズの半導体装置での従来
における問題点を解消すべくなされたものであり、その
目的とするところは、実装基板と半導体チップとの熱膨
張係数の差を効果的に緩和して配線パターンフィルムの
配線パターンと電極端子との電気的接続を確実にし、か
つチップサイズの半導体装置の製造を容易にする半導体
装置及びその製造方法を提供するにある。
ムを用いて形成するチップサイズの半導体装置での従来
における問題点を解消すべくなされたものであり、その
目的とするところは、実装基板と半導体チップとの熱膨
張係数の差を効果的に緩和して配線パターンフィルムの
配線パターンと電極端子との電気的接続を確実にし、か
つチップサイズの半導体装置の製造を容易にする半導体
装置及びその製造方法を提供するにある。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、半導体装置とし
て、半導体チップの電極端子が形成された面に、一端が
外部接続端子に接続され他端が前記電極端子に電気的に
接続される配線パターンが電気的絶縁性フィルムに支持
されて形成された配線パターンフィルムが、電気的絶縁
性を有する接着層を介して接着された半導体装置におい
て、前記接着層が、電気的絶縁性および緩衝性を有する
母材中に、前記電極端子と前記配線パターンの他端側と
を電気的に接続する導電部を前記電極端子の平面配置と
同一配置で設けたエラストマー層によって形成されたこ
とを特徴とする。また、前記導電部が、エラストマー層
の母材中に分散した導電粒子が所定部位に凝集されたこ
とにより電気的導通性を有するとともに、前記母材と略
同等の緩衝性を有することを特徴とする。また、前記配
線パターンフィルムの電気的絶縁性フィルムを半導体装
置の外面側にし、配線パターンを前記エラストマー層に
接する内面側にして接着されたことを特徴とする。ま
た、半導体装置の製造方法として、半導体チップの電極
端子が形成された面に、一端が外部接続端子に接続され
他端が前記電極端子に電気的に接続される配線パターン
が電気的絶縁性フィルムに支持されて形成された配線パ
ターンフィルムを、電気的絶縁性および緩衝性を有する
母材中に前記電極端子の平面配置と同一配置で導電部を
設けた熱硬化性の樹脂材によって形成した接合用フィル
ムを介し、前記電極端子および前記配線パターンと前記
導電部とを位置合わせして接着した後、加熱工程を経
て、前記接合用フィルムを所定の緩衝性を有するエラス
トマー層として、前記電極端子と前記配線パターンとを
前記導電部により電気的に接続することを特徴とする。
また、Ｂステージ状態に形成された接合用フィルムを用
いることを特徴とする。また、電気的絶縁性および緩衝
性を有する母材中に分散した導電粒子が所定部位に凝集
された導電部を設けた接合用フィルムを用いることを特
徴とする。
するため次の構成を備える。すなわち、半導体装置とし
て、半導体チップの電極端子が形成された面に、一端が
外部接続端子に接続され他端が前記電極端子に電気的に
接続される配線パターンが電気的絶縁性フィルムに支持
されて形成された配線パターンフィルムが、電気的絶縁
性を有する接着層を介して接着された半導体装置におい
て、前記接着層が、電気的絶縁性および緩衝性を有する
母材中に、前記電極端子と前記配線パターンの他端側と
を電気的に接続する導電部を前記電極端子の平面配置と
同一配置で設けたエラストマー層によって形成されたこ
とを特徴とする。また、前記導電部が、エラストマー層
の母材中に分散した導電粒子が所定部位に凝集されたこ
とにより電気的導通性を有するとともに、前記母材と略
同等の緩衝性を有することを特徴とする。また、前記配
線パターンフィルムの電気的絶縁性フィルムを半導体装
置の外面側にし、配線パターンを前記エラストマー層に
接する内面側にして接着されたことを特徴とする。ま
た、半導体装置の製造方法として、半導体チップの電極
端子が形成された面に、一端が外部接続端子に接続され
他端が前記電極端子に電気的に接続される配線パターン
が電気的絶縁性フィルムに支持されて形成された配線パ
ターンフィルムを、電気的絶縁性および緩衝性を有する
母材中に前記電極端子の平面配置と同一配置で導電部を
設けた熱硬化性の樹脂材によって形成した接合用フィル
ムを介し、前記電極端子および前記配線パターンと前記
導電部とを位置合わせして接着した後、加熱工程を経
て、前記接合用フィルムを所定の緩衝性を有するエラス
トマー層として、前記電極端子と前記配線パターンとを
前記導電部により電気的に接続することを特徴とする。
また、Ｂステージ状態に形成された接合用フィルムを用
いることを特徴とする。また、電気的絶縁性および緩衝
性を有する母材中に分散した導電粒子が所定部位に凝集
された導電部を設けた接合用フィルムを用いることを特
徴とする。
【０００９】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて説明する。図１は本発明に係る半導体装置の構成
を示す断面図であり、半導体チップ１０と外部接続端子
１４とを電気的に接続する部分を拡大して示す。８は半
導体チップ１０の表面に設けた電極端子、９はパッシベ
ーション膜である。１６は電極端子８と外部接続端子１
４とを電気的に接続する配線パターンフィルムで、本実
施形態ではポリイミド等の電気的絶縁性フィルム１７を
基材として配線パターン１８を形成し、電気的絶縁性フ
ィルム１７を外面側にして配置している。
ついて説明する。図１は本発明に係る半導体装置の構成
を示す断面図であり、半導体チップ１０と外部接続端子
１４とを電気的に接続する部分を拡大して示す。８は半
導体チップ１０の表面に設けた電極端子、９はパッシベ
ーション膜である。１６は電極端子８と外部接続端子１
４とを電気的に接続する配線パターンフィルムで、本実
施形態ではポリイミド等の電気的絶縁性フィルム１７を
基材として配線パターン１８を形成し、電気的絶縁性フ
ィルム１７を外面側にして配置している。
【００１０】３０は半導体チップ１０の電極端子８を形
成した面に配線パターンフィルム１６を接合して支持す
るエラストマー層である。エラストマー層３０は電気的
絶縁性と所定の緩衝性（柔軟性）を有する母材から成る
とともに、半導体チップ１０の表面に形成された電極端
子８と配線パターンフィルム１６に設けた配線パターン
１８とを電気的に接続する作用を有するものである。３
２は電極端子８と配線パターン１８とを電気的に接続す
る導電部である。この導電部３２はエラストマー層３０
の母材中に金属粒子等の導電粒子を分散させて電気的導
通部として形成した部位である。
成した面に配線パターンフィルム１６を接合して支持す
るエラストマー層である。エラストマー層３０は電気的
絶縁性と所定の緩衝性（柔軟性）を有する母材から成る
とともに、半導体チップ１０の表面に形成された電極端
子８と配線パターンフィルム１６に設けた配線パターン
１８とを電気的に接続する作用を有するものである。３
２は電極端子８と配線パターン１８とを電気的に接続す
る導電部である。この導電部３２はエラストマー層３０
の母材中に金属粒子等の導電粒子を分散させて電気的導
通部として形成した部位である。
【００１１】導電部３２は電極端子８と配線パターン１
８との間に介在して、電極端子８と配線パターン１８と
を電気的に導通し、これによって、電極端子８と配線パ
ターン１８の一端に接合した外部接続端子１４との電気
的導通を図っている。図１に示すように導電部３２はエ
ラストマー層３０の厚さ方向に設けるもので、電極端子
８の平面配置に合わせて配線パターン１８の他端に導電
部３２に接続するパッド部を形成しておき、エラストマ
ー層３０と配線パターンフィルム１６とを半導体チップ
１０の電極端子８に位置合わせして一体化することによ
り、エラストマー層３０と配線パターンフィルム１６に
よって半導体チップ１０のアクティブ面が封止され、電
極端子８と外部接続端子１４とが電気的に接続された半
導体装置が得られる。
８との間に介在して、電極端子８と配線パターン１８と
を電気的に導通し、これによって、電極端子８と配線パ
ターン１８の一端に接合した外部接続端子１４との電気
的導通を図っている。図１に示すように導電部３２はエ
ラストマー層３０の厚さ方向に設けるもので、電極端子
８の平面配置に合わせて配線パターン１８の他端に導電
部３２に接続するパッド部を形成しておき、エラストマ
ー層３０と配線パターンフィルム１６とを半導体チップ
１０の電極端子８に位置合わせして一体化することによ
り、エラストマー層３０と配線パターンフィルム１６に
よって半導体チップ１０のアクティブ面が封止され、電
極端子８と外部接続端子１４とが電気的に接続された半
導体装置が得られる。
【００１２】本実施形態の半導体装置は緩衝性（柔軟
性）を有するエラストマー層３０を介して半導体チップ
１０の表面に配線パターンフィルム１６を接合している
が、エラストマー層３０に設ける導電部３２もエラスト
マー中に導電粒子を分散させて形成することによってエ
ラストマー層３０の母材と略同等の緩衝性（柔軟性）を
得ている。このように導電部３２に緩衝性を付与するこ
とは、半導体装置を実装した際に電極端子８と配線パタ
ーン１８とに作用する熱応力を効果的に緩和することを
可能とし、半導体装置の信頼性、とくに配線パターン１
８と電極端子８の接続部の信頼性を向上させることが可
能になる。なお、導電部３２についてはエラストマー層
３０の母材にくらべて緩衝性が若干劣る場合でも半導体
装置全体として熱応力に対する耐久性を向上させること
は可能である。
性）を有するエラストマー層３０を介して半導体チップ
１０の表面に配線パターンフィルム１６を接合している
が、エラストマー層３０に設ける導電部３２もエラスト
マー中に導電粒子を分散させて形成することによってエ
ラストマー層３０の母材と略同等の緩衝性（柔軟性）を
得ている。このように導電部３２に緩衝性を付与するこ
とは、半導体装置を実装した際に電極端子８と配線パタ
ーン１８とに作用する熱応力を効果的に緩和することを
可能とし、半導体装置の信頼性、とくに配線パターン１
８と電極端子８の接続部の信頼性を向上させることが可
能になる。なお、導電部３２についてはエラストマー層
３０の母材にくらべて緩衝性が若干劣る場合でも半導体
装置全体として熱応力に対する耐久性を向上させること
は可能である。
【００１３】図２は上記半導体装置の製造方法を示す説
明図である。この製造方法では、半導体チップ１０に接
合しようとする配線パターンフィルム１６にエラストマ
ー層３０となる接合用フィルム４０を位置合わせして接
合し、次いで、接合用フィルム４０を介して半導体チッ
プ１０に配線パターンフィルム１６を接合することによ
る。
明図である。この製造方法では、半導体チップ１０に接
合しようとする配線パターンフィルム１６にエラストマ
ー層３０となる接合用フィルム４０を位置合わせして接
合し、次いで、接合用フィルム４０を介して半導体チッ
プ１０に配線パターンフィルム１６を接合することによ
る。
【００１４】図２(a) 、(b) は配線パターンフィルム１
６の配線パターン１８と接合用フィルム４０の導電部３
２とを位置合わせして配線パターンフィルム１６と接合
用フィルム４０を一体に接合する方法を示す。図２(a)
は別体で形成した配線パターンフィルム１６と接合用フ
ィルム４０を示し、図２(b) は配線パターンフィルム１
６に接合用フィルム４０を接合した状態を示す。接合用
フィルム４０は半導体装置のエラストマー層３０として
一定の緩衝性（柔軟性）を有するとともに、配線パター
ンフィルム１６を半導体チップ１０に接着するための接
着性を有する必要がある。
６の配線パターン１８と接合用フィルム４０の導電部３
２とを位置合わせして配線パターンフィルム１６と接合
用フィルム４０を一体に接合する方法を示す。図２(a)
は別体で形成した配線パターンフィルム１６と接合用フ
ィルム４０を示し、図２(b) は配線パターンフィルム１
６に接合用フィルム４０を接合した状態を示す。接合用
フィルム４０は半導体装置のエラストマー層３０として
一定の緩衝性（柔軟性）を有するとともに、配線パター
ンフィルム１６を半導体チップ１０に接着するための接
着性を有する必要がある。
【００１５】接合用フィルム４０としては、たとえば、
スチレン、ジビニルベンゼン系、またはポリイミド、フ
ェノール系の熱硬化型樹脂で柔軟性を付与したものを、
フィルム状に形成したものが使用でき、Ｂステージ状態
としてそれ自体で接着性を有するものを使用する。導電
部３２は電極端子８の配置に一致させて形成するが、こ
れは金属粒子あるいは樹脂粒子の表面に金属層を被着形
成した導電粒子をエラストマーの母材中に分散させ、電
極端子８のパターンにしたがって、例えば磁力により導
電粒子を凝集させることにより形成することができる。
導電粒子としては５〜１００μｍ程度の粒径のものが好
適である。
スチレン、ジビニルベンゼン系、またはポリイミド、フ
ェノール系の熱硬化型樹脂で柔軟性を付与したものを、
フィルム状に形成したものが使用でき、Ｂステージ状態
としてそれ自体で接着性を有するものを使用する。導電
部３２は電極端子８の配置に一致させて形成するが、こ
れは金属粒子あるいは樹脂粒子の表面に金属層を被着形
成した導電粒子をエラストマーの母材中に分散させ、電
極端子８のパターンにしたがって、例えば磁力により導
電粒子を凝集させることにより形成することができる。
導電粒子としては５〜１００μｍ程度の粒径のものが好
適である。
【００１６】図２(c) は接合用フィルム４０の導電部３
２と電極端子８とを位置合わせして半導体チップ１０に
配線パターンフィルム１６を接合した状態である。次
に、素子全体を加熱し、接合用フィルム４０を所要の柔
軟性を有するエラストマー層３０とし、電極端子８と配
線パターン１８とを導電部３２を介して電気的に導通
し、半導体チップ１０、エラストマー層３０、配線パタ
ーンフィルム１６を一体化する。
２と電極端子８とを位置合わせして半導体チップ１０に
配線パターンフィルム１６を接合した状態である。次
に、素子全体を加熱し、接合用フィルム４０を所要の柔
軟性を有するエラストマー層３０とし、電極端子８と配
線パターン１８とを導電部３２を介して電気的に導通
し、半導体チップ１０、エラストマー層３０、配線パタ
ーンフィルム１６を一体化する。
【００１７】配線パターン１８の一端には外部接続端子
１４を接合するパッド部１８ａが露出して形成されてい
るから、このパッド部１８ａにはんだボール等の外部接
続端子１４を接合することにより、図１に示す略チップ
サイズの半導体装置が得られる。なお、外部接続端子１
４としてははんだボールの他に銅ボールの表面にはんだ
めっきしたもの、ニッケルめっき等によりバンプを形成
したもの、またボール状の端子に限らずピン状に形成し
たものを使用することも可能である。
１４を接合するパッド部１８ａが露出して形成されてい
るから、このパッド部１８ａにはんだボール等の外部接
続端子１４を接合することにより、図１に示す略チップ
サイズの半導体装置が得られる。なお、外部接続端子１
４としてははんだボールの他に銅ボールの表面にはんだ
めっきしたもの、ニッケルめっき等によりバンプを形成
したもの、またボール状の端子に限らずピン状に形成し
たものを使用することも可能である。
【００１８】本実施形態では、上述したように、接合用
フィルム４０を使用して半導体装置を構成することを特
徴とし、接合用フィルム４０が加熱、キュアにより最終
的にエラストマー層３０とした状態で所定の緩衝性を保
持していることを特徴とする。接合用フィルム４０は導
電部３２を所定の配置パターンにしたがって形成して提
供できるから、半導体装置の製造方法としては単一の半
導体チップ１０を対象として加工する他、複数個の半導
体チップ１０が形成されるウエハを加工対象として製造
することが可能である。
フィルム４０を使用して半導体装置を構成することを特
徴とし、接合用フィルム４０が加熱、キュアにより最終
的にエラストマー層３０とした状態で所定の緩衝性を保
持していることを特徴とする。接合用フィルム４０は導
電部３２を所定の配置パターンにしたがって形成して提
供できるから、半導体装置の製造方法としては単一の半
導体チップ１０を対象として加工する他、複数個の半導
体チップ１０が形成されるウエハを加工対象として製造
することが可能である。
【００１９】すなわち、ウエハに構成される各半導体チ
ップの電極端子８の配置位置に合わせて導電部３２を設
けた接合用フィルム４０と、各半導体チップごとに所定
の配線パターン１８を設けた配線パターンフィルム１６
を用意し、この接合用フィルム４０を介してウエハと配
線パターンフィルム１６とを接合し、加熱、キュアした
後、個々の単体の半導体チップ１０ごとウエハと配線パ
ターンフィルム１６、接合用フィルム４０をスライスす
ることによってエラストマー層３０によって配線パター
ンフィルム１６が支持された半導体装置が得られる。
ップの電極端子８の配置位置に合わせて導電部３２を設
けた接合用フィルム４０と、各半導体チップごとに所定
の配線パターン１８を設けた配線パターンフィルム１６
を用意し、この接合用フィルム４０を介してウエハと配
線パターンフィルム１６とを接合し、加熱、キュアした
後、個々の単体の半導体チップ１０ごとウエハと配線パ
ターンフィルム１６、接合用フィルム４０をスライスす
ることによってエラストマー層３０によって配線パター
ンフィルム１６が支持された半導体装置が得られる。
【００２０】このように、接合用フィルム４０を介して
半導体チップ１０の電極端子８と配線パターンフィルム
１６の配線パターン１８とを接続して半導体装置とする
製造方法は、従来のリード２０を電極端子８にボンディ
ングして半導体装置とする製造方法にくらべて、はるか
に効率的に半導体装置を製造することが可能である。ま
た、この製造方法の場合は、電極端子８の平面配置に応
じて導体部３２の配置パターンを設定すればよく、ボン
ディング操作が不要であることから、電極端子８の配置
位置が、たとえばボンディングツールが使用可能な配置
であるといった制限がまったくなく、任意配置の電極端
子８について適用できるという利点がある。
半導体チップ１０の電極端子８と配線パターンフィルム
１６の配線パターン１８とを接続して半導体装置とする
製造方法は、従来のリード２０を電極端子８にボンディ
ングして半導体装置とする製造方法にくらべて、はるか
に効率的に半導体装置を製造することが可能である。ま
た、この製造方法の場合は、電極端子８の平面配置に応
じて導体部３２の配置パターンを設定すればよく、ボン
ディング操作が不要であることから、電極端子８の配置
位置が、たとえばボンディングツールが使用可能な配置
であるといった制限がまったくなく、任意配置の電極端
子８について適用できるという利点がある。
【００２１】なお、上記実施形態ではエラストマー層３
０に導電部３２を形成する方法として、エラストマーの
母材中に導電粒子を分散させ、導電粒子を磁力により所
定部位で凝集させている。この他の導電部３２を形成す
る方法として、エラストマー層３０（または接合用フィ
ルム４０）にレーザ光を照射して導電部３２を形成する
部位に孔をあけ、この孔内にエラストマー層３０と同じ
樹脂材中に導電粒子を分散させたベーストを充填するこ
とによることも可能である。また、上記実施形態では配
線パターンフィルム１６にエラストマー層３０となる接
合用フィルム４０を接合した後、接合用フィルム４０を
介して半導体チップ１０に配線パターンフィルム１６を
接着したが、半導体チップ１０にエラストマー層３０を
形成した後、エラストマー層３０を介して配線パターン
フィルム１６を接着して製造することも可能である。
０に導電部３２を形成する方法として、エラストマーの
母材中に導電粒子を分散させ、導電粒子を磁力により所
定部位で凝集させている。この他の導電部３２を形成す
る方法として、エラストマー層３０（または接合用フィ
ルム４０）にレーザ光を照射して導電部３２を形成する
部位に孔をあけ、この孔内にエラストマー層３０と同じ
樹脂材中に導電粒子を分散させたベーストを充填するこ
とによることも可能である。また、上記実施形態では配
線パターンフィルム１６にエラストマー層３０となる接
合用フィルム４０を接合した後、接合用フィルム４０を
介して半導体チップ１０に配線パターンフィルム１６を
接着したが、半導体チップ１０にエラストマー層３０を
形成した後、エラストマー層３０を介して配線パターン
フィルム１６を接着して製造することも可能である。
【００２２】
【発明の効果】本発明に係る半導体装置は、上述したよ
うに、エラストマー層を介して半導体チップと配線パタ
ーンフィルムとを接着して成るから、半導体装置を実装
した際に電極端子と導電部との接続部等に作用する熱応
力を好適に緩和することができ、これによって信頼性の
高い半導体装置として提供することができる。また、と
くに導電部に緩衝性を付与することによって、電極端子
と導電部、導電部と配線パターンとの接続部に作用する
熱応力を有効に緩和してさらに信頼性の高い半導体装置
として提供することができる。また、本発明に係る半導
体装置の製造方法によれば、接合用フィルムに設けた導
電部と電極端子および配線パターンとを位置合わせして
半導体チップに配線パターンフィルムを接着して半導体
装置を構成するから、従来の製造方法にくらべて容易に
半導体装置を製造することができる等の著効を奏する。
うに、エラストマー層を介して半導体チップと配線パタ
ーンフィルムとを接着して成るから、半導体装置を実装
した際に電極端子と導電部との接続部等に作用する熱応
力を好適に緩和することができ、これによって信頼性の
高い半導体装置として提供することができる。また、と
くに導電部に緩衝性を付与することによって、電極端子
と導電部、導電部と配線パターンとの接続部に作用する
熱応力を有効に緩和してさらに信頼性の高い半導体装置
として提供することができる。また、本発明に係る半導
体装置の製造方法によれば、接合用フィルムに設けた導
電部と電極端子および配線パターンとを位置合わせして
半導体チップに配線パターンフィルムを接着して半導体
装置を構成するから、従来の製造方法にくらべて容易に
半導体装置を製造することができる等の著効を奏する。
【図１】本発明に係る半導体装置の電極端子と配線パタ
ーンとの接続部の構成を示す断面図である。
ーンとの接続部の構成を示す断面図である。
【図２】本発明に係る半導体装置の製造方法を示す説明
図である。
図である。
【図３】従来のチップサイズの半導体装置の底面図であ
る。
る。
【図４】従来の半導体装置の電極端子と配線パターンと
の接続部の構成を示す断面図である。
の接続部の構成を示す断面図である。
８ 電極端子 １０ 半導体チップ １２ 回路基板 １４ 外部接続端子 １６ 配線パターンフィルム １７ 電気的絶縁性フィルム １８ 配線パターン １８ａ 接続パッド ２０ リード ３０ エラストマー層 ３２ 導電部 ４０ 接合用フィルム
Claims (6)
- 【請求項１】 半導体チップの電極端子が形成された面
に、一端が外部接続端子に接続され他端が前記電極端子
に電気的に接続される配線パターンが電気的絶縁性フィ
ルムに支持されて形成された配線パターンフィルムが、
電気的絶縁性を有する接着層を介して接着された半導体
装置において、 前記接着層が、電気的絶縁性および緩衝性を有する母材
中に、前記電極端子と前記配線パターンの他端側とを電
気的に接続する導電部を前記電極端子の平面配置と同一
配置で設けたエラストマー層によって形成されたことを
特徴とする半導体装置。 - 【請求項２】 導電部が、エラストマー層の母材中に分
散した導電粒子が所定部位に凝集されたことにより電気
的導通性を有するとともに、前記母材と略同等の緩衝性
を有することを特徴とする請求項１記載の半導体装置。 - 【請求項３】 配線パターンフィルムの電気的絶縁性フ
ィルムを半導体装置の外面側にし、配線パターンを前記
エラストマー層に接する内面側にして接着されたことを
特徴とする請求項１または２記載の半導体装置。 - 【請求項４】 半導体チップの電極端子が形成された面
に、 一端が外部接続端子に接続され他端が前記電極端子に電
気的に接続される配線パターンが電気的絶縁性フィルム
に支持されて形成された配線パターンフィルムを、電気
的絶縁性および緩衝性を有する母材中に前記電極端子の
平面配置と同一配置で導電部を設けた熱硬化性の樹脂材
によって形成した接合用フィルムを介し、前記電極端子
および前記配線パターンと前記導電部とを位置合わせし
て接着した後、 加熱工程を経て、前記接合用フィルムを所定の緩衝性を
有するエラストマー層として、前記電極端子と前記配線
パターンとを前記導電部により電気的に接続することを
特徴とする半導体装置の製造方法。 - 【請求項５】 Ｂステージ状態に形成された接合用フィ
ルムを用いることを特徴とする請求項４記載の半導体装
置の製造方法。 - 【請求項６】 電気的絶縁性および緩衝性を有する母材
中に分散した導電粒子が所定部位に凝集された導電部を
設けた接合用フィルムを用いることを特徴とする請求項
４または５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27217796A JP3337922B2 (ja) | 1996-10-15 | 1996-10-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27217796A JP3337922B2 (ja) | 1996-10-15 | 1996-10-15 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10116930A JPH10116930A (ja) | 1998-05-06 |
| JP3337922B2 true JP3337922B2 (ja) | 2002-10-28 |
Family
ID=17510160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27217796A Expired - Fee Related JP3337922B2 (ja) | 1996-10-15 | 1996-10-15 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3337922B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10313072A (ja) * | 1997-05-12 | 1998-11-24 | Hitachi Cable Ltd | 半導体素子搭載用基板および半導体装置 |
| JP5001957B2 (ja) * | 2009-01-27 | 2012-08-15 | パナソニック株式会社 | 半導体装置及び半導体装置実装基板 |
-
1996
- 1996-10-15 JP JP27217796A patent/JP3337922B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10116930A (ja) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5627405A (en) | Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer | |
| KR100522223B1 (ko) | 반도체장치및그제조방법 | |
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7344916B2 (en) | Package for a semiconductor device | |
| WO2001018864A1 (fr) | Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique | |
| JP2001217340A (ja) | 半導体装置及びその製造方法 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| US20080251944A1 (en) | Semiconductor device | |
| JP2002270717A (ja) | 半導体装置 | |
| JP2001352021A (ja) | 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| US20040007782A1 (en) | Connecting circuit devices and assemblies thereof | |
| JP3866777B2 (ja) | 半導体装置及びその製造方法 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP3225800B2 (ja) | 半導体装置 | |
| JP2002289735A (ja) | 半導体装置 | |
| JP4030220B2 (ja) | 半導体チップの実装構造 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |